JPS5943860B2 - フレ−ム同期信号検出回路 - Google Patents
フレ−ム同期信号検出回路Info
- Publication number
- JPS5943860B2 JPS5943860B2 JP51018980A JP1898076A JPS5943860B2 JP S5943860 B2 JPS5943860 B2 JP S5943860B2 JP 51018980 A JP51018980 A JP 51018980A JP 1898076 A JP1898076 A JP 1898076A JP S5943860 B2 JPS5943860 B2 JP S5943860B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- output
- counter
- frame synchronization
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はパルス符号変調信号（以下ＰＣＭ信号という）
の伝送、記録再生装置におけるフレーム同期信号検出回
路に関するものである。
の伝送、記録再生装置におけるフレーム同期信号検出回
路に関するものである。
第１図に従来のＰＣＭ信号伝送、記録再生装置のフレー
ム同期信号検出回路の一例を示す。
ム同期信号検出回路の一例を示す。
同図において、端子ｃｐは入力信号に同期したクロック
パルス入力相、端子Ｉｎは入力信号パルス列入力用、端
子Ｏｕをはフレーム同期信号検出回路出力である。１は
クロックパルスにより入力信号を１ビットずつシフトす
るシフトレジスタ、２はシフトレジスタ１のパラレル出
力を入力とし、フレーム同期信号パタンを検出するデコ
ーダ、３はクロックパルスをカウントするカウンタでＲ
はリセット端子、４はデコーダ２の出力を制限するゲー
トである。
パルス入力相、端子Ｉｎは入力信号パルス列入力用、端
子Ｏｕをはフレーム同期信号検出回路出力である。１は
クロックパルスにより入力信号を１ビットずつシフトす
るシフトレジスタ、２はシフトレジスタ１のパラレル出
力を入力とし、フレーム同期信号パタンを検出するデコ
ーダ、３はクロックパルスをカウントするカウンタでＲ
はリセット端子、４はデコーダ２の出力を制限するゲー
トである。
第２図は、第１図の回路のタイミング図である。
第２図において、Ａは入力信号パルス列を示し、連続し
たｎビツトのフレーム同期信号パルスと、連続したｍビ
ツトのデータパルスとから成る。図の棒線は「１′１」
を表わし、点は［０″」を表わすものとする。Ｂは第１
図のカウンタ３の出力であり、これによつて第１図のゲ
ート４を制限する。Ｃはフレーム同期信号検出パルスで
あり、第１図の０ｕｔの出力波形である。フレーム同期
がとれている状態において、フレーム同期信号がシフト
レジスタ１に入るとデコーダ２の出力が「１１」になり
、このときカウンタ３も（ｎ＋ｍ）ビツトをカウントし
て出力が「１１」となつている。
たｎビツトのフレーム同期信号パルスと、連続したｍビ
ツトのデータパルスとから成る。図の棒線は「１′１」
を表わし、点は［０″」を表わすものとする。Ｂは第１
図のカウンタ３の出力であり、これによつて第１図のゲ
ート４を制限する。Ｃはフレーム同期信号検出パルスで
あり、第１図の０ｕｔの出力波形である。フレーム同期
がとれている状態において、フレーム同期信号がシフト
レジスタ１に入るとデコーダ２の出力が「１１」になり
、このときカウンタ３も（ｎ＋ｍ）ビツトをカウントし
て出力が「１１」となつている。
このため、ゲ゛一ト４の出力は、シフトレジスタ１内の
フレーム同期信号が次のクロツクパルスでシフトされる
まで「１′５」となる。これがフレーム同期信号検出パ
ルス（第２図Ｃ）である。フレーム同期信号検出パルス
によりカウンタ３はりセツトされ、再びクロツクをカウ
ントし始め、次にカウンタ出力が「１′７」となりゲ゛
一ト４を開くのは（ｎ＋ｍ）ビツトのときである。ＰＣ
Ｍ磁気録音機のように、再生したＰＣＭ信号からクロツ
クを取り出している時には、再生信号のドロツプアウト
によりデータとクロツクとのビツト同期はずれを起こし
てしまう。このとき、見かけ上、カウンタ３でクロツク
をカウントした（ｎ＋ｍ）ビツト目の前、後にフレーム
同期信号がはいつているかのようになり、第１図のゲー
ト４を（ｎ＋ｍ）ビツト目だけ開く回路では、フレーム
同期信号が検出されずフレーム同期の同期はずれを起こ
す欠点があつた。本発明の目的は、上記の欠点をなくし
、すぐれた同期保持特性を有するフレーム同期信号検出
回路を提供することにある。
フレーム同期信号が次のクロツクパルスでシフトされる
まで「１′５」となる。これがフレーム同期信号検出パ
ルス（第２図Ｃ）である。フレーム同期信号検出パルス
によりカウンタ３はりセツトされ、再びクロツクをカウ
ントし始め、次にカウンタ出力が「１′７」となりゲ゛
一ト４を開くのは（ｎ＋ｍ）ビツトのときである。ＰＣ
Ｍ磁気録音機のように、再生したＰＣＭ信号からクロツ
クを取り出している時には、再生信号のドロツプアウト
によりデータとクロツクとのビツト同期はずれを起こし
てしまう。このとき、見かけ上、カウンタ３でクロツク
をカウントした（ｎ＋ｍ）ビツト目の前、後にフレーム
同期信号がはいつているかのようになり、第１図のゲー
ト４を（ｎ＋ｍ）ビツト目だけ開く回路では、フレーム
同期信号が検出されずフレーム同期の同期はずれを起こ
す欠点があつた。本発明の目的は、上記の欠点をなくし
、すぐれた同期保持特性を有するフレーム同期信号検出
回路を提供することにある。
本発明においては、ビツト同期はずれを起こすと、見か
け上フレーム同期信号がｍビツトおきではなく、その前
後に入つているかのようになるために、デ゛コータ２の
出力を制限するゲ゛一ト４を（ｎ＋ｍ）ビツトの前後に
数ビツト開くようにすることによつて、このような状態
においてもフレーム同期がはずれないようにしたもので
ある。
け上フレーム同期信号がｍビツトおきではなく、その前
後に入つているかのようになるために、デ゛コータ２の
出力を制限するゲ゛一ト４を（ｎ＋ｍ）ビツトの前後に
数ビツト開くようにすることによつて、このような状態
においてもフレーム同期がはずれないようにしたもので
ある。
以下図面によつて本発明を詳細に説明する。第３図は本
発明の一実施例を示すフレーム同期信号検出回路である
。第３図において、端子Ｃｐはクロツクパルス入力用、
端子１ｎは入力信号用、Ｒはりセツト端子、Ｓはセツト
端子、Ｑは出力、１はシフトレジスタ、２はデコーダ、
３はカウンタ、４はＡＮＤゲート、５はセツトリセツト
フリツプフロツプ、６はデコーダ、７〜１１はＮＡＮＤ
ゲート、１２〜１４は０Ｒゲート、１５，１６はインバ
ータ、Ｄ，ｅ，ｆ，ｇはデコーダ４の出力である。また
入力信号パルス列ｎは第２図ａと同じく連続したｎビツ
トのフレーム同期信号と連続したｍビツトのデータパル
スから成る。入力信号パルス列１ｎはｎビツトのシフト
レジスタ１に入り、シフトレジスタ１のバラレル出力は
デコーダ２に人る。
発明の一実施例を示すフレーム同期信号検出回路である
。第３図において、端子Ｃｐはクロツクパルス入力用、
端子１ｎは入力信号用、Ｒはりセツト端子、Ｓはセツト
端子、Ｑは出力、１はシフトレジスタ、２はデコーダ、
３はカウンタ、４はＡＮＤゲート、５はセツトリセツト
フリツプフロツプ、６はデコーダ、７〜１１はＮＡＮＤ
ゲート、１２〜１４は０Ｒゲート、１５，１６はインバ
ータ、Ｄ，ｅ，ｆ，ｇはデコーダ４の出力である。また
入力信号パルス列ｎは第２図ａと同じく連続したｎビツ
トのフレーム同期信号と連続したｍビツトのデータパル
スから成る。入力信号パルス列１ｎはｎビツトのシフト
レジスタ１に入り、シフトレジスタ１のバラレル出力は
デコーダ２に人る。
デコーダ２はフレーム同期信号バタンが入力されると出
力が「１／（］になる。カウンタ３はクロツクパルスを
カウントし、各段の出力はデコーダ６に入る。デコーダ
６の出力ｄは、ゲート４を（ｎ＋ｍ−ｐ）ビツトから（
ｎ＋ｍ＋ｑ）ビツトまで開き、出力ｅは、（ｎ＋ｍ一ｐ
−ｑ）ビツトから（ｎ＋ｍ）ビツトまで開く。（ここで
ｎ＞Ｐ，ｎ＜ｑ）出力Ｄ，ｅは、フリツプフロツプ５の
出力Ｑによつて切り替えられる。フリツプフロツプ５は
同期が引き込んだ状態でフレーム同期信号検出パルス（
０ｕｔ）が出ないときにセツトされ、検出パルスが出る
とりセツトされる。カウンタ３はフレーム同期信号検出
パルス０ｕｔによつてりセツトされる。ゲート４がｄま
たはｅによつて開かれている間にフレーム同期信号検出
パルス０ｕｔが出ないときには、ゲートを開いている最
後のビツトでカウンタ３をりセツトする。ゲート４を開
くのがｄであるときりセツトするのは（ｎ＋ｍ＋ｑ）ビ
ツトの出力ｆであり、ゲート４を開くのがｅであるとき
りセツトするのは（ｎ＋ｍ）ビツトの出力ｇである。こ
れらはＤ，ｅと同様にフリツプフロツプの出力Ｑによつ
て切り替えられる。第３図の動作を第４図にしたがつて
説明する。
力が「１／（］になる。カウンタ３はクロツクパルスを
カウントし、各段の出力はデコーダ６に入る。デコーダ
６の出力ｄは、ゲート４を（ｎ＋ｍ−ｐ）ビツトから（
ｎ＋ｍ＋ｑ）ビツトまで開き、出力ｅは、（ｎ＋ｍ一ｐ
−ｑ）ビツトから（ｎ＋ｍ）ビツトまで開く。（ここで
ｎ＞Ｐ，ｎ＜ｑ）出力Ｄ，ｅは、フリツプフロツプ５の
出力Ｑによつて切り替えられる。フリツプフロツプ５は
同期が引き込んだ状態でフレーム同期信号検出パルス（
０ｕｔ）が出ないときにセツトされ、検出パルスが出る
とりセツトされる。カウンタ３はフレーム同期信号検出
パルス０ｕｔによつてりセツトされる。ゲート４がｄま
たはｅによつて開かれている間にフレーム同期信号検出
パルス０ｕｔが出ないときには、ゲートを開いている最
後のビツトでカウンタ３をりセツトする。ゲート４を開
くのがｄであるときりセツトするのは（ｎ＋ｍ＋ｑ）ビ
ツトの出力ｆであり、ゲート４を開くのがｅであるとき
りセツトするのは（ｎ＋ｍ）ビツトの出力ｇである。こ
れらはＤ，ｅと同様にフリツプフロツプの出力Ｑによつ
て切り替えられる。第３図の動作を第４図にしたがつて
説明する。
第４図においてＡは入力信号のパルス列を示し、Ｂは第
３図ゲート４を制限する信号、Ｃはフレーム同期信号検
出パルス、Ｄはカウンタリセツトパルス、Ｅはフリツプ
フロツプ５の出力Ｑを示す。第４図においてＦは同期が
引き込んだ状態でフレーム同期信号検出パルスが出たと
ころである。検出パルスＣはカウンタ３及びフリツプフ
ロツプ５をりセツトする。フリツプフロツプ５の出力Ｑ
が「０／′」のとき、次にゲート４を開くのはデコーダ
６の出力ｄである（状態Ｇ）。Ｇのとき、検出バルスＣ
が出なければ、カウンタ３をデコーダ６の出力ｆでりセ
ツトし、フリツプフロツプ５をセツトする。フリツプフ
ロツプ５がセツト状態にあるとき、次にゲート４を開く
のはデコーダ６の出力ｅである（状態Ｈ）。このとき検
出パルスＣが出なければ、デコーダ出力ｇによつてカウ
ンタ３をりセツトし、フリツプフロツプ５をセツトする
。このように、ゲ゛一ト４を開くのは最後にフレーム同
期信号検出パルスが出たときから数えて、順（と、（ｎ
＋ｍ−ｐ）ビツトから（ｎ＋ｍ＋ｑ）ビツト、（ｎ＋ｍ
＋ｑ）＋（ｎ＋ｍ−ｐ−ｑ）ビツトから（ｎ＋ｍ＋ｑ）
＋（ｎ＋ｍ）ビツト、（ｎ＋ｍ＋ｑ）＋（ｎ＋ｍ）＋（
ｎ＋ｍ−ｐ−ｑ）ビツトから（ｎ＋ｍ＋ｇ）＋（ｎ＋ｎ
）＋（ｎ＋ｍ）ビツト、・・・・・・となる。これはｋ
（ｎ＋ｍ）−ｐビツトからｋ（ｎ＋ｍ）＋ｑビツト（ｋ
＝１，２，３・・・）までゲート４を開く事に他ならな
い。次に第３図の動作を第５図のタイムチヤート図によ
り説明する。
３図ゲート４を制限する信号、Ｃはフレーム同期信号検
出パルス、Ｄはカウンタリセツトパルス、Ｅはフリツプ
フロツプ５の出力Ｑを示す。第４図においてＦは同期が
引き込んだ状態でフレーム同期信号検出パルスが出たと
ころである。検出パルスＣはカウンタ３及びフリツプフ
ロツプ５をりセツトする。フリツプフロツプ５の出力Ｑ
が「０／′」のとき、次にゲート４を開くのはデコーダ
６の出力ｄである（状態Ｇ）。Ｇのとき、検出バルスＣ
が出なければ、カウンタ３をデコーダ６の出力ｆでりセ
ツトし、フリツプフロツプ５をセツトする。フリツプフ
ロツプ５がセツト状態にあるとき、次にゲート４を開く
のはデコーダ６の出力ｅである（状態Ｈ）。このとき検
出パルスＣが出なければ、デコーダ出力ｇによつてカウ
ンタ３をりセツトし、フリツプフロツプ５をセツトする
。このように、ゲ゛一ト４を開くのは最後にフレーム同
期信号検出パルスが出たときから数えて、順（と、（ｎ
＋ｍ−ｐ）ビツトから（ｎ＋ｍ＋ｑ）ビツト、（ｎ＋ｍ
＋ｑ）＋（ｎ＋ｍ−ｐ−ｑ）ビツトから（ｎ＋ｍ＋ｑ）
＋（ｎ＋ｍ）ビツト、（ｎ＋ｍ＋ｑ）＋（ｎ＋ｍ）＋（
ｎ＋ｍ−ｐ−ｑ）ビツトから（ｎ＋ｍ＋ｇ）＋（ｎ＋ｎ
）＋（ｎ＋ｍ）ビツト、・・・・・・となる。これはｋ
（ｎ＋ｍ）−ｐビツトからｋ（ｎ＋ｍ）＋ｑビツト（ｋ
＝１，２，３・・・）までゲート４を開く事に他ならな
い。次に第３図の動作を第５図のタイムチヤート図によ
り説明する。
第５図Ａは同期信号が正しく検出された場合の動作を示
し、同Ｂは同期信号が欠落した場合の動作を示す。まず
Ａについて説明する。ｈはデコーダ２の出力、ｉはＡＮ
Ｄゲート４の出力である。
し、同Ｂは同期信号が欠落した場合の動作を示す。まず
Ａについて説明する。ｈはデコーダ２の出力、ｉはＡＮ
Ｄゲート４の出力である。
ｉが出力されるとフリツプフロツプ５はりセツトされる
ため０Ｒゲート１３にはＡＮＤゲート８の出力が出力さ
れる。
ため０Ｒゲート１３にはＡＮＤゲート８の出力が出力さ
れる。
即ち、ｄが出力される。従つてｄによりｋがゲートされ
る。このようにしてｉが出力されると０Ｒゲート１２の
出力によりカウンタ３がりセツトされる。
る。このようにしてｉが出力されると０Ｒゲート１２の
出力によりカウンタ３がりセツトされる。
このため出力ｄはｎ＋ｍ＋ｇまたはそれ以前にＯとなる
。同時にｅもまた０となる。この場合１がｎ＋ｍ値以前
になるとｆもｇも出力されない。
。同時にｅもまた０となる。この場合１がｎ＋ｍ値以前
になるとｆもｇも出力されない。
次に同期信号パターンが検出されなかつた場合の例Ｂに
ついて説明する。
ついて説明する。
ｉが出力されなかつた場合にはｄはｎ＋ｍ＋ｇまで出力
する即ちカウンタ６は同値迄計数する。
する即ちカウンタ６は同値迄計数する。
次に０Ｒゲートより信号ｆが出力され、同信号はＡＮＤ
ゲート７からフリツプフロツプ５のセツト信号となる。
この結果フリツプフロツプ５の出力は１となり、ＡＮＤ
ゲ゛一ト９から信号ｅが出力され、０Ｒゲート１３の出
力となる。
ゲート７からフリツプフロツプ５のセツト信号となる。
この結果フリツプフロツプ５の出力は１となり、ＡＮＤ
ゲ゛一ト９から信号ｅが出力され、０Ｒゲート１３の出
力となる。
この０Ｒゲート１３の出力でＡＮＤゲート４によりデコ
ーダ出力ｈがゲ゜一トされる。
ーダ出力ｈがゲ゜一トされる。
同様にして、ｉが検出されなかつた場合には信号ｇが０
Ｒゲー口４の出力となり０Ｒゲート１２を経てカウンタ
３をりセツトする。
Ｒゲー口４の出力となり０Ｒゲート１２を経てカウンタ
３をりセツトする。
ＰＣＭ磁気録音機のように、伝送路に大きなドロツプア
ウトがある場合には、単に１ビツト誤るだけでなく連続
して大きく信号が欠落し、そのためにビツト同期はずれ
を起こす。
ウトがある場合には、単に１ビツト誤るだけでなく連続
して大きく信号が欠落し、そのためにビツト同期はずれ
を起こす。
ビツト同期がはずれると、フレーム同期信号検出パルス
は、フロツクをカウントしたとき（ｎ＋ｍ）ビツトの間
隔ではなくその前後のビツトで出る可能性がある。以上
説明した本発明においては、クロツクをカウントして、
（ｎ＋ｍ）ビツトの前後にＰ，ｑビツトフレーム同期信
号を検出できる余裕ができてフレーム同期がはずれにく
いという極めて大きな効果をもたらすものである。
は、フロツクをカウントしたとき（ｎ＋ｍ）ビツトの間
隔ではなくその前後のビツトで出る可能性がある。以上
説明した本発明においては、クロツクをカウントして、
（ｎ＋ｍ）ビツトの前後にＰ，ｑビツトフレーム同期信
号を検出できる余裕ができてフレーム同期がはずれにく
いという極めて大きな効果をもたらすものである。
第１図は従来のフレーム同期信号検出回路の一例を示す
回路図であり、第２図は第１図の回路の時間一電圧図で
ある。 第３図は本発明のフレーム同期信号検出回路の一実施例
を示す回路図、第４図は第３図の動作を示す時間一電圧
図である。時間一電圧図は横軸が時間を示し、縦軸が電
圧を示し、点はパルス値がゼロを、棒はパルス値が１を
示す。第５図は第３図の動作を示すタイムチヤート図で
ある。１：シフトレジスタ、２：デコーダ、３：カウン
タ、４，７〜１１：ＡＮＤゲート、５：フリツプフロツ
プ、６：デコーダ、１２〜１４：０Ｒゲート、１５，１
６：インバータ。
回路図であり、第２図は第１図の回路の時間一電圧図で
ある。 第３図は本発明のフレーム同期信号検出回路の一実施例
を示す回路図、第４図は第３図の動作を示す時間一電圧
図である。時間一電圧図は横軸が時間を示し、縦軸が電
圧を示し、点はパルス値がゼロを、棒はパルス値が１を
示す。第５図は第３図の動作を示すタイムチヤート図で
ある。１：シフトレジスタ、２：デコーダ、３：カウン
タ、４，７〜１１：ＡＮＤゲート、５：フリツプフロツ
プ、６：デコーダ、１２〜１４：０Ｒゲート、１５，１
６：インバータ。
Claims (1)
- １ 連続したｎビットのフレーム同期信号パルスとｍビ
ットのデータパルスで１フレームを構成するＰＣＭ信号
の処理装置において、フレーム同期信号パターンを判定
するパターン判定手段１、２と、該パターン判定手段の
出力を一入力とするゲート４と、受信入力信号から作成
されるクロックパルスを数えるカウンタ３と、該カウン
タ出力を入力とするデコーダ６と、前記パターン判定手
段の出力にフレーム同期信号パターンが検出されたこと
を示す検出パルスが出力された時、前記カウンタをリセ
ットする第１のリセット回路１２と、前記カウンタがリ
セットされた時点から前記（ｍ＋ｎ）ビットよりｐビッ
ト手前の（ｍ＋ｎ−ｐ）ビットでハイレベルとなる前記
カウンタの出力ｄを前記ゲート４の他入力に入力してゲ
ートを開き次の検出パルスをゲートさせるのに備える第
１の制御回路８、１３と、次の検出パルスがゲートしな
い時、前記カウンタがリセットされた時点から前記（ｍ
＋ｎ）ビットよりｑビット後の（ｍ＋ｎ＋ｑ）ビットで
ハイレベルとなる前記カウンタの出力ｆを前記第１のリ
セット回路１２に供給して前記ゲート４を連続した（ｐ
＋ｑ）ビット開いた後閉じさせる第２制御回路１０、１
４と、前記カウンタがリセットされた時点から前記（ｍ
＋ｎ）の２倍のビットよりｐビット手前の２（ｍ＋ｎ）
−ｐビットでハイレベルとなる前記カウンタの出力ｅを
前記ゲートの他入力に入力してゲートを開き次の検出パ
ルスをゲートさせるのに備える第３の制御回路１０、１
４と、次の検出パルスがゲートしない時前記カウンタが
リセットされた時点から前記（ｍ＋ｎ）の２倍のビット
よりｑビット後の２（ｍ＋ｎ）＋ｑビットでハイレベル
となる前記カウンタの出力ｇを前記第１のリセット回路
１２に供給して前記ゲート４を連続した（ｐ＋ｑ）ビッ
ト開いた後に閉じさせる第４の制御回路１１、１４とを
備えたことを特徴とするフレーム同期信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51018980A JPS5943860B2 (ja) | 1976-02-25 | 1976-02-25 | フレ−ム同期信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51018980A JPS5943860B2 (ja) | 1976-02-25 | 1976-02-25 | フレ−ム同期信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52102613A JPS52102613A (en) | 1977-08-29 |
| JPS5943860B2 true JPS5943860B2 (ja) | 1984-10-25 |
Family
ID=11986753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51018980A Expired JPS5943860B2 (ja) | 1976-02-25 | 1976-02-25 | フレ−ム同期信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943860B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5567921A (en) * | 1978-11-16 | 1980-05-22 | Matsushita Electric Ind Co Ltd | Synchronizing signal regenerating circuit |
| GB2086177B (en) * | 1980-09-26 | 1985-04-11 | Victor Company Of Japan | Circuit and method for monitoring and correcting a faulty horizontal synchronous signal |
| JPS6148252A (ja) * | 1984-08-15 | 1986-03-08 | Nec Home Electronics Ltd | Ｐｃｍ同期システム |
| JPS63288474A (ja) * | 1988-05-06 | 1988-11-25 | Matsushita Electric Ind Co Ltd | ディジタル信号記録再生装置 |
-
1976
- 1976-02-25 JP JP51018980A patent/JPS5943860B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52102613A (en) | 1977-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
| US4215430A (en) | Fast synchronization circuit for phase locked looped decoder | |
| US4472686A (en) | Circuit for reproducing and demodulating modulated digital signals | |
| US4647828A (en) | Servo system | |
| US4641326A (en) | Counter circuit operable in synchronism with frame or digital data signal | |
| US4443883A (en) | Data synchronization apparatus | |
| US4646167A (en) | Time code decoder | |
| JP2919380B2 (ja) | ディスク回転速度制御回路 | |
| US4034348A (en) | Apparatus, including delay means, for sampling and recovering data recorded by the double transition recording technique | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JPH036694B2 (ja) | ||
| US4131920A (en) | Closed-clock writing system for a rotating magnetic memory | |
| US3656149A (en) | Three frequency data separator | |
| JPH0775107B2 (ja) | 磁気記録装置の信号再生回路 | |
| US4060837A (en) | Variable cell width recording | |
| US5396377A (en) | Device for converting data from series to parallel | |
| JPH0381219B2 (ja) | ||
| GB1282358A (en) | Improvements in magnetic tape read out signal processing systems | |
| JP3697809B2 (ja) | 信号検出回路 | |
| JP2834881B2 (ja) | データ判定装置 | |
| JP2553072B2 (ja) | 同期回路 | |
| KR950007306B1 (ko) | 디지탈 데이타 재생장치의 동기 검출회로 | |
| JPS60245334A (ja) | デジタル信号再生装置 | |
| JPH0130237B2 (ja) | ||
| GB2164527A (en) | High speed cassette tape player |