JP3697809B2 - 信号検出回路 - Google Patents
信号検出回路 Download PDFInfo
- Publication number
- JP3697809B2 JP3697809B2 JP33644396A JP33644396A JP3697809B2 JP 3697809 B2 JP3697809 B2 JP 3697809B2 JP 33644396 A JP33644396 A JP 33644396A JP 33644396 A JP33644396 A JP 33644396A JP 3697809 B2 JP3697809 B2 JP 3697809B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pattern
- detection
- sync
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は信号検出回路に関し、特に同期信号等のように所定の周期毎に現れる特定の信号パターンをより高い精度で検出可能な信号検出回路に関するものである。
【0002】
【従来の技術】
データ通信や情報記録等の分野においては、データを所定長のフォーマットに整えて伝送あるいは記録、再生するシステムがある。図2は、このようなシステムの一例であるディスク装置のデータフォーマットを示す説明図である。図2の例においては、124バイト毎に区切られたデータ11に、データの区切り(ブロックあるいはフレーム同期)信号であるSYNCパターンデータ10が付加されて、1単位のデータが形成される。このSYNCパターンデータ10は、データ中には同じパターンが現れないように、例えば符号化規則違反のパターン等が使用される。このようなシステムにおいて信号を受信、再生して元のデータを復元する際には、そのフォーマット中に所定周期で含まれるSYNCパターンデータ10を確実に検出する必要がある。
【0003】
ところが、受信あるいは再生信号はノイズを含んでいたり、データが欠落していたりしてSYNCパターン10を正しく検出できないことがある。例えば、伝送されるデータ中に誤りが生じて、SYNCパターン10と同じパターンになると、SYNCパターン10を誤検出してしまう場合がある。
【0004】
そこで、このような誤検出を防ぐ対策として、従来においては図3に示すような方法が行われていた。即ち、1度SYNCパターンSI1を検出してSYNC信号出力(SO1)を出力した場合に、該SYNC信号出力(SO1)の発生時点からデータ数をカウントし、次にSYNCパターン(SI2)が来ると予想される位置を中心とした所定の範囲においてSYNC検出ウィンドウW1を発生する。例えば、図2の例においては、1ブロックのデータ長が128バイトであるので、ジッタやビットスリップによるずれを考慮し、バイトカウンタのカウント数が126から129の間でSYNC検出ウィンドウ(W1)を発生する。
【0005】
このようにして、該SYNC検出ウィンドウ内でのみSYNCパターンを検出することによって誤検出を防止する。また図3に示すように、SYNC検出ウィンドウ(W2)内においてSYNC20を検出できなかった場合には、例えばSYNC検出ウィンドウ(W2)の中央においてSYNCパターンを検出したものとして、SYNC検出信号21を強制的に発生させることが行われていた。
【0006】
【発明が解決しようとする課題】
上記したような従来の信号検出方法においては、SYNC検出ウィンドウを使用しない場合と比較すれば、より誤りが少なくSYNCパターン検出ができるが、本来のSYNCパターンにビット誤りが発生した場合など、SYNC信号を出力できない場合があるという問題点があった。また、SYNCパターンを検出できないと、SYNC検出ウィンドウの位置が徐々にずれて、SYNCパターンの位置がSYNC検出ウィンドウ外になってしまい、更にSYNCパターンの検出ができなくなってしまうという問題点もあった。
【0007】
本発明の目的は、前記のような従来技術の問題点を解決し、本来はデータ中には存在しない同期信号等の特定の信号パターンをより高精度に検出可能な信号検出回路を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、所定の周期毎に現れる所定の信号パターンを検出する信号検出回路において、入力信号と検出すべき信号パターンとの類似度に応じた検出レベルを出力し、この検出レベルおよびウィンドウ信号の状態に基づき、所定パターンの信号を検出したか否かを判定することを特徴とする。
【0009】
本発明においては、信号検出レベルの判定手段は、例えば信号パターンのサブセット(部分集合)の内のいくつが正しく検出されたか、即ち信号の類似度によって、信号検出の確からしさをレベルで表して出力する。また、信号検出を判定する回路は、例えばレベルが高い場合には検出位置に関わらず信号を検出したものと見なし、またレベルが低い場合には信号検出ウィンドウ内である場合にのみ信号検出と見なすというように、レベル情報およびウィンドウ信号の状態に基づき、信号検出の判定を行う。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。図1は、本発明を適用したハードディスク装置のSYNCパターン検出回路の構成を示すブロック図である。48ビットシフトレジスタ1には図示しないヘッドによって読み取られ、復号回路によって2値データに変換されたデータ列が入力される。本実施例においては、ハードディスクは図2に示すような形式でフォーマットされ、データは例えばRLL(1、7)形式でランレングス制限符号化され、記録されている。
【0011】
図4は、誤りが無い限りデータ中には絶対に現れないユニークな2つのデータパターンA、Bを組み合わせたSYNCパターンの一例を示す説明図である。例えばIBM(登録商標)方式のRLL(1、7)形式のデータ変換を行った場合には、データ中には”1”を挟んで”0”が連続して6個、7個あるいは7個、6個と続くようなパターンは現れない。そこで、図4に示すようなパターンA「00000010000000」およびパターンB「00000001000000」がSYNCパターンのサブセットとなるようにSYNCパターンを決定する。
【0012】
なお、RLL(1、7)形式のデータ変換においては1バイト当たり12ビットに変換されるので、SYNCパターンは4バイト分で48ビット存在する。また、図4のSYNCパターンにおける”F”は直前のデータの反転値、”L”は直後のデータの反転値であり、上部にNRZI変調した場合の信号波形を示してある。
【0013】
図1に戻って、2つのBパターン一致検出回路2、4、および2つのAパターン一致検出回路3、5はそれぞれ同じ回路構成の一致検出回路である。なお、各一致検出回路2〜5の右上にかぎ括弧で記載されている数字は、各一致検出回路2〜5に入力される、シフトレジスタ1の出力端子番号の範囲であり、図4に示すようにそれぞれの取り込み範囲は重複している。図5は、一例であるBパターン一致検出回路2の構成を示す回路図である。シフトレジスタ1の第29〜42段目の出力信号は、それぞれ複数の排他的論理和ゲート30の一方の入力端子に接続され、該ゲート30の他方の入力端子には比較するBパターンデータが入力されている。
【0014】
排他的論理和ゲート30の否定出力端子は論理積ゲート31に接続されており、シフトレジスタ1の出力データパターンと比較パターンとが一致すると、論理積ゲート31から”1”が出力される。なお、シフトレジスタ1の各段に記載されている数字はシフトレジスタの入力側からの段数を表し、また括弧内の数字はSYNCパターンデータの先頭からの順番を表している。なお、他の一致検出回路3〜5についても同様に動作する。
【0015】
図1に戻って、検出レベルデコード回路6は、例えばゲート回路あるいはROM等から構成されるデコード回路であり、各パターン一致回路2〜5の出力信号を入力し、本来のSYNCパターンに対する検出されたSYNCパターンの確からしさの度合いを示す検出レベル情報を出力する。
図6は、検出レベルデコード回路6の各入力信号の状態および対応する検出レベルを示す真理値表である。図6において、各パターン検出出力欄の括弧付数字は図1の各パターン一致検出回路に付与した番号と対応している。また、出力検出レベルは数値が大きいほどSYNC検出の確かさの度合いあるいは類似度が大きいことを示している。なお、シフトレジスタ1から検出レベルデコード回路6までによって、SYNC検出ウィンドウを使用せずに検出レベル情報を出力する検出レベル出力手段が構成されている。
【0016】
カウンタリセット制御回路・SYNC出力制御回路7は、やはりゲート回路あるいはROM等から構成され、検出レベル情報およびSYNC検出ウィンドウ信号を入力して、SYNC信号およびSYNC検出ウィンドウ発生用カウンタのリセット信号を出力する。図7は、カウンタリセット制御回路・SYNC出力制御回路7における各入力信号の状態およびSYNC信号、リセット信号出力を示す真理値表である。なお、動作については後述する。
【0017】
メインカウンタ8およびサブカウンタ9は同じ回路構成であり、例えば図示しないシフトレジスタ1のシフトクロックであるビット同期したクロックを計数する11ビットのバイナリカウンタ、およびメインウィンドウ、サブウィンドウ信号を発生するデコード回路からなる。該デコード回路は、例えばカウンタの上位8ビット、即ちバイト単位の計数値を入力し、計数値が126から129の間のみ”1”を出力する。
【0018】
次に、図1の信号検出回路の動作を説明する。図示しないヘッドによって読み取られ、復号回路によって2値データに変換されたデータ列が1ビットづつ48ビットレジスタ1に入力される。2つのBパターン一致検出回路2、4、および2つのAパターン一致検出回路3、5はそれぞれシフトレジスタ1の所定の出力端子群の信号を各基準パターンと比較し、一致した場合にはそれぞれ一致信号を出力する。
【0019】
検出レベルデコード回路6は、各パターン一致回路2〜5の出力信号を入力し、図6に示す真理値表に基づき、SYNCパターン検出の確かさの度合いを示す0〜3の検出レベル情報を出力する。図6に示した真理値表においては、例えば1つのパターンのみを検出しても検出レベルは0であり、2つのパターンを同時に検出した場合でも、例えば表の4行目、13行目のように、1つのSYNCパターン入力時に2回検出される可能性のあるパターンの組み合わせはレベル0になっており、1回だけ検出されるパターンの組み合わせのみが1以上のレベルに設定されている。
レベル1は、2つのパターンのみが同時に検出された場合に出力され、レベル2は3つのパターンのみが同時に検出された場合に出力される。更にレベル4は4つのパターン全てが同時に検出された場合に出力されるものであり、最も確かさの度合いが大きい。
【0020】
カウンタリセット制御回路・SYNC出力制御回路7は、検出レベル情報、メインおよびサブウィンドウ信号を入力して、図7に示す真理値表に基づき、SYNC信号およびウィンドウ発生用カウンタのリセット信号を出力する。また、メインカウンタ8およびサブカウンタ9は図示しないビット同期したクロックを計数し、前述したようなウィンドウ信号を発生する。
【0021】
図7の真理値表において、検出レベルが3の場合には、ウィンドウがどのような状態であってもSYNCパターン検出と見なしてSYNC信号を出力し、メイン、サブの両カウンタのリセット信号も出力される。また、検出レベルが1の場合には、例えばメインウィンドウが”1”の場合にのみSYNCパターン検出と見なし、サブウィンドウ内のみでレベル1が検出された場合には無視される。
メインウィンドウは比較的確実にSYNCパターンを検出した場合にのみリセットされ、その他の場合にはリセットされない。従って、一度同期が取れた後には、例えばSYNCパターンが全く検出できなかったり、ビット誤り等によって本来の位置以外の場所で低いレベルのSYNCパターンが検出された場合においても、メインウィンドウ信号を発生するメインカウンタ8によって同期が維持される。
【0022】
一方、メインウィンドウの同期が外れている場合には、レベル3の完全なSYNCパターンを検出しない限りはメインカウンタ8の同期が取れない。そこで、サブウィンドウを設け、サブウィンドウはメインウィンドウよりも低いレベルでリセットされるように構成する。そして、サブウィンドウ内においてレベル2のSYNCパターンが検出された場合にもSYNCパターンが検出されたものと見なし、メインおよびサブカウンタ8、9をリセットする。このような処理により、メインウィンドウがSYNC信号と同期していない場合においても、より確実にSYNCパターンの検出およびウィンドウの同期がなされる。
なお、SYNCパターン信号がノイズ等のために全く検出されなかった場合など、図7においてSYNC信号が発生しない状態のままでメインウィンドウの終了時点に達した場合には、SYNC出力制御回路7において強制的にSYNC信号を発生、出力させ、メイン、サブ両カウンタをリセットする。
【0023】
以上のような構成および動作によって、検出レベルを多段階とし、SYNC検出ウィンドウを複数個設けることによって、入力信号のSYNCパターン等にビット誤り等が発生しても、より確実にSYNCパターンを検出するための判定が可能となる。
【0024】
以上、実施例を開示したが、以下に示すような変形例も挙げられる。本実施例においては、A、Bの2つのサブセットパターンの組み合わせによってSYNCパターンが構成される例を開示したが、SYNCパターンの構成方法は任意である。例えば、図4におけるSYNCパターンの最初の28ビット分、即ち左側のパターンBとパターンAの組み合わせのみでもよく、またサブセットのパターン同士が重なっている必要は無い。なおパターンが2つの場合には検出レベルは0〜2となる。
【0025】
更に、サブセットパターンとして、3つの異なるパターン「A、B、C」を使用してもよく、「A、A、A」「A、B、A」というような同じパターンを含む組み合わせであってもよい。また、各サブセットパターン自体はデータ中に出現するパターンであっても、組み合わせたパターンがデータ中に現れないユニークなパターンであれば本発明を実施可能である。
【0026】
実施例においてはSYNC検出ウィンドウの数が2である例を開示したが、ウィンドウの数は1であってもよい。また、SYNCパターンが検出できなかった場合にはメインウィンドウの終了時点においてSYNC信号を強制的に発生させる例を開示したが、本来はメインウィンドウの中央においてSYNC信号を発生させるべきであるので、後段の信号処理回路の前に遅延回路を入れて、ずれを補正してもよい。また、SYNC検出ウィンドウ発生用のカウンタとは別に強制SYNC信号発生用のカウンタを設けてもよい。
【0027】
実施例においては図7の真理値表にある所定のレベルおよびSYNC検出ウィンドウ状態が入力されると、直ちにSYNC信号が出力され、ウィンドウ発生用カウンタがリセットされるが、例えばサブウィンドウ内でレベル2が検出された直後にメインウィンドウ内でレベル3が検出される可能性も0ではない。従って、前記したような信号の遅延回路を設け、メインウィンドウの終了時点まで信号を監視し、複数のSYNCパターン候補を検出した場合には、最も確かさの度合いの大きな信号を採用して、該信号の検出タイミングでSYNC信号を出力するようにしてもよい。
【0028】
実施例においては、メイン、サブ両ウィンドウの広さは同じである例を開示したが、例えばサブウィンドウをメインウィンドウより広くしてもよい。また、図7に示す真理値表の内容としては、図示したもの以外にも採用可能であり、記録再生装置や伝送路、伝送装置のノイズ、ジッタ等の特性に応じて、例えばフレーム同期が早く取れ、誤り率が小さくなるような特性に設定すればよい。
【0029】
実施例においては検出レベルの現在値のみを採用しているが、例えば前回のSYNC信号出力時点における検出レベルが3であれば、次回にメインウィンドウ内においてSYNCパターンが検出される可能性が高く、前回のSYNC信号出力時点における検出レベルが0や1であれば、次回にSYNCパターンがメインウィンドウ内で検出される可能性は低くなる。従って、検出レベル情報をSYNC信号出力でラッチし、該ラッチ出力をカウンタリセット制御回路・SYNC出力制御回路7に入力して、前回の検出レベルによって図7の真理値表を切り替えて、SYNCパターン検出の判定を行うようにしてもよい。
【0030】
実施例としては本発明をハードディスク装置に適用する例を開示したが、本発明は任意の記録媒体を使用した情報の記録装置、再生装置、記録および再生装置あるいは、任意の伝送媒体を使用する情報伝送装置、更に、特定のパターンを繰り返し含む信号を入力し、該特定パターンの検出を行う任意の信号検出装置に適用可能である。
【0031】
【発明の効果】
以上述べたように、本発明においては、信号検出回路において、データの区切り信号をより高精度に検出可能となり、データの誤り率を下げることができるという効果がある。従って、通信の高速化や情報記録媒体への記録の高密度化を達成することができる。
【図面の簡単な説明】
【図1】本発明を適用したハードディスク装置のSYNCパターン検出回路の構成を示すブロック図である。
【図2】ディスク装置のデータフォーマットを示す説明図である。
【図3】ウィンドウ検出方式を示す説明図である。
【図4】SYNCパターンの一例を示す説明図である。
【図5】Bパターン一致検出回路2の構成を示す回路図である。
【図6】検出レベルデコード回路6の各入力信号の状態および対応する検出レベル出力を示す真理値表である。
【図7】カウンタリセット制御回路、SYNC出力制御回路7における各入力信号の状態およびSYNC、リセット出力を示す真理値表である。
【符号の説明】
1…シフトレジスタ、2、4…Bパターン一致検出回路、3、5…Aパターン一致検出回路、6…検出レベルデコード回路、7…カウンタリセット制御回路、SYNC出力制御回路、8…メインカウンタ、9…サブカウンタ
Claims (3)
- 入力信号から所定の周期毎に配置された所定の信号パターンを検出する信号検出回路において、
検出すべき所定の信号パターンに対する前記入力信号の類似度に応じた検出レベルを出力する検出レベル出力手段と、
リセット信号に応じて所定の期間後に所定幅のウィンドウ信号を発生するウィンドウ信号発生手段と、
前記検出レベル出力手段の出力情報および前記ウィンドウ信号の状態に基づき、前記入力信号から所定パターンの信号を検出したことを示す情報および前記ウィンドウ信号発生手段の前記リセット信号を発生する信号検出判定手段と
を備えたことを特徴とする信号検出回路。 - 前記検出レベル出力手段は、
検出すべき信号パターンの部分集合からなる信号パターンを前記入力信号からそれぞれ検出する複数の信号パターン検出手段と、
前記複数の信号パターン検出手段の出力状態に基づき、検出レベルを判定して出力する検出レベル判定手段とからなることを特徴とする請求項1に記載の信号検出回路。 - 前記ウィンドウ信号発生手段は、メインウィンドウ信号を発生させるメインウィンドウカウンタおよびサブウィンドウ信号を発生させるサブウィンドウカウンタを備え、メインウィンドウカウンタはサブウィンドウカウンタよりも、より類似度の高い信号が検出された場合にリセットされることを特徴とする請求項1に記載の信号検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33644396A JP3697809B2 (ja) | 1996-12-02 | 1996-12-02 | 信号検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33644396A JP3697809B2 (ja) | 1996-12-02 | 1996-12-02 | 信号検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10164044A JPH10164044A (ja) | 1998-06-19 |
JP3697809B2 true JP3697809B2 (ja) | 2005-09-21 |
Family
ID=18299199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33644396A Expired - Fee Related JP3697809B2 (ja) | 1996-12-02 | 1996-12-02 | 信号検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3697809B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7656760B2 (en) | 2006-06-02 | 2010-02-02 | Sony Corporation | Playback apparatus and sync signal detecting method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017060100A (ja) * | 2015-09-18 | 2017-03-23 | ラピスセミコンダクタ株式会社 | 通信システム、送信装置、受信装置及び通信方法 |
-
1996
- 1996-12-02 JP JP33644396A patent/JP3697809B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7656760B2 (en) | 2006-06-02 | 2010-02-02 | Sony Corporation | Playback apparatus and sync signal detecting method |
Also Published As
Publication number | Publication date |
---|---|
JPH10164044A (ja) | 1998-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4234897A (en) | DC Free encoding for data transmission | |
US5451943A (en) | Data recording method and data recording apparatus using a digital sum value of a coded signal | |
US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
JPH0927171A (ja) | 16ビットのディジタルデータ語のシーケンスを17ビットの符号語のシーケンスに符号化する方法 | |
GB1578635A (en) | Dc free encoding for data transmission system | |
EP1715486B1 (en) | Signal forming apparatus and method | |
JP3428039B2 (ja) | 同期信号検出器、同期信号検出方法及び復号化装置 | |
JP2000068846A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
USRE31311E (en) | DC Free encoding for data transmission system | |
JPH02141972A (ja) | デジタルデータの同期検出のための方法及び装置 | |
EP0577401B1 (en) | Synchronization signal detection and data demodulation | |
US5390195A (en) | Miller-squared decoder with erasure flag output | |
EP0555920A2 (en) | Pattern detection and synchronization circuit | |
US4183066A (en) | Technique for recording data on magnetic disks at plural densities | |
US6850573B1 (en) | Coding apparatus and method, decoding apparatus and method, and recording medium | |
JP2000134112A (ja) | ビタビ検出方法並びにビタビ検出装置 | |
US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
JP3697809B2 (ja) | 信号検出回路 | |
US4868853A (en) | Demodulation circuit for digital modulated signal | |
US4437086A (en) | Limited look-ahead means | |
GB2032228A (en) | DC free encoding for data transmission | |
JPS5933611A (ja) | 同期信号の生成および検出回路 | |
JPH08249822A (ja) | シンク検出方法及びシンク検出回路 | |
US20030206243A1 (en) | Frame number detecting device | |
JPH10511833A (ja) | チャネル信号を情報信号に復号する装置及びこの装置を具える再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050627 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |