JPH02141972A - デジタルデータの同期検出のための方法及び装置 - Google Patents

デジタルデータの同期検出のための方法及び装置

Info

Publication number
JPH02141972A
JPH02141972A JP89217175A JP21717589A JPH02141972A JP H02141972 A JPH02141972 A JP H02141972A JP 89217175 A JP89217175 A JP 89217175A JP 21717589 A JP21717589 A JP 21717589A JP H02141972 A JPH02141972 A JP H02141972A
Authority
JP
Japan
Prior art keywords
signal
synchronization pattern
synchronization
value
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP89217175A
Other languages
English (en)
Inventor
Richard K Brush
リチャード　ケイ．ブラッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ampex Corp
Original Assignee
Ampex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ampex Corp filed Critical Ampex Corp
Publication of JPH02141972A publication Critical patent/JPH02141972A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明μデジタルデータ内の同期パターンの検出に関す
る。よプ詳細には、本発明はデジタル直列データ内の同
期バター／の検出並びに検出された同期パターンに関し
て整合されたデジタル並列データへのデジタル直列デー
タの変換に関する。このような技術は特にデジタルビデ
オテープレコーダ（ＤＶＴＲ）の技術分野に有用である
。
〔従来技術の説明〕
ビデオデジタルデータは、典型的に、並列形で発生する
が、直列形で記録される。ついで、直列データは再生時
にその並列形に再構成される。正規の時間間隔で直列デ
ータに含まれた予め決定されたシーケンスの同期パター
ン、ビットス）　ＩＪングは元の並列データを構成した
並列ビットの同じバイトに直列データを分割するための
キーとして働く。この処理はそれらの元の位置とのバイ
ト境界の整合として概念化され得る。
再構成された並列データと元の並列データとの適切な整
合を妨ける２つの現象が知られている。最初のこのよう
な現象は、同期パターンが「スリップ」してしまい、典
型的には同期パターン間で生じる「ドロップアウト」の
ため同期パターン間の通常の時間間隔の終りのわずか前
後のいずれかで生じる傾向である。従って、同期検出回
路はビデオデータの損失を回避する九め許容範囲内のビ
ットスリップに係わらず同期パターンｔ−ｇ識すること
ができなければならない。
他の現象は、典型的には同期パターンの近傍で生じる誤
差あるいはドロップアウトのため全てブロックの開始で
生じ任意の認識可能な同期パターンが誤差のため失敗し
てしまうことである。しかしながら、ビデオデータが１
つあるいはいくつかの同期パターンの不存在に係わらず
依然として存在していることは確かである。従って、同
期パルス間の通常の時間間隔の後の予め決定され九時間
期間の間で同期パターン金検出するように失敗にも係わ
らず通常動作し続けることができる同期検出回路を与え
ることが所望される。
更Ｋ、従来の同期検出回路は一般的によシ遅い並列デー
タ速度よシもよシは、むしろ直列データ速度で動作する
場合がある。従って、このような回路は、典型的に、よ
シ大きな電力を必要とする高速の論理回路を要求し、よ
シ遅い並列クロック速度で動作するようになった論理回
路のためＬ８Ｉ集積化としては好ましくない。従って、
全部ではないにしろ、概略並列クロック速度で動作する
同期検出回路を与えることも必要である。
この目的のため、第１の段階として、適切な整合に係わ
ることなしに、入来する直列データを並列データワード
に変換することが知られている。ついで、同期検出が並
列クロック速度で並列データに対して行なわれる。この
時に、ファンネルシフタのような装置が、ガイドとして
、検出された同期パターンの位置を使用して並列データ
をその元の整合にシフトする。このようなシステムは例
えば米国特許第４，４１４，６７７号に開示されている
。しかしながら、この特許に開示された特定の技術は１
ブロック時間間隔離れた種々の反復パターンｔ−識別す
ることを含んでいる。これは同期信号が求められている
際にデータを保持するために相当量のメモリ（典型的に
は４あるいはそれ以上の同期ブロックの長さのメモリ）
を必要とする。更に、同期パターンがデータストリーム
に等間隔となっているという仮定に依存する九めテープ
に記録されたセクタの最初のデータ同期ブロックを検出
する信頼性を増大する九め通常のブロックよシも短い時
間間隔で生じる「プリアンプル」同期パターンを使用す
ることができない。
米国特許第４，６６４，５２８号はデータが直列バイト
速度のＴで処理される同期検出手法を開示し、従って高
速論理回路のための必要性を除去する。
しかしながら、この基本的な考え方は任意の他の速度で
処理するためには不適切である。この特許に開示された
技術はこのためデータが典を的には８ビツトバイトで構
成されるよりなりＶＴ几の九めＫｉｉ好ましくない。
米国特許第４，４８１Ｊ７６４号は同期ブロックアドレ
スをデコードしかつチエツクするためのシステムを開示
する。これはアドレスがブロックの残シをデコードする
ために極めて高い信頼性で独立してデコードされなけれ
ばならない必要性があるデータフォーマットを使用しな
ければならない。この手法を構成する九めＫＦｉ５つの
個別のファンネルあるいはバレルシフタを必要とする。
〔発明の概要〕
従って、同期検出及び適切に整合されたデータへの変換
を並列クロック速度で行なうことができ、これによシよ
シ低い速度の論理回路を使用することができ、電力消費
を減少することができ、大規模集積回路を構成すること
ができると共に、同時に同期信号の偏位あるいは不存在
への融通性があシかつ複雑化した応答を与えることがで
きる装置に対する必要性が存在する。
この必要性は、本発明において、入来するデジタルデー
タに応じて、データ内の同期パターンを識別し、同期パ
ターンが予期された位置の周夛のウィンドウ内のデジタ
ルデータの位置に生じる状態に応じて第１の信号を発生
しかつスレッショルド信号の値に従ってウィンドウの巾
を設定するための手段′ｔ−４えるようＫして達成され
る。スレッショルド信号は同期パターンが予め定められ
た時間間隔の間にウィンドウ内圧見出され友ならば第１
の巾をあるいは同期パターンが予め定められた時間間隔
でウィンドウ内で見出されなかったならば第１の巾よ〕
も大きな第２の巾をウィンドウ罠持九せるようにして発
生手段によシ発生される。
換言すれば、本発明は、並列データを受けるように構成
され、並列データ内の同期パターンを検出し、同期パタ
ーンの検出に応じて同期パルスを発生しかつ同期パター
ンの実際の位置を決定してその位置全表わす位置信号全
発生する手段を含んでいる。本発明は、また、位置信号
を受けるように配置され、実際の位置信号を予期される
位置信号によって表わされる予期される位置と比較しか
つ予期される位置及び実際の位置との間のスリップの程
度を表わすスリップ信号を発生する手段を含んでいる。
このスリップ信号は第１の信号発生手段に４見られ、こ
の信号発生手段はスリップの程度が許容ウィンドウ内圧
ある時にウィンドウ内同期信号を発生する。第２の信号
発生手段は同期パルス及びウィンドウ内同期信号の両者
の存在に応じて同期発見信号全発生する。同期発見信号
によりラッチ手段は位置信号をラッチし、同期発見信号
に応じてシフト信号を発生すると共にこのシフト信号を
比較手段に供給する。第５の信号発生手段は同期パター
ンが予期されるワードカウントを表わす選択信号を発生
し、それを比較手段に供給する。予期された位置信号は
シフト信号及び選択信号に基づｂている。第５の信号発
生手段はまた、許容ウィンドウを表わす値を有するスレ
ツショル）信号？発生し、このスレッショルド信号を第
１の信号発生手段に供給して許容ウィンドウを設定する
。スレッショルド信号により、同期発見信号が予め定め
られた時間間隔内に見出されるならば第１の値をとるよ
うにされ、同期発見信号が予め定められた時間間隔内で
見出されない時にＦｉ第１の値ニジも大きな第２の値を
とるようにされる。
本発明の装置２はま几、検出手段に結合され、直列デー
タを受けてこの直列データを並列データに変換する変換
手段を含むことができる。それはま九、変換手段及びラ
ッチ手段に結合され、シフト信号に基づいて並列データ
を再整合するための手段を會んでいる。
〔実施例の説明〕
好適実施例の以下の説明において、本発明は８ビットバ
イト即ちワードからなる並列データを再構成するために
使用されるものと想定される。しかしながら、当業者に
とって明らかなように、他の並列データ巾も使用され得
る。更に、並列データ値ｉ′１１６進（あるいは２進〕
形で与えられ、ワードの最大有意ビットは直列データス
トリームにおいて時間的に最初に生じるものと想定され
る。更に、同期パターンは１６ビツト即ち２バイト長で
、そのパターンは（ＱＣ，ＡＦ）ｈ即ち（００００１１
００，１０１０１１１１）２である４のと想定される。
しかしながら、当業者にとって明らかなように、他の同
期長あるいはパターンが使用されてもよい。
第１図は本発明による同期検出回路の１つの実施例のブ
ロック図である。第１図の実施例は、例えば、デジタル
テープレコーダの再生ヘッドから直列デジタルデータ及
び直列クロック信号を受ける変換手段１０を含んでいる
。この変換手段１０はこのデータを並列形に変換し、並
列クロック信号を発生し、このクロック信号は回路の他
の要素に供給される。変換手段１０はランダムに位相決
め即ちランダムに整合されたワード、即ち元の並列デー
タのバイト境界の整合に無関係に形成され友ワードとな
る（フリーランニング）モードで直列対並列データ変換
を行なう。変換手段１０は、例えば、公知の態様で動作
するシフトレジスタから構成できる。
図示された実施例において、変換手段１０は直列クロッ
ク速度で動作する。しかしながら、以下に記載される他
の手段は並列クロック速度で動作する。
想定された形式の同期パターンはワード境界に対する並
列データストリームの８つの異なった位置即ち整合の円
の任意の１つを有している。
検出手段２０はこれら８つの可能な整合の内の１つの同
期パターンを検出する。同期パターンが検出されると、
検出手段２０は同期信号と検出され几特定の整合會表わ
す位置信号とを出力する。
比較手段８０は同期パターンが検出される位置とそれが
予期される位置との間の直列ビット位置の差を同期パタ
ーンの前の生起に基づいて計算する。勿論、同期パター
ンがリセット信号の発生によって表わされるような動作
のある中断の後に最初に生じるものであれば、予期され
る位置は同期信号の前の生起にはそれがないために基づ
かない。しかしながら、以下に述べるように、このよう
な場合には、回路はそれが生じた第１の同期パターンを
有効なものとして位置にかかわらず受は入れるようなモ
ードで動作する。この最初の同期パターンを検出すると
、回路は予期される位置がこの最初に検出され九生起の
位置に基づくようなモードとなる。
好適実施例において、比較手段８０は同期パルス位置が
その予期された位置から偏位する量即ちビット位置の「
同期スリップ」の量及び方向を指示する５ビツトコード
を出力する。それは位置信号を予期される位置信号と比
較することＫよって行なう。好適実施例において、この
予期される位置信号はどのワードで同期信号の開始が位
置決めされるかを指示する２ビット選択信号とワード境
界に対する同期パターンの予期される整合を指示する５
ビットシフト信号との組合わせである。これら信号は以
下に記載する手段によって発生される。
比較手段８０は５７−ドの範囲内で生じる開始を有する
任意の同期パターンの「同期スリップ」を計算する。こ
の範囲の中間のワードは同期パターンの開始が予期され
るものである。最大の同期スリップの大きさは１５ビツ
トであ夛、負あるいは正のものである。これは４ビツト
スリツプの値とスリップ方向ビットとの和によジエンコ
ードされる。もし同期パルスの開始カ３ワード時間間隔
の外側に生じるならば、同期スリップの値は最大値１５
の方に向けられる。
比較手段８０は２ビット選択信号管受け、これは同期パ
ルスの開始が予期される場合にワードの位置を指示する
。よシ詳細には、この信号は同期パルスの開始が予期さ
れるワードあるいはカウントでの２の値、先行するカウ
ントにおける１の値、後続するカラン）Ｋおける５の値
及び全ての他のカウントにおける０を取るようにされる
。この特定の手法は継続する比軟手段の計算を簡略化す
るが、他の手法も使用され得る。比較手段８０は、また
、ワード境界に関する同期パルスの整合をエンコードす
るものとして識別された後にラッチされ九５ビット位置
信号であるシフト信号を受ける。シフト信号が発生され
る正確な態様は以下により詳細に記載される。
スリップ値の信号は第１の信号発生手段１２０に供給さ
れる。この第１の信号発生手段１２０は比較手段８０か
らのスリップ量をスレッショルド信号に従って決定され
るウィンドウ値と比較する。スレッシ曹ルド信号の発生
のための手段は以下に記載される。もしスリップがウィ
ンドウ内にあるものとして決定されれば、第１の信号発
生手段１２０はウィンドウ内同期信号を発生する。この
ウィンドウ内同期信号は第２の信号発生手段１２０に供
給される。第２の信号発生手段１３０はウィンドウ内同
期信号及び検出手段２０から同期信号の両者を受信する
ととに応じて同期発見信号を出力する。第２の信号発生
手段は例えばＡＮＤゲートで構成され得る。
比較手段８０の処理遅延を第１の信号発生手段１２Ｇと
整合するために同期信号の伝搬を遅延する必要がある。
この遅延は検出手段あるいは第２の信号発生手段に組込
まれた手段によって行なわれるか、あるｂは第１図に示
されるようにに１の遅延手段１４０のような独立した回
路であってもよい。
同期発見信号、即ち有効な同期パターンが見出されたこ
とを指示するパルスはラッチ手段１５０に供給される。
これＫよシラツチ手段１５０は３ビツト位置コードをラ
ッチする。ラッチされた３ビツト位置コードはシフト構
造信号を構成する。シフト構造信号は再整合手段１６０
に供給される。
この再整合手段１ｉは好ましくはバレルシ７りの簡単な
形態のファンネルシック回路である。
それは、実施例において、１５の入力データビットから
の８つの位置の内の１つから選択されたＢビットフィー
ルドを出力する。
第２図は検出手段２０の特定の構成を示す。
それは１６個の１６人力ＮＡＮＤゲート３５を含んでい
る。それぞれのＮＡＮＤゲート５５は１６の整合の内の
それぞれの１個の同期パターンを検出する。これらゲー
トは別々の論理ゲート、プログラマブル論理アレイある
いは単一のＬＳＩチップに集積されたものであってもよ
い。プライオリティ（優先）エンコーダ４ｏは８つの可
能な位置をエンコードし、５ビツト位置信号を生じさせ
る。出力ラッチ５０は３ビツトコードの値を保持する。
この回路はまた論理ゲート３５への３つのバイトの同時
の伝搬を与えるように第１及び第２のラッチ６０及び７
Ｇ金含んでいる。これらの要素のそれぞれの特定の動作
は当業者によって明らかであろり。プライオリティエン
コーダ４０はＩＣ７４１４８形のプライオリティエンコ
ーダで、出力ラッチ５０はＩＣ７４５７７形のＤフリッ
プ７０ツブで、第１及び第２の２ツｆ６０及ヒフ　０　
ｔ！　ＩＣ７４５７４形８回路Ｄ　７１Ｊツブフロツプ
であってもよい。
第３図は比較手段８０の特定の構成を示す。
へ 第２図及び第３図で８ＹＮＣＰＬ８は同期パルス信号を
意味し、５）ｉｌＦＴはシフト信号を意味し、８ＬＩＰ
はスリップ信号を意味し、５ＬＩＰＤＩＲはスリップ方
向信号を意味し、ＳＬＩＰＭＡＧはスリップ量（値）信
号を意味し、ＢＬＫ８ＥＬはブロック選択信号を意味し
、８ＹＮＣＬＯＣは同期位置信号を意味する。比較手段
８０は第１のアダー９０及び第２のアダー１００を含ん
でいる。計算は２つのステップで行なわれる。第１のス
テップにおいて、第１のアダー９０は２の相補形の同期
スリップを表わす５ビツトのものを生じさせる２の相補
アルゴリズムを使用して２つの数の間の差を計算する。
第２のステップにおいて、第２のアダー１００はスリッ
プ信号を符号と４ビツトの大きさをプラスしたものに変
換する。伝搬遅延を制限するために、この計算の中間結
果を再クロックする必要があるかもしれない。この再ク
ロックを行なうために使用され得るレジスタは図面を明
瞭にするために第５図では省略されているが、それらの
構成は当業者にとって明らかであり、この回路の動作原
理を何ら変えない。
計算の１つの量、即ち被減数は複合５ビット信号であシ
、その２進表示は２ビツト選択信号（ＢＬＫＳＢＬ　１
．　ＢＬＫＳＢＬ　ｏ　）と３ビツト位置信号（８ＹＮ
ＣＬＯＣ２，５ＹＮＣＬＯＣ１，５ＹＮＣＬＯＣｏ　）
の結合である。この結果の量（ＢＬＫＳＥＬｌ、　ＢＬ
ＫＳＥＬｏ、　５ＹＮＣＬＯＣ２，８ＹＮＣＬＯＣ１，
８ＹＮＣＬＯＣａ　）は第１のアダー９０に１つの加数
として与えられる。第２の加数は（０１）と３ビツトシ
フト信号（８）ＩＩＦＴ２．５ＨＩＦＴ　１．５ＨＩＦ
ＴＯ）の逆数の結合５ＨＩＦＴｏ）は、アダーのキャリ
ー人力に与えられる２進１と共に、計算の減数の２の補
数即ち（１，Ｏ，５ＨＩＦＴ２．５ＨＩＦＴ　１．５Ｈ
ＩＦＴＯ）を構成し、これは（０，１）及び３ビツトシ
フト信号の結合である。第１のアダー９０は図示するよ
うに５ビツトまで伸はす超排他的ＯＲゲート９５を備え
九４ビットアダーであってもよい。例えば、４ビツトア
ダーはＩＣ７４２８５フルアダーであってもよい。しか
しながら、当業者にとって明らかなように、他のアダー
構成が本発明の動作原理を変えることなく使用され得る
。
５ビツトの２の補数の結果は同期パルスの開始が上述し
た５力ウント時間間隔内で生じる限シ、プラスあるいは
マイナス１５の範囲内である。負の１６の残シの２の補
数の値は同期パルスがこの時間間隔の外側に生じる場合
のみ生じ得る。
第３図の第２のアダー１００は符号と量の形への変換を
行なう。スリップ信号の先行ビットが０であるならば、
２の補数の量は０あるいは正であシ、第２のアダー１０
０は何も影響しない。
スリップ信号の先行ビットが１であれば、２の補数の量
は負であ、す、それにより第２のアダー１００は残シの
ビットを反転させ、その結果の量を１だけ増進させる。
例えば、シフト信号が値（ｏｏｏ）　ｔ−有するような
場合に対する計算を表わす表１を考える。
表　　１ 被減数　　　　差　　　　　１ｏ進等価値（２の補数） ｏｏｏｏ。
００ｉ０ ｔｏｏｏ。
一１５″ ｔｏｏｏｏ　　　　　　ｏｏｏｏｏ　　　　　　　　　
　　　　　。
１０００１　　　　　００００１　　　　　　　　　　
＋　１１００１０　　　　　０００１０　　　　　　　
　　＋　　２１００１１　　　　　０００１１　　　　
　　　　　　＋　　３１０１００　　　　　００１００
　　　　　　　　　　＋　　４１ｏ１ｏ１　　　　　ｏ
ｏｌｏｔ　　　　　　　　　　＋　　５１０１１０　　
　　　００１１０　　　　　　　　　　＋　　６１０１
１．１　　　　　００１１１　　　　　　　　　　＋　
　７１１０００　　　　　０１０００　　　　　　　　
　　＋　　８１１００１　　　　　０１００１　　　　
　　　　　＋　　９１１０１０　　　　　０１０１０　
　　　　　　　　　＋１０１１１０００１１００＋１２ １ｉ１０１　　　　　０１１０１　　　　　　　　　＋
１３１１１１０　　　　　０１１１０　　　　　　　　
　　＋１４１１１１１　　　　　０１１１１　　　　　
　　　　　＋１５１１５にシフトさせ几１６の元の量（
以下参照） 減数は（１００００）であシ、被減数に加えられるその
２の補数も（１０００Ｇ　）である。
（ＢＬＫ８ＥＬ１．ＢＬＫＳＥＬＯ，５ＹＮＣＬＯＣ２
，５ＹＮＣＬＯＣ１，８ＹＮＣＬＯＣｏ　）である被減
数が例えば（ＯＯｔｌｏ）であれば、この結果の２の補
数の和は（１０１１０）であシ、それは符号及び量への
変換時には−１０の１０進値を有する。
シフト信号の他の値のための計算は等しく当てはまる。
実際上、シフト選択信号の値のそれぞれの増分が表１の
第２及び第５の列ｆ：１行下方に移し底部の行を頂部に
回転させれば、表１から読み取ることができる。
２の補数が−１６の値（１００００２進）を有する場合
に変換の特殊な場合が生じる。この量は符号プラス４ビ
ツト数としての適切な表示を持たない。第２のアダー１
００はマイナス０の結果（１００００２進）ｔ−出力す
る。これ全結合するために、０几ゲート１１０がＡＮＤ
ゲート１１５に関連して使用され、同期パルスの開始が
上述し次５カウントの時間間隔の外側で生じる時にスリ
ップ信号の大きさを１５となるようにする。
第４図は本発明に従つ次男整合手段の１つの特定の構成
を示す。それは全部で８つの８−１マルチプレクサ１７
０のプレイを含んでいる。更に、入力ラッチ１８０と出
力ラッチ１９０とを含んでいる。入力ラッチ１８０はマ
ルチプレクサアレイへの２つのバイトの同時の附与を可
能とする。
これらマルチプレクサは別々の論理回路、プログラムさ
れた論理プレイあるいはＬＳＩフォーマットで集積化さ
れた形態のものであってもよい。
検出手段、比較手段、第１の信号手段等における遅延を
補償するために変換手段と再整合手段との間で並列デー
タを遅延する必要があるかもしれない。この遅延は変換
手段ｉｏ内で、再整合手段１６０内であるいは第１図に
示されるように第２の遅延手段１９５のような個別の手
段において達成され得る。再整合手段はデータを適切に
遅延させ、それをラッチ手段１５０がらのシフト信号に
従ってシフトする。ついで、再整合手段１６０を離れる
データは検出された同期信号に関連して適切に整合され
る。
選択信号及びスレッショルド信号は第３０信号発生手段
２００において発生される。第５図に示されるように１
第３の信号発生手段は、好ましくは、カウンタ制御手段
２１０１力ウンタ手段２２０及びデコーディング手段２
３０ヲ含んでいる。
カウンタ制御手段２１０は、例えば再生ヘッドがデジタ
ルテープレコーダにおいてテープに来た時にデータシー
ケンスの開始で発生される信号によりリセットされる。
リセット信号の受信によシカウ／り制御手段２１Ｇのた
めの「リセット」即ち「ウィンドウ開」状態が定められ
る。この状態において、カウンタ手段２１０はクリア状
態に保持されるようにされ、スレッショルド信号は１５
のその最大値（２進１１１１）を取る。
この最大スレッショルド信号は第１の信号発生手段１２
０に与えられる。これは、比較手段８゜の入力が重要で
はなりという「ウィンドウ開」状態を定める。第１の信
号発生手段１２０は比較手段８０からのビットスリップ
値をスレッショルド値と比較する。スレッショルド値が
最大可能値であるような「ウィンドウ開」状態において
、第１の信号発生手段１２０の出力、即ちウィンドウ内
同期信号は常にハイレベルである。従って、同期パター
ンはその位置に係わらずこの状態において認識され、ウ
ィンドウ内同期信号及び同期発見信号は確実に発生され
る。他の回路の処理遅延と合致するように適切に遅延せ
しめられた検出手段２０からの同期パルスは第１の信号
発生手段１２０の出力と共に第２の信号発生手段１３０
に与えられる。ついで、第２の信号発生手段は、有効な
同期パターンが見出されたということを指示する同期発
見信号パルスを発生する。上述したようにラッチ手段１
５０に与えられる外、同期発見信号はまた第５の信号発
生手段２００に与えられる。これにより第３の信号発生
手段２００　ｆｌ、非リセット即ち「ウィンドウ閉」状
態に移行し、カウンタ手段２２０が並列クロックパルス
をカウントすることによシ増進することを可能とする。
この状態にお込て、回路は同期パターン間の予め決定さ
れた通常の距離に基づいて、予期される位置の周りの狭
い「つイントウ」内の同期パターンのみを認識する。
このウィンドウの寸法はスレッシ目ルド値によって設定
され、これはウィンドウ開状態で使用される１５の最大
値よシも小さい。典型的に、ウィンドウ閉状態でのウィ
ンドウの巾は同期パターンのビットでの長さに比較して
小さくなる。
カウンタ制御手段２１０は、同期が一旦得られる時のウ
ィンドウの寸法及び誤）同期を有するブロックが生じた
場合になされるフライホイール処ａｔ含む同期獲得方式
を定める０本発明を記載する目的の几め、ｗＡシ同期を
有する１つのブロックの最大で７ライホイールする制御
方式を構成することが所望されると想定する。更に、誤
ル同期パターンを有する１つのブロックでフライホイー
ルする時にプラスあるいはマイナス８ビツトまで広けら
れる、通常のウィンドウがプラスあるいはマイナス４ビ
ツトであるような実施例を構成することが所望されるこ
とも想定する。しかしながら当業者にとって明らかなよ
うに他の制御方式も可能である。中心的な特徴は、１つ
の同期パターンがｇ識される時に、ウィンドウ閉状態で
１５よりも小さなスレッショルド（ウィンドウ寸法）で
、次の同期パターンのためのウィンドウ金形成するため
カウンタがリセット及び活性化されねばならないことで
ある。
第６図は想定された制御方式を組み込んだカウンタ制御
手段２２０の状態転移図である。この方式即ちアルゴリ
ズムは、種々の態様で、例えばプログラム可能な読出し
専用メモリあるいはプログラム可能な論理プレイで構成
され得る。
はとんどの場合に、３つの制御入力、リセット信号、同
期発見信号及びブロック終了信号で充分である。ブロッ
ク終了信号はカウンタ手段２２０からデコードされ、通
常、同期発見信号が生じるようなりロック期間に続くク
ロック期間に生じる。リセット信号は、データ獲得の開
始時に、例えばテープヘッドがａ気テープからデータを
読出し始める時に発生される。同期発見信号は上述し九
よう罠発生される。図示するように、カウンタ制御手段
２１０は最初にリセット状態８０にある。この状態にお
いて、スレッショルド信号は１５の最大値にあシ、カウ
ンタ手段２２Ｑは連続してクリアされる。同期発見パル
スが生じると、制御手段２１０は連続して状態８１．８
２及ヒＳｓ′Ｉｉ−通ル。状態Ｓ２において、カウンタ
２２０はクリアされ、その後に並列クロックパルスをカ
ウントするにつれ増進し始める。
これら状態の間に１ウインドウスレツシヨルドは例えば
４まで減少せしめられる。同期発見パルスが生ぜずにブ
ロック終了パルスが生じたら、第１の同期はスプリアス
なものと想定され、回路は状態ＳＯに戻る。例えば、こ
れは第１の認識された同期パターンがデータ内に生じた
ならば生じ得る。同期発見パルスが状態Ｓ５で生じれば
、回路は状態８ａ、ｓｓ及びＳ６ｉ連続して移動する。
カウンタ手段２２０は状態Ｓ５でクリアされ、スレッシ
ョルドは４に留まる。回路は同期パターンがプラスある
いはマイナス４ビツトウインドウ内で見出される限シ、
状態８４．８５及び８６間を循還し続ける。同期発見パ
ルスの生起の前にブロック終了パルスが生じることが起
るとすれば、同期パターンに影響する誤差が生じたとい
うことが想定され、回路は状態Ｓ７及びＳ８を連続して
移動する。状態Ｓ７はカウンタ手段２２０ｔ−クリアし
、スレッショルドは８まで増加せしめられる０次の同期
発見パルスが生じれば、回路は状態Ｓ４に戻る。しかし
ながら、他のブロック終了パルスが同期パルスの生起の
前に生じれば、回路はリセット状態ＳＯに戻る。
他の制御方式も可能である。回路は誤り同期を有するブ
ロックでフライホイールしようとせず１つのブロック以
上でフライホイールしようとするように設定され得る。
リセット状態のスレッショルドが１５で残シの状態がよ
シ小さなスレッショルドを有する限り種々のスレッショ
ルド値が指定され得る。
〔発明の効果〕
以上の説明から当業者にとって明らかなよう罠１本発明
はほとんど排他的に並列論理を用いて構成されることが
できる。このような構成は電力消費を減少しコスト全減
少するばかシか、それを大規模集積化させることができ
る。同時に、本発明は、高い応答性と融通性ある同期検
出方式を提供する。
本発明はいくつかの特定の実施例に関連した上述された
。しかしながらこれら実施例は本発明の原理をただ単に
図示するために使用され、本発明の原理は特に上述した
もの以外の実施例にも応用され得る。例えば、並列形の
データのビット数は８よりも大きくと４あるいは小さく
ともよい。同期ワード長は１６ビツト以外のものでもよ
く、そのパターンはこの明細書で想定されたもの以外で
もあってもよい。比較手段はフルアダーではなく好まし
い大きさのプログラム可能な続出し専用メモリによって
構成されてもよい。他の方式あるいはフライホイールカ
ウンタ制御手段２１０のための他のアルゴリズムあるい
は方式が構成され得る。更に、当業者にとつて明らかな
ように、高速直列対並列変換益金除外した論理回路の全
部あるＩｔｈは一部はゲートアレイあるいは他のＬＳＩ
回路形式で構成されてもよい。
【図面の簡単な説明】
第１図は本発明による同期検出のための装置の好適実施
例の機能的ブロック図である。 第２図は第１図に示された検出手段の好ましい構成を示
す。 第５図は第１図に示された比較手段の好ましい構成を示
す。 第４図は第１図に示され念再整合手段の好ましい構成を
示す。 第５図は第１図に示された第３の信号発生手段の好まし
い構成を示す。 第６図は第４図に示された第３の信号発生手段の動作モ
ードの一例の状態図である。 図において１０に変換手段、２０は検出手段、８Ｇは比
較手段、１２０は第１の発生手段、１３０は第２の信号
発生手段、１５０はラッチ手段、１６０は再整合手段、
２００は第５の信号発生手段を示す。

Claims (10)

    【特許請求の範囲】
  1. （１）同期パターンをデジタルデータストリーム中に配
    置するための装置において、 上記デジタルデータストリームに応じて、上記同期パタ
    ーンを検出し、上記同期パターンが上記同期信号の予期
    された位置の周りのウィンドウ内の上記デジタルデータ
    ストリームの位置で生じる状態に応じて第１の信号を発
    生し、スレッショルド信号の値に従つて上記ウィンドウ
    の巾を設定するための手段と、 上記第１の信号に応じて、上記第１の信号が予め定めら
    れた時間間隔内で生じる状態に応じて第１の巾を上記ウ
    ィンドウが有するようにする第１の値と、上記第１の信
    号が上記予め決定された時間間隔内で生じない状態に応
    じて上記第１の巾よりも大きな第２の巾を上記ウィンド
    ウに持たせるようにする第２の値とを有するように上記
    スレッショルド信号を発生するための手段と、 を具備したことを特徴とする上記装置。
  2. （２）上記識別手段に応じて、先行する同期パターンの
    位置を表わすシフト信号を発生する手段を更に具備し、
    上記識別手段は更に上記シフト信号と選択信号に応じて
    上記予期される位置を設定するようになつており、上記
    発生手段は更に上記選択信号を発生することを特徴とす
    る請求項１記載の装置。
  3. （３）上記第２の値を有する上記スレッショルド信号に
    応じて、上記識別手段は、上記同期パターンが生じる上
    記位置が上記予期された位置から偏位することができる
    最も大きな可能な量より小さくはない値に上記ウィンド
    ウの上記巾を設定し、上記第１の信号が任意の同期パタ
    ーンに応じて発生されるようにすることを特徴とする請
    求項１記載の装置。
  4. （４）同期パターンをデジタルデータストリーム内に配
    置する方法において、 同期パターンを検出すること、 上記同期パターンが上記同期信号の予期された位置の周
    りのウィンドウ内の上記デジタルデータストリームの位
    置で生じる状態に応じて第１の信号を発生し、スレッシ
    ョルド信号の値に従つて上記ウィンドウの巾を設定する
    こと、上記第１の信号が予め定められた時間間隔内で生
    じる状態に応じて第１の巾を上記ウィンドウが有するよ
    うにする第１の値と、上記第１の信号が上記予め定めら
    れた時間間隔内に生じない状態において上記第１の巾よ
    りも大きな第２の巾を上記ウィンドウが有するようにす
    る第２の値とを有するように上記スレッショルド信号を
    発生すること、 よりなる上記方法。
  5. （５）先行する同期パターン位置を表わすシフト信号を
    発生すること、上記シフト信号及び選択信号に応じて上
    記予期された位置を設定すること、上記選択信号を発生
    することを更に含んだことを特徴とする請求項４記載の
    方法。
  6. （６）上記の第２の値を有する上記スレッショルド信号
    に応じて、上記同期パターンが生じる上記位置が上記予
    期された位置から偏位することができる最も大きな可能
    な量よりも小さくはない値に上記ウィンドウの上記巾を
    設定し、上記第１の信号が任意の同期パターンに応じて
    発生されるよりにすることを特徴とする請求項４記載の
    方法。
  7. （７）同期パターンを直列データのストリーム内に配置
    するための装置において、 上記直列データに応じて、上記直列データを並列データ
    に分割するための手段と、 上記並列データに応じて、上記並列データ内の同期パタ
    ーンを検出しかつ上記並列データのワード境界に関して
    上記それぞれの同期パターンの整合を表わすそれぞれの
    検出された同期パターンのための位置信号を発生するた
    めの手段と、 上記検出された同期パターンが有効であるかどうかを決
    定するための手段と、 上記決定手段に応じて、上記同期パターンが有効である
    と決定されれば上記同期パターンの位置信号をラッチす
    るための手段と、 上記決定手段に応じて、有効同期パターンの最も近い前
    の生起から生じる上記並列データのワード数をカウント
    しかつ次の同期パターンの開始の予期されるカウントの
    予め決定された範囲内で生じるワードを表わす選択信号
    を発生するための手段と、 を具備し、上記決定手段は上記最も近い前 の有効同期信号のラッチされた位置信号と上記現在の同
    期パターンの現在の位置信号と上記選択信号とに基づい
    て現在の同期パターンの有効性を決定するための手段を
    具備したことを特徴とする上記装置。
  8. （８）上記決定手段はスリップ信号を形成するように上
    記ラッチされた位置信号と現在の位置信号と選択信号と
    を代数的に結合するようになつたことを特徴とする請求
    項７記載の装置。
  9. （９）上記カウント手段はスレッショルド信号を発生す
    るための手段を具備しており、上記決定手段は上記スレ
    ッショルド信号の大きさと上記スリップ信号とを比較す
    るための手段を更に含んでおり、上記現在の同期パター
    ンは上記スリップ信号の上記大きさが上記スレッショル
    ド信号の上記大きさよりも大きくはないならば有効と決
    定されるようにすることを特徴とする請求項８記載の装
    置。
  10. （１０）上記カウント手段は、同期パターンが予め決定
    されたカウント数内で有効であると決定される第１の大
    きさと、同期パターンが上記予め決定されたカウント数
    内で有効であるとは決定されない第１の大きさよりも大
    きな第２の大きさとを上記スレッショルド信号が有する
    ようにするスレッショルド信号値変化手段を具備したこ
    とを特徴とする請求項９記載の装置。
JP89217175A 1988-04-24 1989-08-23 デジタルデータの同期検出のための方法及び装置 Pending JPH02141972A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US235,869 1988-04-24
US07/235,869 US4879731A (en) 1988-08-24 1988-08-24 Apparatus and method for sync detection in digital data

Publications (1)

Publication Number Publication Date
JPH02141972A true JPH02141972A (ja) 1990-05-31

Family

ID=22887231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP89217175A Pending JPH02141972A (ja) 1988-04-24 1989-08-23 デジタルデータの同期検出のための方法及び装置

Country Status (3)

Country Link
US (1) US4879731A (ja)
JP (1) JPH02141972A (ja)
DE (1) DE3927580A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058140A (en) * 1990-03-12 1991-10-15 International Business Machines Corporation Self-correcting serial baud/bit alignment
JPH0748725B2 (ja) * 1990-07-25 1995-05-24 日本電気株式会社 フレーム同期回路
EP0473293B1 (en) * 1990-08-03 1996-09-25 Canon Kabushiki Kaisha Synchronous signal detection circuit and synchronous signal detection apparatus having the same
JPH04257939A (ja) * 1991-02-13 1992-09-14 Tokyo Electric Co Ltd データ処理装置
US5416760A (en) * 1991-12-16 1995-05-16 Advanced Micro Devices, Inc. Recovery of data from optical data disk sectors having missing or defective synchronization information
US5715278A (en) * 1993-05-11 1998-02-03 Ericsson Inc. Standby power saving in mobile phones
US5588030A (en) * 1993-10-13 1996-12-24 Maxtor Corporation Apparatus and method for the synchronization of data in a bit stream
KR0147110B1 (ko) * 1995-02-23 1998-10-15 구자홍 디브이씨알의 동기신호검출장치
KR0136921B1 (ko) * 1995-02-23 1998-05-15 구자홍 다브이씨알(dvcr)의 역재생장치
US5598419A (en) * 1995-07-17 1997-01-28 National Semiconductor Corporation Dynamic synchronization code detection window
US5757869A (en) * 1995-07-28 1998-05-26 Adtran, Inc. Apparatus and method for detecting frame synchronization pattern/word in bit-stuffed digital data frame
US6298387B1 (en) * 1996-07-12 2001-10-02 Philips Electronics North America Corp System for detecting a data packet in a bitstream by storing data from the bitstream in a buffer and comparing data at different locations in the buffer to predetermined data
US6029208A (en) * 1996-10-09 2000-02-22 Samsung Electronics Co., Ltd. System for generating block address by replacing second count with second valid block address whenever sync is detected or symbol count is reached in one complete block
JPH10233745A (ja) * 1997-02-18 1998-09-02 Nec Corp 多重伝送方法およびシステム
JP3412448B2 (ja) * 1997-05-02 2003-06-03 Ｋｄｄｉ株式会社 データ信号受信同期追従方法及び装置
US6580774B1 (en) * 1999-08-05 2003-06-17 Occam Networks Method and apparatus to perform cell synchronization in an asynchronous transfer mode network
US7231561B2 (en) * 2002-07-17 2007-06-12 Ltx Corporation Apparatus and method for data pattern alignment
JP3760902B2 (ja) * 2002-08-06 2006-03-29 ソニー株式会社 ディスク再生装置とディスク再生方法
US7606341B2 (en) * 2003-06-26 2009-10-20 International Business Machines Corporation Circuit for bit alignment in high speed multichannel data transmission
EP1492290A3 (en) 2003-06-26 2005-02-09 International Business Machines Corporation Bit alignment in multichannel data transmission
US7395517B2 (en) * 2005-09-20 2008-07-01 International Business Machines Corporation Data aligner in reconfigurable computing environment
CN101803269B (zh) * 2007-09-18 2013-01-09 兴和株式会社 串行数据通信系统及串行数据通信方法
US8379498B2 (en) * 2010-09-13 2013-02-19 Lsi Corporation Systems and methods for track to track phase alignment

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1183119B (de) * 1963-10-15 1964-12-10 Telefunken Patent Verfahren zur Datenuebertragung, bei dem die Information in einzelnen Bloecken uebertragen wird, deren Anfang durch jeweils vor Blockbeginn am Empfangsort eintreffende Synchronisiersignale gekennzeichnet wird
US3525813A (en) * 1966-05-09 1970-08-25 Lear Siegler Inc Automatic frame synchronizer for a sequential information system
US3509278A (en) * 1967-09-27 1970-04-28 Bell Telephone Labor Inc Synchronization of code systems
US3575554A (en) * 1968-04-16 1971-04-20 Communications Satellite Corp Frame synchronizer for a biorthogonal decoder
US3573634A (en) * 1968-09-04 1971-04-06 Bell Telephone Labor Inc Timing of regenerator and receiver apparatus for an unrestricted digital communication signal
US3654390A (en) * 1970-03-16 1972-04-04 Gen Electric Synchronizer for sequence generators
US3761891A (en) * 1971-03-18 1973-09-25 Siemens Ag Circuit arrangement for synchronizing transmitters and receivers in data transmission systems
US3887769A (en) * 1973-04-04 1975-06-03 Bell Telephone Labor Inc Frame syncrhonization of elastic data bit stores
GB1486887A (en) * 1973-09-05 1977-09-28 Post Office Telecommunication signal frame alignment arrangements
US3854011A (en) * 1973-09-24 1974-12-10 Gen Dynamics Corp Frame synchronization system for digital multiplexing systems
US3867579A (en) * 1973-12-21 1975-02-18 Bell Telephone Labor Inc Synchronization apparatus for a time division switching system
IT1006135B (it) * 1973-12-27 1976-09-30 Sits Soc It Telecom Siemens Disposizioni circuitale per la cor rezione dell errore di scorrimento nei sistemi di trasmissione dati utilizzanti codici ciclici
US3903371A (en) * 1974-07-01 1975-09-02 Bell Telephone Labor Inc Common control framing detector
JPS5917916B2 (ja) * 1975-12-26 1984-04-24 日本電気株式会社 イソウドウキソウチ
FR2377729A1 (fr) * 1977-01-14 1978-08-11 Thomson Csf Dispositif de decodage de signaux numeriques, et systeme comportant un tel dispositif
US4203002A (en) * 1977-10-11 1980-05-13 Rca Corporation Code correlator loop using arithmetic synthesizer
US4232197A (en) * 1978-08-25 1980-11-04 Bell Telephone Laboratories, Incorporated Processor for a TDMA burst modem
DE2855676A1 (de) * 1978-12-21 1980-07-03 Hertz Inst Heinrich Verfahren und schaltungsanordnung zum ableiten und fortlaufenden ueberwachen von synchronisierkriterien
DE2924922A1 (de) * 1979-06-20 1981-01-22 Siemens Ag Verfahren und schaltungsanordnung zur taktsynchronisierung bei der uebertragung von digitalen nachrichtensignalen
DE2930586A1 (de) * 1979-07-27 1981-02-12 Siemens Ag Schaltungsanordnung zur synchronisierung einer untergeordneten einrichtung, insbesondere einer digitalen teilnehmerstation, durch eine uebergeordnete einrichtung, insbesondere eine digitale vermittlungsstelle eines pcm-fernmeldenetzes
NL7905968A (nl) * 1979-08-03 1981-02-05 Philips Nv Werkwijze voor het detecteren van een digitaal code- woord en codedetector voor het uitvoeren van de werkwijze.
DE2951758C2 (de) * 1979-12-21 1984-04-19 Brown, Boveri & Cie Ag, 6800 Mannheim Datenübertragungsverfahren
US4298987A (en) * 1980-03-12 1981-11-03 The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration Memory-based frame synchronizer
DE3019078C2 (de) * 1980-05-19 1982-08-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Synchronisiereinrichtung für ein Zeitmultiplexsystem
US4344180A (en) * 1980-06-19 1982-08-10 Bell Telephone Laboratories, Incorporated Redundant word frame synchronization circuit
JPS5720052A (en) * 1980-07-11 1982-02-02 Toshiba Corp Input data synchronizing circuit
GB2089178B (en) * 1980-11-18 1984-07-04 Sony Corp Digital signal processing
US4404542A (en) * 1980-12-05 1983-09-13 Rca Corporation Digital sequence detector
JPS58162150A (ja) * 1982-03-23 1983-09-26 Ricoh Co Ltd フレ−ム同期方式
JPS58162152A (ja) * 1982-03-23 1983-09-26 Ricoh Co Ltd ル−プ伝送方式
JPS58172046A (ja) * 1982-04-01 1983-10-08 Ricoh Co Ltd 非同期接続方式
JPS58177050A (ja) * 1982-04-09 1983-10-17 Ricoh Co Ltd 双方向通信方式
JPS58201445A (ja) * 1982-05-19 1983-11-24 Ricoh Co Ltd 並列通信方式
JPS58201446A (ja) * 1982-05-19 1983-11-24 Ricoh Co Ltd 直列通信方式
US4596026A (en) * 1983-05-09 1986-06-17 Raytheon Company Asynchronous data clock generator
US4567587A (en) * 1983-12-27 1986-01-28 Rockwell International Corporation Multiplex equipment monitoring apparatus
FR2563398B1 (fr) * 1984-04-20 1986-06-13 Bojarski Alain Procede et dispositif de recuperation du verrouillage de trame pour un mot de verrouillage de trame a bits repartis dans la trame
JPS60240238A (ja) * 1984-05-15 1985-11-29 Fujitsu Ltd 調歩同期信号のスリツプ回復方式
GB2159020B (en) * 1984-05-16 1987-11-18 Sony Corp Methods of and apparatus for use in decoding digital data
FR2568073B1 (fr) * 1984-07-20 1990-10-05 Telecommunications Sa Dispositif de perte et de reprise de verrouillage de trame pour un signal numerique.
DE3572277D1 (de) * 1984-08-17 1989-09-14 Cit Alcatel Frame synchronisation device
US4674088A (en) * 1985-03-07 1987-06-16 Northern Telecom Limited Method and apparatus for detecting frame synchronization
DE3540572A1 (de) * 1985-11-15 1987-05-21 Kabelmetal Electro Gmbh Verfahren zur synchronisation eines empfaengers bei der digitalen datenuebertragung
GB8609499D0 (en) * 1986-04-18 1986-05-21 Gen Electric Co Plc Digital transmission system
JPH06165560A (ja) * 1992-11-16 1994-06-10 Toshiba Corp 同期電動機の制御装置

Also Published As

Publication number Publication date
DE3927580C2 (ja) 1992-11-26
DE3927580A1 (de) 1990-03-08
US4879731A (en) 1989-11-07

Similar Documents

Publication Publication Date Title
JPH02141972A (ja) デジタルデータの同期検出のための方法及び装置
US4337458A (en) Data encoding method and system employing two-thirds code rate with full word look-ahead
US4504872A (en) Digital maximum likelihood detector for class IV partial response
US5451943A (en) Data recording method and data recording apparatus using a digital sum value of a coded signal
CA1318004C (en) Single track orthogonal error correction system
JPS6226103B2 (ja)
JPS6147021B2 (ja)
US5502748A (en) Detection of synchronisation data
US4646281A (en) Read channel for an optical recorder
US4641326A (en) Counter circuit operable in synchronism with frame or digital data signal
US5195110A (en) Clock recovery and decoder circuit for a CMI-encoded signal
US3883891A (en) Redundant signal processing error reduction technique
US4481648A (en) Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks
US4955061A (en) Method and apparatus for processing an image signal
US7668609B2 (en) Digital audio data receiver without synchronized clock generator
US5774077A (en) Encoding arrangement and method for encoding(N-1)-bit information words into N-bit channel words and decoding arrangement and method for decoding the channel words into information words
US5625505A (en) Method of and apparatus for regenerating partial-response record signal
USRE37904E1 (en) Apparatus in digital video tape recorder for detecting a sync signal in digital data
ES418941A1 (es) Un metodo para registrar un bloque de datos digitales, des-codificar dichos datos registrados y detectar errores de formato en dichos datos registrados.
US4518996A (en) Synchronization system that uses all valid signals
KR100262632B1 (ko) 디브이씨알의 동기신호 검출장치
JP3697809B2 (ja) 信号検出回路
US6707396B2 (en) Device and method for parallel processing implementation of bit-stuffing/unstuffing and NRZI-encoding/decoding
JPH10511833A (ja) チャネル信号を情報信号に復号する装置及びこの装置を具える再生装置
JP3156273B2 (ja) ポインタ処理回路