JPS58201446A - 直列通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明に、直列通信′方式に関し、特にタンデムに接続
されたループ状の複数の伝送リンクの接続点に連列に接
続された複数の端末のうち、任意の２つの端末２選んで
伝送ルート７作る高信頼変の直列通信方式に関する。

従来技術 ディジタル伝送方式は、公衆通信網あるいは構内通信Ｗ
！？＃ｌ成する二段として用いられており、これらの通
信網では伝送チャネルを伝送７レームのスロットにより
与える方法、および呼のｌ！Ｆ−着順により与える方法
等によって作成する。

ディジタル伝送方式等の通信網？用いる場合、何等かの
符号同期方式？用いる必要がある。これは符号系列に何
等かの偵則的符号部分？付加することにより、受信側で
この部分？検出して行っている。従来の通信方式では、
これらの蜆、　ＩＩＪ外は伝送される情報シンボルには
俸関係に行われるものであって、これらの規則惟？もつ
符号系列は、情報シンボルとの間に符号距離？もたせる
必要があるため、冗長外が大となる欠点？有する。また
、このような符号化法は、情報シンボルの誤０の位！？
明示することが可能であるが、これによって誤ｌ″ｌの
訂正７行うには伝送能率を半分以下シこ低下させる必要
がある。

次に、呼の先着考によｌ″ｌ伝送千丁ネル全構成する場
合には、口禰に端末が接続される状態が並列形（いもづ
る式）となる。この方法では、呼の衝突ｔｉ　止のため
に情報シンホ゛ル用のチャネルの他に、ビジー信号検出
、…チャネルが必要であり、このため同波数分割あるい
は時間分割等の方法？用いてそのチャネルを作成しなけ
ればならず、動作確立のために時間をとる欠点がある。

そこで、本発明者は、先に、タンデムに接続されループ
状？なす複数の伝送リンクからなる回線において、伝送
リンクの接続点に直列に接続された端末に、伝送フレー
ムのスコツ１１当て相互に独立に通信する方法？提案し
た（特願昭、５６−２１０２３１号「通信システム」参
照）。また、送信」■で自己訂正符号化の法則（ＣＲＣ
竿号等）にしたがって割算全行い、受信される符号が同
じ法ｇＩＪにしたがって作成されてし・ること？、上記
の割算法で確認する方法、およびみれ７用いて同期化に
役立てる方法等？提案した（特願昭、う７−４６０１８
号「フレーム同朝方式」、特願昭５７−１ｌ−６０１Ｑ
号「ループ伝送方式」、特願昭５７−５４，１．３４号
「非同期接続方式」等、参照）。

発明の目的 本発明の目的は、従来の欠点？改善するため、タンデム
に接続されたループ状？なす複数の伝送リンクの接続点
に直列に接続された複数の端末のうち、任意の２つの端
末７選んで伝送ルートを作成する通信方式に付しで、伝
送能率の低下？極小にして同期？確実にし、かつ誤シン
ボルの訂正を可能にして信頼度？向上だせることができ
る直列通信方式を提俳することにある。

発明の概要 上記の目的全達成するため、本発明の涜列通信方式は、
伝送フレームの特定のスロットで作成される基醜チャネ
ルにより１つのスタート・シンホ。

ルと不れに続くＮ個のスロットと、それ？満たすその他
のシンボルからなる発呼フレーム？構咬シ該修呼フレー
ムの特〒スワツ曾ハ唱の端間、σ）各々うこ剃り当て、
タンデムに接続された伝送Ｉ）ンクによ）つ閉−路？形
成する四（網の１つの／−ドに休１７）で、上記伝送リ
ンクに直列に７４局？接続し、送・画側で代数的な法則
にしたがい情報シンボルに島内″ｉ１″＋ＪＵＩすで符
号語とすることにより伝送フレームｒ喝ジし、受信側で
一ヒ叩代数的な法則に今致しでいること？検出するレジ
スタの出力によって受信側のクロック位哨全〃定し、か
つ情報シンボルの％Ｐ″ｌ？訂正すること？特徴とする
。

発明の実施例 （イ）同期方法 第１図は、送信側における生成多項式による割算回路の
□倫理図である。

符号語は、その生成多夛弐ｇ（Ｘ）によって、任意の情
報シンボル全係数にもち、度数が（Ｋ−１）、ないしそ
れ以下の多項式全割算することにより性成される。いま
、符号Ｒｋ　＊　６する各ビットの論理値を成分とする
ベクトル７考えて、これ？符号ベクトルと呼ぶ。一般に
、符号ベクトルは与えられたＫＷの情報シンボルと、そ
れに続くニーに％のチェック・シンボルからなるように
増成される。

このチェック・シンー°ルが自己訂正符号にｉｔｌする
ものである。

上記のような符号化法の甲に巡回符号と呼ばれるものを
得る方法があり、次のような手順で算出する。

イ市、ｆｃｌＯヲ、ｘ１″−’＋Ｘ”　”＋　・−Ｘ”
−”を含ｔ：　Ｋ個の係数が任意の′ｍ＠ビットであっ
て、かつニーにより小さい序数の係数がＯであるような
多項式であるとする。これは、最初のｎ−に個の成分が
０で、これに続くに曜の成分が任意の情報ビットからな
るベクトルに対応する。このような多項式ｒｏ（Ｘ）ｒ
生成多項式ｇ（３）で割算すると、次の関係式が虎穴す
る。

ｆｏ（Ｘ）　−ｇ（３）ｑ（３）↓ｒへ　　　　　　　
　・・・（１）上記（１）式において、ｒ（３）はｇ（
Ｘ）の度数であるｎ　−により小さい度数？もっている
。

したがって、上記（１）式から次式が導かれる。

ｆｏＣＸ５−ｒ（Ｘ）＝ｇＧ’Ｑｑ（Ｘ）　　　　　　
　　　、、、（２）上記（２）式で、−〇（Ｘ）−ｒ内
金代表とする剰余類（ｆｏ閃−ｒ囚）は、符号ベクトル
である。ｒ（３）はｎ−により小さい変数？もつから、
π−にあるいはそれ以上の度数のすべての項は０である
。

しかし、ｆｏＣｌｏのｎ−により小さい度数のすべての
項はＯであるから、ｆｏ（Ｘ）−ｒ（Ｘ）の高い度暫の
項は与えられたｆｆｔ＠ビットであり、低い度数の項は
情報ビットで定まるチェック・ビットの−ｒ（Ｘ）であ
る。このような結合された符号ベクトルは、第１喝に示
す回路により作ることができるっｒｏ（Ｘ）の生成多項
式ｇ囚による割算が、溝１図に示されている。

Ｋ　１−＠の高度敬係敗である情廠ビットと、ｎ　−Ｋ
個の低度数係徴として０全もつ多項式ｒ。囚は、最後の
係数がシフト・レジスタの低１変攻の位置にシフトされ
るまで、高度数係数から先にシフト入力される。Ｗ＊シ
ンボルに対してＫｇ、および低質数のＯに対してｎ−に
＠の合計ｎｔＭのシフト全行う必要がある。第１図では
、ｔｏＨ＝　ｑ０＋　ｑｌＸ÷ｑ、　ｘ　　＋・・・ｑ
ユで金ｇ凶冨ｇ。↓、１ｘ　＋　ｇ、ｘ’＋・・・ｇ？
Ｌ−ｋＸ″′−１で割算する動作が示されており、出力
は最初の入力シン、＋″ルがシフト・レジスタの最少の
段に到着する最初のｎシフトに対して０である。次に、
最初のＯでない出力が現われる。これは、ｑ、　ｇｎ−
えで、商の最初の係数である。別る式の各係数ｇｉに対
し多項式Ｊ　ｇ囚　が仮除数から差し引かれなければな
らないので、これ？第１図のフィードバック回路により
行う。全部でｎ回シフト？行った後、完成した商が出力
に現われる。

そして、侵余ｒｃ１Ｑかシフト・レジスタに金主れるっ
表金ｒ（３）は、チェック・ビットに負号と付１したも
のであるび二、こちらチェック・ビットは（ｆｏ（イ）
）の低度数位１の０＝代人され、符号ベクトルが形成さ
れるものである。

送信は、次のようにして行われる。すなわち、キずに周
の情譜シンボル７第１図のデバイスにシフト人力すると
ともに、これと並行して４信チャネルに送信する。Ｋ１
の情徹シン〆ルがシフト・レジスタに人力され終ると同
時に、レジスタのｎ−に個のビットは残余ｆ！：僚持す
ることになる。これは、チェック・シンボルに負号？付
加したものである。次に、シフト・レジスタのフィード
バック回路を切替回路Ｃ口）で切断して、シフト・レジ
スタの内容全シフト出力する。このとき、ジアド・レジ
スタ？出力するビットを転極しながら、−６３香回路的
の１および２の接点のうち、２を沖って４儒チャネルに
送イ１する。これらのａ　−Ｋ”ｉｎのチェック・シン
ボルは、Ｋ個の情報ンンボルとともに符号ベクトルを完
成する。

なお、回祭３）；、畑ぬ斤号と終り升号の遼１寸１５路
であろう 笥２図は、本発明の実情・列？示す受信イ則回路のブロ
ック図である。

受信側において、第１′Ａに示した方法で送１された符
号ベクトルが人力すると、この符号は生成８項式ｇ（３
）で萼１り切れることになる。復号喝は、受信した符号
金蓄えておくバッファ・レジスタ了と、受信符号ｋｇＣ
１Ｏで割算するシフト・レジスタＬ？具備する。卆して
、割算のり余の各ビットがすべてＯになれば、誤りなく
符号ベクトル？受信できたことになり、これ？検出する
ことにより伝送フレームの受信同期？とることができる
。

填２図において、シフト・レジスタ４は第１図のメモリ
・デバイスで。−ｒニーに−１および係をデノくイス−
ｇ。−ｇ　Ｉ、等と１しており、受信端子に）かｎ−に ら入力される＃号を′４Ｉ算する。同時に、受信符号は
バッファ・レジスタ７に人力され、一時蓄積される。検
出回路５は、シフト・レジスタ乙の各ビットがすべてＯ
になること？検出してりａツク発生槽６に備号全差出す
る。多垣クロック免生莢６は、受信側倫理回路の各相ク
ロック？や′＝るため、ビット・クロック端子（）ｌ　
ｆｒらり四ツクが供給されることにより社作する。４子
（ト）からのクロックは、瀉２図のその他のブロックに
も供給され、これにより各＃作を行う。検出回旗・５の
出力（イ）は、シフト・レジスタ４の各ビットがＯとな
ったときに発生し、これにより多相クロック発ｌ！：：
器６をリセットする。＄相りロック発生器６がリセット
されることにより、バッファ・レジスタ７の各シンボル
から論理積回路（男を介して出力されるタイミング？適
正にするように、多相クロックの位相が設定される。そ
して、出力端子体）には、伝送７レームの各スロット・
タイムにおいて、それに対応するフレームの構成ビット
の内容が読出される。リセット・パルスは、受信符号の
フレームごとに発生することになるが、もし誤りが発生
すれば当然リセット・パルス屯発生しない。しかし、多
相クロック発生器６に供給されるクロックは、このリセ
ット・パルスには老関係であるとすると、直前の伝送フ
レーム？受慣したときのリセット・パルスで多相クロッ
クの位相が合っていれば、現在の７レームでリセットが
、行われなくても、正しい位相の多相タロツクが渇られ
る。

リセット・パルスがなくても多相クロックは発生するが
、決してリセット・パルスが不要というわけではなく、
このリセット・パルスがなければ当然受信符号の７レー
ムに同期できなくなるため、やはり伝送７レームが正し
く受信されたときには多相タロツク発生器６？リセツト
する必要がある。

伝送７レームを構成している符号は、生成多項式ｇｏＩ
Ｑで割切れる。伝送７レームは、このような符号によっ
て満たされるフィールドで占められている。符号が割切
れた時点で、第２図のリセット５（１）により受信側の
多相クツツク発生器６ｔ−リセットし、受信側で正常な
′＠昨位相？保持する。

ところで、伝送７レームは伝送休止時間？おかずに連続
して伝送されてくる。このような状褌において族ビット
が発生し、シフト・レジスタルで作られた割算の残余が
正常のタイミングにおいて０にならなかった場合におい
ては、次の伝送フレームか正しく伝送されてきてもやは
りｔ！！算の残余か０にはならない。したがって、この
ようなことが起らないようにするには、伝送フレームの
符号ベクトル以外のフィールドに伝送フレームの始めお
よび終りを示す特定符号１１！成、の７アンクシミンフ
イールドを設ける必要がある。すなわち、笛１図の送信
側に、切替回路（ハ）および妨め終り符号送出回路３′
ｔ−設け、切替回路ピ）（ロ）か復旧して入力端子に次
の情報ビットが出現する前に、切替回路（ハ）ｔｔｌか
ら２に転極して、送出口Ｉ＠３から終り符号に続いて始
め符号を送信しｆ−後、元の状態に復帰する。

受信側では、この終り、および熱め符号が検出された直
後から生成多項式ｇ（Ｘ＋による書；算を開始する。こ
のたｔには、終りと始め符号″を輪比よる回路’ｋＥけ
る必要があり、ｆＦ：２図のシフト・レジスタ８かこの
役目ｔ−果、している。シフト・レジスタ８＆言、受信
端子に）から入力した符号をシフトしながら受信し、各
ピントのＦＩｌ’Ｗ値で作られる符号棉ｒが上記の終り
と始めのファンクション役号構成であるとき、リセット
Ｈ力全シフト・レジスタ４に辻り番１驚回路の残余レジ
スタ金りセットする。

始め、終り符号をＰけて、これを受信慢で検出する方法
は従来から行われているが、本発明では、これにより苗
ちに−ｆ−枦クロりク炉路６をリセットすることなく、
さらに符号ベクトルの柳川を行った上で多相クロック回
路６ｔリセツトするのである。

なお、矩２図のシフト・レジスタ８を用いずに、残余レ
ジスタ娶りセットするには、伝送フレーム長に略しいス
ペース時間を訃けるこ・、とが必要であるが、これは伝
送能率の損失が大きいのでＩｉ！ましくない。すなわち
、ある伝送フレームの終りと次の伝送フレームの始め符
号の間には、長いスペースの休止時間を置かないように
すべきでと、る。

（ロ）訂正方法 第３図は、本発明に用いられるトり訂正回路のブロック
図であり、ヴ“４図は本発明のｉｉＥ％例？示す同期Ｐ
よび腔ビット訂正・並列実行回路のブロック図である。

いま、符号ベクトル（ｆ（Ｘ））が送信されたとす６つ
このとき明りが開生じ、受信側では符号ベクトルよりも
Ｅ（３）だけ異なる符号が受信されたものＪ−ｆると、
Ｅ（３）が換りパターンである。そして、受４ｍ符号？
ｇ（３）で１ｊｌＩ算することによって誤りパターンも
綱算されるが、この匍Ｊをパリティ・チェックと呼ぶこ
とにする。パリティ・チェックの結果か残余１（００で
あるとすれば、次式が成立する。

ＥＯＯ−ｇ（Ｘ）Ｓ（Ｘ）−Ｒ（Ｘ）　　　　　　　−
（３）残余Ｒ囚にｘｉ　５Ｘ乗じてｇ囚で匍算すると、
次のように表すことができる。

Ｘ　Ｒｃｌｏ−ｇ（’０８１（Ｘ）＋Ｒ１（Ｘ）　　　
　　　　　・−（４）上記（３）式と（４）式から次式
が導かれる。

ＸＪＸ）−Ｒ１（Ｘ）−Ｘｇ（Ｘ）ＳＯＯ＋ｇ（Ｘ）Ｓ
、ＯＱ　　　　・・・（ｓ）上記（５）代は（Ｘ　ＥＣ
Ｑ　−Ｒ１内）が符号ベクトルでること？示し、かつ（
ＸＥ（Ｘ））と（Ｒ１（Ｘ））が同じ一余類に含まれる
はずである。誤りの訂正は、上７（５）式の左辺？本行
するものであり、！３！’Ｊに示す回′４？用いて実１
される。

等３図において、９は第１図に示すメモリ・デバイス（
ｒ　−＝　　−＞　ｆ５よびその１シ辺デバイス０−ｘ
−に−１ からなる回路？有するシフト・レジスタであり、その内
容はＲ１（Ｘ）　　である。幡）は、通信チャネルの受
信端子で、符号受信中は切替回路（ロ）ｋ閉じ、切替回
路に）全開放する。

パリティ・チェックは、受信符号ベクトル全体にわたっ
て符号化のときに用いたｍ　ｍ　：ｉ路９により計算さ
れる。同時に、受信符号ベクトルはバッファ１０に記録
される。パリティ・チェックは受信符号ベクトルの受信
完了と同時に終了し、次に、上記（５）式による訂正を
行うために切替回路（ロ）全開放し、切替回路に）を閉
じる。

シフト・レジスタっけ、順次シフトされて、１つのシン
ゲルが読出されると同時に、バッファ１０からも１つの
シンボルが読出される。この過程は繰り返えされて、・
誤りがあるステップではバッファ１０の出力シンボルか
らシフト・レジスタ９の出力シンボルを演算器１１で引
き算することにより誤りが訂正される。（へ）は、この
訂正出力？　７４る端子である。

誤りパターンの最も起り易い形としてニオ、／゛′′−
スト誤あるっこのバースト誤りのパターンは、（Ｘ′’
ＢｆＸ））のように表される。したがって、このときの
受信守号はｊｔ（ＸＪ＋Ｘ’Ｂへ）　となる。

ｆ（３）＋ＸｊＢ囚全ｑ内金剣算することにより受信側
のパリティ・チェックが行われ、その残余が保持される
。残余がＯであれば符号語が正しく受信されているが、
０でなければ誤り情４全含んでいることになる。ここで
、（ｆ囚）は符号ベクトルであるから、ｔ（ｘ）はｇｏ
Ｏで割切れる。したがって、パリティ・チェックの残余
は、ＸｊＢＯｌ：Ｊｋｇ凶で割ったものに等しい− いま、ＸｊＢ閃が次式で衷されるものとする。

ＸｊＢ＋Ｘｌ　−ｇ（Ｘ）Ｓ（Ｘ）＋　Ｒ（Ｘｌ　　　
　　　　−・・（Ｓ＞ここで、Ｒ囚はｇＧ’ｏの度数ｎ
−により小さい度数？もっている。

＠肥（３）〜（５）で嗅′、！目したプリ訂正方法と咳
３よの回傷は、上〒Ｘ’Ｂ（Ｘ）を決定するものである
◇＝ｎｌ　＋：ｉ’：　（５）　＆　’、ｍ１．９イＴ
−１（Ｅ囚）＝　（Ｘ’Ｂ（Ｘ）トシ、またｉ、＝ｎ−
ｊであるとすると、次式が導■れる。

、　ＸｉＲ，Ｃ４＝　Ｘ　１−’　Ｂ　ＣＸ）　−Ｘ　
ｇ＋Ｘｌ５（Ｘ）−（Ｘｒ″−１）ＢｃｌＯ−Ｘ’ｇ（
Ｘ）８ｆＸ）＋　Ｂｏ。

・・・　（ｖｒ ここで、Ｘ　　−１はｇ囚で割ｐＡｎるちのであり、Ｂ
（Ｘ）がｇ菌の度数ｎ−によりも小さい度数？もつ場合
には、Ｂ　（Ｘ）はＸＲ囚　ｋｑ（ＸＪで割筑したとき
の残余でなけわばならない。このことから、上記（＋）
、（５１式の換作は、Ｂ（Ｘ）を削除することに外なら
ない。なお、Ｂ（Ｘ）の奪数がｎ、　−Ｋよりも大きく
なった場合には、模り訂正能力の限界を越えるので、他
の手段によって訂正を行うことになる。

第２図は受信側で７レーム同期全行う同洛であり、ｆ＄
３図は９信劉で誤り訂正２行う回路である。

これら音用いて同期と誤り訂正が可能な回：洛？作るた
めには、第２図の回路？殴良する・必要がある。

演２図のシフト・レジスタ４は、筐、３ズのシフト・レ
ジスタ９に対応し、屓２Ａのバッファ・レジスタ７は、
第３２Ｚのバッファ・レジスタ１０に対応する。したが
って、第２図？訂正可並な□ｍｌ路に改良するには、バ
ッファ・レジスタ７の圧カニ則で第３図に示す回路方式
を採用才６・（４姿がある。

しかし、このままの状岬では、復号中に濱２・ての受信
、１子（ホ）から引き鋳さ受信することが不可能となる
。そこで、埴２Ａのシフト・レジスタ４を２個設けて、
一方は第２図の吠すを保持するが、他方は演３図の目的
にしたがって、誤り訂正全行えばよい。すなわち、博２
図の多相クロック発生回路６からの多相タロツクにより
バッファ・レジスタ７に符号をセット完了するタイミン
グでシフト・レジスタ本の内容？他方のシフト・レジス
タ９に転写し、以後、第３図に示・す誤り訂正を行えば
よい。

同期と誤ビットの訂正？同時に行う回路？第り図に示す
。この回路は、同期用シフト・レジスタ１４と、その出
力が０になったことを検出する同期検出同＃！１３と、
同期検出＠路１３の出力によってリセットされる多相ク
ロック発生＠路１６と、誤り訂正用シフト・レジスタ１
１と、受信符号？入力するバッファ・レジスタ１２と、
多相タロツクによりシフトされるシフト・レジスタ１７
と、リセット回部１５とから構成されている。

受信場子Ｌｌに人力された１フレームの符号が同期用シ
フト・レジスタ１＋およびバッファ・レジスタ１２に人
力されると、シフト・レジスタ１４は入力符号をｇ（Ｘ
）で割算してう余を出力する。シフト・レジスタ１４の
出力がＯになったこと？間期検出回？＠１３により検出
すると、その出力で多相クロック発生回！！８１６Ｔｈ
リセットする。多相タロツク発生回路１６から、１フレ
ームの符号が終了する時刻？示すクロックが出されると
、同期用シフト・レジスタ１４の内容をこれと同−輪理
嘴戊のシフト・レジスタ１１に転写し、以後、バッファ
・レジスタ１２から出力される受信符号全訂正して次段
のバッファ・レジスタ１γに転送する。

引き続いて受信される伝送７レームの閘算？実行するに
は、シフト・レジスタ１４の残余はクリアされている必
要があるので、リセッ）［ＯＩ′４１５の出力信号音リ
セッ）ｉｌＴｈ介してシフト・レジスタ１４に送出する
。

伝送フレームの所望のタイム・スロットにおける情報の
抽出、および他端末への送信は、訂正後のデータ、つま
りバッファ・レジスタ１７の出力側で多相クロックの指
示により行われる。ｆｉ４ｆｆｉのＲは受傷装置であり
、Ｓは送信装置である。バッファ・レジスタ１７から受
信装置Ｒへの転送は、論理ゲー）　１１２．３　ｔ−通
し多相り四ツク出力とのアンド？とって送出する。また
、送信装Ｒ８からバッファ・レジスタ１７の次に位置す
る伝送７１％への送信は、処理ゲート’＊　５　＋　６
を通し、多相クロック出力とのアンドをとってバフ７ア
・レジスタ１γに出力し、そこに一時記憶した後、その
内耳を１ビツトずつシフトさせ、伝送系（ト）に１ビツ
トずつ転送する。なお、論理ゲー）１，２．３に加えら
れるクロックは、これに対応する論理ゲー）４．５．６
に加えられるクロックよりも、１ステツプだけ先に出現
されるように、多相クワツク発生回路１６ｔ−構成する
必要がある。

以上の説明では、７レーム伝送における勝りビットの自
己訂正２行う場合であったが、情報処理システム等で用
いられる外部記憶装置への書込み、読出１．にも適用す
ることができ、書込みと読出し！、：群号化と訂正上そ
れぞれ対応させることにより、外部記憶装置の信喚度ｔ
−回上させることが可能である。

笛５図、坑６ｅＡおよび笥７図は、いすｔ’Ｌも木発明
の割算＠格の動作原理↑悦明する図であり、賞５図は任
意の多項式全特定多用式により割算する回路、第６図は
２元からなるフィールド上での萼１算回路の具体例、笥
７図は湾６図の割算を筆算で行う場合、全それぞれ示す
。

い’ｔ、ｇ　ＩＸ）　−ｇ。＋　ｇＩＸ　＋−・−＋ｇ
？、ＸｒテａＣＯ＝ｄ０＋ｄＩＸ÷・・・＋ｄユＸｎｋ
割る回路を作ると、笥５図に示すようになる。

高度ａＩ順から順に入力して、レジスタ２つにｘｒ項、
順次Ｘｒ−１項・・・・レジスタ２２にＸ項、レジスタ
２１に０項を格納する。記録デバイスは、最初Ｏにしな
けれげならない。最初の入力シンボルがシフト・レジス
タの最後の段に到層する最初のｒシフトに対して出力は
Ｏである。その次に、愛１ 初のＯでない出力が現れる。これは、ｄユむであって商
の最初の係数であるっ訓る式の各手微（□に吋し８環式
ｑ、ス（Ｘ）　　が僚やながら差し引か口、かけねげな
らない。これは、笛、５図の帰還結線により行われる。

全部でｎ回シフトを行った後、完成した＠が出力に事れ
、幾余がシフト・レジスタに儂る。

噴６文は、２元からなるフィールドの上で３閃＝１１１
　＋　Ｘ”＋　Ｘ’＋　Ｘ５＋　Ｘ’　　によって入力
多項式全！１算する回路である。ここで、Ｘ６＋　Ｘ’
÷Ｘ’＋　Ｘ’÷１ｒＸ”＋　ｘ１１＋　Ｘ１０＝　Ｘ
’＋　Ｘ’＋　ｘ”＋　Ｘ　＋　１　　ｐＶ１４６　ト
きには、第７図に示すような筆算７行って商？求めるが
、この方法と第６図の動作とを比較すれば、説明し易い
。たて、竿７図の筆算の場合には、高度散積が左側にあ
るのに対し、第６図のシフト・レジスタ３１〜３弓では
高質散積が右側にある。

第６図において、黄初の６回のシフトは、等７図との対
応部分がない。６シ７トの後のシフト・レジスタ３１〜
３６の内容は、埴７ｆｆｌのＡの部分と一致する。種籾
の係数は、神明の唖シンボルであり、かつ７シ７トの後
の出力でもある。フィードバックは、Ｂとマークされた
多項式と次段に下５イられたＣに対応する入力に一致す
る。７番目のシフトの後、シフト・レジスタの内容はＤ
とマークされた多項式に一致する。フィードバックは、
次段に下げられたＥに一會し、Ｆは入力と同にである。

そして８番目のシフトの後、シフト・レジスタの内容は
Ｇに一致する。この処理はＩＬ回シフトまで続けられ、
そのとき被除数の各係数に対しシフト・レジスタは商を
保持しており、商係数が出力される。

（ハ）伝送系 筆８図は、本発明を用い、る伝送系の構成図である。

伝送網の７−ドとなる各端末Ｌ１〜４５、あるいはシス
テムは、液８図に示すようにループ状に接続される。筒
８図において、４１は主局であり、４２〜４５はその他
の局である。伝送リンク？流れる符号形式は、一定長の
伝送フレームの繰り返しからなり、各フレームは情報シ
ンボル部分−二対し付）同期方法、（ロ）訂正方法で述
べたような代数的な法則にしたがって符号化７行う等の
方法によって構成される。第８図の各局の端末Ｔよ（１
＝０゜１、・・・Ｎ）においては、一定の伝送処理些能
全有している。

笛９）（オ、族８図の各端末のブロックニスである。

笛９図において、５２は上位局からの信号全受信する回
線終端器の受信部であり、・５０はマスク・クロック源
で雪圧制御によって基本周波数の自動調低が可能である
。″？スタ・クロック源、５０は受信部５２で受信され
るスクランプリングされたベースバンド信号からよく知
られた方法によりビット・クロックのタイミング情報全
検出するサンプル値データ系である。タイミング情報検
出回路１５１はビット・クロックにより＃！乍し、その
出力であるタイミング情報がＱになる方向に卸御する雪
圧？マスク・クロック源５０の発振周波数制御端子に卯
える。５４は、サンプル値データ系昂○から出力される
ビット・クロックによって次のような伝送フレーム処理
７行う。

牛で、受信部５２の出力は回路５巧によりデスクランプ
リングされてベクトル回路５乙に入力される。ベクトル
回路５４は、敞り図の同期用シフト・レジスタ１’Ｌ；
ｉり訂正シフト・レジスタ１１、同期検出回１２Ｆ＋１
３、およびバッファ、レジス々１２によって１成される
ものである、っ丁なわ５、ベクトル回路５４は受信符号
バッファ？備え、これ〒１ビット・シフ）Ｌ、、過下位
にデスクランプリング回路４つ３の出力の受信シンボル
？人力する。このとき、上記の送信側と１司じ代舌的な
注目１■にしたがっているか否Ｄ）￥：倹杏し、その内
容？配縁する。

この内容によって上記バッファ出力の誤シンボル全訂正
し、送受信回路５５に入力する。

送受信回路５５は、伝送系と装置間の符号伝送のバッフ
ァリングを行うもので、第４．図のバッファ・レジスタ
１７とその内容を制イ卸するクロック回路１６により構
成される。第”４のバッファ・レジスタ１７：ｔ、１つ
の伝送７レームを記、傍でさる大きさ？持ち、伝送フレ
ームは任意のスロットに分割できる。しかし、これらの
スロツ）ｉ：１各ｉ末により共用される。竺４図におい
て、Ｒ１−Ｒ８は例えば伝送フレーム？・３つのスコツ
ト）こ分割した場合、それぞれのスコツトに対芯し、Ｒ
１により情報シンボルの主要部、Ｒ８によ？〕着′ｌ！
鴬大名Ｒによりその仲の制＠信号等？伝送することが８ 可能である。したがって、発呼端局以外の端局では、Ｒ
２の内容によって着呼端局であること？検知し、以］Ｒ
エ　に受信された情報シンボル？受信する。その他の端
局の動作はそれ以後休止する。

第８図における端局（Ｔ　　　’）から端局（Ｔ□）−
１ への伝送では、端局（Ｔ□）の受信動作については前述
のとおりであるが、端局（Ｔ□）から別の端局（Ｔｉ＋
１）への送信動作については次のようになる。

薯９図の割算回路５６は、送信スクランプリング回路５
６、さらにベースバンド送信回＠５８ｔ″経て線路に符
号全送信するために、送受信回路５５、つまりこの場合
第４図のバッファ・レジスター７から出力される情報シ
ンボルに上記代数的な法則による符号化？行って符号語
全構成するものである。この送信情報シンボルは、第ｉ
図のバッファレジスター７において、出力端子Ｒ工〜Ｒ
８にクロック回路１６の指定で出力が得られた直後に、
やはりクロック回路１６から指定されることにより８０
〜Ｓ、の信号がバッファ・レジスター７に入力され、レ
ジスタ１７の内容が更新さｎる。送信情報がない場合に
は、Ｓ工〜Ｓ３のゲー）’Ｌ、　５．６等は禁止され、
バッファ・レジスタ１２の内容がそのまま割算回路５６
に転送される。坑牛図の端子■はこのために使用される
。第９くの割算回路５６の内部は第１図に示す構成であ
り、漉４図の位置（イ）に設けられる。第１図において
、回路３は終り符号に続いて始め符号？送信し、切替回
路し→を接点２から接点１に切替える。填１図の入力端
子からは、、ｆｆ１４ｉ３のバッファ・レジスタ１７の
出力信号が人力する。このとき、第１図の切替回路（イ
）の接点１に通り出力される。伝送フレームの終了タイ
ミングは、クロック回路１６から出力され、これにより
情報シンボル系列を一時休止させ、切替回路ピ）を接点
１から接点（２）に接続して、前記の訂正方法で述べた
残余符号全送信し、以ヒの動作を繰り返する。

伝送フレームが３つに分けられた場合、第３のスロット
、つまり算４−図のＲ３，Ｒ３に甲肖するチャネルは発
呼の衝突？避けるために使用ぎｒ、るので、こｎ？其池
チャネルと呼ぶことにする。各端局では、Ｒ８，Ｒ３に
よってこのチ七ネルにアクセスする。主婦、腸４１では
、Ｒ３から伝送フレームのスロットが与えられもタイミ
ングごとに、数種の制御シンボルのうちのいずれか１つ
を送信する。

これらの制御シンホ゛ルの送信時系列は円部的とし、１
郭期内のシンボルの系列は筒１にスタート・シンボル、
次のＮ個はその他の制御シンボルからなる。この１澗期
を発呼７レームと呼ぶことにする。

この発呼７レームは、４！一端局で検出することができ
るように、各端局で通信がない場合にも、第４図の８８
．Ｒ８の間に論理的な接続７行うものとする。Ｒ［フレ
ームのＮ個のシンボルは、主端局４１？含むＮ個の端局
に割当てられる。通信がなければ、主端局４１はスター
ト・シンボルに続いてＮ個のストップ・シンボル全送信
する。その他の端局は、通信がなければ単にＲ３の出力
ｋ　Ｓ　８　　に中継するが、通信を望む端局は発呼フ
レームの自己のスロットにあるストップ・シンボルＴｈ
’ｐＨｌシンー３゛ルに変える。主鳴陽Ｌ１宝、Ｒ３か
ら発呼）！ノームを送信する一方で、Ｒ８から発呼フレ
ーム？受信する。主端闇４１における受信発呼フレーム
の各スロットには、対応する端末のシンボルがあるので
、発呼シンボルの有無が調べられろ。発呼シンボルは、
複数の端局が通信全希望する場合には、これらに対応し
て複数個存在するので、優生順位にしたがって１つの発
呼シンボルが選ばれ、送信発呼フレームの各スロットの
うち対応の端鰯のスロットに通信可シンボル全送信する
。各・端局は、発呼フレームの自己のスロットの検出全
行っているが、通信可シンボルが検出されることによっ
て、伝送フレームのｍｌｌフロントら情報シンボル全送
信し、第２スロツトから着呼端局茗？送信する。各端局
は、通信中には発呼フレームの自己スロットｒ通信中シ
ンボルによって更新し続け、通信終了までこれを続ける
。主端局Ｌ１では、発呼シンボルの優先順位によって１
つの通信中シンボル？送信するが、通信中シンボルが受
信発呼フレーム中にあれば、送信発呼フレームの全スロ
ットにストップ・シンボル全送信する。

発呼７レームの各スロットの制御シンボルは、スタート
、ストップ、通信中、および通信可の４つの意味を区別
する必要があるため２ビツトで構成する必要がある。し
かし、余裕？みて、３ビツトにするのが適当である。

本発明は伝送リンクにより閉回路？形成する回線網に適
用され−るが、この回線網はその他の符号伝送チャネル
によって池の回線網に接続することができるっ筆８図で
は、この閉回路？形成する回線網、つまりループ網を公
衆通Ｃ鋼、例えばＤＤＸｍ４６と接続する場合？示して
おり、この場合には、ＤＤＸ網４６との接続回線の符号
伝送りロックにループ網の符号伝送りロック？同期させ
る必中がある。第９図において、タイミング情報検出回
路５１の出力！礫がサンプル値データ系５０と終端回路
５つの両方に分かれているが、これらのうち前者は填８
図の端局４．２以外、つまりクロックＬの主局以外の局
における！Ｓ′続であり、後者は端局４２における接続
で、タイミンゲ情報検出回格５トハ串力により終端回路
５つの伝送遅延？自動調整するものである　（別出顧の
「ループ・タイミング方式Ｊ？参照）。端局４２におい
て（才、クロック源５０は、通常独立の発振器となって
いるが、ＤＤＸ襟と接続する場合に（才、ＤＩ）Ｘとの
接続回線からのクロックに従属同期する（別出願の「同
ｑ網接続方式」全参照）。

発明の詳細 な説明したように、゛１本発明によれば、任意の２つの
端局間の通信ルート？作校する場合、符号伝送機能？確
立するために時間をとらず、かつ同期保持を確実にし、
誤ビットの発生？極小にするので、直列通信の信頼噌？
向上させることができる。

【図面の簡単な説明】

第１図：ま送信側における１１算回路の謁理図、第２図
は本発明に用いるフレーム同Ｍ回路びノブロック憫、第
３図は本発明に用いる誤り訂正回路のブロック図、苗！
：ズは本発明の実雀例を示す自己訂正回路のブロック図
、竺５図、算６．Ａ巧よび育７くはいずれも本発明のＩ
ｌｌ算回路の動性説ｄ目図、笥８文は本発明￥適、何す
るループ伝送系の礎咬吸、′廓９図は筑８刀の各端末の
ブロック図である。 ′３：始め終り＃号芳出回路、”　＋　８　ｊ　Ｏ：シ
フト・レジスタ１，５：検出回路、ｆｌ、１６：多相ク
ロック発＃−日路、７，１帆１２．１’７：ノく゛ンフ
ァ・レジスタ、１１：ｆｉり訂正シフト・レジスタ、１
３：同期検出回路、１４：同期士シフト・レジスタ、１
．５：リセット回路、２１〜３６：シフト・レジスタ？
なすレジスタ、７＋−１〜４５：端末、４６：ＤＤＸ網
、５０＝マス戸・クツツク源１．５１：タイミング情報
検出回路１，５２：受信部１，５δ；デスクランプリン
グ回路　、５４　：ベクトル回路、５５：送受信回路、
１５６：割算回路、５７＝スクランプリング回路１．’
５８，５９：終端回路。 特許出頭人　株式会社　リ　コ　−　、、−代　　理　
　人　　弁理士　違　　吋　　雅　　俊−−１ ２５１ 第２図 ８ 第３図 第８図 第　９　図 ５０　　　　　　　５１

Claims (1)

【特許請求の範囲】
1. 伝送フレームの特定のスロットで作られる基部チャネル
   により、１つの始め符号とＮ［のスロットと他の符号か
   らなる発呼７レームを構成し、該発呼フレームの特定の
   スロット？Ｎ個の端局の各々に割当て、タンデムに接続
   された伝送リンクにより閉回路？形成する’ＵＨ網の１
   つのノードにおいて、上記伝送リンクに直列に端局？接
   続し、送信側で代数的な法則にしたがい情報シンボルに
   操作金加えて符号語にすることにより伝送７レーム？櫂
   咬し、受信側では上記代数的な法則に合致していること
   を検出するレジスタの出力により受信側ツクロック位相
   全設定し、かつ情報シンボルの誤りを訂正すること？特
   徴とする直列通信方式〇