JP3156273B2 - ポインタ処理回路 - Google Patents
ポインタ処理回路Info
- Publication number
- JP3156273B2 JP3156273B2 JP12246491A JP12246491A JP3156273B2 JP 3156273 B2 JP3156273 B2 JP 3156273B2 JP 12246491 A JP12246491 A JP 12246491A JP 12246491 A JP12246491 A JP 12246491A JP 3156273 B2 JP3156273 B2 JP 3156273B2
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- stuff
- value
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【技術分野】本発明はポインタ処理回路に関し、特にス
タッフ同期により多重化された多重化データから分離さ
れた各データ信号について、ポインタ処理を行ってスタ
ッフ制御をなす場合のポインタ処理回路に関するもので
ある。
タッフ同期により多重化された多重化データから分離さ
れた各データ信号について、ポインタ処理を行ってスタ
ッフ制御をなす場合のポインタ処理回路に関するもので
ある。
【０００２】
【従来技術】従来のかかるポインタ処理回路は図４に示
す構成となっている。図では簡単化のために多重化され
たデータ数を＃１〜＃３までの３つとして示しており、
各データ信号＃１〜＃３についてのポインタ処理回路は
全て同一構成となっている。
す構成となっている。図では簡単化のために多重化され
たデータ数を＃１〜＃３までの３つとして示しており、
各データ信号＃１〜＃３についてのポインタ処理回路は
全て同一構成となっている。
【０００３】データ信号＃１についてのみ以下説明す
る。スタッフ同期方式により多重化されたデータから分
離されたデータ信号＃１はポインタ検出回路２ａに入力
される。このポインタ検出回路２ａは、図５のタイムチ
ャートの（Ａ）に示す如く、データ信号＃１内の固定さ
れた位置（タイムスロット）Ｐに挿入されているポイン
タ情報を、（Ｂ）に示すポインタ検出タイミング信号に
より検出し、デコードしてポインタ値とする。
る。スタッフ同期方式により多重化されたデータから分
離されたデータ信号＃１はポインタ検出回路２ａに入力
される。このポインタ検出回路２ａは、図５のタイムチ
ャートの（Ａ）に示す如く、データ信号＃１内の固定さ
れた位置（タイムスロット）Ｐに挿入されているポイン
タ情報を、（Ｂ）に示すポインタ検出タイミング信号に
より検出し、デコードしてポインタ値とする。
【０００４】このポインタ値は（Ｃ）に示す様に、対応
１フレームの間保持されているものである。（Ａ）のポ
インタ情報は、スタッフ同期のためにデータ信号中にお
いて位相が固定していないデータの位相情報であり、こ
のポインタ情報を、ポインタ検出回路２ａにより検出デ
コードすることにより、ポインタ値すなわちそのフレー
ム中のデータ先頭位置として得るものである。
１フレームの間保持されているものである。（Ａ）のポ
インタ情報は、スタッフ同期のためにデータ信号中にお
いて位相が固定していないデータの位相情報であり、こ
のポインタ情報を、ポインタ検出回路２ａにより検出デ
コードすることにより、ポインタ値すなわちそのフレー
ム中のデータ先頭位置として得るものである。
【０００５】このポインタ値はスタッフ判定回路６ａへ
入力される。スタッフ判定回路６ａは当該フレームのデ
ータのスタッフ状態を判定するものである。その判定方
法としては、正スタッフ状態を判定する正スタッフ判定
部と負スタッフ状態を判定する負スタッフ判定部とを設
け、両判定部に現フレームのポインタ値と前フレームま
での正常ポインタ値（参照用ポインタ値）とを入力して
これ等２つの値を比較し、正スタッフ時には正スタッフ
判定部からの出力を“Ｈ”とし、負スタッフ時には負ス
タッフ判定部からの出力を“Ｈ”とするようになってい
る。
入力される。スタッフ判定回路６ａは当該フレームのデ
ータのスタッフ状態を判定するものである。その判定方
法としては、正スタッフ状態を判定する正スタッフ判定
部と負スタッフ状態を判定する負スタッフ判定部とを設
け、両判定部に現フレームのポインタ値と前フレームま
での正常ポインタ値（参照用ポインタ値）とを入力して
これ等２つの値を比較し、正スタッフ時には正スタッフ
判定部からの出力を“Ｈ”とし、負スタッフ時には負ス
タッフ判定部からの出力を“Ｈ”とするようになってい
る。
【０００６】一方、クロック作成回路９が全てのデータ
信号＃１〜＃３のポインタ処理回路に対して共通に設け
られている。このクロック作成回路９は動作クロック信
号CLK を入力とし、正負両スタッフ時でない場合に用い
られるクロックＢと、正スタッフ時に用いられクロック
Ｂに対して波数が多いクロックＡと、負スタッフ時に用
いられクロックＢに対して波数が少ないクロックＣとを
夫々生成する。
信号＃１〜＃３のポインタ処理回路に対して共通に設け
られている。このクロック作成回路９は動作クロック信
号CLK を入力とし、正負両スタッフ時でない場合に用い
られるクロックＢと、正スタッフ時に用いられクロック
Ｂに対して波数が多いクロックＡと、負スタッフ時に用
いられクロックＢに対して波数が少ないクロックＣとを
夫々生成する。
【０００７】セレクタ７ａはスタッフ判定回路６ａから
の判定出力に応じてクロック作成回路９からのクロック
Ａ〜Ｃの１つを選択して位相カウンタ８ａのクロック入
力とするものである。
の判定出力に応じてクロック作成回路９からのクロック
Ａ〜Ｃの１つを選択して位相カウンタ８ａのクロック入
力とするものである。
【０００８】比較回路４ａはこの位相カウンタ８ａのカ
ウント値とポインタ検出回路２ａからのポインタ値とを
比較して、両者が一致したときにそのフレームのデータ
先頭位置を示す信号を発生する。
ウント値とポインタ検出回路２ａからのポインタ値とを
比較して、両者が一致したときにそのフレームのデータ
先頭位置を示す信号を発生する。
【０００９】図６は比較回路４ａによるデータ先頭位置
検出動作のタイミングを示す図である。（Ａ）に示す様
に、データ信号中のポインタＰを有するフレームが負ス
タッフ状態であったとする。このとき、ポインタＰの直
後のタイムスロットには、負スタッフであることを示す
負スタッフ用ビットＮがある。その次のタイムスロット
から、各タイムスロット固有のポインタオフセット値が
あるものとみなせる。
検出動作のタイミングを示す図である。（Ａ）に示す様
に、データ信号中のポインタＰを有するフレームが負ス
タッフ状態であったとする。このとき、ポインタＰの直
後のタイムスロットには、負スタッフであることを示す
負スタッフ用ビットＮがある。その次のタイムスロット
から、各タイムスロット固有のポインタオフセット値が
あるものとみなせる。
【００１０】このとき、セレクタ７ａは負スタッフ用ク
ロックＣを選択しており、よって位相カウンタ８ａはク
ロック波数が１だけ少ないクロックをカウントすること
になる。そのために、位相カウンタ８ａのカウント内容
は図６（Ａ）の、負スタッフ用ビットＮの次のタイムス
ロットに示されるポインタオフセット値となる。
ロックＣを選択しており、よって位相カウンタ８ａはク
ロック波数が１だけ少ないクロックをカウントすること
になる。そのために、位相カウンタ８ａのカウント内容
は図６（Ａ）の、負スタッフ用ビットＮの次のタイムス
ロットに示されるポインタオフセット値となる。
【００１１】このポインタオフセット値と（Ｂ）に示す
ポインタ値Ｋとが比較されて、一致したときに（Ｃ）に
示すデータ先頭位置信号が発生されるのである。
ポインタ値Ｋとが比較されて、一致したときに（Ｃ）に
示すデータ先頭位置信号が発生されるのである。
【００１２】このデータ先頭位置信号の発生タイミング
により、次のタイミング回路５ａはデータ処理に必要な
各種タイミング信号を発生する。例えば、図６（Ｄ）に
示す如く、データ先頭位置から３ビット毎に１ビット幅
の“Ｌ”を有するタイミング信号を生成して、次段の図
示せぬデータ処理回路へ出力する。
により、次のタイミング回路５ａはデータ処理に必要な
各種タイミング信号を発生する。例えば、図６（Ｄ）に
示す如く、データ先頭位置から３ビット毎に１ビット幅
の“Ｌ”を有するタイミング信号を生成して、次段の図
示せぬデータ処理回路へ出力する。
【００１３】この様な従来のポインタ処理回路では、多
重信号から分離されたデータ信号の各々に対してデータ
先頭位置を検出するための位相カウンタ８ａ〜８ｃを、
各データ信号毎に設けており、この位相カウンタへの入
力クロック信号の波数をスタッフ状態に応じて増減させ
ることにより、スタッフ処理を行っている。
重信号から分離されたデータ信号の各々に対してデータ
先頭位置を検出するための位相カウンタ８ａ〜８ｃを、
各データ信号毎に設けており、この位相カウンタへの入
力クロック信号の波数をスタッフ状態に応じて増減させ
ることにより、スタッフ処理を行っている。
【００１４】位相カウンタをデータ信号毎に夫々対応し
て設けているので、回路規模の増大となると共にコスト
アップをも招く要因となる。
て設けているので、回路規模の増大となると共にコスト
アップをも招く要因となる。
【００１５】
【発明の目的】そこで、本発明はこの様な従来技術の欠
点を解決すべくなされたものであって、その目的とする
ところは、回路規模の縮小を可能としてローコスト化を
図ったポインタ処理回路を提供することにある。
点を解決すべくなされたものであって、その目的とする
ところは、回路規模の縮小を可能としてローコスト化を
図ったポインタ処理回路を提供することにある。
【００１６】
【発明の構成】本発明によるポインタ処理回路は、スタ
ッフ同期により多重化された多重化信号から分離された
各データ信号に夫々対応して設けられ、対応データのデ
ータ先頭位置を示しかつスタッフ状態情報を含むポイン
タを読取るポインタ検出手段と、前記データ信号に夫々
対応して設けられ、対応ポインタ値出手段により読取ら
れたポインタから前記スタッフ状態情報を検出して正ス
タッフ時には前記ポインタの値を１増加させ、負スタッ
フ時には前記ポインタの値を１減少させるスタッフ処理
手段と、前記データ信号に対して共通に設けられ、前記
データ信号の１タイムスロットの周波数に等しい周波数
を有するクロック信号に同期して、データ部の各タイム
スロット各々に固有のポインタオフセット値のカウント
を行う位相カウント手段と、前記データ信号に夫々対応
して設けられ、前記位相カウント手段のカウント値と対
応スタッフの処理手段によるスタッフ処理後のポインタ
の値とを比較して前記データ先頭位置を検出する比較手
段とを含むことを特徴とする。
ッフ同期により多重化された多重化信号から分離された
各データ信号に夫々対応して設けられ、対応データのデ
ータ先頭位置を示しかつスタッフ状態情報を含むポイン
タを読取るポインタ検出手段と、前記データ信号に夫々
対応して設けられ、対応ポインタ値出手段により読取ら
れたポインタから前記スタッフ状態情報を検出して正ス
タッフ時には前記ポインタの値を１増加させ、負スタッ
フ時には前記ポインタの値を１減少させるスタッフ処理
手段と、前記データ信号に対して共通に設けられ、前記
データ信号の１タイムスロットの周波数に等しい周波数
を有するクロック信号に同期して、データ部の各タイム
スロット各々に固有のポインタオフセット値のカウント
を行う位相カウント手段と、前記データ信号に夫々対応
して設けられ、前記位相カウント手段のカウント値と対
応スタッフの処理手段によるスタッフ処理後のポインタ
の値とを比較して前記データ先頭位置を検出する比較手
段とを含むことを特徴とする。
【００１７】
【実施例】以下に本発明の実施例を図面を参照しつつ詳
細に説明する。
細に説明する。
【００１８】図１は本発明の実施例のブロック図であ
り、図４と同等部分は同一符号により示している。尚、
本実施例でも、データ信号を＃１〜＃３の３個としてい
るが、これに限定されない。
り、図４と同等部分は同一符号により示している。尚、
本実施例でも、データ信号を＃１〜＃３の３個としてい
るが、これに限定されない。
【００１９】各データ信号に対するポインタ処理回路
（破線で囲む部分）は全て同一構成であるので、データ
信号＃１に対する回路についてのみ以下説明する。
（破線で囲む部分）は全て同一構成であるので、データ
信号＃１に対する回路についてのみ以下説明する。
【００２０】多重データから分離された信号＃１はポイ
ンタ検出回路２ａに入力され、各フレーム毎のポインタ
が抽出されて得られる。この抽出されて検出されたポイ
ンタはスタッフ処理回路３ａへ入力され、スタッフ状態
に応じてこのポインタの値が±１の増減処理を受ける。
ンタ検出回路２ａに入力され、各フレーム毎のポインタ
が抽出されて得られる。この抽出されて検出されたポイ
ンタはスタッフ処理回路３ａへ入力され、スタッフ状態
に応じてこのポインタの値が±１の増減処理を受ける。
【００２１】図２はこのスタッフ処理回路３ａの具体的
回路例を示す図である。正スタッフ判定回路３０及び負
スタッフ判定回路３１は、現フレームの検出ポインタ値
Ｂとラッチ部３６に格納された前フレームのポインタ値
Ｉとを夫々比較する。
回路例を示す図である。正スタッフ判定回路３０及び負
スタッフ判定回路３１は、現フレームの検出ポインタ値
Ｂとラッチ部３６に格納された前フレームのポインタ値
Ｉとを夫々比較する。
【００２２】正スタッフ判定回路３０により正スタッフ
が検出されると、正スタッフ指示信号Ｃが“Ｈ”とな
り、負スタッフ判定回路３１により負スタッフが検出さ
れると、負スタッフ指示信号Ｄが“Ｈ”となり、正負ス
タッフでないときには、両指示信号Ｃ，Ｄは共に“Ｌ”
となる。
が検出されると、正スタッフ指示信号Ｃが“Ｈ”とな
り、負スタッフ判定回路３１により負スタッフが検出さ
れると、負スタッフ指示信号Ｄが“Ｈ”となり、正負ス
タッフでないときには、両指示信号Ｃ，Ｄは共に“Ｌ”
となる。
【００２３】スタッフ制御回路３２は正、負スタッフ判
定回路３０，３１の各出力Ｃ，Ｄの監視を行い、正、負
スタッフの一方が検出されていれば、制御信号Ｊを
“Ｈ”とし、また正負スタッフでないときには、制御信
号Ｊを“Ｌ”とする。
定回路３０，３１の各出力Ｃ，Ｄの監視を行い、正、負
スタッフの一方が検出されていれば、制御信号Ｊを
“Ｈ”とし、また正負スタッフでないときには、制御信
号Ｊを“Ｌ”とする。
【００２４】アンドゲート３３及び３４は正及び負スタ
ッフ指示信号Ｃ及びＤを各一入力とし、他入力として制
御信号Ｊが供給される。これ等両アンドゲート３３及び
３４の出力Ｅ及びＦは加減算回路３５へ入力され、前フ
レームのポインタ値Ｉに対する±１の加減算を制御す
る。
ッフ指示信号Ｃ及びＤを各一入力とし、他入力として制
御信号Ｊが供給される。これ等両アンドゲート３３及び
３４の出力Ｅ及びＦは加減算回路３５へ入力され、前フ
レームのポインタ値Ｉに対する±１の加減算を制御す
る。
【００２５】すなわち、加減算回路３５は前フレームの
ポインタ値Ｉに対して、アンドゲート３３の出力Ｅが
“Ｈ”のときすなわち正スタッフ状態のとき、「＋１」
した値を出力Ｇに生成し、アンドゲート３４の出力Ｆが
“Ｈ”のときすなわち負スタッフ状態のとき、「−１」
をした値を出力Ｇに生成する。また、アンドゲート３
３，３４の各出力Ｅ，Ｆが共に“Ｌ”のときすなわち正
負両スタッフ状態でないとき、前フレームのポインタ値
Ｉをそのまま出力Ｇに生成する。この出力Ｇが現フレー
ムのポインタ値となる。
ポインタ値Ｉに対して、アンドゲート３３の出力Ｅが
“Ｈ”のときすなわち正スタッフ状態のとき、「＋１」
した値を出力Ｇに生成し、アンドゲート３４の出力Ｆが
“Ｈ”のときすなわち負スタッフ状態のとき、「−１」
をした値を出力Ｇに生成する。また、アンドゲート３
３，３４の各出力Ｅ，Ｆが共に“Ｌ”のときすなわち正
負両スタッフ状態でないとき、前フレームのポインタ値
Ｉをそのまま出力Ｇに生成する。この出力Ｇが現フレー
ムのポインタ値となる。
【００２６】ラッチ部３６はこの出力Ｇをタイミング信
号Ｈによりラッチして次のフレームに対する参照ポイン
タ値Ｉとして導出するものである。
号Ｈによりラッチして次のフレームに対する参照ポイン
タ値Ｉとして導出するものである。
【００２７】図３は図２に示すスタッフ処理回路の動作
を示すタイムチャートであり、図３（Ａ）〜（Ｉ）は図
２の各部信号Ａ〜Ｉと夫々対応しているものとする。
を示すタイムチャートであり、図３（Ａ）〜（Ｉ）は図
２の各部信号Ａ〜Ｉと夫々対応しているものとする。
【００２８】いまここで、各フレームのポインタ情報に
ついて詳述すると、ポインタ情報は例えば２バイトの１
６ビット構成とされ、対応するフレーム内のデータの先
頭位置を示す情報とスタッフ状態を示すスタッフ状態情
報とを含んでいる。簡単化のためにこのポインタ情報を
１０ビットとして、図７に第Ｍフレーム〜第Ｍ＋４フレ
ームまでのポインタ情報の例を示す。
ついて詳述すると、ポインタ情報は例えば２バイトの１
６ビット構成とされ、対応するフレーム内のデータの先
頭位置を示す情報とスタッフ状態を示すスタッフ状態情
報とを含んでいる。簡単化のためにこのポインタ情報を
１０ビットとして、図７に第Ｍフレーム〜第Ｍ＋４フレ
ームまでのポインタ情報の例を示す。
【００２９】第Ｍフレームのポインタ情報であるポイン
タがｍであり、図７の最上列に示すビット構成であった
とする。このとき、次の第Ｍ＋１フレームは前フレーム
に対して正スタッフ状態であれば、そのフレームのポイ
ンタは図７の２段目に示す様に、第Ｍフレームのポイン
タに対して奇数ビットが夫々反転したものとなってい
る。
タがｍであり、図７の最上列に示すビット構成であった
とする。このとき、次の第Ｍ＋１フレームは前フレーム
に対して正スタッフ状態であれば、そのフレームのポイ
ンタは図７の２段目に示す様に、第Ｍフレームのポイン
タに対して奇数ビットが夫々反転したものとなってい
る。
【００３０】一方、前フレームに対して負スタッフ状態
であれば、そのフレームのポインタは前フレームのポイ
ンタに対して偶数ビットが夫々反転したものとなってお
り、図７の３段目と４段目の関係となっている。
であれば、そのフレームのポインタは前フレームのポイ
ンタに対して偶数ビットが夫々反転したものとなってお
り、図７の３段目と４段目の関係となっている。
【００３１】この様な関係のポインタ情報が入力された
場合について、図２のスタッフ処理回路の動作を図３の
タイムチャートを参照しつつ説明する。第Ｍフレームが
正負両スタッフ状態でないとき、そのポインタ値をｍと
すると、このポインタ値ｍがラッチ部３６に次のフレー
ム間ラッチされる。
場合について、図２のスタッフ処理回路の動作を図３の
タイムチャートを参照しつつ説明する。第Ｍフレームが
正負両スタッフ状態でないとき、そのポインタ値をｍと
すると、このポインタ値ｍがラッチ部３６に次のフレー
ム間ラッチされる。
【００３２】このラッチ出力Ｉであるｍが次の第Ｍ＋１
フレームの正負スタッフ状態に応じて加減算回路３５に
より、±１されることになるが、本例では図７に示す如
く第Ｍ＋１フレームは正スタッフ状態であることから、
正スタッフ判定回路３０はこれを検出して出力Ｃを
“Ｈ”とする。このときの正スタッフの判定は、図７に
示す様に第Ｍフレームと第Ｍ＋１フレームとの奇数ビッ
ト同士の反転を検出することにより行われるのである。
フレームの正負スタッフ状態に応じて加減算回路３５に
より、±１されることになるが、本例では図７に示す如
く第Ｍ＋１フレームは正スタッフ状態であることから、
正スタッフ判定回路３０はこれを検出して出力Ｃを
“Ｈ”とする。このときの正スタッフの判定は、図７に
示す様に第Ｍフレームと第Ｍ＋１フレームとの奇数ビッ
ト同士の反転を検出することにより行われるのである。
【００３３】従って、アンドゲート３３から“Ｈ”の出
力Ｅが生成され、加減算回路３５はラッチ部３６の出力
Ｉのｍに＋１を行い、現フレームのポインタ値Ｇとして
ｍ＋１を出力する。これが次段の比較回路４ａ（図１）
の１入力となると共に、ラッチ部３６にラッチされる。
このラッチされたｍ＋１なるポインタ値の具体例が図３
の３段目に示されており、この値が第Ｍ＋２フレームの
参照ポインタ値となる。
力Ｅが生成され、加減算回路３５はラッチ部３６の出力
Ｉのｍに＋１を行い、現フレームのポインタ値Ｇとして
ｍ＋１を出力する。これが次段の比較回路４ａ（図１）
の１入力となると共に、ラッチ部３６にラッチされる。
このラッチされたｍ＋１なるポインタ値の具体例が図３
の３段目に示されており、この値が第Ｍ＋２フレームの
参照ポインタ値となる。
【００３４】次の第Ｍ＋２フレームは図３に示す如く正
負両スタッフ状態ではないので、加減算回路３５の出力
Ｇはラッチ部３６の出力Ｉであるｍ＋１なるポインタ値
をそのまま導出して次段の比較回路４ａの１入力とする
と共に、ラッチ部３６へ入力する。
負両スタッフ状態ではないので、加減算回路３５の出力
Ｇはラッチ部３６の出力Ｉであるｍ＋１なるポインタ値
をそのまま導出して次段の比較回路４ａの１入力とする
と共に、ラッチ部３６へ入力する。
【００３５】次の第Ｍ＋３フレームは図３に示す如く負
スタッフ状態となっているので、負スタッフ判定回路３
１はこれを検出して出力Ｄを“Ｈ”とする。このときの
負スタッフの判定は、図７に示す様に第Ｍ＋２フレーム
と第Ｍ＋３フレームとの偶数ビット同士の反転を検出す
ることにより行われる。
スタッフ状態となっているので、負スタッフ判定回路３
１はこれを検出して出力Ｄを“Ｈ”とする。このときの
負スタッフの判定は、図７に示す様に第Ｍ＋２フレーム
と第Ｍ＋３フレームとの偶数ビット同士の反転を検出す
ることにより行われる。
【００３６】従って、アンドゲート３４から“Ｈ”の出
力Ｆが生成され、加減算回路３５はラッチ部３６の出力
Ｉのｍ＋１に−１を行い、現フレームのポインタ値Ｇと
してｍを出力する。
力Ｆが生成され、加減算回路３５はラッチ部３６の出力
Ｉのｍ＋１に−１を行い、現フレームのポインタ値Ｇと
してｍを出力する。
【００３７】再び図１に戻ると、スタッフ処理回路３ａ
の出力である加減算処理されたポインタ値（図３（Ｇ）
及び図２Ｇ）と位相カウンタ１とが比較回路４ａにて比
較される。
の出力である加減算処理されたポインタ値（図３（Ｇ）
及び図２Ｇ）と位相カウンタ１とが比較回路４ａにて比
較される。
【００３８】この位相カウンタ１は全てのデータ信号に
対して共通に設けられており、データ部のタイムスロッ
ト各々に固有のポインタオフセット値のカウントをクロ
ックCLK により行う。
対して共通に設けられており、データ部のタイムスロッ
ト各々に固有のポインタオフセット値のカウントをクロ
ックCLK により行う。
【００３９】比較回路４ａにおいて一致が検出されたと
きに、そのフレームのデータ先頭位置が検出され、タイ
ミング回路５ａへ入力される。タイミング回路５ａは図
４の従来例と同様に、データ信号を処理するうえで必要
なタイミング信号を生成する。
きに、そのフレームのデータ先頭位置が検出され、タイ
ミング回路５ａへ入力される。タイミング回路５ａは図
４の従来例と同様に、データ信号を処理するうえで必要
なタイミング信号を生成する。
【００４０】
【発明の効果】以上述べた如く、本発明によれば、多重
信号から分離された各データ信号に対するスタッフ処理
を、各データ信号毎のポインタの値をスタッフ状態に応
じて増減させることで行っているので、各データ信号に
共通した単一の位相カウンタにより全データ信号に対す
るポインタオフセット値のカウントを行うことができ、
よって回路規模の縮小が可能となるという効果がある。
信号から分離された各データ信号に対するスタッフ処理
を、各データ信号毎のポインタの値をスタッフ状態に応
じて増減させることで行っているので、各データ信号に
共通した単一の位相カウンタにより全データ信号に対す
るポインタオフセット値のカウントを行うことができ、
よって回路規模の縮小が可能となるという効果がある。
【図１】本発明の実施例の回路ブロック図である。
【図２】本発明の実施例におけるスタッフ処理回路の具
体例を示す回路図である。
体例を示す回路図である。
【図３】図２のスタッフ処理回路の動作を示す各部タイ
ミングチャートである。
ミングチャートである。
【図４】従来のスタッフ処理回路のブロック図である。
【図５】従来のスタッフ処理回路の動作を説明する図で
ある。
ある。
【図６】従来のスタッフ処理回路の動作を説明する図で
ある。
ある。
【図７】本発明の実施例の動作を説明するためのポイン
タの内容例を示す図である。
タの内容例を示す図である。
１ 位相カウンタ ２ａ〜２ｃ ポインタ検出回路 ３ａ〜３ｃ スタッフ処理回路 ４ａ〜４ｃ 比較回路 ５ａ〜５ｃ タイミング信号発生回路 ３０ 正スタッフ判定回路 ３１ 負スタッフ判定回路 ３２ スタッフ制御回路 ３５ 加減算回路 ３６ ラッチ部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00
Claims (1)
- 【請求項１】 スタッフ同期により多重化された多重化
信号から分離された各データ信号に夫々対応して設けら
れ、対応データのデータ先頭位置を示しかつスタッフ状
態情報を含むポインタを読取るポインタ検出手段と、前
記データ信号に夫々対応して設けられ、対応ポインタ値
出手段により読取られたポインタから前記スタッフ状態
情報を検出して正スタッフ時には前記ポインタの値を１
増加させ、負スタッフ時には前記ポインタの値を１減少
させるスタッフ処理手段と、前記データ信号に対して共
通に設けられ、前記データ信号の１タイムスロットの周
波数に等しい周波数を有するクロック信号に同期して、
データ部の各タイムスロット各々に固有のポインタオフ
セット値のカウントを行う位相カウント手段と、前記デ
ータ信号に夫々対応して設けられ、前記位相カウント手
段のカウント値と対応スタッフの処理手段によるスタッ
フ処理後のポインタの値とを比較して前記データ先頭位
置を検出する比較手段とを含むことを特徴とするポイン
タ処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12246491A JP3156273B2 (ja) | 1991-04-25 | 1991-04-25 | ポインタ処理回路 |
| CA002066971A CA2066971C (en) | 1991-04-25 | 1992-04-24 | Destuffing control by modifying detected pointer with differential value |
| US07/874,048 US5303242A (en) | 1991-04-25 | 1992-04-24 | Destuffing control by modifying detected pointer with differential value |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12246491A JP3156273B2 (ja) | 1991-04-25 | 1991-04-25 | ポインタ処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326219A JPH04326219A (ja) | 1992-11-16 |
| JP3156273B2 true JP3156273B2 (ja) | 2001-04-16 |
Family
ID=14836506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12246491A Expired - Fee Related JP3156273B2 (ja) | 1991-04-25 | 1991-04-25 | ポインタ処理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5303242A (ja) |
| JP (1) | JP3156273B2 (ja) |
| CA (1) | CA2066971C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7471265B2 (ja) | 2021-09-22 | 2024-04-19 | フクシマガリレイ株式会社 | ショーケース |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3161911B2 (ja) * | 1994-08-03 | 2001-04-25 | 富士通株式会社 | 回線切替方法及び回線切替装置 |
| JP3078183B2 (ja) * | 1994-09-26 | 2000-08-21 | 沖電気工業株式会社 | データ受信装置 |
| US5898897A (en) * | 1996-10-18 | 1999-04-27 | Samsung Electronics Company, Ltd. | Bit stream signal feature detection in a signal processing system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658152A (en) * | 1985-12-04 | 1987-04-14 | Bell Communications Research, Inc. | Adaptive rate multiplexer-demultiplexer |
| CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
| US4935921A (en) * | 1986-09-30 | 1990-06-19 | Nec Corporation | Cross-connection network using time switch |
| JPH0712166B2 (ja) * | 1988-12-05 | 1995-02-08 | 富士通株式会社 | 同期多重伝送装置 |
-
1991
- 1991-04-25 JP JP12246491A patent/JP3156273B2/ja not_active Expired - Fee Related
-
1992
- 1992-04-24 US US07/874,048 patent/US5303242A/en not_active Expired - Fee Related
- 1992-04-24 CA CA002066971A patent/CA2066971C/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7471265B2 (ja) | 2021-09-22 | 2024-04-19 | フクシマガリレイ株式会社 | ショーケース |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2066971C (en) | 1997-02-25 |
| US5303242A (en) | 1994-04-12 |
| JPH04326219A (ja) | 1992-11-16 |
| CA2066971A1 (en) | 1992-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0626329B2 (ja) | スタツフ同期回路 | |
| US4641326A (en) | Counter circuit operable in synchronism with frame or digital data signal | |
| JP3156273B2 (ja) | ポインタ処理回路 | |
| JPH05198098A (ja) | ディジタル式ピーク検知器及びピーク位置予測方法 | |
| JP2725486B2 (ja) | ポインタ処理回路 | |
| JPH08249822A (ja) | シンク検出方法及びシンク検出回路 | |
| JP3956525B2 (ja) | 同期信号の検出保護回路 | |
| JPH0431211B2 (ja) | ||
| JP2679607B2 (ja) | ポインタ処理回路 | |
| JP2776391B2 (ja) | ポインタ処理装置 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| KR940010429B1 (ko) | 동기신호 발생장치 | |
| JPH04298133A (ja) | フレーム同期回路 | |
| KR970010372B1 (ko) | 바코드 디코더의 유사문자 판독 시스템 | |
| JP2546137B2 (ja) | パリティエラーモニタ回路 | |
| KR940004510B1 (ko) | Vcr의 동기신호 검출장치 | |
| JPS63312754A (ja) | エラ−発生回路 | |
| JP2819955B2 (ja) | 装置内誤り監視回路 | |
| JP2535016B2 (ja) | 複数信号線上の特定ビット計数回路 | |
| JPH1116296A (ja) | 同期パターン抽出方法及び同期パターン抽出装置 | |
| JP3088144B2 (ja) | Ｆｉｆｏリセット回路 | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| KR100239914B1 (ko) | 동기 패턴 추출 방법 및 이를 수행하기 위한 동기 패턴 추출 장치 | |
| JP2792120B2 (ja) | ディジタル位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |