JPH0431211B2 - - Google Patents
Info
- Publication number
- JPH0431211B2 JPH0431211B2 JP59270957A JP27095784A JPH0431211B2 JP H0431211 B2 JPH0431211 B2 JP H0431211B2 JP 59270957 A JP59270957 A JP 59270957A JP 27095784 A JP27095784 A JP 27095784A JP H0431211 B2 JPH0431211 B2 JP H0431211B2
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- frame
- output
- data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はPCMデータ伝送等のデジタルデータ
伝送におけるフレーム同期方式に関する。
伝送におけるフレーム同期方式に関する。
（発明の背景）
デジタルデータ伝送において、バーストエラー
が発生したとき、フレーム同期が取れなくなる危
険性があり、特に長いバーストエラーが発生した
場合にはフレーム同期が不安定になる問題があつ
た。
が発生したとき、フレーム同期が取れなくなる危
険性があり、特に長いバーストエラーが発生した
場合にはフレーム同期が不安定になる問題があつ
た。
（発明の目的）
本発明は上記にかんがみなされたもので、バー
ストエラーが発生しやすい等、誤りが多発しやす
い場合にフレーム同期がとりやすく上記の問題を
解消したフレーム同期方式を提供することを目的
とする。
ストエラーが発生しやすい等、誤りが多発しやす
い場合にフレーム同期がとりやすく上記の問題を
解消したフレーム同期方式を提供することを目的
とする。
（発明の構成）
本発明は１フレーム毎に、２種類の異なるパタ
ーンからなるフレーム同期データを交互にフレー
ム同期データとし、受信したフレーム同期データ
のパターンの判別をし、かつフレーム同期位相判
別を行なつて、少なくとも何れか一方のフレーム
同期がとれているときにフレーム同期状態である
と判定することを特徴とするものである。
ーンからなるフレーム同期データを交互にフレー
ム同期データとし、受信したフレーム同期データ
のパターンの判別をし、かつフレーム同期位相判
別を行なつて、少なくとも何れか一方のフレーム
同期がとれているときにフレーム同期状態である
と判定することを特徴とするものである。
（発明の実施例）
以下、本発明を実施例により説明する。
第１図は本発明によるフレーム構成を示す図で
あり、第２図は本発明のフレーム構成による受信
データを受けるフレーム同期回路の一例を示すブ
ロツク図である。
あり、第２図は本発明のフレーム構成による受信
データを受けるフレーム同期回路の一例を示すブ
ロツク図である。
１フレームはフレーム同期データ、データワー
ド、符号誤り訂正ワード、符号誤り検出ワードと
から構成されている。フレーム同期データのビツ
トパターンは２種類のビツトパターンからなり、
１フレーム毎に交互に異ならしてあり、そのビツ
ト長は同一ビツト長に設定されている。第１図に
おいて、ASは第１のフレーム同期データを、BS
は第２のフレーム同期データを示しており、その
ビツトパターンは異なつている。データワード、
符号誤り訂正ワードおよび符号誤り検出ワードは
一括して、N1，N2，…で示してある。以下、第
１のフレーム同期データASを含むフレームをＡ
ワードフレーム、第２のフレーム同期データBS
を含むフレームをＢワードフレームと記す。
ド、符号誤り訂正ワード、符号誤り検出ワードと
から構成されている。フレーム同期データのビツ
トパターンは２種類のビツトパターンからなり、
１フレーム毎に交互に異ならしてあり、そのビツ
ト長は同一ビツト長に設定されている。第１図に
おいて、ASは第１のフレーム同期データを、BS
は第２のフレーム同期データを示しており、その
ビツトパターンは異なつている。データワード、
符号誤り訂正ワードおよび符号誤り検出ワードは
一括して、N1，N2，…で示してある。以下、第
１のフレーム同期データASを含むフレームをＡ
ワードフレーム、第２のフレーム同期データBS
を含むフレームをＢワードフレームと記す。
入力端子INに供給された受信データはビツト
同期回路１に供給してあり、ビツト同期回路１に
よつて受信データのビツトクロツクパルス
BTCKが再生される。入力端子INに供給された
受信データはＡワードフレーム同期パターン検出
回路２およびＢワードフレーム同期パターン検出
回路３に供給してあり、ビツトクロツクパルス
BTCKに同期して受信データ中におけるフレー
ム同期データASのビツトパターンの検出が行な
われ、同様に受信データ中におけるフレーム同期
データBSのビツトパターンの検出が行なわれる。
同期回路１に供給してあり、ビツト同期回路１に
よつて受信データのビツトクロツクパルス
BTCKが再生される。入力端子INに供給された
受信データはＡワードフレーム同期パターン検出
回路２およびＢワードフレーム同期パターン検出
回路３に供給してあり、ビツトクロツクパルス
BTCKに同期して受信データ中におけるフレー
ム同期データASのビツトパターンの検出が行な
われ、同様に受信データ中におけるフレーム同期
データBSのビツトパターンの検出が行なわれる。
Ａワードフレーム同期パターン検出回路２およ
びＢワードフレーム同期パターン検出回路３はた
とえばビツトクロツクパルスBTCKに同期して
受信データをパラレルデータに変換するシリア
ル／パラレルシフトレジスタ、シフトレジスタの
出力がフレーム同期データAS（BS）のパターンと
一致、またはたとえば誤りビツトが２ビツト以内
の相違で一致している等所定の相関関係を有する
状態にあることを検出する検出回路とからなつて
おり、フレーム同期データAS（BS）のパターンと
一致または所定相関関係にあるときＡワード同期
データ検出信号パルスAFWおよびＢワード同期
データ検出信号パルスBFWがそれぞれ各別に出
力される。
びＢワードフレーム同期パターン検出回路３はた
とえばビツトクロツクパルスBTCKに同期して
受信データをパラレルデータに変換するシリア
ル／パラレルシフトレジスタ、シフトレジスタの
出力がフレーム同期データAS（BS）のパターンと
一致、またはたとえば誤りビツトが２ビツト以内
の相違で一致している等所定の相関関係を有する
状態にあることを検出する検出回路とからなつて
おり、フレーム同期データAS（BS）のパターンと
一致または所定相関関係にあるときＡワード同期
データ検出信号パルスAFWおよびＢワード同期
データ検出信号パルスBFWがそれぞれ各別に出
力される。
一方、ビツトクロツクパルスBTCKはビツト
カウンタ４に供給してカウントし、ビツトカウン
タ４から第３図ａ，ｂに示す如く２フレーム間隔
でそれぞれ発生しかつ位相が180度ずれたＡワー
ドフレームパルスAFSYNCおよびＢワードフレ
ームパルスBFSYNCが発生させられる。そこで、
ＡワードフレームパルスAFSYNCはＡワードフ
レームに同期して、Ｂワードフレームパルス
BFSYNCはＢワードフレームに同期してそれぞ
れ発生することになる。
カウンタ４に供給してカウントし、ビツトカウン
タ４から第３図ａ，ｂに示す如く２フレーム間隔
でそれぞれ発生しかつ位相が180度ずれたＡワー
ドフレームパルスAFSYNCおよびＢワードフレ
ームパルスBFSYNCが発生させられる。そこで、
ＡワードフレームパルスAFSYNCはＡワードフ
レームに同期して、Ｂワードフレームパルス
BFSYNCはＢワードフレームに同期してそれぞ
れ発生することになる。
Ａワードフレーム同期パターン検出回路２の出
力AFWとビツトカウンタ４の出力AFSYNCとは
位相一致判別回路５に供給して両位相の一致が検
出される。また同様にＢワードフレーム同期パタ
ーン検出回路３の出力BFWとビツトカウンタ４
の出力BFSYNCとは位相一致判別回路６に供給
して両位相の一致が検出される。ここで位相一致
検出回路５および６は所定アルゴリズム、たとえ
ば位相不一致が出力AFSYNC（BFSYNC）の数
パルスに渡つて発生したときに位相一致していな
いと判別させる。
力AFWとビツトカウンタ４の出力AFSYNCとは
位相一致判別回路５に供給して両位相の一致が検
出される。また同様にＢワードフレーム同期パタ
ーン検出回路３の出力BFWとビツトカウンタ４
の出力BFSYNCとは位相一致判別回路６に供給
して両位相の一致が検出される。ここで位相一致
検出回路５および６は所定アルゴリズム、たとえ
ば位相不一致が出力AFSYNC（BFSYNC）の数
パルスに渡つて発生したときに位相一致していな
いと判別させる。
位相一致判別回路５の位相一致出力AWD（高
電位出力）と位相一致判別回路６の位相一致出力
BWDと（高電位出力）はノアゲート７に供給し
てあり、ノアゲート７により何れか一方で位相の
一致が判別されたことが検出される。したがつて
位相一致検出回路５および６で位相一致が検出さ
れない出力AWD＝BWD＝低電位のときのみノ
アゲート７の出力WDは高電位となる。また一
方、Ａワードフレーム同期パターン検出回路２の
出力AFWとＢワードフレーム同期パターン検出
回路３の出力BFWとはオアゲート８に供給して
あり、オアゲート８の出力WFとノアゲート７の
出力WDとはナンドゲート９に供給してあつて、
オアゲート８の出力によつてナンドゲート９のゲ
ートを開きノアゲート７の出力WDを反転したナ
ンドゲート９の出力によつてビツトカウンタ４を
イニシヤライズする。
電位出力）と位相一致判別回路６の位相一致出力
BWDと（高電位出力）はノアゲート７に供給し
てあり、ノアゲート７により何れか一方で位相の
一致が判別されたことが検出される。したがつて
位相一致検出回路５および６で位相一致が検出さ
れない出力AWD＝BWD＝低電位のときのみノ
アゲート７の出力WDは高電位となる。また一
方、Ａワードフレーム同期パターン検出回路２の
出力AFWとＢワードフレーム同期パターン検出
回路３の出力BFWとはオアゲート８に供給して
あり、オアゲート８の出力WFとノアゲート７の
出力WDとはナンドゲート９に供給してあつて、
オアゲート８の出力によつてナンドゲート９のゲ
ートを開きノアゲート７の出力WDを反転したナ
ンドゲート９の出力によつてビツトカウンタ４を
イニシヤライズする。
ビツトカウンタ４の出力AFSYNCとBFSYNC
とはオアゲート１０に供給して、オアゲート１０
からフレーム同期信号を得る。
とはオアゲート１０に供給して、オアゲート１０
からフレーム同期信号を得る。
そこで上記の如く構成された本発明の一実施例
においては、受信データ中のフレーム同期データ
ASおよびBSの何れか一方のフレーム同期がとれ
ているときビツトカウンタ４はイニシヤライズさ
れず、ともにフレーム同期がとれていないときに
ビツトカウンタ４はイニシヤライズされて、フレ
ーム同期がとられることになる。また、さらに受
信データ中においてフレーム同期データAS，BS
部以外において、フレーム同期データASと同一
のビツトパターンおよびそれと所定の相関関係を
有するビツトパターンが存在していても、またフ
レーム同期データBSと同一のビツトパターンお
よびそれと所定の相関関係を有するビツトパター
ンが存在しても、位相一致判別回路５，６によつ
てビツト同期データAS，BS以外の部分における
ビツトパターンによるＡワードフレーム同期パタ
ーン検出回路２の出力およびＢワードフレーム同
期パターン検出回路３の出力は位相一致判別回路
５および６により排除されるために、フレーム同
期が誤動作することはない。また、位相一致判別
回路５および６は、ビツトカウンタ４の出力
AFSYNC，BFSYNCの所定カウントするまでた
とえ位相不一致を検出していても出力AWD，
BWDを出力しない等の所定アルゴリズムにした
がつて出力AWD，BWDを発生するようにした
ため、位相不一致の検出回数は減少することにな
る。
においては、受信データ中のフレーム同期データ
ASおよびBSの何れか一方のフレーム同期がとれ
ているときビツトカウンタ４はイニシヤライズさ
れず、ともにフレーム同期がとれていないときに
ビツトカウンタ４はイニシヤライズされて、フレ
ーム同期がとられることになる。また、さらに受
信データ中においてフレーム同期データAS，BS
部以外において、フレーム同期データASと同一
のビツトパターンおよびそれと所定の相関関係を
有するビツトパターンが存在していても、またフ
レーム同期データBSと同一のビツトパターンお
よびそれと所定の相関関係を有するビツトパター
ンが存在しても、位相一致判別回路５，６によつ
てビツト同期データAS，BS以外の部分における
ビツトパターンによるＡワードフレーム同期パタ
ーン検出回路２の出力およびＢワードフレーム同
期パターン検出回路３の出力は位相一致判別回路
５および６により排除されるために、フレーム同
期が誤動作することはない。また、位相一致判別
回路５および６は、ビツトカウンタ４の出力
AFSYNC，BFSYNCの所定カウントするまでた
とえ位相不一致を検出していても出力AWD，
BWDを出力しない等の所定アルゴリズムにした
がつて出力AWD，BWDを発生するようにした
ため、位相不一致の検出回数は減少することにな
る。
（発明の効果）
以上説明した如く本発明によればパターンの異
なるフレーム同期データを１フレーム毎に配列さ
せたために、１つのワードフレーム同期パターン
間隔が実質上２フレーム間隔になり、長いバース
トエラーに対して強くなり、さらに、２種類のフ
レーム同期データのビツトパターン中、少なくと
も１つのフレーム同期が満されていればフレーム
同期状態であると判別するため、高安定なフレー
ム同期動作が行なわれることになる。
なるフレーム同期データを１フレーム毎に配列さ
せたために、１つのワードフレーム同期パターン
間隔が実質上２フレーム間隔になり、長いバース
トエラーに対して強くなり、さらに、２種類のフ
レーム同期データのビツトパターン中、少なくと
も１つのフレーム同期が満されていればフレーム
同期状態であると判別するため、高安定なフレー
ム同期動作が行なわれることになる。
第１図は本発明によるフレーム構成を示す図。
第２図は本発明のフレーム構成による受信データ
を受けるフレーム同期回路の一例を示すブロツク
図。第３図は本発明の一実施例におけるビツトカ
ウンタの出力を示す波形図。 １…ビツト同期回路、２および３…ＡおよびＢ
ワードフレーム同期パターン検出回路、４…ビツ
トカウンタ、５および６…位相一致判別回路。
第２図は本発明のフレーム構成による受信データ
を受けるフレーム同期回路の一例を示すブロツク
図。第３図は本発明の一実施例におけるビツトカ
ウンタの出力を示す波形図。 １…ビツト同期回路、２および３…ＡおよびＢ
ワードフレーム同期パターン検出回路、４…ビツ
トカウンタ、５および６…位相一致判別回路。
Claims (1)
- １ １フレーム毎に、２種類の異なるビツトパタ
ーンからなるフレーム同期データを交互にフレー
ム同期データとし、受信したフレーム同期データ
のパターンの判別をし、かつフレーム同期位相の
判別を行なつて少なくとも何れか一方のフレーム
同期がとれているときにフレーム同期状態である
とすることを特徴とするフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270957A JPS61148939A (ja) | 1984-12-24 | 1984-12-24 | フレ−ム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270957A JPS61148939A (ja) | 1984-12-24 | 1984-12-24 | フレ−ム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148939A JPS61148939A (ja) | 1986-07-07 |
| JPH0431211B2 true JPH0431211B2 (ja) | 1992-05-25 |
Family
ID=17493373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270957A Granted JPS61148939A (ja) | 1984-12-24 | 1984-12-24 | フレ−ム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61148939A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411435A (en) * | 1987-07-03 | 1989-01-17 | Fujitsu Ltd | Frame synchronization system |
| JP2625249B2 (ja) * | 1990-10-04 | 1997-07-02 | 日本電気アイシーマイコンシステム株式会社 | フレーム検出回路 |
| US5533039A (en) * | 1993-09-22 | 1996-07-02 | Storage Technology Corporation | Fault tolerant fiber optic protocol for determining beginning of data |
| JP2944440B2 (ja) * | 1994-12-27 | 1999-09-06 | 日本電気株式会社 | 時分割多重伝送装置 |
| JP5648500B2 (ja) * | 2011-01-28 | 2015-01-07 | 富士通セミコンダクター株式会社 | 送信装置、送信方法、受信装置、及び受信方法 |
-
1984
- 1984-12-24 JP JP59270957A patent/JPS61148939A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148939A (ja) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02272907A (ja) | 比較回路 | |
| JPH0431211B2 (ja) | ||
| US4993051A (en) | Johnson counter circuit with invalid counter position detection and correction mechanism | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| US7752506B1 (en) | FIFO memory error circuit and method | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP2644112B2 (ja) | Ｆｉｆｏ試験診断回路 | |
| JP3088144B2 (ja) | Ｆｉｆｏリセット回路 | |
| JP2000315381A (ja) | ポインタ発生回路及びポインタ発生方法 | |
| JP2819955B2 (ja) | 装置内誤り監視回路 | |
| JPH0210690Y2 (ja) | ||
| JPH0254981B2 (ja) | ||
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPS6340509B2 (ja) | ||
| JPS63116537A (ja) | 同期保護回路 | |
| JPS60200631A (ja) | 符号誤り検出回路 | |
| JPH01255334A (ja) | 無相関検出型同期回路 | |
| JPH0430234A (ja) | エラー検出回路 | |
| JPS61158232A (ja) | 逐次的プリアンブル信号検出回路 | |
| JPS61161026A (ja) | 符号誤り検出回路 | |
| JPH0787380B2 (ja) | ＣＭｉ復号回路 | |
| JPH04280135A (ja) | Ｐｃｍデコーダーの同期保護回路 | |
| JPH01135237A (ja) | フレーム同期パターン検出回路 | |
| JPH01137728A (ja) | シリアル／パラレル変換の回路装置 | |
| JPH04196837A (ja) | Ｐｎパターンエラー検出回路 |