KR100239914B1

KR100239914B1 - 동기 패턴 추출 방법 및 이를 수행하기 위한 동기 패턴 추출 장치

Info

Publication number: KR100239914B1
Application number: KR1019970026661A
Authority: KR
Inventors: 정지원; 남승현
Original assignee: 전주범; 대우전자주식회사; 강상훈
Priority date: 1997-06-24
Filing date: 1997-06-24
Publication date: 2000-01-15
Also published as: KR19990002913A

Abstract

기록 매체로부터 에러가 포함되어 독출되는 데이타로부터 동기 패턴을 정확하게 추출하기 위한 방법 및 이를 수행하기 위한 장치에 대한 것이다. 시스템 클럭 신호를 수신하고, 수신된 시스템 클럭 신호를 이용하여 임의의 트랙 구조의 기록 매체로 부터 독출되는 데이타에 대하여 각 데이타 영역의 시작 부분을 카운팅한다. 카운트 값과 기준 카운트 값을 비교하고, 비교 결과에 따라 현재 데이타 영역을 판단하고, 독출되는 데이타의 각 데이타 영역으로부터 판단된 데이타 영역에 대한 동기 패턴과 동일한 랜덤 동기 신호를 발생한다. 랜덤 동기 신호에서 첫번째로 발생되는 동기 패턴과 두번째로 발생되는 동기 패턴을 근거로 하여 각각 싱크 블럭 단위로 제1 및 제2 검출 신호를 발생하고, 랜덤 동기 신호 및 제1 및 제2 검출 신호를 근거로 하여 각 데이타 영역에 대한 정상적인 동기 패턴을 추출한다. 에러에 상관없이 각 데이타 영역에 대한 정확한 동기 패턴을 추출할 수 있다.

Description

동기 패턴 추출 방법 및 이를 수행하기 위한 동기 패턴 추출 장치

본 발명은 동기 패턴 추출 방법 및 이를 수행하기 위한 동기 패턴 추출 장치에 관한 것으로서, 특히 에러가 포함된 데이타로부터 동기 패턴을 정확하게 추출하기 위한 방법 및 이를 수행하기 위한 동기 패턴 추출 장치에 관한 것이다.

디지탈 데이타 형태로 기록되어 있는 브이씨알(Video Cassette Recorder: VCR)용 혹은 D-VHS용 비디오 테이프로 부터 데이타를 독출하여 원래의 영상으로 복원하기 위해서는, 독출된 데이타로부터 각 데이타 영역을 정확히 판단하여 판단된 데이타 영역에 맞는 연산 처리를 행해야 한다. 이때, 데이타 영역의 판단은 비디오 테이프로 부터 독출되는 데이타로 부터 각 데이타 영역에 대한 동기 패턴을 검출함으로써 이루어진다. 그런데, 비디오 테이프로 부터 독출되는 데이타에는 비디오 테이프 자체의 결함 혹은 외부의 요인 등으로 인하여 비트 충격, 비트 삽입 혹은 비트 삭제 등이 빈번하게 발생하여 에러 성분이 포함되고, 또한 해당 데이터에 동기 패턴과 같은 데이터가 있는 경우가 있으므로 비디오 테이프의 독출 데이타로 부터 동기 패턴을 정확하게 추출하기가 어려운 문제점이 있다.

동기 패턴 검출 방법의 예로서는 미합중국 특허 제4,674,088호(issued to Wayne D. Grover)에 개시된 방법을 들 수 있다. 상기한 특허에는 소정의 프레임 패턴을 갖는 시리얼 데이터 스트림의 프레임에서 동기를 검출하는 방법이 개시되어 있다.

따라서 본 발명의 제1의 목적은 상기 문제점을 해결하기 위하여 기록 매체로 부터 에러가 포함되어 독출되는 데이타로부터 각 데이타 영역에 대한 동기 패턴을 정확하게 추출하기 위한 방법을 제공하는데 있다.

본 발명의 제2의 목적은 상기 동기 패턴 추출 방법을 실현하는데 가장 적합한 장치를 제공하는데 있다.

도1은 일반적인 디지탈-비디오 홈 시스템(digital-video home system: D-VHS)용 비디오 테이프의 트랙 구조를 설명하기 위한 도면이다.

도2는 본 발명의 일 실시예에 따른 동기 패턴 추출 장치를 나타낸 블록도이다.

도3a 내지 도3h는 도2에 도시된 동기 패턴 추출 장치의 각 부분에 대한 동작 타이밍도이다.

도4는 본 발명의 일 실시예에 따른 동기 패턴 추출 방법을 나타낸 흐름도이다.

* 도면의 주요부분에 대한 부호의 설명

200 : 동기 패턴 추출 장치 202 : 카운터

204, 208, 216, 218 : 비교기 206 : 멀티플렉서

210 : 쉬프트 레지스터 212, 214 : 검출신호 발생기

220 : 오어 게이트 222 : 앤드 게이트

224, 226 : 레지스터

상기한 본 발명의 제1의 목적을 달성하기 위하여, 본 발명은, 시스템 클럭 신호를 수신하고, 상기 수신된 시스템 클럭 신호를 이용하여 임의의 트랙 구조의 기록 매체로 부터 독출되는 데이타에 대하여 각 데이타 영역을 구분하기 위하여 카운팅하는 단계; 상기 카운트 값과 기준 카운트 값을 비교하고, 비교 결과에 따라 현재 데이타 영역을 판단하는 단계; 상기 독출되는 데이타의 각 데이타 영역으로부터 상기 판단된 데이타 영역에 대한 동기 패턴과 동일한 데이터가 독출될 때마다 랜덤 동기 신호를 발생하는 단계; 상기 랜덤 동기 신호에서 첫번째로 발생되는 동기 패턴과 두번째로 발생되는 동기 패턴을 근거로 하여 각각 싱크 블럭 단위로 제1 및 제2 검출 신호를 발생하는 단계;상기 제1 및 제2 검출 신호와 랜덤 동기 신호가 일치하지 않을 때 제1 및 제2 검출 신호를 수정하는 단계; 및 상기 랜덤 동기 신호 및 상기 제1 및 제2 검출 신호를 근거로 하여 각 데이타 영역에 대한 정상적인 동기 패턴을 추출하는 단계를 포함하는 동기 패턴 추출 방법을 제공한다.

상기한 본 발명의 제2의 목적을 달성하기 위하여, 본 발명은, 시스템 클럭 신호를 수신하고, 상기 수신된 시스템 클럭 신호를 이용하여 임의의 트랙 구조의 기록 매체로 부터 독출되는 데이타에 대하여 각 데이타 영역을 구분하기 위하여 카운팅하기 위한 카운터; 상기 카운터에 의한 카운트 값과 기준 카운트 값을 비교하여, 현재 데이타 영역을 판단하기 위한 제1 비교기; 상기 제1 비교기의 비교 결과 신호를 수신하고, 상기 비교 결과 신호에 따라 제1 코드의 동기 패턴과 제2 코드의 동기 패턴을 선택적으로 출력하기 위한 멀티플렉서; 상기 멀티플렉서의 출력 신호와 시리얼로 입력되는 상기 독출 데이타의 패턴을 비교하고, 비교 결과에 따른 랜덤 동기 신호를 출력하기 위한 제2 비교기; 상기 제2 비교기로부터 출력되는 랜덤 동기 신호에서 첫번째로 검출되는 동기 패턴을 기준으로 하여 싱크 블록 단위로 제1 검출 신호를 발생하기 위한 제1 검출 신호 발생기; 상기 제2 비교기로부터 출력되는 랜덤 동기 신호에서 두번째로 검출되는 동기 패턴을 기준으로 하여 싱크 블록 단위로 제2 검출 신호를 발생하기 위한 제2 검출 신호 발생기; 상기 제2 비교기로 부터 출력되는 랜덤 동기 신호와 제1 검출 신호 발생기의 검출신호를 비교하여 동일하지 않으면 제1 검출 신호 발생기가 새로운 제1 신호를 발생하게 하기 위한 제어 신호를 발생하는 제3 비교기; 상기 제2 비교기로부터 출력되는 랜덤 동기 신호와 제2 검출 신호 발생기의 검출 신호를 비교하여 동일하지 않으면 제2 검출 신호 발생기가 새로운 제2 신호를 발생하기 위한 제어 신호를 발생하기 위한 제4 비교기; 상기 제1 검출 신호 발생기에 의해 발생된 상기 제1 검출 신호와 상기 제2 검출 신호 발생기에 의해 발생된 상기 제2 검출 신호를 제1 논리 연산하여 제1 논리 연산 신호를 출력하기 위한 제1 논리 게이트; 및 상기 제2 비교기로부터의 상기 랜덤 동기 신호와 상기 제1 논리 게이트로부터의 상기 제1 논리 연산 신호를 제2 논리 연산하여 정상 동기 패턴을 검출하기 위한 제2 논리 게이트를 포함하는 동기 패턴 추출 장치를 제공한다.

기록 매체로 부터 에러가 포함되어 독출되는 데이타로부터 동기 패턴을 정확하게 검출할 수 있고, 따라서 이 동기 패턴을 이용하여 각 데이타 영역을 판단하여 해당 연산 처리를 행함으로써 원래의 영상으로 충실히 복원할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 설명한다.

도1은 본 발명에 사용될 수 있는 D-VHS용 비디오 테이프의 트랙 구조를 설명하기 위한 도면이다. D-VHS용 비디오 테이프에 있어서, 하나의 트랙은 2개의 제1 마진 영역, 3개의 제1 앰블 영역, 4개의 제1 코드 영역, 7개의 제2 앰블 영역, 336개의 제2 코드 영역, 2개의 제3 앰블 영역, 2개의 제2 마진 영역을 포함하는 총 356개의 싱크 블럭들로 이루어진다. 여기서, 제1 마진 영역은 ±630비트의 데이터변동이 있으며 각 싱크 블럭은 112 바이트 즉, 896 비트로 이루어진다. 상기 제2코드 영역은 메인 데이타 싱크 블럭들로 이루어진다. 한편, 제1 코드 영역은 서브 코드 싱크 블럭들로 이루어지는데, 이때 하나의 제1 코드 영역은 4개의 서브 코드 싱크 블럭들로 이루어진다.

본 발명에서는 외부 요인들에 의해 에러가 발생하여 제1, 제2 코드의 동기 패턴이 손상되거나 제1 앰블 영역의 데이타 패턴과 제1 코드 영역의 동기 패턴 및 데이터 패턴, 혹은 제2 앰블 영역의 데이타 패턴과 제2 코드 영역의 동기 패턴 및 데이터 패턴이 동일해 짐에 상관없이 각 데이타 영역에 대하여 정확한 동기 패턴을 추출하기 위한 것이다.

도2는 본 발명의 일 실시예에 따른 동기 패턴 추출 장치를 나타낸 블록도이다. 도2를 참조하면, 동기 패턴 추출 장치(20)는 클럭 분주기(200), 카운터(202), 제1 비교기(204), 멀티플렉서(206), 제2 비교기(208), 쉬프트 레지스터(210), 제1및 제2 검출 신호 발생기(212, 214), 제3 및 제4 비교기(216 및 218), 오어(OR) 게이트(220), 앤드(AND) 게이트(222) 및 제1 및 제2 레지스터(224, 226)를 구비한다.

클럭 분주기(200)는 시스템 클럭 신호를 입력받아 상기 입력되는 시스템 클럭 신호를 소정 단위로 분주하여 카운터(202)에 제공한다. 카운터(202)는 클럭 분주기(200)에 의해 분주된 시스템 클럭 신호를 카운팅하여 제1 비교기(204)에 제공한다. 쉬프트 레지스터(210)는 데이터를 시리얼로 입력받아, 저장한 후, 14비트 단위로 제2 비교기(208)로 출력한다. 제2 레지스터(226)은 시스템 클럭 및 입력 데이터를 입력받아 데이터를 출력한다.

제1 비교기(204)는 카운터(202)에 의한 카운팅 값을 기준 카운팅 값과 비교하여 비교 결과 신호를 멀티플렉서(206)에 제공한다. 멀티플렉서(206)는 제1 비교기(204)의 비교 결과 신호를 수신하여 상기 비교 결과 신호에 따라 제1 코드 또는 제2 코드 동기 패턴을 선택적으로 제2 비교기(208)에 출력한다. 제2 비교기(208)는 상기 멀티플렉서(206)의 출력 신호와 쉬프트 레지스터(210)로부터 출력되어 시리얼로 입력되는 데이터의 패턴을 비교하여 비교 결과에 따른 랜덤 동기 신호를 제1 및 제2 검출 신호 발생기(212 및 214), 제3 및 제4 비교기(216 및 218), 및 AND 게이트(222)에 각각 출력한다.

제1 검출 신호 발생기(212)는 상기 제2 비교기(208)가 출력한 랜덤 동기 신호에서 첫 번째로 검출되는 동기 패턴을 기준으로 싱크 블럭 단위로 제1 검출 신호를 발생하여 OR 게이트(220)에 제공한다. 제2 검출 신호 발생기(214)는 상기 제2 비교기(208)가 출력한 랜덤 동기 신호에서 두 번째로 검출되는 동기 패턴을 기준으로 싱크 블럭 단위로 제2 검출 신호를 발생하여 OR 게이트(220)에 제공한다. OR 게이트(220)는 제1 검출 신호 발생기(212)에 의해 발생된 상기 제1 검출 신호와 제2 검출 신호 발생기(214)에 의해 발생된 상기 제2 검출 신호를 OR 연산하여 OR 연산 신호를 AND 게이트(222)에 제공한다. AND 게이트(222)는 제2 비교기(208)로부터의 상기 랜덤 동기 신호와 OR 게이트(220)로부터의 상기 OR 연산 신호를 AND 연산하여 동기 패턴을 검출하여 제1 레지스터(224)에 제공한다. 제1 레지스터(224)는 AND 게이트(222)에 의해 검출된 동기 패턴을 일시 저장하였다가 일정한 간격으로 출력한다.

상기 동기 패턴 추출 장치(20)는 상기 제1 검출 신호가 상기 랜덤 동기 신호에 포함되는 지를 비교하여, 포함되지 않은 경우에는 제1 검출 신호 발생기(212)를 리셋하여 제1 검출 신호를 수정하기 위한 제1 리셋 신호를 발생하는 제3 비교기(216), 상기 제2 검출 신호가 상기 랜덤 동기 신호에 포함되는 지를 비교하여, 포함되지 않은 경우에는 상기 제2 검출 신호 발생기(214)를 리셋하여 제2 검출 신호를 수정하기 위한 제2 리셋 신호를 발생하는 제4 비교기(218), 및 상기 입력 데이터가 상기 검출된 동기 패턴보다 먼저 출력되는 것을 방지하기 위하여 상기 입력 데이터를 일시 저장하였다가 상기 동기 패턴이 검출된 후에 출력하기 위한 제2 레지스터(226)를 추가로 구비할 수 있다.

도3a 내지 도3h는 도2에 도시된 동기 패턴 추출 장치의 각 부분에 대한 동작 타이밍도이다. 도3a는 본 발명에서 사용되는 시스템 클럭을 나타내고, 도3b는 입력데이타에 실려있는 원래의(original) 동기패턴을 나타낸다. 도3c는 동기패턴 및 이 동기 패턴과 동일한 패턴을 갖는 데이타를 포함한 랜덤 동기 신호를 나타내며, 여기서 c1, c2 및 c3는 동기 패턴을 갖는 데이터이다. 도3d는 도3c의 랜덤 동기 신호에서 첫번째로 검출된 동기 패턴을 기준으로 하여 싱크 블럭 단위(SB)로 발생한 제1 검출 신호를 나타내며, d3은 비트 삽입에 의한 에러 신호이다. 도3e는 도3c의 랜덤 동기 신호에서 두 번째로 검출된 동기 패턴을 기준으로 하여 싱크 블럭 단위로 발생한 제2 검출 신호를 나타내며, e3는 에러 신호이다. 도3f는 도3d의 제1 검출 신호와 도3e의 제2 검출 신호에 대하여 논리합 연산한 신호를 나타내고, 도3g는 도3c의 랜덤 동기 신호와 도3f의 논리합 연산 신호를 논리곱 연산한 신호를 나타내고, 도3h는 시리얼로 출력되는 입력 데이터를 나타낸다.

도4는 본 발명의 일 실시예에 따른 동기 패턴 추출 방법을 나타낸 흐름도이다. 도4를 참조하여, 본 발명에 의한 동기 패턴 추출 방법을 설명한다.

클럭 분주기(200)에서는 도3a에 도시한 바와 같은 시스템 클럭 신호를 수신하고, 수신된 시스템 클럭 신호를 소정 단위로 분주하여 카운터(202)로 공급한다(단계 S1). 이와 같이, 시스템 클럭 신호를 분주함으로써 카운터(202)의 카운팅 횟수를 줄일 수 있다.

카운터(202)에서는 클럭 분주기(200)에 의해 분주된 시스템 클럭 신호를 이용하여 도1과 같은 트랙 구조의 데이타에 대하여 제1 및 제2 코드의 영역을 구분하기 위하여 제2 앰블 영역의 마지막 부분까지 카운트하고(단계 S2), 카운트 값을 제1 비교기(204)로 공급한다.

제1 비교기(204)에서는 카운터(202)의 카운트 값과 기준 카운트 값을 비교하여(단계 S3), 비교 결과 신호를 멀티플렉서(206)로 공급한다. 여기서, 기준 카운트 값은 제2 코드 영역의 시작 부분에 대한 카운트 값으로 설정한다.

멀티플렉서(206)에서는 제1 비교기(204)의 비교 결과 신호 즉, 현재 데이타 영역 판단 신호를 수신하고, 이에 따라 도3b에 도시한 바와 같은 제1 코드 영역 또는 제2 코드 영역에 대한 동기 패턴을 선택적으로 제2 비교기(208)로 공급한다. 즉, 제1 비교기(204)에서의 비교 결과, 카운트(202)로 부터의 카운트 값이 기준 카운트 값과 다른 경우에는 현재 영역을 제1 코드 영역으로 인식하여(단계 S4), 논리 로우 신호 "0"을 멀티플렉서(206)로 공급한다. 멀티플렉서(206)는 제1 비교기(204)로 부터 "0"의 값이 입력되면, 제1 코드의 동기 패턴 예를 들어, "10110100011100"을 제2 비교기(208)로 공급한다.

한편, 단계 S3에서 카운트(202)로 부터의 카운트 값이 상기 제2 코드 영역까지의 기준 카운트 값과 동일한 경우에는 현재 영역을 제2 코드 영역으로 인식하고(단계 S5), 논리 하이 신호 "1"을 멀티플렉서(206)로 공급한다. 멀티플렉서(206)에서는 제1 비교기(204)로 부터 "1"의 값이 입력되면, 제2 코드의 동기 패턴 예를들어, "01001011100011"을 제2 비교기(208)로 공급한다.

한편, 쉬프트 레지스터(210)는 시리얼로 입력되는 데이타를 저장하였다가 멀티플렉서(206)로 부터 출력되는 동기 패턴과 동일한 비트, 예를 들어 14 비트 단위로 제2 비교기(208)로 출력한다.

제2 비교기(208)는 쉬프트 레지스터(210)로부터의 14 비트 데이터와 MUX(206)로부터의 제1 코드의 동기 패턴 "10110100011100" 또는 제2 코드의 동기 패턴 "01001011100011"이 일치하는 지를 비교한다. 즉, 제2 비교기(208)에서는 멀티플렉서(206)에서 출력되는 제1 코드 혹은 제2 코드의 동기 패턴과 쉬프트 레지스터(210)를 통해 시리얼로 입력되는 데이타 패턴을 비교하고(단계 S6), 동기 패턴과 입력 데이터 패턴이 동일한 경우에는 데이타 패턴에서 제1 코드 혹은 제2 코드의 동기 패턴과 동일한 신호들로 구성된 도3c에 도시한 바와 같은 랜덤 동기 신호를 발생시킨다(단계 S7). 동기 패턴과 입력 데이터 패턴이 동일하지 않은 경우에는 대기한다.

상기 랜덤 동기 신호는 제1 및 제2 검출 신호 발생기(212 및 214), 제3 및 제4 비교기(216 및 218), 및 앤드 게이트(222)로 각각 공급한다.

제1 검출 신호 발생기(212)에서는 제2 비교기(208)로 부터 출력되는 랜덤 동기 신호에서 첫 번째로 검출되는 동기 패턴을 기준으로 하여 싱크 블럭 단위로 도3d에 도시한 바와 같은 제1 검출 신호를 발생하여(단계 S8) 오어 게이트(220)로 공급한다. 제2 검출 신호 발생기(214)에서는 제2 비교기(208)로 부터 출력되는 랜덤 동기 신호에서 두 번째로 검출되는 동기 패턴을 기준으로 하여 싱크 블럭 단위로 도3e에 도시한 바와 같은 제2 검출 신호를 발생하여(단계 S8) 오어 게이트(220)로 공급한다.

오어 게이트(220)에서는 제1 검출 신호 발생기(212)에 의해 발생된 제1 검출신호와 제2 검출 신호 발생기(214)에 의해 발생된 제2 검출 신호에 대하여 논리합 연산하여, 오어 신호를 발생하여(단계 S9) 논리합 연산 신호를 앤드 게이트(222)로 공급한다.

앤드 게이트(222)에서는 제2 비교기(208)로 부터 출력되는 랜덤 동기 신호와오어 게이트(220)로 부터 출력되는 논리합 연산 신호를 논리곱 연산하는 것에 의해 도3g와 같은 에러가 포함되지 않는 정상적인 동기 패턴을 검출하여(단계 S10) 제1레지스터(224)로 공급한다. 제1 레지스터(224)는 앤드 게이트(222)에 의해 검출된 동기 패턴을 일시적으로 저장하였다가 일정한 시간 간격으로 출력한다.

한편, 제3 비교기(216)에서는 제1 검출 신호가 상기 랜덤 동기 신호에 포함되는 것인지를 비교하여, 포함되지 않는 경우에는 제1 검출 신호 발생기(212)를 리셋하기 위한 제1 리셋 신호를 발생한다. 제4 비교기(218)에서는 제2 검출 신호가 상기 랜덤 동기 신호에 포함되는 것인지를 비교하여, 포함되지 않는 경우에는 제2 검출 신호 발생기(214)를 리셋하기 위한 제2 리셋 신호를 발생한다(단계 S11). 또한, 제1 검출 신호 및 제2 검출 신호가 상기 랜덤 동기 신호에 포함되는 경우에는 단계 S11을 반복적으로 수행한다.

제2 레지스터(226)에서는 쉬프트 레지스터(210)에 입력되는 데이타가 검출된 동기 패턴보다 먼저 출력되는 것을 방지하기 위하여 입력 데이타를 일시적으로 저장하였다가 동기 패턴이 출력된 후에 도3h와 같은 형태로 출력시킨다.

본 발명에 따른 동기 패턴 추출 방법에 의하면, 시스템 클럭 신호를 수신하고, 수신된 시스템 클럭 신호를 이용하여 임의의 트랙 구조의 기록 매체로 부터 독출되는 데이타에 대하여 각 데이타 영역을 구분하기 위하여 카운팅을 한다. 카운트 값과 기준 카운트 값을 비교하고, 비교 결과에 따라 현재 데이타 영역을 판단하고, 독출되는 데이타의 각 데이타 영역으로부터 판단된 데이타 영역에 대한 동기 패턴과 동일한 랜덤 동기 신호를 발생한다. 상기 랜덤 동기 신호에서 첫 번째로 발생되는 동기 패턴과 두 번째로 발생되는 동기 패턴을 근거로 하여 각각 싱크 블럭 단위로 제1 및 제2 검출 신호를 발생하고, 상기 랜덤 동기 신호 및 제1 및 제2 검출 신호를 근거로 하여 정상적인 동기 패턴을 추출한다.

본 발명에 따르면, 기록 매체로 부터 에러가 포함되어 독출되는 데이타로부터 동기 패턴을 정확하게 검출할 수 있고, 따라서 이 동기 패턴을 이용하여 각 데이타 영역을 판단하여 해당 연산 처리를 행함으로써 원래의 영상으로 충실히 복원할 수 있다. 따라서, 본 발명은 D-VHS용 VCR 혹은 CD-ROM(Compact Disk-Read Only Memory)의 데이타 동기 패턴을 추출하는데 이용된다. 또한, 본 발명은 디지탈 형태로 저장된 데이타의 동기 패턴을 추출하고자 하는 다른 분야에도 적용 가능하다.

이상, 상기한 실시예를 들어 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위내에서 그 변형이나 개량이 가능함은 물론이다.

Claims

시스템 클럭 신호를 수신하고, 상기 수신된 시스템 클럭 신호를 이용하여 임의의 트랙 구조의 기록 매체로 부터 독출되는 데이타에 대하여 각 데이타 영역을 구분하기 위하여 카운팅하는 단계; 상기 카운트 값과 기준 카운트 값을 비교하고, 비교 결과에 따라 현재 데이타 영역을 판단하는 단계; 상기 독출되는 데이타의 각 데이타 영역으로부터 상기 판단된 데이타 영역에 대한 동기 패턴과 동일한 랜덤 동기 신호를 발생하는 단계; 상기 랜덤 동기 신호에서 첫 번째로 발생되는 동기 패턴과 두 번째로 발생되는 동기 패턴을 근거로 하여 각각 싱크 블럭 단위로 제1 및 제2 검출 신호를 발생하는 단계; 상기 제1 및 제2 검출 신호와 상기 랜덤 동기 신호가 일치하지 않을 때 상기 제1 및 제2 검출 신호를 수정하는 단계; 및 상기 랜덤 동기 신호 및 상기 제1 및 제2 검출 신호를 근거로 하여 각 데이타 영역에 대한 정상적인 동기 패턴을 추출하는 단계를 포함하는 것을 특징으로 하는 동기 패턴 추출 방법.
제1항에 있어서, 상기 기준 카운트 값은 제2 코드 영역 시작 부분까지의 카운트 값인 것을 특징으로 하는 동기 패턴 추출 방법.
제1항에 있어서, 상기 동기 패턴 추출 단계는 상기 제1 검출 신호와 상기 제2 검출 신호에 대하여 논리합 연산을 수행하는 단계; 및 상기 논리합 연산 신호와 상기 랜덤 동기 신호에 대하여 논리곱 연산을 수행하여 각 데이타 영역에 대한 정상 동기 패턴을 추출하는 단계를 포함하는 것을 특징으로 하는 동기 패턴 추출 방법.
제1항에 있어서, 상기 시스템 클럭 신호를 수신한 후, 수신된 시스템 클럭 신호를 소정 단위로 분주하는 단계를 더 포함하는 것을 특징으로 하는 동기 패턴 추출 방법.
시스템 클럭 신호를 수신하고, 상기 수신된 시스템 클럭 신호를 이용하여 임의의 트랙 구조의 기록 매체로 부터 독출되는 데이타 영역을 구분하기 위하여 카운팅하기 위한 카운터(202); 상기 카운터에 의한 카운트 값과 기준 카운트 값을 비교하여, 현재 데이타 영역을 판단하기 위한 제1 비교기(204); 상기 제1 비교기의 비교 결과 신호를 수신하고, 상기 비교 결과 신호에 따라 제1 코드의 동기 패턴과 제2 코드의 동기 패턴을 선택적으로 출력하기 위한 멀티플렉서(206); 상기 멀티플렉서의 출력 신호와 시리얼로 입력되는 상기 독출 데이타의 패턴을 비교하고, 비교 결과에 따른 랜덤 동기 신호를 출력하기 위한 제2 비교기(208); 상기 제2 비교기로부터 출력되는 랜덤 동기 신호에서 첫 번째로 검출되는 동기 패턴을 기준으로 하여 싱크 블록 단위로 제1 검출 신호를 발생하기 위한 제1 검출 신호 발생기(212); 상기 제2 비교기로부터 출력되는 랜덤 동기 신호에서 두번째로 검출되는 동기 패턴을 기준으로 하여 싱크 블록 단위로 제2 검출 신호를 발생하기 위한 제2 검출 신호 발생기(214); 상기 제1 검출 신호 발생기에 의해 발생된 상기 제1 검출 신호와 상기 제2 검출 신호 발생기에 의해 발생된 상기 제2 검출 신호를 제1 논리 연산하여 제1 논리 연산 신호를 출력하기 위한 제1 논리 게이트(220); 및 상기 제2 비교기로부터의 상기 랜덤 동기 신호와 상기 제1 논리 게이트로부터의 상기 제1 논리 연산 신호를 제2 논리 연산하여 정상 동기 패턴을 검출하기 위한 제2 논리 게이트(222)를 포함하는 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 기준 카운트 값은 제2 코드 영역 시작 부분까지의 카운트 값인 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 멀티플렉서(206)는 상기 제1 비교기의 비교 결과, 상기 카운터(202)의 카운트 값과 상기 기준 카운트 값이 다른 경우에는 제1 코드 동기 패턴을, 동일한 경우에는 제2 코드 동기 패턴을 출력하는 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 제2 비교기(208)는 상기 멀티플렉서(206)의 출력 신호와 시리얼로 입력되는 데이타의 패턴이 동일한 경우 랜덤 동기 신호를 출력하는 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 제1 논리 게이트(220)는 상기 제1 검출 신호와 상기 제2 검출 신호에 대하여 논리합 연산하는 오어 게이트를 포함하는 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 제2 논리 게이트(222)는 상기 랜덤 동기 신호와 상기 제1 논리 연산 신호에 대하여 논리곱 연산하는 앤드 게이트를 포함하는 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 장치는 상기 카운터(202)의 카운팅 회수를 줄이기 위하여 수신된 시스템 클럭 신호를 소정 단위로 분주하여 상기 카운터(202)로 공급하는 클럭 분주기(200)를 더 구비하는 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 장치는 시리얼로 입력되는 데이타를 저장하였다가 상기 멀티플렉서로부터 출력되는 동기 패턴과 동일한 비트 단위로 상기 제2 비교기(208)로 출력하는 쉬프트 레지스터(210)를 더 구비하는 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 장치는 상기 제1 검출 신호가 상기 랜덤 동기 신호에 포함되는지를 비교하여, 포함되지 않는 경우 상기 제1 검출 신호를 수정하기 위하여 상기 제1 검출 신호 발생기(212)를 리셋시키는 제1 리셋 신호를 발생시키는 제3 비교기(216)를 더 구비하는 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 장치는 상기 제2 검출 신호가 상기 랜덤 동기 신호에 포함되는지를 비교하여, 포함되지 않는 경우 상기 제2 검출 신호를 수정하기 위하여 상기 제2 검출 신호 발생기(214)를 리셋시키는 제2 리셋 신호를 발생시키는 제4 비교기(218)를 더 구비하는 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 장치는 상기 제2 논리 게이트(222)에 의해 검출된 동기패턴을 일시적으로 저장하였다가 일정한 시간 간격으로 출력하는 제1 레지스터(224)를 더 구비하는 것을 특징으로 하는 동기 패턴 추출 장치.
제5항에 있어서, 상기 장치는 상기 입력 데이타가 상기 검출된 동기 패턴보다 먼저 출력되는 것을 방지하기 위하여 상기 입력 데이타를 일시적으로 저장하였다가 상기 정상 동기 패턴이 출력된 후 출력시키는 제2 레지스터(226)를 더 구비하는 것을 특징으로 하는 동기 패턴 추출 장치.