JP2811802B2 - 情報伝送装置 - Google Patents

情報伝送装置

Info

Publication number
JP2811802B2
JP2811802B2 JP1244468A JP24446889A JP2811802B2 JP 2811802 B2 JP2811802 B2 JP 2811802B2 JP 1244468 A JP1244468 A JP 1244468A JP 24446889 A JP24446889 A JP 24446889A JP 2811802 B2 JP2811802 B2 JP 2811802B2
Authority
JP
Japan
Prior art keywords
sync
data
synchronization code
circuit
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1244468A
Other languages
English (en)
Other versions
JPH03106239A (ja
Inventor
秀人 鈴木
悦和 黒瀬
信二 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1244468A priority Critical patent/JP2811802B2/ja
Priority to KR1019900014638A priority patent/KR100193477B1/ko
Priority to US07/584,700 priority patent/US5161171A/en
Priority to EP90118117A priority patent/EP0418885B1/en
Priority to DE69030474T priority patent/DE69030474T2/de
Publication of JPH03106239A publication Critical patent/JPH03106239A/ja
Application granted granted Critical
Publication of JP2811802B2 publication Critical patent/JP2811802B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
    • G11B20/1207—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with transverse tracks only
    • G11B20/1209—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with transverse tracks only for discontinuous data, e.g. digital information signals, computer programme data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1809—Pulse code modulation systems for audio signals by interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術（第８図〜第16図） Ｄ発明が解決しようとする問題点（第８図〜第15図） Ｅ問題点を解決するための手段（第１図、第３図、第６
図） Ｆ作用（第１図、第３図、第６図） Ｇ実施例 （G1）同期コード検出の原理（第８図及び第９図） （G2）第１の実施例（第１図〜第５図） （G3）第２の実施例（第６図及び第７図） （G4）他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明は情報伝送装置に関し、例えばID−１フオーマ
ツトに基づいて再生された情報データに含まれる同期コ
ードを検出する場合に適用して好適なものである。
Ｂ発明の概要 本発明は、情報伝送装置において、伝送データを任意
のパラレルデータに変換し、その１バイト毎に同期コー
ドの１バイト分と比較して同期コードの先頭位置を予測
し、その予測結果に基づいて、パラレルデータを同期コ
ードのバイト長で切り出して、伝送データ中の同期コー
ドを検出することにより、伝送データの全てについて無
駄な比較動作を行うことなく確実に同期コードを検出で
きる。
また同期コードが検出できなかつた場合、続いて検出
された同期コードの検出情報に基づいて過去の同期コー
ドを補間するようにしたことにより、確実に同期コード
の検出情報を得ることができる。
Ｃ従来の技術 従来、情報データを高密度記録する記録再生装置とし
て、ANSI ID−１フオーマツト（Third Draft PROPOSED
AMERICAN NATIONAL STANDARD 19mm TYPE ID−1 INSTRUM
ENTATION DIGITAL CASSETTE FORMAT X3B6/88−12 Proje
ct 592−D 1988−03−22）に準拠したデータレコーダが
ある。
このようなデータレコーダにおいては、情報データに
対してリードソロモン（Reed−Solomon）符号を用いた
積符号形式による誤り訂正符号化を施して、これを磁気
テープ上に記録し、再生時に伝送誤りを検出してこれを
訂正するような処理が行われている。
このデータレコーダの概要を以下に述べる。
第８図にID−１フオーマツトに準拠したデータレコー
ダによる磁気テープ上の記録パターンを示す。ANNは注
釈事項を記録するアノーテーシヨントラツクである。TR
1、TR2、TR3、……は情報データが記録されるデータト
ラツクであり、１トラツク当り１セクタが形成されてい
る。各データトラツクTR1、TR2、TR3、……は交互にア
ジマス記録されている。CTLはコントロール信号が記録
されるコントロールトラツク、TCはタイムコードが記録
されるタイムコードトラツクである。
ところで、データトラツクTR1、TR2、TR3、……の構
成は、各トラツクに共通に第９図のように規定されてい
る。即ち、１データトラツクTRは１セクタSECに対応し
ており、プリアンブル部PR、データ記録部DT、及びポス
トアンブル部PSで構成されている。
なお、プリアンブル部PRは傾斜して形成されているデ
ータトラツクの下側先頭部に対応する。
このプリアンブル部PRは、20バイト長の立上がりシー
ケンスRUSと、それぞれ４バイト長の同期コードSYNCPR
及びセクタ識別データIDSEC1と、６バイト長の補助デー
タDTAUXとから形成されている。
また続くデータ記録部DTは、256個の同期ブロツクBLK
（BLK0、BLK1、BLK2、……BLK255）からなり、入力され
た情報データはこの部分に記録されている。各同期ブロ
ツクBLKは４バイト長のブロツク同期コードSYNCBLK、１
バイト長のブロツク識別データIDBLK、153バイト長のイ
ンナーデータ（入力情報データが内符号化されたデー
タ）DI及び８バイト長のリードソロモン符号からなるパ
リテイコードRIより形成されている。
さらに続くポストアンブル部PSは、それぞれ４バイト
長の同期コードSYNCPS及びセクタ識別データIDSEC2によ
つて形成されている。
第10図にID−１フオーマツトのデータレコーダの記録
系を示す。この記録系１においては、入力情報データに
対して積符号形式の誤り訂正符号化を施して、これを記
録している。
各回路の動作の概要は次の通りである。
まず、１バイト８ビツト構成の入力情報データDTUSE
は、外符号生成回路２へ入力される。この外符号生成回
路２は、第11図に示すように、入力情報データDTUSEの1
18バイトを単位とするソースデータブロツクのそれぞれ
について、所定の生成多項式を用いて、リードソロモン
符号の10バイトからなるパリテイコードRO（RO0〜R
O305）を外符号として生成し、これを各ソースデータブ
ロツクの後にアウターエラーコードとして付加してアウ
ターデータブロツクDOとして出力している。アウターデ
ータブロツクDOは、第１のマルチプレクサ３を介してメ
モリ４に送られる。メモリ４の構成とメモリ中のデータ
配列を第12図に示す。
第12図に示されているように、メモリ４は、行が154
バイト、列が128バイトからなるメモリ部MEM1及びMEM2
で構成されており、メモリ部MEM1には順次入力される15
3ブロツク分のアウターデータブロツクDO0〜DO152が、
メモリ部MEM2には、アウターデータブロツクDO0〜DO152
に続いて順次入力される153ブロツク分のアウターデー
タブロツクDO153〜DO305が、それぞれ１列につきアウタ
ーデータブロツク分書き込まれている。１アウターデー
タブロツクの情報データは118バイトであり、メモリ部M
EM1及びMEM2にはそれぞれ153ブロツク分が書き込まれる
ので、メモリ４には118×153×２バイト、即ち36、108
バイトの情報データが書き込まれていることになる。
メモリ部MEM1及びMEM2の各列でのデータ書込み順序は
図中の方向Ａの順であり、メモリ部MEM1及びMEM2のそれ
ぞれ下側の10バイトが外符号ROに相当する。
メモリ４には、識別データ発生回路５で発生されたメ
モリ部MEM1及びMEM2の各行を識別するためのデータであ
るデータブロツク識別データIDBも、第１のマルチプレ
クサ回路３を介して送られており、データブロツク識別
データIDBのうちの偶数分のデータIDBEはメモリ部MEM1
に、奇数分のデータIDBOはメモリ部MEM2に、それぞれ１
列づつ、方向Ａの順に書き込まれている。
メモリ部MEM1及びMEM2に書き込まれたデータは、１行
のデータを１ブロツクとして、各行、方向Ｂの順に読み
出される。行単位の読出しは、データブロツク識別デー
タIDB（00、01、02、03、……）に従つた順序で、メモ
リ部MEM1及びMEM2について交互に行われる。
メモリ部MEM1及びMEM2から読み出されたデータは内符
号生成回路６へ入力される。内符号生成回路６は、ブロ
ツク識別データIDに続いてソースデータとして入力され
るデータブロツクDTUSEのそれぞれについて、所定の生
成多項式を用いて、リードソロモン符号の８バイトから
なるパリテイコードRI（RI0〜RI255）を内符号として生
成し、各データブロツクの後にインナーエラーコードと
して付加して、第13図に示すようなインナーデータブロ
ツクDI（DI0〜DI255）として第２のマルチプレクサ回路
７へ出力している。
第２のマルチプレクサ回路７は、プリアンブル部ポス
トアンブル部発生回路８で形成される、プリアンブルデ
ータPR、ポストアンブルデータPS、及び内符号生成回路
６の出力端に得られるインナーデータブロツクDI0〜DI
255とを順次選択して出力する。出力データの順は、プ
リアンブルデータPS、インナーデータブロツクDI0〜DI
255、及びポストアンブルデータPSである。第２のマル
チプレクサ回路７の出力は、データ分散回路９へ入力さ
れる。
データ分散回路９は、入力されるデータの各１バイト
について、所定データとの排他的論理和をとつてデータ
の分散化（ランダマイズ）を行つている。分散化が施さ
れたデータは、８−９変調回路10に入力される。この８
−９変調回路10は、磁気テープ上に記録される信号波形
の直流成分を除去（DCフリー化）するために、データ構
造を８ビツトから９ビツトに変換する。この変換の概要
は次のようなものである。
256種の値をもつ１バイト８ビツトの入力データの各
値につき、２種の９ビツトデータがID−１フオーマツト
により予め定められている。これら２種の９ビツトデー
タは、そのCDS（Codeword Digital Sum）が、極性は正
負異なるようなデータである。８−９変調回路は、入力
データに応じて出力される９ビツトデータのDSV（Digit
al Sum Variation）を監視して、この値がゼロに収束す
るように、CDSの値の異なる２種の９ビツトデータのう
ちいづれかを選ぶ。こうして、１バイト８ビツト構成の
入力データはDCフリーの９ビツト構成のデータに変換さ
れる。
なお、８−９変調回路10には、NRZL（Nonreturn to Z
ero Level）の入力データの形式をNRZI（Nonreturn to
Zero Inverse）に変換する回路も含まれている。
８−９変調回路10の出力、即ち９ビツト構成のNRZIの
データは、第３のマルチプレクサ回路11に入力される。
このマルチプレクサ回路11は、インナーデータブロツク
DI0〜DI255の各データブロツクに対して同期コード発生
回路12で形成される４バイト長の固定した同期コードSY
NCBを付加し同期ブロツクBLK0〜BLK255を形成する。こ
の同期コードSYNCBのコードパターンはID−１フオーマ
ツトで定められており、磁気テープ上に記録されるパタ
ーンもこのコードパターンの形態を保たなければならな
いことが規定されている。ここまでの処理で得られるデ
ータをマツプ表示すると第14図のようになる。第３のマ
ルチプレクサ回路11の出力は、このマツプMAP1及びMAP2
を横方向に走査して得られるデータ配列となつており、
詳しくは第13図のとおりである。
第３のマルチプレクサ回路11の出力は、パラレル／シ
リアル変換回路13に入力される。このパラレル／シリア
ル変換回路13は、入力されるビツトパラレル構成のプリ
アンブル部PR、同期ブロツクBLK0〜BLK255及びポストア
ンブル部PSの各データをビツトシリアル構成のデータS
RECに変換する。
このシリアルデータSRECは記録増幅回路14で増幅され
た後、磁気テープ15上をヘリカル走査する磁気ヘツド16
に記録信号として供給され、これによつて磁気テープ15
上には、第８図に示す記録トラツクTR（……TR1、TR2、
TR3、TR4……）が形成される。
このようにしてデータレコーダの記録系１は所望の情
報データDTUSEに対してリードソロモン積符号形式に基
づいて誤り訂正符号を付加して記録し得るようになされ
ている。
またこのようにデータレコーダの記録系１によつて磁
気テープ15上に記録された情報データDTUSEは、第15図
に示すデータレコーダの再生系20で再生される。
すなわち、このデータレコーダの再生系20において
は、磁気ヘツド16を用いて磁気テープ15上の記録トラツ
クTR（……、TR1、TR2、TR3、TR4、……）が再生信号S
PBとして読み出され、これが再生増幅回路21に入力され
る。
再生増幅回路21は、イコライザ及び２値化回路等を含
んで構成されており、入力された再生信号PPBを２値化
して、再生デイジタルデータDTPBとして続くシリアルパ
ラレル変換回路22へ出力する。
シリアルパラレル変換回路22は、シリアル形式の再生
デイジタルデータDTPBを９ビツトパラレルデータDTPRに
変換する。
同期コード検出回路23は、パラレルデータDTPRの流れ
の中から４バイト長の同期コードSYNCBLKを検出し、こ
れに基づいて同期ブロツクを識別している。また、ここ
には、NRZI形式のパラレルデータDTPRをNRZL形式に変換
する回路も含まれている。
同期コード検出回路23の出力は、８−９復調回路24に
入力される。８−９復調回路24は、記録系において、DC
フリー化のために８ビツトから９ビツトに変換されたデ
ータを、再び８ビツトに復元する回路である。この回路
はROM（Read Only Memory）で構成され、索表処理によ
つて９ビツトビットから８ビツトにデータを変換する。
８ビツトに復元されたデータは、データ統合回路25に
おいて、記録系で受けた処理、即ち分散化処理とは逆
の、統合化（デランダマイズ）処理を受ける。この統合
化は、分散化に用いたのと同じ所定データと、統合回路
25の入力データとの排他的論理和演算を行うことによつ
て達成している。
内符号エラー検出訂正回路26は、判別された同期ブロ
ツクのうち、インナーデータブロツクDI0〜DI255につい
て、それぞれのブロツクに付加されている８バイト長の
内符号RI0〜RI255を用いてエラー検出及び訂正を行う。
内符号エラー訂正を受けたインナーデータブロツクDI
0〜DI255は、識別データ検出回路27にて検出される各ブ
ロツクに付加された１バイト長のブロツク識別データID
Bに基づいて、第12図に示される記録系のメモリ４と同
じ構成をもつメモリ28に、１データブロツクが１行に書
き込まれる。書き込みの順序は、記録系のメモリ４の読
み出しの順序と同様であり、メモリMEM1とMEM2に交互
に、行単位でブロツク識別データに沿つた順である。
メモリ28の各メモリMEM1、MEM2に書き込まれたデータ
は、次に列方向に、記録系のメモリ４の書き込みの順序
と同じ順序で読み出され、この結果128バイト長のアウ
ターデータブロツクDO0〜DO306が再び得られる。
外符号エラー検出訂正回路29は、メモリ28から出力さ
れるアウターデータブロツクDO0〜DO306について、それ
ぞれのブロツクに付加されている10バイト長の外符号RO
0〜RO306を用いてエラー検出及び訂正を行う。
このようにして、磁気テープ15上に記録された情報デ
ータDTUSEは再生される。
Ｄ発明が解決しようとする問題点 ところでかかる構成のデータレコーダの再生系20にお
いては、シリアルデータとして入力される再生デイジタ
ルデータDTPBを、シリアル／パラレル変換回路22でパラ
レルデータDTPRに変換した後、８−９復調回路24に供給
するようになされている。
このシリアル／パラレル変換回路22は、再生デイジタ
ルデータDTPBの所定のバイト長毎の切れ目として挿入さ
れている種々の同期コードSYNCを検出して、シリアル／
パラレル変換動作を実行するようになされており、一般
に８−９復調回路23を含んで、第16図に示すような復調
回路30として構成されている。
すなわち、この復調回路30において、シリアルデータ
でなる再生デイジタルデータDTPBがシリアル／パラレル
変換回路31及びシンク検出回路32に入力される。このシ
ンク検出回路32は、再生デイジタルデータDTPB中に含ま
れる同期コードSYNCのタイミングを検出し、この結果得
られるシンク検出信号SSYNCをシンク補間回路33に送出
する。
またシンク補間回路33は、いわゆるフライホイールカ
ウンタ構成でなり、エラーによつて同期コードSYNCが検
出されなかつた場合には、時系列的にシンク検出信号S
SYNCを補間すると共に、エラーによつて不正なタイミン
グで発生された為シンク検出信号ESSYNCをマスクするよ
うになされている。
このようにして補間された正しいシンク検出信号S
SYNCは、シリアル／パラレル変換回路31に入力され、シ
リアルデータでなる再生デイジタルデータDTPBが正しい
シンク検出信号SSYNCのタイミングで、例えば９ビツト
毎に区切られてパラレルデータDTPR9に変換され、これ
が８−９復調回路34で８ビツトを１バイトとするパラレ
ルデータDTPR8に復調され、第12図について上述したよ
うなメモリマトリクスを有するメモリ35に書き込まれ
る。
この復調回路30において、シンク検出信号SSYNCはシ
リアル／パラレル変換回路31に加えて、行カウンタ及び
列カウンタでなるブロツクカウンタ36にも供給されてお
り、これにより、メモリ35に対するパラレルデータDT
PR8の書き込みアドレスADRWRが制御される。
なお従来このような復調回路30で取り扱う同期コード
SYNCは、１又は２バイト程度のものが一般的であり、エ
ラーによつて同期コードSYNCが検出できない確率は比較
的低く、逆に不正なタイミングで偽シンク検出信号ES
SYNCが発生する確率は比較的高い特徴を有している。
ところがID−１フオーマツトのデータレコーダの場
合、同期コードSYNCはプリアンブル部PRの同期コードSY
NCPR、データ記録部DTの256個の同期ブロツクBLKのブロ
ツク同期コードSYNCBLK及びポストアンブル部PSの同期
コードSYNCPSとも、それぞれ９ビツトデータの４バイト
長でなる36ビツト分に規定されている（5.4 Helical Re
cord Content,Format,Synchronization,and Recording
Method（７〜11頁））。
従つて、ID−１フオーマツトの場合、偽シンク検出信
号ESSYNCの発生確率は非常に低いのに対し、エラーによ
つて同期コードSYNCを検出できない確率が高い。これ
は、上述のように同期コードSYNCが36ビツト長にもおよ
ぶためである。
実際上、１トラツクに対応する１セクタSECの最初の
同期コードSYNC（すなわち、プリアンブル部PRの同期コ
ードSYNCPR）を正しく検出できなかつた場合には、続く
数ブロツク分のブロツク同期コードSYNCBLKを検出でき
ずエラーとしてしまう。
このような場合、同期ブロツクBLK中のインナーデー
タDI自身は正常であつても、ブロツク同期コードSYNC
BLKにエラーが存在すると判断されるため、インナーデ
ータDIまでエラーとなつてしまう問題があつた。
本発明は以上の点を考慮してなされたもので、複数バ
イト長の同期コードが含まれる伝送データから、同期コ
ードを正しく検出し得る情報伝送装置を提案しようとす
るものである。
Ｅ問題点を解決するための手段 かかる問題点を解決するため本発明においては、情報
データの所定バイト長毎に複数バイト長でなる同期コー
ドSYNC（SYNCPR、SYNCPS、SYNCBLK）が挿入されて伝送
される伝送データDTPBを受ける情報伝送装置20（40、6
0）において、伝送データDTPBを任意のタイミングでパ
ラレルデータDTPB9に変換し、このパラレルデータDTPB9
の１バイトDT（A31〜A39）毎に同期コードSYNCの任意の
１バイト分と比較して、同期コードSYNCの先頭位置を予
測する同期コード位置予測手段45と、この同期コード位
置予測手段45の予測結果S0〜S8に基づいて、パラレルデ
ータDTPB9（DT（A11〜A58））を同期コードSYNCの複数
バイト長で切り出して同期コードSYNCと比較し、伝送デ
ータDTPB中の同期コードSYNCを検出する同期コード検出
手段44、46と、同期コードSYNCが検出できなかつた場
合、続いて検出された同期コードSYNCの検出情報ISYNC
に基づいて、過去の検出できなかつた同期コードSYNCの
検出情報ISYNCを補間する同期コード補間手段51、61と
を設けるようにした。
Ｆ作用 伝送データDTPBを任意のタイミングでパラレルデータ
DTPB9に変換し、このパラレルデータDTPB9の１バイトDT
（A31〜A39）毎に同期コードSYNCの任意の１バイト分と
比較して、同期コードSYNCの先頭位置を予測し、次いで
この予測結果S0〜S8に基づいて、パラレルデータDTPB9
（DT（A11〜A58））を同期コードSYNCの複数バイト長で
切り出して同期コードSYNCと比較し、伝送データDTPB中
の同期コードSYNCを検出すると共に、同期コードSYNCが
検出できなかつた場合には、続いて検出された同期コー
ドSYNCの検出情報ISYNCに基づいて、過去の検出できな
かつた同期コードSYNCの検出情報ISYNCを補間するよう
にしたことにより、伝送データDTPBの全てについて無駄
な比較動作を行うことなく同期コードSYNCを検出するこ
とができると共に、同期コードSYNCを検出できなかつた
場合でも、この同期コードSYNCの検出情報ISYNCを補間
することから同期コードSYNCを確実に検出することがで
きる。
Ｇ実施例 以下図面について、本発明の一実施例の磁気記録再生
装置について詳述する。
（G1）同期コード検出の原理 この実施例による磁気記録再生装置の場合、ID−１フ
オーマツトに基づいて第８図及び第９図について上述し
たように磁気テープ15上に記録されており、例えば４チ
ヤンネル処理で１秒間に最高880トラツク分記録するよ
うになされ、再生デイジタルデータDTPBの最高繰返周波
数は88〔MHz〕となる。
またこのID−１フオーマツトによるビツトエラーレー
トは、SMPTE Ｄ−１フオーマツトと同様に値10-4が想
定され、このような場合、36ビツト長でなる同期コード
SYNC全てにエラーがない確率は、次式 （１−10-4）36１−36×10-4 ……（１） で表すことができ、これにより同期コードSYNCにエラー
が発生する確率は36×10-4となることがわかる。
一方例えばデータ部DTのブロツク同期コードSYNCBLK
は、１秒間に、次式 880×256＝225.28×103 ……（２） で表されるように存在し、これにより、ランダムエラー
によつてブロツク同期コードSYNCBLKが検出されない確
率、すなわち例えば１回連続してブロツク同期コードSY
NCBLKが検出できない確率は、１トラツクに１回発生
し、また２回連続してブロツク同期コードSYNCBLKが検
出できない確率は、１秒間に３回発生し、さらに３回連
続してブロツク同期コードSYNCBLKが検出できない確率
は、9.5秒間に１回発生すると算出される。
また同様に４回連続してブロツク同期コードSYNCBLK
が検出できない確率は、7.3時間に１回発生し、さらに
５回連続してブロツク同期コードSYNCBLKが検出できな
い確率は、84日間に１回発生すると算出される。
このように５回連続してランダムエラーが発生し、こ
れによりブロツク同期コードSYNCBLKが検出できない確
率は極めて少ないのに対し、３回連続してランダムエラ
ーが発生しブロツク同期コードSYNCBLKが検出できなく
なることは頻繁に起きることがわかる。
一方偽シンク検出信号ESSYNCの発生する確率は、同期
コードSYNCが規定された磁化パターンの場合、エラーが
発生しなければ偽シンク検出信号ESSYNCは発生せず、こ
れにより、同期コードSYNCのどの１ビツトが変化して
も、その変化後の磁化パターンは実在するデータパター
ンだといえる。
このとき、ビツトエラーレートをEr、同期コードSYNC
のビツト長をＮとすると、任意の特定ビツトにエラーを
生じる確率は、次式 （１−Er）N-1×Er（１−（Ｎ−１）Er）×Er ……（３） で表すことができ、またその特定ビツトにエラーが発生
すると同期コードSYNCとなるデータパターンの発生確率
は1/2N、すなわち、次式 で表される。
ここで、Ｎビツト中のどの１ビツトでもこの計算が適
応し得ると考えると、偽シンク検出信号ESSYNCの発生確
率は、次式 （１−（Ｎ−１）Er）×Er×N/2NＮ×Er/2N ……（５） で表される。ここで、上述したように、ビツトエラーレ
ートEr及び同期コードSYNCのビツト数Ｎを、それぞれ次
式 Er＝１×10-4 Ｎ＝36 ……（６） とすると、偽シンク検出信号ESSYNCが発生する確率は、
（６）式を（５）式に代入して、5.2386×10-14とな
る。
なお１秒間に行う同期コードSYNCの検出回数は、次式 880〔トラツク〕×256〔ブロツク〕 ×166〔バイト〕×９〔ビツト〕 ＝3.366×108 ……（７） で表される値となる。従つて、偽シンク検出信号ESSYNC
の発生確率は、15.7時間に１回となることがわかり、実
際上回路全体の誤動作が発生しなければ、問題にならな
いレベルであることがわかる。
なお、ID−１フオーマツトによる磁気記録再生装置の
場合、同期コードSYNCが36ビツト長でなるため、ランダ
ムエラーで先頭の同期コードSYNCPRが検出されない確率
は、同期コードSYNCが１個見つからない確率が１記録ト
ラツクTRに１回であるとすると、それが記録トラツクTR
の先頭で発生する確率であり、記録トラツクTRの256ト
ラツク毎に１回、すなわち１秒間に３〜４回発生する。
このように、先頭の同期コードSYNCPRが見つからない
と、その１記録トラツク分の先頭のデータブロツクは全
てエラーになり、同期コードSYNCPRの１ビツトのエラー
を165倍にしてしまう。
従つてこれを避けるため、この実施例による磁気記録
再生装置のシンク検出回路の場合、入力されるデータと
共に同期コードSYNCも一旦デイレイ回路で構成された所
定のバツフアメモリに蓄え、正しい同期コードSYNCが検
出された時点から、過去に遡つて同期コードSYNCの補間
を実行し、その補間された同期コードSYNCによつてデー
タを処理するようになされている。
なお、ID−１フオーマツトにおける同期コードSYNCと
して、プリアンブル部PR、ポストアンブル部PSの同期コ
ードSYNCPR、SYNCP3は、磁化パターン「000011001 1111
11110 010111000 000001101」の36ビツト分に規定さ
れ、またデータ部のブロツク同期コードSYNCBLKは、磁
化パターン「111100110 000000001 101000111 11111001
0」の36ビツト分に規定されている（5.4 Helical Recor
d Content,Format,Synchronization,and,Recording Met
hod（７〜11頁））。
実際上このような36ビツト分の同期コードSYNCを、最
高繰返周波数88〔MHz〕で検出するためには、この36ビ
ツトデータを11〔nS〕以内に比較処理する必要があるた
め、いわゆるECLロジツクを使用しても実用上困難であ
り、また上述のように、過去に遡つて同期コードSYNCの
補間を行うようにすれば、同期コードSYNCの検出をリア
ルタイムで行う必要がない。
このようなことから、この実施例においては、同期コ
ードSYNCの検出に先立つて、一旦入力されるデータを、
適当な９ビツトのパラレルデータに変換し、当該パラレ
ルデータのどのバイトの、何ビツトめに同期コードSYNC
の先頭ビツトが存在するかを検出するようになされてい
る。
（G2）第１の実施例 第１図において、40は全体として本発明による磁気記
録再生装置の復調回路を示し、磁気ヘツドを用いて磁気
テープから再生信号として読み出され、再生増幅回路に
おいて２値化されたシリアルデータでなる再生デイジタ
ルデータDTPBが、シリアル／パラレル変換回路41に入力
される。
このシリアル／パラレル変換回路41は、再生デイジタ
ルデータDTPBのシリアルロツクを1/9分周してなるパラ
レルクロツクのタイミングで入力される再生デイジタル
データDTPBを任意の９ビツトに区切り、この結果得られ
る９ビツトパラレルデータでなる再生データDTPB9が、
続くシンク検出回路42に入力される。
このシンク検出回路42は、第３図に示すように構成さ
れており９ビツトの再生データDTPB9が、第１〜第５の
フリツプフロツプ43A〜43Eに順に入力され、各フリフプ
フロツプ43A〜43Eから送出される９ビツトの出力データ
DT（A11〜A19）、DT（A21〜A29）、DT（A31〜A39）、DT
（A41〜A49）、DT（A51〜A59）によつて、45ビツト分の
パラレルデータDT（A11〜A59）を得る。
この45ビツト分のパラレルデータDT（A11〜A59）は、
36ビツト抽出回路44に入力されると共に、そのうちの２
バイト目の出力データDT（A31〜A39）が、シンク位置検
出回路45に入力される。
このシンク位置検出回路45はROM（read only memor
y）構成でなり、第４図に示すように、プリアンブル部P
R、ポストアンブル部PSの同期コードSYNCPR、SYNC
PSと、データ部のブロツク同期コードSYNCBLKとを、順
位LSB方向に０、１、……、７、８ビツト分ずつシフト
し、この結果先頭から２バイト目に得られる磁化パター
ンが、それぞれビツトシフト量に値「１」を加算してな
る先頭ビツト位置S0〜S8に対応するようにして格納さ
れ、これによりプリアンブル／ポストアンブル用同期コ
ード検出テーブルTBLPR及びデータ用同期コード検出テ
ーブルTBLDTが形成される。
従つて、シンク位置検出回路45は、２バイト目の出力
データDT（A31〜A39）の９ビツトデータについて、プリ
アンブル／ポストアンブル用同期コード検出テーブルTB
LPR及びデータ用同期コード検出テーブルTBLDTを検索
し、出力データDT（A31〜A39）に一致する磁化パターン
が存在するか否かを検出する。
ここでプリアンブル／ポストアンブル用同期コード検
出テーブルTBLPR又はデータ用同期コード検出テーブルT
BLDT中に、出力データDT（A31〜A39）と一致する磁化パ
ターンが存在する場合、その磁化パターンに対応した先
頭ビツト位置信号S0〜S8と、その磁化パターンがプリア
ンブル部PR及びポストアンブル部PSの同期コードSYNCPR
及びSYNCPSであるか又はデータ部DTのブロツク同期コー
ドSYNCBLKであるかを表す同期コード種別信号SPREを続
く36ビツト抽出回路44に送出する。
なおこのシンク位置検出回路45は、この先頭ビツト位
置信号S0〜S8をエンコードして、同期コード種別信号S
PREと共にシンク位置検出データDTSYNCPとして送出する
ようになされている。
また36ビツト抽出回路44は、第５図に示すように、シ
ンク位置検出回路45から入力される先頭ビツト位置信号
S0〜S8に応じて、45ビツト分のパラレルデータDT（A11
〜A59）から36ビツト分のパラレルデータDT36を切り出
し、これが続く36ビツト比較回路46に入力される。
この36ビツト比較回路46は、比較基準パターンとし
て、プリアンブル部PR、ポストアンブル部PSの同期コー
ドSYNCPR、SYNCPSに応じた第１のデータパターンDTPTN1
（「000011001 111111110 010111000 000001101」）
と、データ部DTのブロツク同期コードSYNCBLKに応じた
第２のデータパターンDTPTN2（「111100110 000000001
101000111 111110010」）とを有し、36ビツト抽出回路4
4から入力される36ビツト分のパラレルデータDT36が、
シンク位置検出回路45から入力される同期コード種別信
号SPREに基づいて選択された第１又は第２のデータパタ
ーンDTPTN1又はDTPTN2と一致するか否かを検出し、一致
することを検出すると、そのタイミングで立ち上がるシ
ンク検出信号SSYNCを送出する。
実際上このシンク検出回路42では、シンク位置検出回
路45において検出された先頭ビツト位置信号S0〜S8及び
同期コード種別信号SPREが、シンク位置検出回路45に入
力されている１バイト分の出力データDT（A31〜A39）は
同期コードSYNCの２バイト目の基準となる可能性が有る
ということを表すのみである。
従つて、実際に同期コードSYNCか否かを検出するため
には、シンク位置検出回路45から送出される先頭ビツト
位置信号S0〜S8及び同期コード種別信号SPREに基づい
て、45ビツト分のパラレルデータDT（A11〜A59）から36
ビツト分のパラレルデータDT36を切り出し、シンク位置
検出回路45から入力される同期コード種別信号SPREに基
づいて、36ビツトの同期コードSYNCに応じたデータパタ
ーンDTPTN1又はDTPTN2と比較することにより、正しい同
期コードSYNCを検出し得るようになされている。
なおこのシンク検出回路42においては、第５のフリツ
プフロツプ43を通じて送出された９ビツト分のパラレル
データDT（A11〜A19）が、イクスクルーシブオア回路を
組み合わせてなるNRZI/NRZ（non return to zero inver
se/non return to zero）変換回路47に入力される。
これにより、NRZI/NRZ変換回路47は、パラレルデータ
の状態で隣合う次のビツト毎の排他的論理和を求めるこ
とにより、NRZI符号でなる９ビツト分のパラレルデータ
DT（A11〜A19）をNRZI/NRZ変換し、かくして、NRZ符号
でなる９ビツトのパラレルデータDTNRZを送出するよう
になされている。
このようにして、シンク検出回路42から送出される９
ビツトのパラレルデータDTNRZは、FIFO（first in firs
t out）メモリ構成でなり、４同期ブロツク分の遅延量
を有する第１のデイレイ回路50に入力されている。
また、これに加えてシンク検出回路42から送出される
シンク検出信号SSYNC、同期コード種別信号SPRE及びシ
ンク位置検出データDTSYNCPでなるシンク検出情報ISYNC
が、シンク補間回路51に入力されている。
このシンク検出情報ISYNCは、第２のデイレイ回路52A
と、それぞれセレクタ構成でなる第１〜第４のスイツチ
回路SW1〜SW4の第１の入力端ａに入力されると共に、当
該シンク検出情報ISYNCに含まれるシンク検出信号SSYNC
が、シンク間隔カウンタ53に入力される。
このシンク間隔カウンタ53は、１同期ブロツク間隔で
シンク検出信号SSYNCを監視し、１同期ブロツク周期で
入力されるべきシンク検出信号SSYNCが、何ブロツク分
入力されなかつたかをカウントし、このカウント結果に
よつて、第１〜第４のスイツチ回路SW1〜SW4を切換制御
するスイツチ制御信号CNTSWを送出する。
また第２のデイレイ回路52Aから送出される遅延シン
ク検出情報ISYNC1は、第１のスイツチ回路SW1の第２の
入力端ｂに入力され、その出力が第３デイレイ回路52B
に入力されている。
同様にして、第３〜第５のデイレイ回路52B〜52Dから
送出される遅延シンク検出情報ISYNC2〜ISYNC4が、第２
〜第４のスイツチ回路SW2〜SW4の第２の入力端ｂに入力
されており、第２及び第３のスイツチ回路SW2及びSW3の
出力が第４及び第５のデイレイ回路52C及び52Dに入力さ
れている。
なおこの第２〜第５のデイレイ回路52A〜52Dも、第１
のデイレイ回路50と同様にFIFOメモリ構成でなり、それ
ぞれ１同期ブロツク分の遅延量を有するようになされて
いる。
これにより、入力されるシンク検出情報ISYNCが、第
２〜第５のデイレイ回路52A〜52Dの全てを通過する場
合、すなわちシンク間隔カウンタ53から送出されるスイ
ツチ制御信号CNTSWによつて、第１〜第４のスイツチ回
路SW1〜SW4の第２の入力端ｂが選択された場合、その遅
延量は第１のデイレイ回路50で遅延される９ビツトパラ
レルデータDTNRZと同一となるようになされている。
従つてシンク間隔カウンタ53は、例えば１同期ブロツ
ク分の間シンク検出信号SSYNCが検出できなかつた場
合、第１のスイツチ回路SW1のみ第１の入力端ａを選択
し、第２〜第４のスイツチ回路SW2〜SW4は第２の入力端
ｂを選択するようなスイツチ制御信号CNTSWを送出し、
このようにして、シンク検出情報ISYNCのみ３同期ブロ
ツク分遅延させ、検出できなかつたシンク検出情報I
SYNCを補間する。
なおシンク間隔カウンタ53は、第２図で示すように、
シンク検出信号SSYNCを検出できなかつた同期ブロツク
数に応じて、第１〜第４のスイツチ回路SW1〜SW4の第１
又は第２の入力端ａ又はｂを選択制御し、４同期ブロツ
ク分までシンク検出信号SSYNCを検出できなかつた場合
まで、これを補間し得るようになされている。
またこのシンク補間回路51においては、５同期ブロツ
ク以上シンク検出信号SSYNCを検出できなかつた場合、
第４のスイツチ回路SW4から送出された遅延シンク検出
情報ISYNC4に含まれるシンク検出信号SSYNCが、フライ
ホイールカウンタ54に入力されることにより、最後に正
しく検出されたシンク検出情報ISYNCに基づいて、シン
ク検出情報ISYNCを補間し得るようになされている。
このようにして、このシンク補間回路51の場合、４同
期ブロツク分までシンク検出信号SSYNCを検出できない
ときには、新しいシンク情報ISYNCを使用して過去のシ
ンク情報ISYNCを補間すると共に、５同期ブロツク以上
シンク検出信号SSYNCを検出できないときには、過去の
シンク情報ISYNCを使用して新たなシンク情報ISYNCを補
間するようになされ、かくして、実用上十分な精度でシ
ンク情報ISYNCを補間し、このシンク情報ISYNCが９−18
−９変換回路55に供給されると共に、このシンク情報I
SYNCに含まれるシンク検出信号SSYNCが、メモリ（図示
せず）の書き込みアドレスを発送するブロツクカウンタ
（図示せず）に入力されている。
この９−18−９変換回路55は、まず第１のデイレイ回
路50から４同期ブロツク分の遅延されて入力される９ビ
ツトのパラレルデータDTNRZ1の２バイト分から、順次１
バイトずつシフトして18ビツトデータを作成する。
続いて９−18−９変換回路55は、この18ビツトデータ
から、シンク補間回路51から入力されるシンク検出情報
ISYNCに含まれるシンク位置検出データDTSYNCPに基づい
て、36ビツト抽出回路44（第３図）と同様の手法で９ビ
ツトデータを抽出し、このようにして、シンク位置検出
データDTSYNCPに応じて正しいビツト位置で区切られて
なる９ビツトのパラレルデータDTNRZ2を得、これを続く
８−９復調回路56に送出する。
８−９復調回路56は、コード変換テーブルが格納され
たROM構成でなり、ID−１フオーマツトに基づいて、入
力される９ビツトのパラレルデータDTNRZ2から８ビツト
のパラレルデータDTPB8を得、これがブロツクカウンタ
から送出されるメモリアドレスに応じてメモリに書き込
まれる。
以上の構成によれば、再生データ中から36ビツト長の
同期コードを検出する際に、再生データを任意のタイミ
ングで９ビツトのパラレルデータに変換し、その内の１
バイトを常時監視することにより、同期コードの先頭位
置を予想し、その予想結果に基づいてパラレルデータを
同期コードに応じた36ビツト分に切り出し、同期コード
のデータパターンと比較するようにしたことにより、簡
易な構成で確実に36ビツト長の同期コードを検出するこ
とができる。
また、同期コードが検出されなかつた場合、その後に
検出された同期コードのシンク検出情報に基づいて、過
去に遡つてシンク検出情報を補間するようにしたことに
より、確実に同期コードを検出してなるシンク検出情報
を補間することができる。
かくするにつき、再生データ中の同期コードが36ビツ
ト長もの場合にも、これを正しく検出して、再生データ
を処理し得る磁気記録再生装置を実現できる。
（G3）第２の実施例 第１図との対応部分に同一符号を付して示す第６図に
おいて、60は第２の実施例による復調回路を示し、この
場合シンク検出回路42から送出されるシンク検出信号S
SYNC、同期コード種別信号SPRE及びシンク位置検出デー
タDTSYNCPでなるシンク検出情報ISYNCがシンク補間回路
61に入力されている。
このシンク検出情報ISYNCは、第６のデイレイ回路62A
及びセレクタ構成でなる第５のスイツチ回路SW5の第５
の入力端ｅに入力されると共に、そのシンク検出情報I
SYNCに含まれるシンク検出信号SSYNCが、フライホイー
ルカウンタ63及びシンクタイミング検出回路63に入力さ
れる。
また、第６のデイレイ回路62Aから送出される遅延シ
ンク検出情報ISYNC1は、第７のデイレイ回路62B及び第
５のスイツチ回路SW5の第４の入力端ｄに入力されると
共に、その遅延シンク検出情報ISYNC1に含まれるシンク
検出信号SSYNC1が、シンクタイミング検出回路64に入力
される。
また、同様にして、第７、第８のデイレイ回路62B、6
2Cから送出される遅延シンク検出情報ISYNC2、I
SYNC3は、それぞれ第８、第９のデイレイ回路62C、62D
及び第５のスイツチ回路SW5の第３、第２の入力端ｃ、
ｂに入力されると共に、その遅延シンク検出情報
ISYNC2、ISYNC3に含まれるシンク検出信号SSYNC2、S
SYNC3が、シンクタイミング検出回路64に入力される。
さらに同様にして、第９のデイレイ回路62Dから送出
される遅延シンク検出情報ISYNC4は、第５のスイツチ回
路SW5の第１の入力端ａに入力されると共にその遅延シ
ンク検出情報ISYNC4に含まれるシンク検出信号S
SYNC4が、シンクタイミング検出回路64に入力される。
なお、フライホイールカウンタ63は、シンク検出情報
ISYNCに含まれるシンク検出信号SSYNCを受け、最後に正
しく検出されたシンク検出信号SSYNCPから、シンク検出
信号SSYNCのタイミングに応じたシンク補間信号SHSYNC
を発生し、これが第５のスイツチ回路SW5の第６の入力
端ｆに入力される。
実際上、シンクタイミング検出回路64は、シンク検出
情報ISYNC及び遅延シンク検出情報ISYNC1〜ISYNC4に含
まれるシンク検出信号SSYNC、SSYNC1〜SSYNC4に基づい
て、第７図に示すように、第５のスイツチ回路SW5の第
１〜第６の入力端ａ〜ｆを選択するスイツチ制御信号CN
TSW5を送出する。
この第７図においては、シンク検出信号SSYNC、S
SYNC1〜SSYNC4が存在する状態を値「１」、逆に存在し
ない状態を値「０」で示し、何れでも良い状態を「×」
で示しており、このときシンクタイミング検出回路64が
スイツチ制御信号CNTSW5によつて選択する第５のスイツ
チ回路SW5の第１〜第６の入力端ａ〜ｆを示している。
このようにすれば、例えば１同期ブロツク分の間シン
ク検出信号SSYNCが検出できなかつた場合、すなわち、
例えば第９のデイレイ回路62Dから出力されるシンク検
出信号SSYNC4が存在しない場合、シンクタイミング検出
回路64は第２の入力端ｂを選択するスイツチ制御信号CN
TSW5を送出し、このようにしてシンク検出情報ISYNCの
み３同期ブロツク分遅延させ、検出できなかつたシンク
検出情報ISYNCを補間する。
同様にして、このシンク補間回路61では、４同期ブロ
ツク分シンク検出信号SSYNCを検出できなかつた場合ま
で、シンク検出情報ISYNC及び遅延シンク検出情報I
SYNC1〜ISYNC4を選択入力することにより、これを補間
し得るようになされている。
またこのシンク補間回路61の場合、５同期ブロツク以
上シンク検出信号SSYNCを検出できなかつた場合、第６
の入力端ｆを選択してフライホイールカウンタ63から入
力されるシンク補間信号SHSYNCを送出するようにしたこ
とにより、最後に正しく検出されたシンク検出情報I
SYNCに基づいて、シンク検出情報ISYNCを補間し得るよ
うになされている。
以上の構成によれば、同期コードが検出されなかつた
場合、その後に検出された同期コードのシンク検出情報
に基づいて、過去に遡つてシンク検出情報を補間するよ
うにしたことにより、確実に同期コードを検出してなる
シンク検出情報を補間することができる。
かくするにつき、第１の実施例と同様に、再生データ
中の同期コードが36ビツト長もの場合にも、これを正し
く検出して、再生データを処理し得る磁気記録再生装置
を実現できる。
（G4）他の実施例 （１） 上述の実施例においては、再生データの伝送系
に４同期ブロツク分の遅延回路を配し、これに応じてシ
ンク補間回路においても、４同期ブロツク分の遅延回路
を用いてシンク補間を行うようにしたが、再生データ伝
送系及びシンク補間回路の遅延量は、これに代え、必要
に応じて同期ブロツク単位で種々選択するようにしても
良い。
（２） 上述の実施例においては、本発明をID−１フオ
ーマツトに基づくデータレコーダのような磁気記録再生
装置に適用した場合について述べたが、本発明はこれに
限らず、情報データを比較的長いビツト数の同期コード
で区切つて伝送するようになされた情報伝送装置に広く
適用して好適なものである。
Ｈ発明の効果 上述のように本発明によれば、伝送データを任意のタ
イミングでパラレルデータに変換し、このパラレルデー
タの１バイト毎に同期コードの任意の１バイト分と比較
して、同期コードの先頭位置を予測し、次いでこの予測
結果に基づいて、パラレルデータを同期コードの複数バ
イト長で切り出して同期コードと比較し、伝送データ中
の同期コードを検出すると共に、同期コードが検出でき
なかつた場合には、続いて検出された同期コードの検出
情報に基づいて、過去の検出できなかつた同期コードの
検出情報を補間するようにしたことにより、伝送データ
の全てについて無駄な比較動作を行うことなく同期コー
ドを検出することができると共に、同期コードを検出で
きなかつた場合でも、この同期コードの検出情報を補間
することから同期コードを確実に検出することができ、
かくして複数バイト長の同期コードが含まれる伝送デー
タから、同期コードを常に正しく検出し得る情報伝送装
置を実現することができる。
【図面の簡単な説明】
第１図は本発明による磁気記録再生装置の復調回路の第
１の実施例を示すブロツク図、第２図はその各スイツチ
回路の切換動作を示す図表、第３図は実施例によるシン
ク検出回路を示すブロツク図、第４図及び第５図はその
シンク検出動作を示す図表、第６図は復調回路の第２の
実施例を示すブロツク図、第７図はそのスイツチ切換動
作を示す図表、第８図は磁気テープ上の記録フオーマツ
トを示す略線図、第９図は各記録トラツクの内容を示す
略線図、第10図はデータレコーダの記録系を示すブロツ
ク図、第11図は外符号生成回路の出力のデータ構造を示
す略線図、第12図はメモリの構成を示す略線図、第13図
は内符号生成回路の出力のデータ構造を示す略線図、第
14図はデータマツプを示す略線図、第15図はデータレコ
ーダの再生系を示すブロツク図、第16図は従来の復調回
路を示すブロツク図である。 １……記録系、20……再生系、30、40、60……復調回
路、31、41……シリアルパラレル変換回路、32、42……
シンク検出回路、33、51、61……シンク補間回路、34、
56……８−９復調回路、50……デイレイ回路、55……９
−18−９ビツト変換回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 7/08 G11B 20/00 H03M 7/30

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】情報データの所定バイト長毎に複数バイト
    長でなる同期コードが挿入されて伝送される伝送データ
    を受ける情報伝送装置において、 上記伝送データを任意のタイミングでパラレルデータに
    変換し、当該パラレルデータの１バイト毎に上記同期コ
    ードの任意の１バイト分と比較して、上記同期コードの
    先頭位置を予測する同期コード位置予測手段と、 当該同期コード位置予測手段の予測結果に基づいて、上
    記パラレルデータを上記同期コードの上記複数バイト長
    で切り出して上記同期コードと比較し、上記伝送データ
    中の上記同期コードを検出する同期コード検出手段と、 上記同期コードが検出できなかつた場合、続いて検出さ
    れた上記同期コードの検出情報に基づいて、過去の上記
    検出できなかつた上記同期コードの上記検出情報を補間
    する同期コード補間手段と を具えることを特徴とする情報伝送装置。
JP1244468A 1989-09-20 1989-09-20 情報伝送装置 Expired - Fee Related JP2811802B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1244468A JP2811802B2 (ja) 1989-09-20 1989-09-20 情報伝送装置
KR1019900014638A KR100193477B1 (ko) 1989-09-20 1990-09-17 정보전송장치
US07/584,700 US5161171A (en) 1989-09-20 1990-09-19 Digital data transmitting apparatus
EP90118117A EP0418885B1 (en) 1989-09-20 1990-09-20 Digital data transmitting apparatus
DE69030474T DE69030474T2 (de) 1989-09-20 1990-09-20 Gerät zur Übertragung von digitalen Daten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1244468A JP2811802B2 (ja) 1989-09-20 1989-09-20 情報伝送装置

Publications (2)

Publication Number Publication Date
JPH03106239A JPH03106239A (ja) 1991-05-02
JP2811802B2 true JP2811802B2 (ja) 1998-10-15

Family

ID=17119101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1244468A Expired - Fee Related JP2811802B2 (ja) 1989-09-20 1989-09-20 情報伝送装置

Country Status (5)

Country Link
US (1) US5161171A (ja)
EP (1) EP0418885B1 (ja)
JP (1) JP2811802B2 (ja)
KR (1) KR100193477B1 (ja)
DE (1) DE69030474T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001190A (ko) * 1991-06-29 1993-01-16 강진구 디지탈 데이타의 에러 정정장치
EP0577848A4 (en) * 1992-01-29 1997-08-06 Fujitsu Ltd Circuit for detecting object signal from input signal
GB2267799B (en) * 1992-06-04 1995-11-08 Sony Broadcast & Communication Detection of synchronisation data
KR0157585B1 (ko) * 1993-09-24 1998-12-15 김광호 디스크재생장치의 동기내삽회로 및 동기상태검출회로
WO1996024933A1 (fr) * 1995-02-10 1996-08-15 Sony Corporation Appareil de transfert de donnees numeriques
JP2817660B2 (ja) * 1995-03-30 1998-10-30 日本電気株式会社 同期回路
ES2174242T3 (es) * 1996-04-26 2002-11-01 Koninkl Philips Electronics Nv Disposicion de registro / reproduccion en cinta magnetica que comprende un dispositivo de codificacion.
JP3729362B2 (ja) * 1996-07-15 2005-12-21 ソニー株式会社 記録媒体再生装置および記録媒体再生方法
US7430701B2 (en) * 2005-06-16 2008-09-30 Mediatek Incorporation Methods and systems for generating error correction codes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089178B (en) * 1980-11-18 1984-07-04 Sony Corp Digital signal processing
FR2549323B1 (fr) * 1983-07-12 1985-10-25 Lignes Telegraph Telephon Dispositif de synchronisation pour transmission numerique avec trames, et recepteur comportant un tel dispositif
GB2187366B (en) * 1986-02-27 1989-11-08 Sony Corp Synchronizing signal decoding
US4847877A (en) * 1986-11-28 1989-07-11 International Business Machines Corporation Method and apparatus for detecting a predetermined bit pattern within a serial bit stream
JPH0828691B2 (ja) * 1988-03-14 1996-03-21 富士通株式会社 フレーム同期方式
US4890304A (en) * 1988-11-07 1989-12-26 Advanced Micro Devices, Inc. Reliable recovery of data in encoder/decoder

Also Published As

Publication number Publication date
DE69030474T2 (de) 1997-07-24
US5161171A (en) 1992-11-03
JPH03106239A (ja) 1991-05-02
EP0418885B1 (en) 1997-04-16
EP0418885A3 (ja) 1994-02-16
DE69030474D1 (de) 1997-05-22
KR100193477B1 (ko) 1999-06-15
KR910007292A (ko) 1991-04-30
EP0418885A2 (en) 1991-03-27

Similar Documents

Publication Publication Date Title
US5192949A (en) Digital data transmission system having error detecting and correcting function
EP0367217B1 (en) Information signal recording and playback method and apparatus therefor
US5060077A (en) Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction
JPH0770177B2 (ja) ディジタル信号再生装置
JPH10501916A (ja) 記録媒体、記録方法と装置及び再生方法と装置
JPH07254239A (ja) 記録媒体およびその記録装置ならびに再生装置
JP2811802B2 (ja) 情報伝送装置
EP0501748A2 (en) Error Concealing method
US20040136288A1 (en) Playback method, playback control circuit and playback apparatus for a recording medium
JPH0664862B2 (ja) デイジタル画像記録再生装置
EP0602896A2 (en) Digital video cassette recorder
JPH1049997A (ja) 記録媒体およびその記録装置ならびに再生装置
JPH06291682A (ja) エラー訂正装置
JPS62256270A (ja) 誤り訂正装置
JP3263918B2 (ja) 誤り訂正回路
JPS6314428B2 (ja)
KR100548223B1 (ko) 자기기록재생기기의 버스트 에러 검출장치 및 검출방법
JP3768640B2 (ja) 再生装置
JPH03116586A (ja) 記録再生装置および記録再生システム
JP3291371B2 (ja) ブロック識別信号処理装置
JP4029085B2 (ja) 記録媒体、記録方法と装置及び再生方法と装置
JP4029113B2 (ja) 記録媒体、記録方法と装置及び再生方法と装置
JP2959320B2 (ja) Ｉｄ符号検出方法及びｉｄ符号検出装置
JPH06124548A (ja) データ再生装置
JPH08102152A (ja) ディジタル信号記録方法及びディスク再生装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees