KR0157585B1 - 디스크재생장치의 동기내삽회로 및 동기상태검출회로 - Google Patents

디스크재생장치의 동기내삽회로 및 동기상태검출회로 Download PDF

Info

Publication number
KR0157585B1
KR0157585B1 KR1019930019587A KR930019587A KR0157585B1 KR 0157585 B1 KR0157585 B1 KR 0157585B1 KR 1019930019587 A KR1019930019587 A KR 1019930019587A KR 930019587 A KR930019587 A KR 930019587A KR 0157585 B1 KR0157585 B1 KR 0157585B1
Authority
KR
South Korea
Prior art keywords
signal
window
synchronous
synchronization
flip
Prior art date
Application number
KR1019930019587A
Other languages
English (en)
Inventor
이천성
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019930019587A priority Critical patent/KR0157585B1/ko
Priority to JP6229642A priority patent/JP2875957B2/ja
Priority to US08/311,855 priority patent/US5517513A/en
Application granted granted Critical
Publication of KR0157585B1 publication Critical patent/KR0157585B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1876—Interpolating methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 재생데이타의 동기패턴이 달라지거나 또는 동기신호가 없을 때에도 내삽동기신호를 발생시켜 데이타를 재생할 수 있는 디스크재생장치의 동기내삽회로 및 동기상태검출회로에 관한 것이다. 이러한 본 발명은 디스크 재생장치에 있어서 원하는 데이타를 정확하게 재생할 수 있도록 내삽동기신호를 발생하는 동기내삽회로를 구비하고 있으며, 디스크로부터 검출된 동기신호의 상태를 판별하여 제어부에 알려줌으로써 섹터단위의 데이타 처리를 용이하게 하도록 한 동기상태 검출회로를 구성하고 있다. 따라서, 동기신호에 오류가 있을 경우에도 항상 데이타를 정확히 재생을 할 수 있는 효과가 있다.

Description

디스크 재생장치의 동기내삽회로 및 동기상태검출회로
제1(a)도는 한 섹터에 대한 데이타를, 제1(b)도는 데이타처리에 이용되는 클럭.
제1(c)도는 한 섹터의 데이타로부터 얻어진 검출동기신호를 각각 보여주는 도면.
제2도는 본 발명의 동기내삽회로를 보인 블럭구성도.
제3도는 제2도의 유효동기신호 발생부의 상세회로도.
제4도는 제2도의 클리어신호 발생부의 상세회로도.
제5도는 제2도의 카운터부의 상세회로도.
제6도는 제2도의 내삽동기신호 발생부의 상세회로도.
제7도는 제2도의 윈도우신호 발생부의 상세회로도.
제8도는 본 발명의 동기상태 검출회로를 보인 블럭도.
제9도는 제8도의 정상동기 검출부의 상세회로도.
제10도는 제8도의 제1이상동기검출부의 상세회로도.
제11도는 제8도의 제2이상동기검출부의 상세회로도.
제12(a) 내지 12(h) 및 13(a) 내지 13(j)도는 본 발명 동기내삽회로 및 동기상태검출회로에 관련된 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 유효동기신호 발생부 20 : 클리어신호 발생부
30 : 카운터부 40 : 내삽동기신호 발생부
50 : 윈도우신호 발생부 60 : 정상동기 검출부
70 : 제1이상동기 검출부 80 : 제2이상동기 검출부
FF1-FF21 : 플립플롭 CNT1-CNT3 : 카운터
NAND1-NAND11 : 낸드게이트 AND1-AND8 : 앤드게이트
INV1-INV14 : 인버터 DCD1-DCD4 : 디코더
본 발명은 디스크 재생장치의 섹터단위의 데아타처리를 위한 동기신호발생장치에 관한 것으로서, 보다 상세하게는, 동기패턴이 없거나 손상된 동기패턴을 갖는 디스크섹터들이 있는 경우에도 동기를 검출할 수 있으며 동기의 검출상태정보를 발생할 수 있는 시스템에 관한 것이다.
일반적으로 CD-ROM, CD-I, 미니 디스크등에서의 데이타 포맷은 섹터단위로 구성된다. 이러한 제품들은 데이타를 디스크에 기록할 경우, 섹터단위로 스크램블하여 기록하고, 반대로, 디스크로부터 데이타를 재생할 경우에도 역시 섹터단위로 데이타를 읽어 디스크램블 처리한 후 재생하게 된다. 따라서, 이러한 디스크 재생장치는 디스크로부터 읽은 데이타를 재생하기 위하여 각 섹터마다 동기패턴을 검출하는 것이 요구된다.
제1(a)도는 한 섹터에 대한 데이타를, 제1(b)도는 데이타처리에 이용되는 클럭, 제1(c)도는 한 섹터의 데이타로부터 얻어진 검출동기신호를 각각 보여준다. 제1(a)도에 도시된 한 섹터는 총 2352 바이트로 이루어지고, 한 섹터의 선두에는 12바이트의 동기패턴(SYNC PATTERN)이 위치한다. 섹터에 대한 동기검출을 하면, 검출동기신호(SYNCDET)는 제1(c)도와 같이 발생된다.
그러나, 종래에는 재생데이타의 동기패턴을 검출하기 위한 동기검출회로만을 이용하므로, 중간에 에러가 생겨 동기패턴이 달라지거나 트랙점프 등에 의해 디스크로부터 한 섹터에 해당하는 시간동안 읽혀지는 데이타내에 동기신호가 없을 경우에는, 이러한 에러를 판별할 수가 없어 제어부에서 이에 대응하는 조치를 빨리 취하기 어려운 문제점이 있었다. 또한, 동기패턴이 달라지거나 검출되지 않으면, 디스크램블 처리되는 섹터구간이 변경되므로 사용자가 원하는 데이타를 정확히 재생할 수 없다는 문제점이 있었다.
동기표시가 없거나 훼손된 경우에도 디스크섹터로부터 데이타를 복원할 수 있는 시스템은 1993년 6월 30일로 출원공개된 공개번호 EP 549,151 A2에서 개시되었다. 이 선행기술은 섹터데이타가 정렬된 위치를 지정하는 동기패턴을 검출하기 위하여 선택된 섹터를 검색한다. 동기패턴이 검출되지 않으면, 섹터데이타필드에 대응하는 기간동안 윈도우를 이용하여 동기를 검출하고, 위의 기간이 경과된 후에도 동기가 검출되지 않으면, 동기미발견신호를 발생한다. 동기미발견의 경우, 데이타복원을 통해 의사동기신호를 발생하고, 데이타블록을 이동시키면서 동시에 윈도우의 크기를 가변시켜 재동기신호를 검출한다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 디스크로부터 재생된 동기패턴에 에러가 생겨 달라지거나 검출되지 않을 경우에 내삽동기신호를 발생시켜 사용자가 원하는 데이타를 재생할 수 있도록 한 디스크 재생장치의 동기내삽회로를 제공하는데 있다.
본 발명의 다른 목적은 동기내삽회로에 의해 검출되는 동기신호의 검출상태정보를 발생하여 제어부에 알려주므로써, 마이콤이 섹터단위의 데이타 처리를 용이하게 하도록 한 디스크 재생장치의 동기상태검출회로를 제공하는데 있다.
위와 같은 목적에 따른 본 발명의 디스크재생장치의 동기내삽회로는 윈도우신호와 섹터단위로 데이타가 기록된 디스크로부터 재생된 검출동기신호를 인가받아 상기 윈도우신호에 의해 결정되는 제1윈도우구간내에 상기 검출동기신호가 존재하면 유효검출동기신호를 발생하며, 윈도우타이밍신호와 내삽동기신호를 인가받아 윈도우타이밍신호에 의해 결정되는 제2윈도우구간내에서 내삽동기신호가 검출동기신호보다 앞서있는 경우 유효내삽동기신호를 발생하고, 유효내삽동기신호와 유효검출동기신호를 논리합하여 유효동기신호를 발생하는 유효동기신호발생부; 유효동기신호발생부로부터의 유효검출동기신호 및 유효내삽동기신호를 인가받아 한 섹터데이타 간격으로 카운터클리어신호를 발생하는 클리어신호발생부; 카운터클리어신호를 인가받아 윈도우타이밍이전상승신호와, 윈도우타이밍신호의 제2윈도우구간을 결정하기 위한 윈도우타이밍상승신호 및 윈도우타이밍하강신호를 발생하는 카운터부; 윈도우타이밍상승신호 및 윈도우타이밍하강신호에 응답하여 윈도우타이밍신호를 발생하며, 윈도우타이밍상승신호의 인가시점으로부터 기설정된 시간이 경과되면 내삽동기신호를 발생하는 내삽동기신호발생부; 및 검출동기신호와 내삽동기신호에 응답하여 윈도우록신호를 발생하고, 윈도우타이밍신호를 인가받아 윈도우록신호와 윈도우타이밍신호를 논리합하여 윈도우신호를 발생하는 윈도우신호발생부를 포함한다.
본 발명의 다른 목적에 따른 동기상태검출회로는 상술의 동기내삽회로에 윈도우타이밍신호와 내삽동기신호 및 검출동기신호를 입력받아 내삽동기신호와 검출동기신호가 일치하는지를 나타내는 제1상태신호를 발생하는 정상동기검출부; 윈도우신호와 윈도우타이밍이전상승신호와 윈도우타이밍하강신호, 및 검출동기신호를 입력받아 윈도우신호의 윈도우구간내에 검출동기신호가 없음을 나타내는 제2상태신호를 발생하는 제1이상동기검출부; 및 윈도우신호와 윈도우타이밍신호와 윈도우타이밍상승신호, 및 검출동기신호를 입력받아 윈도우신호의 윈도우구간 바깥에 검출동기신호가 있음을 나타내는 제3상태신호를 발생하는 제2이상동기검출부를 포함하고 있다.
이하, 첨부된 제2도 내지 제13도를 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제2도는 본 발명의 디스크 재생장치의 동기내삽회로를 나타낸 블럭구성도로서, 5개의 블럭으로 이루어진다. 첫번째 블럭인 유효동기신호발생부(10)는 디스크로부터 재생된 검출동기신호(SYNCDET)와 내삽동기신호발생부(40)에서 만들어준 내삽동기신호(SYNCINS)를 포함하는 각종 신호들을 입력받아 실제로 데이타를 재생하는데 필요한 유효동기신호(SYNC)를 만든다. 유효동기신호발생부(10)의 출력단에는 두번째의 블럭인 클리어신호발생부(20)가 연결된다. 클리어신호발생부(20)는 유효동기신호발생부(10)에 의해 발생되는 유효내삽동기신호(VSYINS)와 유효검출동기신호(VSYDET)를 입력받아 클리어신호(CNTCLR)를 발생하여 카운터부(30)로 공급한다. 세번째 블럭인 카운터부(30)는 2352진 카운터를 구비하여 1섹터(2352바이트)를 카운트하고, 클리어신호발생부(20)로 부터 클리어신호(CNTCLR)가 입력될 때마다 리세트된다. 카운터부(30)는 윈도우시점의 결정에 사용되는 윈도우타이밍상승신호(WINR)와 윈도우타이밍상승신호(WINR)보다 한 클럭 앞선 윈도우타이밍이전상승신호(WINRB) 및 윈도우타이밍하강신호(WINF)를 발생한다. 네번째 블록인 내삽동기신호발생부(40)는 카운터부(30)의 출력신호들을 입력받아 윈도우타이밍신호(WTIME)를 만들고, 윈도우타이밍신호(WTIME)의 상승에지로부터 기설정된 시간이 경과한 시점에 내삽동기신호(SYNCINS)를 만들어준다. 마지막 블럭인 윈도우신호발생부(50)는 검출동기신호(SYNCDET)와 내삽동기신호(SYNCINS)의 타이밍을 비교하여, 윈도우록신호(WNDLK)를 발생시키고, 윈도우록신호(WNDLK)와 윈도우타이밍신호(WTIME)를 이용하여 윈도우신호(WINDOW)를 만든다.
상술의 구성을 갖는 제2도의 동기내삽회로의 동작을 제3도 내지 제7도에 도시된 각 블록의 상세 회로도와 제12(a)~12(h)도 및 제13(a)~13(j)도의 파형도를 참조하여 보다 상세히 설명한다.
제3도는 제2도에 도시된 유효동기신호발생부(10)의 상세 회로도이다. 유효동기신호발생부(10)에서, 인버터(INV1)는 미도시된 동기검출회로로 부터 클럭신호(CK)(제12(a)도)를 인가받아 반전시켜 JK플립플롭(FF1)으로 출력한다. 낸드게이트(NAND1)는 내삽동기신호발생부(40)로부터의 윈도우타이밍신호(WTIME)(제12(f)도)와 검출동기신호(SYNCDET)를 부정논리곱하여 JK플립플롭(FF1)의 입력단 K로 출력한다. 카운터부(30)로부터 윈도우타이밍이전상승신호(WINRB)(제12(c)도)를 입력단 J로 인가받는 JK플립플롭(FF1)은 마스터리세트신호(MRST)를 리세트단 RB로 인가받는다. JK플립플롭(FF1)은 윈도우타이밍이전상승신호(WINRB)(제12(c)도)와 낸드게이트(NAND1)로부터 출력되는 신호를 인가받아 인버터(INV1)로부터 인가되는 반전된 클럭신호(CK)의 하강에지에 따라 출력한다. 앤드게이트(AND2)는 플립플롭(FF1)의 출력단 Q를 통해 출력되는 신호와 내삽동기신호발생부(40)로부터의 내삽동기신호(SYNCINS)(제12(h)도)를 인가받아, 윈도우타이밍신호(WTIME)의 하이레벨구간내에서 내삽동기신호(SYNCINS)가 검출동기신호(SYNCDET)보다 먼저 발생하는 경우에 하이레벨의 유효내삽동기신호(VSYINS)를 출력한다. 앤드게이트(AND1)는 검출동기신호(SYNCDET)와 윈도우신호발생부(50)로부터의 윈도우신호(WINDOW)를 공급받는다. 앤드게이트(AND1)는 윈도우신호(WINDOW)(제13(g)도)의 하이레벨구간내에서 검출동기신호(SYNCDET)(제13(c)도)가 하이레벨의 값을 가지면 하이레벨의 유효검출동기신호(VSYDET)를 출력한다. 오아게이트(OR1)는 앤드게이트들(AND1, AND2)의 출력신호를 공급받아 논리합하여 제13(b)도에 도시된 바와 같은 유효동기신호(SYNC)를 출력한다. 유효동기신호발생부(10)에서 발생되는 유효내삽동기신호(VSYINS) 및 유효검출동기신호(VSYDET)는 클리어신호발생부(20)로 공급된다.
제4도는 제2도에 도시된 클리어신호발생부(20)의 상세회로도이다. 클리어신호발생부(20)에서, D플립플롭들(FF2, FF3)은 마스터리세트신호(MRST)를 리세트단 RB로, 그리고, 인버터(INV2)에 의해 반전되는 클럭신호(CK)를 클럭입력으로 인가받는다. D플립플롭(FF2)은 유효내삽동기신호(VSYINS)를 입력단 D로 인가받아 클럭신호(CK)의 하강에지에 따라 출력하고, D플립플롭(FF3)는 유효검출동기신호(VSYDET)를 입력단 D로 인가받아 역시 클럭신호(CK)의 하강에지에 따라 출력한다. 낸드게이트(NAND2)는 반전된 유효내삽동기신호(VSYINS)와 D플립플롭(FF2)의 출력신호를 인가받아 부정논리곱하여 출력한다. 낸드게이트(NAND3)는 반전된 유효검출동기신호(VSYDET)와 D플립플롭(FF3)의 출력신호를 인가받아 부정논리곱하여 출력한다. 앤드게이트(AND3)는 마스터리세트신호(MRST)와, 유효내삽동기신호(VSYINS), 및 유효검출동기신호(VSYDET)를 논리곱하여 카운터클리어신호(CNTCLR)를 발생한다. 카운터클리어신호(CNTCLR)는 카운터부(30)가 2352개의 클럭신호(CK)를 카운팅할 때마다 카운터부(30)를 리세트시키기 위한 신호로, 클럭신호(CK)의 한 주기의 반에 해당하는 시간동안 로우레벨의 값을 갖는다.
제5도는 제2도에 도시된 카운터부(30)의 상세 회로도이다. 카운터부(CNT1)는 클럭신호(CK)를 카운팅하며, 클리어신호발생부(20)로부터 공급되는 카운터클리어신호(CNTCLR)의 로우레벨에 의해 리세트된다. 카운터(CNT1)의 출력단에 연결된 디코더들(DCD1~DCD3)중에서, 제1디코더(DCD1)는 카운터(CNT1)의 출력신호가 2301일 때, 제2디코더(DCD2)는 카운터(CNT1)의 출력신호가 2302일 때, 제3디코더(DCD3)은 카운터(CNT1)의 출력신호가 47일 때 각각 하이레벨신호를 출력한다. 여기서, 상술한 디코더들(DCD1~DCD3)의 검출값들(2301, 2302, 47)은 윈도우타이밍신호(WTIME)에 맞추어 결정되는 것으로, 본 실시예에서는 윈도우타이밍신호(WTIME)의 하이레벨구간을 내삽동기신호를 기준으로 -48번째 바이트부터 +48번째 바이트까지의 구간으로 설정하였다. 디코더들(DCD1~DCD3)의 출력신호들은 각각 D플립플롭들(FF4-FF6)의 입력단 D로 입력된다. D플립플롭들(FF4~FF6)은 카운터(CNT1)의 출력신호가 변할때 불안정해지는 디코더들(DCD1~DCD3)의 출력신호를 안정된 신호로 만드는 기능을 갖는다. D플립플롭(FF4)은 디코더(DCD1)에 의해 만들어진 윈도우타이밍이전상승신호(WINRB)(제12(c)도)를 출력한다. 마찬가지로, D플립플롭(FF5)은 윈도우타이밍신호(WTIME)의 상승시점(-48)을 결정하는 윈도우타이밍상승신호(WINR)(제12(d)도)를 출력하며, D플립플롭(FF6)은 윈도우타이밍신호(WTIME)의 하강시점(+48)을 결정하는 윈도우타이밍하강신호(WINF)(제12(e)도)를 출력한다. 카운터부(30)에 의해 만들어진 신호들(WINRB, WINR, WINF)은 내삽동기신호발생부(40)로 공급된다.
제6도는 제2도에 도시된 내삽동기신호발생부(40)의 상세 회로도이다. 윈도우타이밍상승신호(WINR)(제12(d)도)는 인버터(INV3)에 의해 반전되어 RS플립플롭(FF7)의 세트단 SB로 인가된다. 앤드게이트(AND4)는 윈도우타이밍하강신호(WINF)(제12(e)도)를 반전시키는 인버터(INV4)의 출력신호와 마스터리세트신호(MRST)를 논리곱하여 RS플립플롭(FF7)의 리세트단 RB로 출력한다. RS플립플롭(FF7)은, 윈도우타이밍상승신호(WINR)가 하이레벨인 순간부터 윈도우타이밍신호(WTIME)(제12(f)도 참조)를 하이레벨로 출력하고, 윈도우하강신호(WINF)가 하이레벨인 순간부터 윈도우타이밍신호(WTIME)를 로우레벨로 출력한다. 마스터리세트신호(MRST)를 리세트단 RB로 인가받는 D플립플롭(FF8)은 RS플립플롭(FF7)에서 출력된 윈도우타이밍신호(WTIME)를 입력단 D로 인가받아, 클럭신호(CK)를 반전시키는 인버터(INV5)의 출력신호에 동기시켜 출력단 Q를 통해 출력한다. D플립플롭(FF8)의 출력신호는 인버터(INV6)에 의해 반전되어 낸드게이트(NAND4)로 인가된다. 낸드게이트(NAND4)는 RS플립플롭(FF7)의 출력신호와 인버터(INV6)의 출력신호를 부정논리곱하여 앤드게이트(AND5)로 출력한다. 앤드게이트(AND5)는 마스터리세트신호(MRST)와 낸드게이트(NAND4)의 출력신호를 논리곱하여 카운터(CNT2)의 클리어단 _CLR로 출력한다. 앤드게이트(AND5)에 의해 출력되는 신호는 윈도우타이밍신호(WTIME)가 하이레벨이 되는 시점에 로우레벨상태로 출력된다. 카운터(CNT2)는 RS플립플롭(FF7)의 출력신호(WTIME)를 인에이블단 EN으로, 클럭신호(CK)를 클럭단 CLK로 각각 인가받아, 윈도우타이밍신호(WTIME)가 하이레벨로 인가되는 동안 클럭신호(CK)를 카운트한다. 제4디코더(DCD4)는 상기 카운터(CNT2)의 8비트 카운트값신호(제12(g)도)가 48번째 카운트되면 하이레벨신호를 출력하게 된다. 이 신호는 내삽동기신호(SYNCINS)(제12(h)도)로서 D플립플롭(FF9)를 거치면서 안정하게 된다.
제7도는 제2도에 도시된 윈도우신호발생부(50)의 상세 회로도이다. 낸드게이트(NAND5)는 내삽동기신호(SYNCINS)(제13(d)도)와 검출동기신호(SYNCDET)(제13(c)도)를 부정논리곱하여 RS플립플롭(FF10)의 세트단 SB로 출력한다. RS플립플롭(FF10)은 내삽동기신호(SYNCINS)와 검출동기신호(SYNCDET)가 모두 하이레벨상태를 가질 때 윈도우록신호(WNDLK)(제13(f)도)를 하이레벨상태로 출력한다. 낸드게이트(NAND6)는 검출동기신호(SYNCDET)와 윈도우타이밍신호(WTIME)를 부정논리곱하여 D플립플롭(FF11)의 입력단 D로 공급한다. 낸드게이트(NAND6)는 윈도우타이밍신호(WTIME)가 하이레벨상태를 갖는 동안 검출동기신호(SYNCDET)가 하이레벨상태를 가지면, 로우레벨신호를 D플립플롭(FF11)으로 출력한다. D플립플롭(FF11)의 출력신호는 카운터(CNT3)의 클리어단 CLR으로 공급된다. 카운터(CNT3)는 윈도우타이밍신호(WTIME)를 카운트하며, D플립플롭(FF11)의 출력 Q에 의하여 클리어된다. 이러한 카운터(CNT3)는 하이레벨상태의 윈도우타이밍신호(WTIME)내에 하이레벨상태의 검출동기신호(SYNCDET)가 들어있지 않은 윈도우타이밍신호(WTIME)의 갯수 정보를 2비트 출력단(QA,QB)을 통해 출력한다. 카운터(CNT3)의 2비트 출력단(QA,QB)은 각각 낸드게이트(NAND7)의 입력단에 연결된다. 낸드게이트(NAND7)는 카운터(CNT3)의 출력신호의 값이 112즉, 십진수 3일때 로우레벨신호를 출력한다. 앤드게이트(AND6)는 낸드게이트(NAND7)의 출력신호와 마스터리세트신호(MRST)를 논리곱하여 RS플립플롭(FF10)의 리세트단 RB로 출력한다. 따라서, 윈도우타이밍신호(WTIME)의 하이레벨구간내에 하이레벨의 검출동기신호(SYNCDET)가 존재하지 않는 윈도우타이밍신호(WTIME)가 연속으로 2번 검출되면, RS플립플롭(FF10)은 앤드게이트(AND6)에서 출력된 로우레벨신호에 따라 윈도우록신호(WNDLK)(제13(g)도)를 로우레벨상태로 출력한다. 반면에, 윈도우타이밍신호(WTIME)의 하이레벨구간내에 하이레벨의 검출동기신호(SYNCDET)가 존재하지 않는 윈도우타이밍신호(WTIME)가 연속으로 2번 검출되지 않으면, 윈도우록신호(WNDLK)는 계속 하이레벨상태를 유지한다. 오아게이트(OR2)는 인버터(INV7)에 의해 반전된 윈도우록신호(WNDLK)와 윈도우타이밍신호(WTIME)를 논리합하여 출력한다. 오아게이트(OR2)에 의해 발생되는 윈도우신호(WINDOW)는 RS플립플롭(FF10)으로부터 출력되는 윈도우록신호(WNDLK)가 하이레벨상태일때는 윈도우타이밍신호(WTIME)와 동일한 레벨상태를 가지며, 윈도우록신호(WNDLK)가 로우레벨상태일때는 윈도우록신호(WNDLK)와 동일한 레벨상태를 갖는다.
제8도는 본 발명에 따른 디스크 재생장치의 동기상태검출회로를 나타낸 전체 블럭구성도이다. 본 발명에 따른 동기상태검출회로는 정상동기검출부(60)와, 제1이상동기검출부(70), 및 제2이상동기검출부(80)를 포함하며, 제2도의 회로에서 생성되는 신호를 이용하여 동기상태를 검출한다.
정상동기검출부(60)는 내삽동기신호(SYNCINS)(제13(d)도)와 검출동기신호(SYNCDET)(제13(c)도)가 동시에 하이레벨로 검출되는 지를 나타내는 제1상태신호(OKSY)를 발생한다. 제1이상동기검출부(70)는 현재의 유효동기신호(SYNC)가 윈도우신호(WINDOW)의 하이레벨구간내에 하이레벨의 검출동기신호(SYNCDET)가 없음을 나타내는 제2상태신호(NOSY)를 발생한다. 제2이상동기검출부(80)는 윈도우신호(WINDOW)의 하이레벨구간 바깥에 검출동기신호(SYNCDET)가 있는지를 나타내는 제3상태신호(ILSY)를 발생한다.
상술의 구성을 갖는 동기상태검출회로의 동작을 제9도 내지 제11도의 상세회로도와 제13(a) 내지 13(j)도를 참조하여 보다 구체적으로 설명한다.
제9도는 제8도에 도시된 정상동기검출부(60)의 상세 회로도이다. 낸드게이트(NAND8)는 검출동기신호(SYNCDET)(제13(c)도)와 내삽동기신호(SYNCINS)(제13(d)도)를 부정논리곱하여 RS플립플롭(FF12)의 세트단 SB로 출력한다. RS플립플롭(FF12)은 내삽동기신호(SYNCINS)와 검출동기신호(SYNCDET)가 모두 하이레벨일 때, 하이레벨신호를 출력한다. D플립플롭(FF14)는 입력단 D를 통해 인가되는 신호를 인버터(INV10)에 의해 반전되는 윈도우타이밍신호(WTIME)에 동기시켜 출력한다. 한편, 인버터(INV8)는 클럭신호(CK)를 반전시켜 D플립플롭(FF13)의 클럭단으로 출력한다. 마스터리세트신호(MRST)를 리세트단 RB로 인가받는 D플립플롭(FF13)은 윈도우타이밍신호(WTIME)(제13(e)도)를 입력단 D로 인가받아 클럭신호(CK)의 하강에지에 동기시켜 인버터(INV9)로 출력한다. 낸드게이트(NAND9)는 인버터(INV9)에 의해 반전된 신호와 윈도우타이밍신호(WTIME)를 부정논리곱하여 RS플립플롭(FF12)의 리세트단 RB로 공급한다. 이러한 낸드게이트(NAND9)의 출력신호는 윈도우타이밍신호(WTIME)의 상승에지에서 로우레벨신호가 된다. RS플립플롭(FF12)은 낸드게이트(NAND9)로부터 로우레벨신호가 인가되면 출력단 OUT을 통해 로우레벨신호를 출력한다. RS플립플롭(FF12)의 출력신호는 D플립플롭(FF14)의 입력단 D로 인가된다. D플립플롭(FF14)은 윈도우타이밍신호(WTIME)를 반전시키는 인버터(INV10)의 출력신호를 클럭신호로 인가받아 제1상태신호(OKSY)(제13(h)도)를 출력한다. 윈도우타이밍신호(WTIME)의 하강에지에 동기되어 출력되는 제1상태신호(OKSY)는 내삽동기신호(SYNCINS)와 검출동기신호(SYNCDET)가 동시에 하이레벨상태이면 하이레벨을 갖는다. 그리고, 내삽동기신호(SYNCINS)와 검출동기신호(SYNCDET)가 동시에 하이레벨상태가 아니면 로우레벨상태를 갖는다. 여기서, 제1상태신호(OKSY)는 검출동기신호(SYNCDET)(제13(c)도)가 하나 이전 섹터의 유효동기신호(SYNC) 또는 내삽동기신호(SYNCINS)로부터 2352바이트 후에 생성됨을 나타낸다.
제10도는 제8도에 도시된 제1이상동기검출부(70)의 상세 회로도이다. 앤드게이트(AND7)는 윈도우타이밍이전상승신호(WINRB)를 반전시키는 인버터(INV11)의 출력신호와 마스터리세트신호(MRST)를 논리곱하여 RS플립플롭(FF15)의 세트단 SB로 공급한다. RS플립플롭(FF15)은 윈도우타이밍이전상승신호(WINRB)가 로우레벨이면서 동시에 마스터리세트신호(MRST)가 하이레벨인 경우를 제외하면 하이레벨신호를 출력한다. 낸드게이트(NAND10)는 검출동기신호(SYNCDET)(제13(c)도)와 윈도우신호(WINDOW)(제13(g)도)를 부정논리곱하여 D플립플롭(FF16)의 입력단 D로 공급한다. D플립플롭(FF16)은 하이레벨상태의 윈도우타이밍신호(WTIME)내에 하이레벨상태의 검출동기신호(SYNCDET)가 존재하면, 로우레벨신호를 RS플립플롭(FF15)의 리세트단 RB로 출력한다. RS플립플롭(FF15)은 리세트단 RB로 로우레벨신호가 입력되면, 출력단(OUT)을 통해 로우레벨신호를 출력한다. D플립플롭(FF17)은 윈도우타이밍하강신호(WINF)를 클럭단으로, RS플립플롭(FF15)의 출력신호를 입력단 D로 각각 인가받는다. D플립플롭(FF17)은 윈도우타이밍하강신호(WINF)에 동기되어 윈도우신호(WINDOW)의 하이레벨구간내에 검출동기신호(WINDET)가 하이레벨상태로 존재하면 로우레벨상태를 갖는 제2상태신호(NOSY)(제13(i)도)를 출력하고, 상술의 구간내에 검출동기신호(WINDET)가 로우레벨상태로 존재하면 하이레벨상태를 갖는 제2상태신호(NOSY)를 출력한다.
제11도는 제8도에 도시된 제2이상동기검출부(80)의 상세 회로도이다. 낸드게이트(NAND11)는 검출동기회로(SYNCDET)와 윈도우신호(WINDOW)를 반전시키는 인버터(INV12)의 출력신호를 부정논리곱하여 D플립플롭(FF18)의 입력단 D로 출력한다. D플립플롭(FF18)은 클럭신호(CK)를 반전출력하는 인버터(INV14)의 출력신호에 따라 동작하여, 윈도우신호(WINDOW)가 로우레벨상태인 구간에서 검출동기신호(SYNCDET)가 하이레벨상태로 존재하면 로우레벨신호를 RS플립플롭(FF19)의 세트단 SB로 출력한다. RS플립플롭(FF19)은 로우레벨신호가 세트단 SB로 인가되면 출력단 OUT을 통하여 하이레벨신호를 D플립플롭(FF21)으로 출력한다. D플립플롭(FF21)은 클럭신호로 인가되는 윈도우타이밍신호(WTIME)에 동기되어 하이레벨상태를 갖는 제3상태신호(ILSY)(제13(j)도)를 출력한다.
한편, D플립플롭(FF20)은 인버터(13)에 의해 반전되는 윈도우타이밍상승신호(WINR)를 입력단 D로 인가받아 인버터(INV14)에 의해 반전되는 클럭신호(CK)에 동기시켜 출력한다. D플립플롭(FF20)은 클럭신호(CK)의 하강에지에서 윈도우타이밍상승신호(WINR)가 하이레벨상태이면 로우레벨신호를 앤드게이트(AND8)로 출력한다. 앤드게이트(AND8)는 마스터리세트신호(MRST)와 D플립플롭(FF20)의 출력신호를 논리곱하여 RS플립플롭(FF19)로 출력한다. RS플립플롭(FF19)은 앤드게이트(AND8)의 출력신호가 로우레벨상태를 가지면 로우레벨신호를 D플립플롭(FF21)의 입력단 D로 출력한다. D플립플롭(FF21)은 클럭신호로 인가되는 윈도우타이밍신호(WTIME)에 따라 로우레벨상태를 갖는 제3상태신호(ILSY)를 출력한다. 윈도우신호(WINDOW)의 로우레벨구간에서 검출동기신호(SYNCDET)가 하이레벨상태이면, 제3상태신호(ILSY)는 하이레벨상태를 가지며, 윈도우신호(WINDOW)의 하이레벨구간에서 검출동기신호(SYNCDET)가 로우레벨상태를 가지면, 제3상태신호(ILSY)는 로우레벨상태를 갖는다.
이상에서와 같이 본 발명은 디스크로부터 검출된 동기신호에 에러가 생겨 달라지거나 검출되지 않을 경우에는 내삽동기신호를 발생시켜 데이타를 정확하게 재생할 수 있으며, 동기신호의 검출상태를 판별하여 제어부에 알려주어 제어부가 섹터단위의 데이타 처리를 용이하게 할 수 있는 효과를 가져온다.

Claims (16)

  1. 섹터단위로 데이타가 기록된 디스크로부터 읽혀지는 데이타의 섹터단위의 재생을 위한 동기신호를 발생하는 장치에 있어서, 윈도우신호와 상기 디스크로부터 재생된 검출동기신호를 인가받아 상기 윈도우신호에 의해 결정되는 제1윈도우구간내에 상기 검출동기신호가 존재하면 유효검출동기신호를 발생하며, 윈도우타이밍신호와 내삽동기신호를 인가받아 윈도우타이밍신호에 의해 결정되는 제2윈도우구간내에서 상기 내삽동기신호가 검출동기신호보다 앞서있는 경우 유효내삽동기신호를 발생하고, 상기 유효내삽동기신호와 상기 유효검출동기신호를 논리합하여 유효동기신호를 발생하는 유효동기신호발생부; 상기 유효동기신호발생부로부터의 유효검출동기신호 및 유효내삽동기신호를 인가받아 한 섹터데이타 간격으로 카운터클리어신호를 발생하는 클리어신호발생부; 상기 카운터클리어신호를 인가받아 윈도우타이밍이전상승신호와, 윈도우타이밍신호의 제2윈도우구간을 결정하기 위한 윈도우타이밍상승신호 및 윈도우타이밍하강신호를 발생하는 카운터부; 상기 윈도우타이밍상승신호 및 윈도우타이밍하강신호에 응답하여 윈도우타이밍신호를 발생하며, 상기 윈도우타이밍상승신호의 인가시점으로부터 기설정된 시간이 경과되면 내삽동기신호를 발생하는 내삽동기신호발생부; 및 검출동기신호와 내삽동기신호에 응답하여 윈도우록신호를 발생하고, 윈도우타이밍신호를 인가받아 상기 윈도우록신호와 윈도우타이밍신호를 논리합하여 윈도우신호를 발생하는 윈도우신호발생부를 포함하는 동기내삽회로.
  2. 제1항에 있어서, 상기 유효동기신호발생부는 검출동기신호와 윈도우신호를 논리곱하여 유효검출동기신호를 발생하는 제1앤드게이트; 윈도우타이밍신호와 검출동기신호를 부정논리곱하는 제1낸드게이트; 윈도우타이밍신호보다 한 클럭 앞선 윈도우타이밍이전상승신호를 입력단J로 제1낸드게이트의 출력신호를 반전입력된 K로 각각 입력받아 클럭신호의 로우에지에 동기시켜 출력하는 JK플립플롭; 상기 JK플립플롭의 출력신호와 내삽동기신호를 논리곱하여 유효내삽동기신호를 발생하는 제2앤드게이트; 및 상기 제1앤드게이트와 제2앤드게이트의 출력신호를 논리합하여 유효동기신호를 발생하는 제1오아게이트를 구비함을 특징으로 하는 동기내삽회로.
  3. 제1항에 있어서, 상기 클리어신호발생부는 유효내삽동기신호를 입력받아 클럭신호의 로우에지에 동기시켜 출력하는 제1D플립플롭; 상기 제1D플립플롭의 출력신호와 반전된 유효내삽동기신호를 부정논리곱하는 제2낸드게이트; 유효검출동기신호를 입력받아 클럭신호의 로우에지에 동기시켜 출력하는 제2D플립플롭; 상기 제2D플립플롭의 출력신호와 반전된 유효검출동기신호를 부정논리곱하는 제3낸드게이트; 및 상기 제2낸드게이트와 제3낸드게이트의 출력신호, 및 마스터리세트신호를 논리곱하여 카운터클리어신호를 발생하는 제3앤드게이트를 구비함을 특징으로 하는 디스크 재생장치의 동기내삽회로.
  4. 제1항에 있어서, 상기 카운터부는 클럭신호를 카운트하며 상기 카운터클리어신호에 의해 리세트되는 제1카운터; 상기 제1카운터의 출력신호의 값이 제1설정값에 도달하는 지를 검출하는 제1디코더; 상기 제1카운터의 출력신호의 값이 제2설정값에 도달하는 지를 검출하는 제2디코더; 및 상기 제1카운터의 출력신호의 값이 제3설정값에 도달하는 지를 검출하는 제3디코더를 포함함을 특징으로 하는 동기내삽회로.
  5. 제4항에 있어서, 상기 기설정된 값들은 상기 내삽동기신호의 발생 시점을 중심으로 하는 소정의 값으로 결정되는 것을 특징으로 하는 동기내삽회로.
  6. 제1항에 있어서, 상기 내삽동기신호발생부는 반전된 윈도우타이밍하강신호와 마스터리세트신호를 논리곱하는 제4앤드게이트; 로우레벨을 갖는 반전된 윈도우타이밍상승신호에 의해 세트되고, 상기 제4앤드게이트로부터 출력되는 로우레벨신호에 의해 리세트되어 윈도우타이밍신호를 발생하는 제1RS플립플롭; 상기 윈도우타이밍신호와 마스터리세트신호 및 클럭신호를 입력받아 윈도우타이밍신호의 상승에지를 검출하는 상승에지검출기; 상기 상승에지검출기로부터 출력되는 로우레벨신호에 의해 클리어되며, 윈도우타이밍신호에 의해 인에이블되는 동안 클럭신호를 카운트하는 제2카운터; 및 상기 제2카운터의 출력신호의 값이 제4설정값에 도달하는 지를 검출하는 제4디코더를 포함함을 특징으로 하는 동기내삽회로.
  7. 제6항에 있어서, 상기 상승에지검출기는 상기 윈도우타이밍신호를 입력받아 클럭신호의 로우에지에 동기시켜 출력하는 제3D플립플롭; 상기 제3D플립플롭의 출력신호를 반전시키는 제1인버터; 윈도우타이밍신호와 상기 제1인버터의 출력신호를 부정논리곱하는 제4낸드게이트; 및 상기 제4낸드게이트의 출력신호와 마스터리세트신호를 논리곱하는 제5앤드게이트를 포함하는 것을 특징으로 하는 동기내삽회로.
  8. 제7항에 있어서, 상기 제4디코더는 윈도우타이밍신호의 상승에지로부터 48개의 클럭이 발생되는 순간을 검출하여 출력신호를 발생하는 것을 특징으로 하는 동기내삽회로.
  9. 제1항에 있어서, 상기 윈도우신호발생부는 내삽동기신호와 검출동기신호를 부정논리곱하는 제5낸드게이트; 검출동기신호와 윈도우타이밍신호를 부정논리곱하는 제6낸드게이트; 제6낸드게이트의 출력신호를 입력받아 클럭신호의 상승에지에 동기시켜 출력하는 제4D플립플롭; 제4D플립플롭의 출력신호를 로우레벨에 의해 클리어되며, 클럭신호를 카운트하여 2비트신호를 출력하는 제3카운터; 제3카운터의 출력신호가 제5설정값일 때를 검출하여 로우레벨신호를 출력하는 제7낸드게이트; 상기 제5낸드게이트로부터 출력되는 로우레벨신호에 의해 세트되고 상기 제7낸드게이트로부터 출력되는 로우레벨신호 의해 리세트되어 윈도우록신호를 발생하는 제2RS플립플롭; 상기 윈도우록신호를 반전시키는 제2인버터; 및 상기 제2인버터의 출력신호와 윈도우타이밍신호를 논리합하여 윈도우신호를 발생하는 제2오아게이트로 구비함을 특징으로 하는 동기내삽회로.
  10. 트랙들을 갖는 디스크에 섹터단위로 기록된 데이타를 재생하기 위한 동기신호를 발생하여 동기상태를 검출하는 장치에 있어서, 상기 디스크로부터 재생된 검출동기신호와 윈도우신호발생부로부터의 윈도우신호를 인가받아 상기 윈도우신호에 의해 결정되는 제1윈도우구간내에 상기 검출동기신호가 존재하면 유효검출동기신호를 발생하며, 윈도우타이밍신호와 내삽동기신호를 인가받아 윈도우타이밍신호에 의해 결정되는 제2윈도우구간내에서 상기 내삽동기신호가 검출동기신호보다 앞서있는 경우 유효내삽동기신호를 발생하고, 상기 유효내삽동기신호와 상기 유효검출동기신호를 논리합하여 유효동기신호로 출력하는 유효동기신호발생부; 상기 유효동기신호발생부로부터의 유효검출동기신호 및 유효내삽동기신호를 인가받아 한 섹터데이타 간격으로 카운터클리어신호를 발생하는 클리어신호발생부; 상기 카운터클리어신호를 인가받아 윈도우타이밍이전상승신호와, 윈도우타이밍신호의 제2윈도우구간을 결정하기 위한 윈도우타이밍상승신호 및 윈도우타이밍하강신호를 발생하는 카운터부; 상기 윈도우타이밍상승신호 및 윈도우타이밍하강신호에 응답하여 윈도우타이밍신호를 발생하며, 상기 윈도우타이밍상승신호로부터 기설정된 시간이 경과되면 내삽동기신호를 발생하는 내삽동기신호발생부; 상기 검출동기신호와 내삽동기신호의 타이밍을 비교하여 윈도우록신호를 발생하고, 윈도우타이밍신호를 인가받아 상기 윈도우록신호와 윈도우타이밍신호를 논리합하여 윈도우신호를 발생하는 윈도우신호발생부; 및 상기 윈도우타이밍신호와 내삽동기신호 및 검출동기신호를 입력받아 내삽동기신호와 검출동기신호가 일치하는지를 나타내는 제1상태신호를 발생하는 정상동기검출부를 포함하는 것을 특징으로 하는 동기상태검출장치.
  11. 제10항에 있어서, 상기 정상동기검출부는 내삽동기신호와 검출동기신호를 부정논리곱하는 제1낸드게이트; 윈도우타이밍신호와 마스터리세트신호 및 클럭신호를 입력받아 윈도우타이밍신호의 상승에지를 검출하는 상승에지검출기; 상기 제1낸드게이트로부터 출력되는 로우레벨신호에 의해 세트되고 상기 상승에지검출기로부터 출력되는 로우레벨신호에 의해 리세트되는 제1RS플립플롭; 및 상기 제1RS플립플롭의 출력신호를 입력받아 로우레벨상태의 윈도우타이밍신호에 동기시켜 제1상태신호를 출력하는 제1D플립플롭을 구비함을 특징으로 하는 동기상태 검출장치.
  12. 제11항에 있어서, 상기 상승에지검출기는 상기 윈도우타이밍신호를 입력받아 클럭신호의 로우에지에 동기시켜 출력하는 제2D플립플롭; 상기 제2D플립플롭의 출력신호를 반전시키는 제1인버터; 및 윈도우타이밍신호와 상기 제1인버터의 출력신호를 부정논리곱하는 제2낸드게이트를 구비함을 특징으로 하는 동기상태 검출장치.
  13. 제10항에 있어서, 윈도우신호와 윈도우타이밍이전상승신호와 윈도우타이밍하강신호, 및 검출동기신호를 입력받아 윈도우신호의 제1윈도우구간내에 검출동기신호가 없음을 나타내는 제2상태신호를 발생하는 제1이상동기검출부를 추가로 포함하는 것을 특징으로 하는 동기상태검출장치.
  14. 제13항에 있어서, 상기 제1이상동기검출부는 반전된 윈도우타이밍이전상승신호와 마스터리세트신호를 논리곱하는 제1앤드게이트; 검출동기신호와 윈도우신호를 부정논리곱하는 제3낸드게이트; 상기 제3낸드게이트의 출력신호를 입력받아 클럭신호의 로우에지에 동기시켜 출력하는 제3D플립플롭; 상기 제1앤드게이트로부터 출력되는 로우레벨신호에 의해 세트되며 상기 제3D플립플롭으로 부터 출력되는 로우레벨신호에 의해 리세트되는 제2RS플립플롭; 및 상기 제2RS플립플롭의 출력신호를 윈도우타이밍하강에지신호의 상승에지에 동기시켜 출력하는 제4D플립플롭을 구비함을 특징으로 하는 동기상태 검출장치.
  15. 제10항에 있어서, 윈도우신호와 윈도우타이밍신호와 윈도우타이밍상승신호, 및 검출동기신호를 입력받아 윈도우신호의 제1윈도우구간 바깥에 검출동기신호가 있음을 나타내는 제3상태신호를 발생하는 제2이상동기검출부를 추가로 포함하는 것을 특징으로 하는 동기상태검출장치.
  16. 상기 제2이상동기검출부는 검출동기신호와 반전된 윈도우신호를 부정논리곱하는 제4낸드게이트; 상기 제4낸드게이트의 출력신호를 입력받아 클럭신호의 로우에지에 동기시켜 출력하는 제5D플립플롭; 반전된 윈도우타이밍상승신호를 입력받아 클럭신호의 로우에지에 동기시켜 출력하는 제6D플립플롭; 상기 제6D플립플롭의 출력신호와 마스터리세트신호를 논리곱하는 제2앤드게이트; 상기 제5D플립플롭으로부터 출력되는 로우레벨신호에 의해 세트되고, 상기 제2앤드게이트로부터 출력되는 로우레벨신호에 의해 리세트되는 제2RS플립플롭; 및 상기 제2RS플립플롭의 출력신호를 입력받아 윈도우타이밍신호의 로우에지에 동기시켜 제3상태신호를 출력하는 제7D플립플롭을 구비함을 특징으로 하는 동기상태 검출장치.
KR1019930019587A 1993-09-24 1993-09-24 디스크재생장치의 동기내삽회로 및 동기상태검출회로 KR0157585B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930019587A KR0157585B1 (ko) 1993-09-24 1993-09-24 디스크재생장치의 동기내삽회로 및 동기상태검출회로
JP6229642A JP2875957B2 (ja) 1993-09-24 1994-09-26 ディスク再生装置の同期内挿及び同期状態検出装置
US08/311,855 US5517513A (en) 1993-09-24 1994-09-26 Sync interpolative circuit and sync state detecting circuit of a disc reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930019587A KR0157585B1 (ko) 1993-09-24 1993-09-24 디스크재생장치의 동기내삽회로 및 동기상태검출회로

Publications (1)

Publication Number Publication Date
KR0157585B1 true KR0157585B1 (ko) 1998-12-15

Family

ID=19364494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930019587A KR0157585B1 (ko) 1993-09-24 1993-09-24 디스크재생장치의 동기내삽회로 및 동기상태검출회로

Country Status (3)

Country Link
US (1) US5517513A (ko)
JP (1) JP2875957B2 (ko)
KR (1) KR0157585B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910553B1 (ko) * 2008-03-26 2009-08-03 주식회사 텔레칩스 싱크 에러가 포함된 데이터 ｃｄ 판독 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6536011B1 (en) * 1998-10-22 2003-03-18 Oak Technology, Inc. Enabling accurate demodulation of a DVD bit stream using devices including a SYNC window generator controlled by a read channel bit counter
JP2000252951A (ja) * 1999-03-01 2000-09-14 Sony Corp 同期信号検出方法及び無線通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453260A (en) * 1982-06-15 1984-06-05 Tokyo Shibaura Denki Kabushiki Kaisha Synchronizing circuit for detecting and interpolating sync signals contained in digital signal
JPH0644818B2 (ja) * 1984-04-13 1994-06-08 日本電信電話株式会社 表示装置
GB2187067B (en) * 1986-02-21 1989-11-29 Fuji Xerox Co Ltd Stellate store and broadcast network with collision avoidance
JP2811802B2 (ja) * 1989-09-20 1998-10-15 ソニー株式会社 情報伝送装置
US5406569A (en) * 1991-10-31 1995-04-11 Sony Corporation Error correcting apparatus for digital data and digital synchronizing detecting apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910553B1 (ko) * 2008-03-26 2009-08-03 주식회사 텔레칩스 싱크 에러가 포함된 데이터 ｃｄ 판독 방법

Also Published As

Publication number Publication date
JPH07176151A (ja) 1995-07-14
US5517513A (en) 1996-05-14
JP2875957B2 (ja) 1999-03-31

Similar Documents

Publication Publication Date Title
US4479146A (en) Vertical code verifier
US5946443A (en) Method and apparatus for restoring sync data in a digital video disc playback system
KR0157585B1 (ko) 디스크재생장치의 동기내삽회로 및 동기상태검출회로
JP4244568B2 (ja) 再生装置、再生方法及びプログラム
JPS6016027B2 (ja) タイムコ−ド読取装置
US5696867A (en) Apparatus in digital video tape recorder for detecting a sync signal in digital data
JPS59113516A (ja) マルチチヤネル読取り信号再生システム
JPS6136306B2 (ko)
JPH02306472A (ja) 同期回路
JPH0721944B2 (ja) フレ−ム同期検出方式
KR0149034B1 (ko) 광디스크 재생장치의 바이페이즈 데이터 디코딩회로
US5199018A (en) System for inserting a synchronizing pattern in digital audio data on an optical disk
JP4577398B2 (ja) 再生装置、再生方法及びプログラム
JPS5943860B2 (ja) フレ−ム同期信号検出回路
JP3321884B2 (ja) 同期ブロック検出方法および同期ブロック検出装置
JPH0490170A (ja) Ｒｅｓｙｎｃ検出回路
SU1205180A1 (ru) Устройство детекмировани сигналов воспроизведени с магнитного диска
JPH04132431A (ja) Ｒｅｓｙｎｃ検出回路
KR100383629B1 (ko) 하드디스크드라이브의샘펄스검출회로
KR950007306B1 (ko) 디지탈 데이타 재생장치의 동기 검출회로
JP2553072B2 (ja) 同期回路
JPS5944695B2 (ja) ミツミングクロックを有する情報の識別装置
JPH07109981B2 (ja) 同期信号検出回路
JPS61225920A (ja) 同期信号分離回路
JPH04339362A (ja) 同期検出方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 15

EXPY Expiration of term