JPH0664862B2 - デイジタル画像記録再生装置 - Google Patents
デイジタル画像記録再生装置Info
- Publication number
- JPH0664862B2 JPH0664862B2 JP59194722A JP19472284A JPH0664862B2 JP H0664862 B2 JPH0664862 B2 JP H0664862B2 JP 59194722 A JP59194722 A JP 59194722A JP 19472284 A JP19472284 A JP 19472284A JP H0664862 B2 JPH0664862 B2 JP H0664862B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- bits
- error
- pixel
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
- H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Television Signal Processing For Recording (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、画像信号に符号化し、デイジタル信号の形態
で磁気，光などを利用して記録する際の、効率的な誤り
訂正符号化方式に関する。
で磁気，光などを利用して記録する際の、効率的な誤り
訂正符号化方式に関する。
画像信号を符号化し、デイジタル信号の形態で記録す
る、たとえばデイジタルVTRの場合には、記録再生系で
生じる符号誤りの影響を軽減するために、誤り訂正また
は誤り検出の機能が必要となる。
る、たとえばデイジタルVTRの場合には、記録再生系で
生じる符号誤りの影響を軽減するために、誤り訂正また
は誤り検出の機能が必要となる。
画像信号を、たとえば１画素あたり８ビツトで符号化す
る場合に、通常は８ビツトの内のいずれのビツトに符号
誤りが発生しても、これを訂正または検出する様な構成
が多い。しかし、画像信号の場合には、符号誤りが第１
ビツトに発生したか第８ビツトに発生したかにより、生
じる画質劣化の程度は大きく異なる。すなわち、上位ビ
ツトの符号誤り程大きな画質劣化を生じる。
る場合に、通常は８ビツトの内のいずれのビツトに符号
誤りが発生しても、これを訂正または検出する様な構成
が多い。しかし、画像信号の場合には、符号誤りが第１
ビツトに発生したか第８ビツトに発生したかにより、生
じる画質劣化の程度は大きく異なる。すなわち、上位ビ
ツトの符号誤り程大きな画質劣化を生じる。
SMPTE Journal,1984年２月号,140〜144ページに掲載さ
れたHeitmannの論文「Digital Video Recording:New Re
sults in Channel Coding and Error Protection」にお
いては、第１ビツトに最も訂正能力の高い符号化方式
を、第２ビツトにやや訂正能力の低い符号化方式を、第
３ビツトにさらに訂正能力の低い符号化方式を採用し、
第４から第８ビツトに対しては誤り訂正を行わない誤り
訂正方式について述べられている。
れたHeitmannの論文「Digital Video Recording:New Re
sults in Channel Coding and Error Protection」にお
いては、第１ビツトに最も訂正能力の高い符号化方式
を、第２ビツトにやや訂正能力の低い符号化方式を、第
３ビツトにさらに訂正能力の低い符号化方式を採用し、
第４から第８ビツトに対しては誤り訂正を行わない誤り
訂正方式について述べられている。
上記方式は、原理的には誤り訂正に必要な装置規模を増
加させる事なく、誤り訂正後の残留符号後り率（すなわ
ち画質劣化）を向上させ得る特長を持つ。しかし、ビツ
ト毎に異なる形態の符号を与えると、VTRに記録される
全体の符号の構造が極めて複雑となり、それを実現する
ための装置が実現には増加する。また、使用する誤り訂
正符号の種類によつては、画素単位の処理に適してお
り、ビツト毎に異なる処理はやりにくい場合もある。こ
れらの課題に関しては上記論文は全く言及していない。
加させる事なく、誤り訂正後の残留符号後り率（すなわ
ち画質劣化）を向上させ得る特長を持つ。しかし、ビツ
ト毎に異なる形態の符号を与えると、VTRに記録される
全体の符号の構造が極めて複雑となり、それを実現する
ための装置が実現には増加する。また、使用する誤り訂
正符号の種類によつては、画素単位の処理に適してお
り、ビツト毎に異なる処理はやりにくい場合もある。こ
れらの課題に関しては上記論文は全く言及していない。
本発明の目的は、画像信号の特長を利用して上位ビツト
の符号誤り訂正能力を下位バツトより高め、かつVTRに
記録される全体の符号構成が従来の構成と同様に簡易
で、かつ画素単位の訂正処理にも適した符号誤り訂正方
式を提供する事にある。
の符号誤り訂正能力を下位バツトより高め、かつVTRに
記録される全体の符号構成が従来の構成と同様に簡易
で、かつ画素単位の訂正処理にも適した符号誤り訂正方
式を提供する事にある。
本発明においては、画像信号の下位ビツトに対しては誤
り訂正，検出は行わず、一方上位ビツトに対しては複数
画素の上位ビツトをまとめて、新たな１つの画素を考え
て、これを用いて従来と同様の画素単位処理の訂正，検
出を行い、一方、ビツト単位処理の訂正，検出に際して
は、下位ビツトを画像符号と無関係な一定符号と見なる
事によりVTRに記録される符号は見かけ上は従来と同一
の符号となり、かつ訂正，検出処理に必要な装置も従来
の装置をそのまま使用出来る。
り訂正，検出は行わず、一方上位ビツトに対しては複数
画素の上位ビツトをまとめて、新たな１つの画素を考え
て、これを用いて従来と同様の画素単位処理の訂正，検
出を行い、一方、ビツト単位処理の訂正，検出に際して
は、下位ビツトを画像符号と無関係な一定符号と見なる
事によりVTRに記録される符号は見かけ上は従来と同一
の符号となり、かつ訂正，検出処理に必要な装置も従来
の装置をそのまま使用出来る。
画素単位に訂正処理を行う符号として、ｂ−隣接符号を
例にとり原理を示す。
例にとり原理を示す。
８ビツトの画像信号に対しては、ｂ−隣接符号において
はｂ＝８が適している。たとえば、18画素中に符号誤り
を訂正（または検出）する場合には、ｉ番目の画素の第
１から第８ビツトをai１,ai２,ai３，…,ai７,ai８と
し、これを で示されるＷ（ｉ）で表現すると より、各々８ビツトのP,Qが得られる。ここでＴは下記
の行列である すなわち、18画素毎に上式で得られるP,Q（各々８ビツ
トよりなるから合せて２画素相当の符号と考えてもよ
い）を付加して記録する。ｂ−隣接符号を用いた符号誤
りの訂正，検出方法は公知であるので説明は省略する
が、上述の数値例の場合にはP,Qを含めた合計20画素中
に誤りビツトを含む画素が２画素以下の場合には訂正、
３画素以上の場合には検出が可能である。ここで、画素
が誤りを含む確率をｐとすると、訂正出来ない確率ｑは となる。
はｂ＝８が適している。たとえば、18画素中に符号誤り
を訂正（または検出）する場合には、ｉ番目の画素の第
１から第８ビツトをai１,ai２,ai３，…,ai７,ai８と
し、これを で示されるＷ（ｉ）で表現すると より、各々８ビツトのP,Qが得られる。ここでＴは下記
の行列である すなわち、18画素毎に上式で得られるP,Q（各々８ビツ
トよりなるから合せて２画素相当の符号と考えてもよ
い）を付加して記録する。ｂ−隣接符号を用いた符号誤
りの訂正，検出方法は公知であるので説明は省略する
が、上述の数値例の場合にはP,Qを含めた合計20画素中
に誤りビツトを含む画素が２画素以下の場合には訂正、
３画素以上の場合には検出が可能である。ここで、画素
が誤りを含む確率をｐとすると、訂正出来ない確率ｑは となる。
本発明では、（2m−１）番目および2m番目の画素の上位
４ビツトずつを合せた８ビツトの新たな画素Ｗ′（ｍ）
を考える。すなわち 先の例の様に、Ｗ（ｉ）が18画素あれば、 Ｗ′（ｍ）は９画素相当あるから、訂正符号は となる。すなわち、従来用いていた符号器に、18個のＷ
（ｉ）の代りに９個のＷ′（ｍ）を入力すれば、新たな
訂正符号Ｐ′,Q′が得られる。
４ビツトずつを合せた８ビツトの新たな画素Ｗ′（ｍ）
を考える。すなわち 先の例の様に、Ｗ（ｉ）が18画素あれば、 Ｗ′（ｍ）は９画素相当あるから、訂正符号は となる。すなわち、従来用いていた符号器に、18個のＷ
（ｉ）の代りに９個のＷ′（ｍ）を入力すれば、新たな
訂正符号Ｐ′,Q′が得られる。
Ｐ′,Q′は従来と同様に、Ｐ′,Q′とＷ′ｍよりなる11
画素の中に誤りビツトを含む画素が２画素以下であれば
訂正,3画素以上の場合に検出を可能とする。すなわち、
訂正出来ない確率ｑ′は となる。ｑ′／ｑ＝165／1140 ＝0.14 であるから、Ｗ（ｉ）の代りにＷ′（ｍ）を用いる事で
訂正出来ない確率は従来の14％に減少する。ここで、誤
り訂正，検出処理に必要な符号器，復号器は従来のもの
と同一であり、符号器の前にＷ（ｉ）をＷ′（ｍ）に変
換する回路，復号器の後にＷ′（ｍ）をＷ（ｉ）に変換
する回路が必要となるだけである。もちろん、Ｗ（ｉ）
に含まれていたai５からai８までの中に発生した符号誤
りの訂正，検出は出来ないが、先に示した文献中で述べ
られている様に、これにより生じる画質劣化は許容出来
る。
画素の中に誤りビツトを含む画素が２画素以下であれば
訂正,3画素以上の場合に検出を可能とする。すなわち、
訂正出来ない確率ｑ′は となる。ｑ′／ｑ＝165／1140 ＝0.14 であるから、Ｗ（ｉ）の代りにＷ′（ｍ）を用いる事で
訂正出来ない確率は従来の14％に減少する。ここで、誤
り訂正，検出処理に必要な符号器，復号器は従来のもの
と同一であり、符号器の前にＷ（ｉ）をＷ′（ｍ）に変
換する回路，復号器の後にＷ′（ｍ）をＷ（ｉ）に変換
する回路が必要となるだけである。もちろん、Ｗ（ｉ）
に含まれていたai５からai８までの中に発生した符号誤
りの訂正，検出は出来ないが、先に示した文献中で述べ
られている様に、これにより生じる画質劣化は許容出来
る。
以上は、画素単位で処理する符号について述べたが、次
にビツト単位で処理する符号として、Cycli Redundancy
Check Code（以下CRCCと略記する。）を例にとつて説
明する。８ビツトよりなる画像符号についてCRCCを生成
して付加する場合を考えると、８ビツト（あるいはその
整数倍）のCRCCが適している。CRCC生成の原理は公知で
あるから、簡単にたとえば18画素分の符号から生成する
例を述べると、Ｗ（１）からＷ（18）までのビツトをａ
１，１,a１，２,a１，３，…ａ１，８,a２，１,
a２，２，…ａ１ ７，８,a１ ８，１，…,a１ ８，７,a１
８，８と並べ、これを一つの符号多項式と考えた時に、
この多項式を生成多項式と呼ばれるもので割つた場合の
余りＲがCRCCの符号多項式となる。ところが、各画素Ｗ
（ｉ）のビツトai,１,ai,２，…,ai,７,ai,８に、０を
（20−ｉ）×８個続けたものを符号多項式と考え、これ
を上述の生成多項式で割つて場合の余りをRiとすると、 である事が知られており、CRCCも画素単位の処理で得る
事が可能である。
にビツト単位で処理する符号として、Cycli Redundancy
Check Code（以下CRCCと略記する。）を例にとつて説
明する。８ビツトよりなる画像符号についてCRCCを生成
して付加する場合を考えると、８ビツト（あるいはその
整数倍）のCRCCが適している。CRCC生成の原理は公知で
あるから、簡単にたとえば18画素分の符号から生成する
例を述べると、Ｗ（１）からＷ（18）までのビツトをａ
１，１,a１，２,a１，３，…ａ１，８,a２，１,
a２，２，…ａ１ ７，８,a１ ８，１，…,a１ ８，７,a１
８，８と並べ、これを一つの符号多項式と考えた時に、
この多項式を生成多項式と呼ばれるもので割つた場合の
余りＲがCRCCの符号多項式となる。ところが、各画素Ｗ
（ｉ）のビツトai,１,ai,２，…,ai,７,ai,８に、０を
（20−ｉ）×８個続けたものを符号多項式と考え、これ
を上述の生成多項式で割つて場合の余りをRiとすると、 である事が知られており、CRCCも画素単位の処理で得る
事が可能である。
したがつて、CRCCに本発明を適用する場合には、ｂ−隣
接符号の場合と全く同様に、Ｗ（ｉ）よりRiを得る代り
に、先に示したＷ′（ｍ）より余りＲ′（ｍ）を求め、 をCRCCとすれば良い。ここで、Ｗ′（ｍ）よりＲ′ｍを
得る回路、Ｒ′ｍよりＲ′を得る回路は、各々従来Ｗ
（ｉ）よりRiを、RiよりＲを得る回路と同一であり、た
だ、Ｗ（ｉ）とＷ′（ｍ）の変換回路が新たに必要とな
るだけである。
接符号の場合と全く同様に、Ｗ（ｉ）よりRiを得る代り
に、先に示したＷ′（ｍ）より余りＲ′（ｍ）を求め、 をCRCCとすれば良い。ここで、Ｗ′（ｍ）よりＲ′ｍを
得る回路、Ｒ′ｍよりＲ′を得る回路は、各々従来Ｗ
（ｉ）よりRiを、RiよりＲを得る回路と同一であり、た
だ、Ｗ（ｉ）とＷ′（ｍ）の変換回路が新たに必要とな
るだけである。
CRCCより符号誤りを検出する原理については公知である
ために説明を省略する。上述の例では、18画素相当のWi
に１画素相当のＲを付加すると、合計19画素（152ビツ
ト）中に８ビツトまでの符号誤りがあれば確実に検出
し、８ビツトを越える誤りは１／２８の確率で見落す。
一方、本発明の様に、９画素相当のＷ′（ｍ）に１画素
相当のＲ′を付加すると、合計10画素（80ビツト）中の
８ビツトまでの符号誤りまでは確実に検出する。
ために説明を省略する。上述の例では、18画素相当のWi
に１画素相当のＲを付加すると、合計19画素（152ビツ
ト）中に８ビツトまでの符号誤りがあれば確実に検出
し、８ビツトを越える誤りは１／２８の確率で見落す。
一方、本発明の様に、９画素相当のＷ′（ｍ）に１画素
相当のＲ′を付加すると、合計10画素（80ビツト）中の
８ビツトまでの符号誤りまでは確実に検出する。
ビツトの誤り率をｇとすると、152ビツト中に８ビツト
を越える誤りが発生する確率ｈは となり、一方、80ビツト中に８ビツトを越える誤りが発
生する確率ｈ′は となる ｈ′／ｈ１／400 より、CRCCを用いて確実には誤りを検出出来ない確率は
本発明により従来の１／400に減少する。
を越える誤りが発生する確率ｈは となり、一方、80ビツト中に８ビツトを越える誤りが発
生する確率ｈ′は となる ｈ′／ｈ１／400 より、CRCCを用いて確実には誤りを検出出来ない確率は
本発明により従来の１／400に減少する。
しかし、CRCCは本来はｆツト単位処理の符号である。す
なわち、CRCCの生成は画素単位でも実現出来るが、検出
能力はCRCCのビツト数で定まる。したがつて、２つの画
素の上位４ビツトを合せて１つの新しい８ビツトの画素
としなくても、 Ｗ（ｉ）の下位４ビツトを一定値と見なした符号Ｗ
＊（ｉ）を用いても良い。ここで である。ａ０，５〜ａ０，８は、従来の符号ai,５〜ai,
８とは無関係な一定符号である。一定とは、CRCCの生成
時と、CRCCを用いた誤り検出時に、同一符号を用いる事
を意味する。簡単な例は、 ａ０，５＝ａ０，６＝ａ０，７＝ａ０，８＝０ である。Ｗ（ｉ）が18画素であれば、Ｗ＊（ｉ）も18画
素ある。この18画素のＷ＊（ｉ）を用いて作成した余り
Ｒ＊は、上述のＲとともＲ′とも異なるがａ０，５〜ａ
０，８は記録再生過程の符号誤りとは無関係に一定であ
るから、Ｒ＊はＲ′と同一の検出能力がある。
なわち、CRCCの生成は画素単位でも実現出来るが、検出
能力はCRCCのビツト数で定まる。したがつて、２つの画
素の上位４ビツトを合せて１つの新しい８ビツトの画素
としなくても、 Ｗ（ｉ）の下位４ビツトを一定値と見なした符号Ｗ
＊（ｉ）を用いても良い。ここで である。ａ０，５〜ａ０，８は、従来の符号ai,５〜ai,
８とは無関係な一定符号である。一定とは、CRCCの生成
時と、CRCCを用いた誤り検出時に、同一符号を用いる事
を意味する。簡単な例は、 ａ０，５＝ａ０，６＝ａ０，７＝ａ０，８＝０ である。Ｗ（ｉ）が18画素であれば、Ｗ＊（ｉ）も18画
素ある。この18画素のＷ＊（ｉ）を用いて作成した余り
Ｒ＊は、上述のＲとともＲ′とも異なるがａ０，５〜ａ
０，８は記録再生過程の符号誤りとは無関係に一定であ
るから、Ｒ＊はＲ′と同一の検出能力がある。
画像符号をVTRに記録する様な場合には、２つ以上の誤
り訂正、検出符号を組み合せる事により、高い訂正，検
出能力を実現している。
り訂正、検出符号を組み合せる事により、高い訂正，検
出能力を実現している。
第１図は、上述のｂ−隣接符号とCRCCを２次元的に配置
した符号構成である。
した符号構成である。
画像符号は、発生した順番にＷ（1,1）,W（1,2）,W（1,
3），…,W（1,18）,W（2,1）,W（2,2），…,W（2,1
8），…Ｗ（17,1）,W（17,2），…,W（17,18）,W（18,
1），…,W（18,8）と考え、Ｗ（i,j）（ｉ＝1,…18）よ
りＰ（ｊ）,Q（ｊ）を、Ｗ（i,j）（ｊ＝1,…,18）より
Ｒ（ｉ）（ただし、ｉ＝1,…,18）を、Ｐ（ｊ）（ｊ＝
1,…,18）よりＲ（19）を、Ｑ（ｊ）（ｊ＝1,…,18）よ
りＲ（20）を生成する。通常は、Ｗ（i,j）を構成する
８ビツト全てを用いて、Ｐ（ｊ）,Q（ｊ）,R（ｉ）を生
成するが、本発明は上位４ビツトを用いてＰ（ｊ）,Q
（ｊ）,R（ｊ）を生成する。然る後に、Ｗ（1,1），…
Ｗ（1,18）,R（１）,W（2,1），…,W（2,18）,R
（２），…,W（17,1），…,W（17,18）,R（17）,W（18,
1），…,W（18,18）,R（18）,P（１），…,P（18）,R
（19）,Q（１），…,Q（18）,R（20）の順番にVTRに記
録する。
3），…,W（1,18）,W（2,1）,W（2,2），…,W（2,1
8），…Ｗ（17,1）,W（17,2），…,W（17,18）,W（18,
1），…,W（18,8）と考え、Ｗ（i,j）（ｉ＝1,…18）よ
りＰ（ｊ）,Q（ｊ）を、Ｗ（i,j）（ｊ＝1,…,18）より
Ｒ（ｉ）（ただし、ｉ＝1,…,18）を、Ｐ（ｊ）（ｊ＝
1,…,18）よりＲ（19）を、Ｑ（ｊ）（ｊ＝1,…,18）よ
りＲ（20）を生成する。通常は、Ｗ（i,j）を構成する
８ビツト全てを用いて、Ｐ（ｊ）,Q（ｊ）,R（ｉ）を生
成するが、本発明は上位４ビツトを用いてＰ（ｊ）,Q
（ｊ）,R（ｊ）を生成する。然る後に、Ｗ（1,1），…
Ｗ（1,18）,R（１）,W（2,1），…,W（2,18）,R
（２），…,W（17,1），…,W（17,18）,R（17）,W（18,
1），…,W（18,18）,R（18）,P（１），…,P（18）,R
（19）,Q（１），…,Q（18）,R（20）の順番にVTRに記
録する。
第２図に、P,Qの生成回路の例を示す。端子１に与えら
れたアナログ画像信号はＡ／Ｄ変換器２で８ビツトの符
号に変換される。ここで得られた画像符号は、時間軸変
換回路３により、画像符号中にR,P,Qなどを挿入する余
地を与えられる。すなわち、本来は画像符号は時間的に
連続信号であるが、第３図に示す様に18画素毎にCRCCを
付加する１画素、また、19×18画素毎にP,QおよびCRCC
を付加する19×２画素の余地が必要となる。これを３で
実現するには、一般には３の出力の速度が入力の19×20
／（18×18）倍になる様に動作クロツクを設定すれば良
いが、符号が画像信号であるために、帰線時間の画像符
号の記録を省略し、それに相当する画素数の訂正，検出
符号を使用すれば、３の入出力は同一のクロツクで済
む。
れたアナログ画像信号はＡ／Ｄ変換器２で８ビツトの符
号に変換される。ここで得られた画像符号は、時間軸変
換回路３により、画像符号中にR,P,Qなどを挿入する余
地を与えられる。すなわち、本来は画像符号は時間的に
連続信号であるが、第３図に示す様に18画素毎にCRCCを
付加する１画素、また、19×18画素毎にP,QおよびCRCC
を付加する19×２画素の余地が必要となる。これを３で
実現するには、一般には３の出力の速度が入力の19×20
／（18×18）倍になる様に動作クロツクを設定すれば良
いが、符号が画像信号であるために、帰線時間の画像符
号の記録を省略し、それに相当する画素数の訂正，検出
符号を使用すれば、３の入出力は同一のクロツクで済
む。
４は19画素相当の遅延回路であり、４の入出力を比べる
と、Ｗ（1,1）とＷ（2,1）、次の時刻にはＷ（1,2）と
Ｗ（2,2）などが同時に得られる。５は19画素毎に切り
換わるスイツチで、最初の19画素期間は、Ｗ（1,1）と
Ｗ（2,1）,W（1,2）とＷ（2,2），…,W（1,18）とＷ
（2,18）の上位４ビツトずつよりなる８ビツトを出力
し、次の19画素期間は０を出力する。次の19画素期間は
Ｗ（3,1とＷ（4,1）,W（3,2）とＷ（4,2），…,W（3,1
8）とＷ（4,18）の上位４ビツトずつよりなる８ビツト
を出力し、次の19画素は０となる。一般には、Ｗ（2m−
1,j）とＷ（2m,j）の上位４ビツトずつよりなる８ビツ
トのＷ′（m,j）をｊ＝１から18まで出力する。なお、
Ｒ（ｉ）を出力する１画素期間も出力状態になつている
が、時間軸変換回路３の操作によりこの時間には画像符
号は存在していないので、意味のない符号が出力され
る。６はＴを与える行列を実現したROMである。７はス
イツチで、５のスイツチ出力が画像符号を出力する期間
は６の出力を７の出力とするが、５の出力が０の期間は
Ｔ行列６の入力を７の出力とする。８は19画素相当の遅
延回路である。９は加算（排他的論理和）回路である。
と、Ｗ（1,1）とＷ（2,1）、次の時刻にはＷ（1,2）と
Ｗ（2,2）などが同時に得られる。５は19画素毎に切り
換わるスイツチで、最初の19画素期間は、Ｗ（1,1）と
Ｗ（2,1）,W（1,2）とＷ（2,2），…,W（1,18）とＷ
（2,18）の上位４ビツトずつよりなる８ビツトを出力
し、次の19画素期間は０を出力する。次の19画素期間は
Ｗ（3,1とＷ（4,1）,W（3,2）とＷ（4,2），…,W（3,1
8）とＷ（4,18）の上位４ビツトずつよりなる８ビツト
を出力し、次の19画素は０となる。一般には、Ｗ（2m−
1,j）とＷ（2m,j）の上位４ビツトずつよりなる８ビツ
トのＷ′（m,j）をｊ＝１から18まで出力する。なお、
Ｒ（ｉ）を出力する１画素期間も出力状態になつている
が、時間軸変換回路３の操作によりこの時間には画像符
号は存在していないので、意味のない符号が出力され
る。６はＴを与える行列を実現したROMである。７はス
イツチで、５のスイツチ出力が画像符号を出力する期間
は６の出力を７の出力とするが、５の出力が０の期間は
Ｔ行列６の入力を７の出力とする。８は19画素相当の遅
延回路である。９は加算（排他的論理和）回路である。
これにより が実現され、５の出力がＷ（17,j）とＷ（18,j）の上位
４ビツトずつよりなるＷ′（9,j）の時に、７の出力は
Ｑ（ｊ）となつている。
４ビツトずつよりなるＷ′（9,j）の時に、７の出力は
Ｑ（ｊ）となつている。
同様に、９は19画素相当の遅延回路、10は加算（排他的
論理和）回路であり、５の出力が上述のＷ′（9,j）の
時に、10の出力はＰ（ｊ）となつている。
論理和）回路であり、５の出力が上述のＷ′（9,j）の
時に、10の出力はＰ（ｊ）となつている。
11はスイツチで、最初の19×18画素期間は３の出力を、
次の19画素期間は９の出力を、次の19画素期間は８の出
力を選択する。
次の19画素期間は９の出力を、次の19画素期間は８の出
力を選択する。
以上の動作を19×20画素周期で行えば、画素符号のP,Q
を付加した符号がスイツチ11出力より得られる。なお、
図示していないが、遅延回路8,9の内容は、スイツチ11
より出力された直後に消去され０となるものとする。こ
の動作により、あたかも第４図の符号構成より生成した
場合と同一のP,Qが得られる。
を付加した符号がスイツチ11出力より得られる。なお、
図示していないが、遅延回路8,9の内容は、スイツチ11
より出力された直後に消去され０となるものとする。こ
の動作により、あたかも第４図の符号構成より生成した
場合と同一のP,Qが得られる。
第５図にCRCCであるＲの生成回路の例を示す。第５図の
入力13は第２図の出力12に接続されている。入力された
画像符号の下位４ビツトはスイツチ14で０に変換され
る。スイツチ14の出力と画像符号の上位４ビツトよりな
る新たな符号Ｗ＊（i,j）および、これが何列目の符号
であるかを示すｊを用いて、ROM15は余りＲ＊ｊを生成
する。16は１画素の遅延回路、17は加算回路であり、 を計算する。すなわち、入力13にＷ（i,18）が入力され
た時に、17の出力としてＲ（ｉ）が得られる。18はＷ
（i,j）とＲ（ｉ）を切り換えるスイツチで、出力19に
第１図の第ｉ行の符号を得る。
入力13は第２図の出力12に接続されている。入力された
画像符号の下位４ビツトはスイツチ14で０に変換され
る。スイツチ14の出力と画像符号の上位４ビツトよりな
る新たな符号Ｗ＊（i,j）および、これが何列目の符号
であるかを示すｊを用いて、ROM15は余りＲ＊ｊを生成
する。16は１画素の遅延回路、17は加算回路であり、 を計算する。すなわち、入力13にＷ（i,18）が入力され
た時に、17の出力としてＲ（ｉ）が得られる。18はＷ
（i,j）とＲ（ｉ）を切り換えるスイツチで、出力19に
第１図の第ｉ行の符号を得る。
なお、入力13に、第１図の19,20行目の符号、すなわ
ち、Ｐ（ｊ）,Q（ｊ）が与えられている時間は、スイツ
チ14は、Ｐ（ｊ）,Q（ｊ）の下位４ビツトの符号を選択
する。これにより、 Ｒ（19）,R（20）は、Ｐ（ｊ）,Q（ｊ）の８ビツト全て
を用いて生成する事になる。何故ならば、画像符号で
は、上記ビツトと下位ビツトの誤りでは画質に与える影
響が異なり、上位ビツトの誤りの訂正，検出を重視した
方が良いが、訂正，検出用部号のP,Qは、一般のデータ
であり、上位ビツトも下位ビツトも同等の役割りを持つ
ているからである。この動作により、あたかも第６図の
符号構成より生成した場合と同一のＲが得られる。
ち、Ｐ（ｊ）,Q（ｊ）が与えられている時間は、スイツ
チ14は、Ｐ（ｊ）,Q（ｊ）の下位４ビツトの符号を選択
する。これにより、 Ｒ（19）,R（20）は、Ｐ（ｊ）,Q（ｊ）の８ビツト全て
を用いて生成する事になる。何故ならば、画像符号で
は、上記ビツトと下位ビツトの誤りでは画質に与える影
響が異なり、上位ビツトの誤りの訂正，検出を重視した
方が良いが、訂正，検出用部号のP,Qは、一般のデータ
であり、上位ビツトも下位ビツトも同等の役割りを持つ
ているからである。この動作により、あたかも第６図の
符号構成より生成した場合と同一のＲが得られる。
端子19に得られた部号に画像期間は第１図のＷ（i,j）,
b−隣接符号は第４図のＰ（ｊ）,Q（ｊ）,CRCCは第６図
のＲ（ｉ）を有するものであり、全体としては、第１図
に示した従来の符号と同一の構成となつている。これら
の符号は磁気記録に適した信号に変換されて、VTRに記
録される。
b−隣接符号は第４図のＰ（ｊ）,Q（ｊ）,CRCCは第６図
のＲ（ｉ）を有するものであり、全体としては、第１図
に示した従来の符号と同一の構成となつている。これら
の符号は磁気記録に適した信号に変換されて、VTRに記
録される。
また、VTRより再生された信号は、記録時と逆変換の操
作により、元の符号となる。
作により、元の符号となる。
第７図に、本発明の符号を用いた誤り訂正回路の実施例
を示す。端子20に得られた再生符号は、上位と下位の４
ビツトずつに分けられ、下記４ビツトは、画像期間のみ
スイツチ21で０とされる。これにより、再生画像符号Ｗ
（i,j）は、先に示したＷ＊（i,j）と見なされる。22は
CRCCの復号回路でＷ＊（i,j）（j,…,18）とＲ（ｉ）よ
りなる符号多項式を、第５図の符号器に用いたものと同
一の生成多項式で割り、この余りが０であれば、誤りな
し、０でなければ誤りあり、と判定する。Ｗ＊（i,j）
の下位４ビツトは常に０であるから、もし誤りがあれば
これはＷ＊（i,j）中の上位４ビツト、すなわち第１図
のＷ（i,j）中の上位４ビツト中の誤りを検出した事に
相当する。
を示す。端子20に得られた再生符号は、上位と下位の４
ビツトずつに分けられ、下記４ビツトは、画像期間のみ
スイツチ21で０とされる。これにより、再生画像符号Ｗ
（i,j）は、先に示したＷ＊（i,j）と見なされる。22は
CRCCの復号回路でＷ＊（i,j）（j,…,18）とＲ（ｉ）よ
りなる符号多項式を、第５図の符号器に用いたものと同
一の生成多項式で割り、この余りが０であれば、誤りな
し、０でなければ誤りあり、と判定する。Ｗ＊（i,j）
の下位４ビツトは常に０であるから、もし誤りがあれば
これはＷ＊（i,j）中の上位４ビツト、すなわち第１図
のＷ（i,j）中の上位４ビツト中の誤りを検出した事に
相当する。
23は19画素の遅延回路で、22の誤りの有無を示す信号を
遅延し、OR回路24で２行分の和をとると、第４図のＷ′
（i,j）（ｊ＝1,…,18）中の誤りの有無を検出した事に
なる。
遅延し、OR回路24で２行分の和をとると、第４図のＷ′
（i,j）（ｊ＝1,…,18）中の誤りの有無を検出した事に
なる。
25はｂ−隣接符号の復号回路で、再生符号Ｗ（i,j）の
上位４ビツトよりＷ′（i,j）を合成し、これと、Ｐ
（ｊ）,Q（ｊ）および24より得られるＷ′（i,j）が誤
りを含む可能性の有無を示す信号より、誤りビツトを検
出する。すなわち、Ｗ′（i,j）（ｉ＝1,…,9）および
Ｐ（Ｊ）,Q（ｊ）の11個の画素中に、誤りを含む可能性
のある画素が２画素以下であれば、誤りビツトの位置を
検出する。また、これが３画素以上であれば、誤りの可
能性のあるビツトの位置を検出する。
上位４ビツトよりＷ′（i,j）を合成し、これと、Ｐ
（ｊ）,Q（ｊ）および24より得られるＷ′（i,j）が誤
りを含む可能性の有無を示す信号より、誤りビツトを検
出する。すなわち、Ｗ′（i,j）（ｉ＝1,…,9）および
Ｐ（Ｊ）,Q（ｊ）の11個の画素中に、誤りを含む可能性
のある画素が２画素以下であれば、誤りビツトの位置を
検出する。また、これが３画素以上であれば、誤りの可
能性のあるビツトの位置を検出する。
再生符号Ｗ（i,j）は、誤りビツト位置検出に必要な時
間だけ、26で遅延され、27で訂正される。すなわち、27
において、誤リビツトが確定出来ればその位置のＷ（i,
j）のビツトの極性を反転し、誤りの可能性が分れば、
その位置に対応して画素Ｗ（i,j）を、相関の強い、た
とえば一走査線前の画素の符号と置換する。以上によ
り、再生符号の上位４ビツトに誤りがあれば訂正をし、
訂正出来ない場合には相関の強い符号と置換する事で修
正し、下位４ビツト中のみの誤りであれば放置する動作
が実現出来る。
間だけ、26で遅延され、27で訂正される。すなわち、27
において、誤リビツトが確定出来ればその位置のＷ（i,
j）のビツトの極性を反転し、誤りの可能性が分れば、
その位置に対応して画素Ｗ（i,j）を、相関の強い、た
とえば一走査線前の画素の符号と置換する。以上によ
り、再生符号の上位４ビツトに誤りがあれば訂正をし、
訂正出来ない場合には相関の強い符号と置換する事で修
正し、下位４ビツト中のみの誤りであれば放置する動作
が実現出来る。
28は時間軸変換回路で、第２図の３と逆動作をする。す
なわち、訂正済の符号から、P,Q,Rを除去し、画像符号
Ｗ（i,j）よりなる連続符号を得る。これはＤ／Ａ変換
器29でアナログ画像信号に変換され、端子30に出力され
る。
なわち、訂正済の符号から、P,Q,Rを除去し、画像符号
Ｗ（i,j）よりなる連続符号を得る。これはＤ／Ａ変換
器29でアナログ画像信号に変換され、端子30に出力され
る。
以上の実施例では、ｂ−隣接符号、CRCCを用いた処理に
ついて述べたが、これは一般の誤り訂正，検出符号の適
用出来る。すなわち、訂正，検出能力が、ある画素数中
の誤りを含む画素数で定まる様な符号に対しては、画素
を構成する符号中の上位ビツトを集めて新たな画素を構
成し、この新画素を用いて訂正，検出用の符号の生成，
復号を行う。一方、訂正，検出能力が、ある画素数中の
誤りを含むビツト数で定まる様な符号に対しては、画素
を構成する符号中の下位ビツトを一定符号と見なして新
たな画素を構成し、この新画素を用いて訂正，検出用の
符号の生成，復号を行えば良い。
ついて述べたが、これは一般の誤り訂正，検出符号の適
用出来る。すなわち、訂正，検出能力が、ある画素数中
の誤りを含む画素数で定まる様な符号に対しては、画素
を構成する符号中の上位ビツトを集めて新たな画素を構
成し、この新画素を用いて訂正，検出用の符号の生成，
復号を行う。一方、訂正，検出能力が、ある画素数中の
誤りを含むビツト数で定まる様な符号に対しては、画素
を構成する符号中の下位ビツトを一定符号と見なして新
たな画素を構成し、この新画素を用いて訂正，検出用の
符号の生成，復号を行えば良い。
なお、後者の誤りビツト数が意味を持つ符号に対して
は、前者の符号に適用した、上位ビツトを集めて新たな
画素を構成する方法を用いても全く同一の効果が得られ
る。しかし、前者の誤り画素数が意味を持つ符号に対し
ては、後者の符号に適用した、下位ビツトを一定符号と
見なして新たな画素を構成する方法は得策ではない。な
ぜならば、下位ビツトを一定符号と見なせば、上位ビツ
トのみの訂正，検出動作は実現出来るが、たとえば１画
素を構成する８ビツトの訂正，検出能力の内、単に４ビ
ツトの訂正，検出を行つているに過ぎず、残り４ビツト
の訂正，検出能力を放棄した事になるからである。
は、前者の符号に適用した、上位ビツトを集めて新たな
画素を構成する方法を用いても全く同一の効果が得られ
る。しかし、前者の誤り画素数が意味を持つ符号に対し
ては、後者の符号に適用した、下位ビツトを一定符号と
見なして新たな画素を構成する方法は得策ではない。な
ぜならば、下位ビツトを一定符号と見なせば、上位ビツ
トのみの訂正，検出動作は実現出来るが、たとえば１画
素を構成する８ビツトの訂正，検出能力の内、単に４ビ
ツトの訂正，検出を行つているに過ぎず、残り４ビツト
の訂正，検出能力を放棄した事になるからである。
以上の実施例では、２つの画素の上位４ビツトずつより
１つの新たな画素と考えたが、このビツト数、画素数は
任意の値をとり得る。たとえば、４つの画素の上位２ビ
ツトずつより１つの新たな画素を考えてもよいし、４つ
の画素の上位６ビツトずつより３つの新たな画素を考え
てもよい。また、２つの画素の上位３ビツトずつより、
６ビツトの新たな１画素を考えてもよい。すなわち、上
位何ビツトまでに訂正，検出処理を行うかによつて、種
々の数値の組み合せが存在する。
１つの新たな画素と考えたが、このビツト数、画素数は
任意の値をとり得る。たとえば、４つの画素の上位２ビ
ツトずつより１つの新たな画素を考えてもよいし、４つ
の画素の上位６ビツトずつより３つの新たな画素を考え
てもよい。また、２つの画素の上位３ビツトずつより、
６ビツトの新たな１画素を考えてもよい。すなわち、上
位何ビツトまでに訂正，検出処理を行うかによつて、種
々の数値の組み合せが存在する。
本発明によれば、下位ビツトの誤りは放置する事によ
り、上位ビツトの誤り訂正，検出能力を向上させる事が
出来る。しかも、ある画素の上位ビツトに、他の画素の
上位ビツトあるいは一定符号のビツトを付加して新たな
画素を構成する事により記録する全体の符号構成は従来
の構成と同一となり、かつこの符号構成を実現する手段
も従来の実現手段がほぼそのまま利用出来る効果を有す
る。
り、上位ビツトの誤り訂正，検出能力を向上させる事が
出来る。しかも、ある画素の上位ビツトに、他の画素の
上位ビツトあるいは一定符号のビツトを付加して新たな
画素を構成する事により記録する全体の符号構成は従来
の構成と同一となり、かつこの符号構成を実現する手段
も従来の実現手段がほぼそのまま利用出来る効果を有す
る。
第１図は従来の、第４図，第６図は本発明の符号構成を
示す図、第２図，第５図，第７図は本発明の実施例を示
す図、第３図は本発明の波形を示す図である。 1,12,13,19,20……端子、２……Ａ／Ｄ、29……Ｄ／Ａ
変換器、3,28……時間軸変換回路、4,8,9,16,23,26……
遅延回路、5,7,11,14,21……スイツチ、6,15……符号器
用ROM、9,10,17……加算（排他的論理和）回路、22,25
……誤り検出回路、24……OR回路、27……誤り訂正回路
である。第４図中の？は任意の符号でよいことを示す。
示す図、第２図，第５図，第７図は本発明の実施例を示
す図、第３図は本発明の波形を示す図である。 1,12,13,19,20……端子、２……Ａ／Ｄ、29……Ｄ／Ａ
変換器、3,28……時間軸変換回路、4,8,9,16,23,26……
遅延回路、5,7,11,14,21……スイツチ、6,15……符号器
用ROM、9,10,17……加算（排他的論理和）回路、22,25
……誤り検出回路、24……OR回路、27……誤り訂正回路
である。第４図中の？は任意の符号でよいことを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金田 英宏 東京都小平市御幸町32番地 日立電子株式 会社小金井工場内 (72)発明者 三田 誠一 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭54−138318（ＪＰ，Ａ)
Claims (1)
- 【請求項１】画像信号をディジタル符号化して得られる
各画素符号の上位ビットに、他の各画素符号の上位ビッ
トを付加して擬似画素符号を構成する手段と、誤り訂正
（または検出）能力が任意の複数画素符号数中の誤りを
含む画素符号数で定まる誤り訂正符号であって、擬似画
素符号の構成ビット数と同一の構成ビット数からなる誤
り訂正符号を上記擬似画素符号の複数を用いて生成する
手段と、上記誤り訂正符号を上記擬似画素符号に付加し
て記録する手段と、再生符号における上記誤り訂正符号
と該再生符号により合成された上記擬似画素符号とを用
いて誤り訂正（または検出）情報を得るための手段と、
上記誤り訂正（または検出）情報を用いて再生された上
記擬似画素符号の誤りを訂正または修正する手段とを有
することを特徴とするディジタル画像記録再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59194722A JPH0664862B2 (ja) | 1984-09-19 | 1984-09-19 | デイジタル画像記録再生装置 |
| US06/756,706 US4698811A (en) | 1984-09-19 | 1985-07-19 | Method and apparatus for generating error correction codes for digitized picture signal recording/reproducing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59194722A JPH0664862B2 (ja) | 1984-09-19 | 1984-09-19 | デイジタル画像記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6173486A JPS6173486A (ja) | 1986-04-15 |
| JPH0664862B2 true JPH0664862B2 (ja) | 1994-08-22 |
Family
ID=16329154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59194722A Expired - Lifetime JPH0664862B2 (ja) | 1984-09-19 | 1984-09-19 | デイジタル画像記録再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4698811A (ja) |
| JP (1) | JPH0664862B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3538735A1 (de) * | 1985-10-31 | 1987-05-07 | Bosch Gmbh Robert | Verfahren und schaltungsanordnung zum verdecken von fehlern in einem digitalen videosignal |
| US4955024A (en) * | 1987-09-14 | 1990-09-04 | Visual Information Technologies, Inc. | High speed image processing computer with error correction and logging |
| EP0323119B1 (en) * | 1987-12-29 | 1994-07-20 | Sony Corporation | Method for transmitting digital data |
| JPH0349384A (ja) * | 1989-07-17 | 1991-03-04 | Nec Corp | 画像信号の符号化装置 |
| JPH0414684A (ja) * | 1990-05-08 | 1992-01-20 | Matsushita Electric Ind Co Ltd | 誤り訂正符号化方法 |
| JPH07105638A (ja) * | 1993-10-05 | 1995-04-21 | Matsushita Electric Ind Co Ltd | 画像データの記録再生装置 |
| KR0183704B1 (ko) * | 1994-12-19 | 1999-04-15 | 김광호 | 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 |
| JPH09185872A (ja) * | 1995-11-08 | 1997-07-15 | Lg Electron Inc | デジタルｖｃｒのデータ復元装置及びデジタルｖｃｒのデータ復元方法 |
| FR2759218B1 (fr) * | 1997-01-31 | 1999-05-07 | Canon Kk | Dispositif et procede de traitement de symboles d'information |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54138318A (en) * | 1978-04-19 | 1979-10-26 | Toshiba Corp | Error correction system |
| JPS5677912A (en) * | 1979-11-28 | 1981-06-26 | Sony Corp | Digital recorder for video signal |
| GB2122778B (en) * | 1982-06-29 | 1985-09-11 | Sony Corp | Digital audio signal processing |
| US4564945A (en) * | 1983-06-20 | 1986-01-14 | Reference Technology, Inc. | Error-correction code for digital data on video disc |
| US4555784A (en) * | 1984-03-05 | 1985-11-26 | Ampex Corporation | Parity and syndrome generation for error detection and correction in digital communication systems |
| US4597083A (en) * | 1984-04-06 | 1986-06-24 | Ampex Corporation | Error detection and correction in digital communication systems |
-
1984
- 1984-09-19 JP JP59194722A patent/JPH0664862B2/ja not_active Expired - Lifetime
-
1985
- 1985-07-19 US US06/756,706 patent/US4698811A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6173486A (ja) | 1986-04-15 |
| US4698811A (en) | 1987-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0617558B1 (en) | Apparatus for concealing errors in data | |
| US5481554A (en) | Data transmission apparatus for transmitting code data | |
| US4306305A (en) | PCM Signal transmitting system with error detecting and correcting capability | |
| US4497055A (en) | Data error concealing method and apparatus | |
| US4364081A (en) | Method and apparatus for processing a digital color video signal | |
| JPS6294090A (ja) | 符号化装置 | |
| JPH0664862B2 (ja) | デイジタル画像記録再生装置 | |
| US6055664A (en) | Encoding device and decoding device suitable for dubbing | |
| JP2811802B2 (ja) | 情報伝送装置 | |
| KR920006997B1 (ko) | 디지탈데이터변복조회로와 디지탈데이터변조방법 | |
| KR920003496B1 (ko) | 디지탈 신호의 기록 및 재생장치에 있어서의 디지탈신호의 에러정정방법 | |
| KR100717976B1 (ko) | 의사 프로덕트 코드 엔코딩 및 디코딩 장치 및 방법 | |
| US5502734A (en) | Code transmitting method | |
| JP3259359B2 (ja) | データ再生装置及び方法 | |
| JP2738659B2 (ja) | 符号化方法，符号化装置，及び復号化装置 | |
| JP2605269B2 (ja) | エラー訂正方法 | |
| JP2536860B2 (ja) | 多段符号化方法 | |
| JPS58199409A (ja) | ディジタル情報信号の処理方法 | |
| JP2718384B2 (ja) | 画像復元装置 | |
| JP2832974B2 (ja) | 画像復号装置及び復号方法 | |
| JPH0574146B2 (ja) | ||
| JPH0686259A (ja) | ブロック変換符号化データの伝送装置 | |
| JPH03292019A (ja) | データ補間装置 | |
| JPS62252288A (ja) | 符号化装置 | |
| JPS6366097B2 (ja) |