KR920003496B1

KR920003496B1 - 디지탈 신호의 기록 및 재생장치에 있어서의 디지탈신호의 에러정정방법

Info

Publication number: KR920003496B1
Application number: KR1019850001157A
Authority: KR
Inventors: 히데히로 가네다; 모리또 로꾸다; 모리시 이즈미따; 세이이찌 미다; 마스오 우메모또
Original assignee: 가부시끼가이샤 히다찌세이사꾸쇼; 미다 가쓰시게; 히다찌덴시 가부시끼가이샤; 고자와 쥬주
Priority date: 1984-03-02
Filing date: 1985-02-25
Publication date: 1992-05-01
Also published as: EP0156154A1; EP0156154B1; DE3571519D1; JPS60185263A; KR850006744A

Abstract

내용 없음.

Description

디지탈 신호의 기록 및 재생장치에 있어서의 디지탈신호의 에러정정방법

제1도는 종래의 에러정정방법에 있어서의 데이터와 패리티의 배치를 도시한 도면.

제2a,b 및 c도는 본 발명의 원리를 설명하기 위한 재형파형을 도시한 도면

제3a,b도는 본 발명의 실시예를 도시한 에러정정부호의 구성도.

제4도는 본 발명을 사용한 디지탈신호 기록 및 재생 시스템의 블럭도.

제5도는 제4도에 도시한 기록계의 패리티 부가 회로의 실시예를 도시한 블럭도.

제6도는 본 발명의 다른 실시예를 도시한 패리티 부가회로의 블럭도.

제7도는 제4도에 도시한 재생계의 에러정정회로의 1실시예를 도시한 블럭도.

* 도면의 주요부분에 대한 부호의 설명

1 : A/D변환기 2 : 패리티부가회로

3 : 기록앰프 4, 6 : 자기헤드

5 : 자기테이프 7 : 프리앰프

8 : 에러정정회로 9 : D/A변환기

10, 20, 40, 41 : 수평행 패리티 생성회로

12, 22, 44 : 수직열 패리티 생성회로

30, 42 : 멀티플렉서 51, 61 : 메모리

본 발명은 디지탈신호의 에러정정방법에 관하여, 특히 화상 또는 오디오신호를 디지탈화해서 자기테이프 또는 자기 디스크 등에 기록, 재생할때에 에러정정용 부가 및 에러정정방법에 관한 것이다.

화상신호를 디지탈화해서 자기 테이프 또는 자기디스크 등의 자기기록매체에 기록하고 재생할때, 그 매체위에 먼지등이 부착하거나, 드롭 아우트가 발생하면, 재생신호에 나쁜 영향을 미쳐, 디지탈부호에러가 발생한다. 이와 같은 부호 에러가 발생하면, 재생화질이 저하하게 된다.

일반적으로, 부호에러는 2종류로 분류된다. 그 하나는 랜덤에러라고 불리우는 것으로 임의의 위치의 1비트가 다른 것이고, 다른 하나는 버스트 에러라고 불리우는 것으로 부호 에러가 1곳에 집중해서 발생하는 것이다.

종래에는 자기 테이프장치등의 자기기록장치에 있어서, 특히 이 버스트에러에 대한 정정능력이 높은 에러정정부호가 사용되었다.

제1도는 종래의 에러정정방법의 데이타와 패리티의 배치를 도시한 도면이다.

제1도에 있어서, D1~D128, D129~D256,…, D897~1024는 각각 각행의 데이터블럭으로써, 1개의 데이터는 여기서 1비트이지만, 1워드라도 좋다. P1~P16, P17~P32, …, P113~P128은 각각 수평방향의 각 행의 패리티블럭이며, Q1~Q128 은 수직방향의 각 열의 패리티 블럭이다. 즉, 수직방향의 열 패리티 Q1은 D1, D129, …, D897에 대한 패리티로써, 이들의 패리티비트는 단순한(홀수 또는 짝수)패리티라도 좋으나, 버스트에러 검출능력이 높은 순회부호, 예를 들면 순회용장검사부호(CRCC)등이 사용된다.

데이터의 기억 및 재생의 순서는 먼저 수평방향 D1~D128, P1~P16에 대해서 행하고, 다음에 D129~D256, P17~P32에 대해서 행하며, 최후에 Q1~Q128, Q129~P144에 대해서 행한다.

제1도에 도시한 구성으로 하면, 128비트 이하의 버스트 에러는 정정 가능하게 된다. 예를 들면, D1~D128에 버스트 에러가 발생하면, P1~P16 및 Q1~Q128의 패리티가 0으로 되지 않으므로, D1~D128에 에러가 발생하였다고 추정하여 에러를 정정한다. 에러정정부호로써, 예를 들면, CRCC를 사용할때에는 입력 데이터 P에 사전에 정해진 생성다항식 G의 최고차수의 항을 곱해서 P'를 구하고, 이것을 G로 나눈다음 나머지를 검사비트로 하여 P'에 부가해서 기록한다. 재생된 부호를 검사할때에는 ＂P+나머지＂를 G로 나누어서 나누어 떨어지면 에러가 없고, 나누어 떨어지지 않으면 에러가 있다고 판정한다. 에러를 정정할 때에는 나누어 떨어지지 않는 수평방향의 행과 0으로 되지 않는 수직방향의 열의 비트를 반전하면 좋다.

이와 같이, 제1도의 구성에서는 버스트에러를 정정하는데에는 적합하지만, 랜덤에러에 관해서는 정정능력이 저하한다는 문제가 있었다. 예를 들면 제1도 있어서, D1, D2 및 D129의 3개의 장소에 랜덤에러가 발생하면, 패리티 P, Q만을 사용해서, 이 에러를 정정할 수는 없다. 에러검출 및 정정능력을 높이기 위해서 패리티 P, Q이 비트수를 증가하면 좋으나, 용장도를 증가시키는 것은 데이타레이트를 증대시키게 된다.

본 발명의 목적은 종래의 문제를 해결하고, 랜덤에러와 버스트 에러가 동시에 발생될때에도 패리티비트수를 증가하는 일없이 에러를 정정할 수 있는 에러정정방법을 제공하는데 있다.

본 발명의 목적을 달성하기 위해서, 본 발명은 디지탈 데이터신호의 상위비트에는 용장도가 비교적 높은 패리티비트를, 이 디지탈신호의 하위 비트에는 용장도가 비교적 낮은 패리티비트를 각각 부가하고, 이들의 상위비트와 하위 비트 및 이들의 패리티비트를 기록매체에 기록하고, 상기 기록매체에서 상기 데이터 비트 및 그들의 패리티비트에 대응하는 신호를 재생하여 재생된 신호를 상위비트 및 그들의 패리티비트를 포함하는 군과 하위 비트 및 그들의 패리티비트를 포함하는 군으로 분류하고, 상위 비트의 패리티비트에 따라서 상위 비트군의 에러의 위치를 검출하고, 에러를 정정하고, 상기 상위 비트군에서 검출된 상기 에러의 위치에 따라서 하위 비트군의 에러의 발생영역을 추정하고, 상기 추정의 결과의 하위 비트의 패리티비트에 따라서 하위 비트군의 에러를 정정하는 등의 스텝에 의해서 달성된다.

다음에 본 발명의 구성에 대해서 실시예와 함께 설명한다. 제2도는 본 발명의 원리를 설명하기 위한 도면으로써, 드롭 아우트가 발생하였을때의 재생파형의 엔벨로프를 도시한 도면이다.

본 발명은 화상의 성질과 에러끼리의 상관을 사용하여 패리티비트수를 증가하는 일없이 에러정정의 능력을 향상시키는 것이다.

우선, 화상의 성질에 대해서 간단히 설명한다. 통상의 화상신호를 디지탈화하기 위해서는 양자화를 위한 샘플된 화상신호의 샘플링주파수를 약 10MHz로 선택하고 양자화 비트수를 8비트 정도로 선택한다. 화상신호를 디지탈화하기 위한 A/D변환기로써 귀환형 A/D변환기를 사용할때, D/A변환기의 출력전압이 변환되어야 할 입력전압과 비교해서 서로 일치하도록 하면, D/A변환기의 입력의 디지탈신호는 변환되어야 할 입력전압의 크기에 대응하는 부호를 표시한다. 이 부호는 자연 2진부호에 있어서의 128, 64, 32, 16, 8, 4, 2, 1과 같이 각 열에 어떤 일정한 중량을 갖는 부호이며, 각 열에 그 중량을 부가하여 합치는 것에 의해 수치의 크기가 부여된다. 양자화 비트의 8비트로 최상위 비트(MSB)에서 최하위 비트(LSB)까지 각각 중량이 부가되어 있다.

종래의 에러정정방식에서는 이들의 8비트를 전부 동등한 것으로서 해서 취급하고 있다. 8비트의 최상위 비트가 틀렸을때에도, 또 취하위 비트가 틀렸을때에도 같은 에러 정정처리를 실행한다. 이로인해, 재생상태가 나쁘고 MSB에 에러가 빈발하였을때에는 물론, LSB에 에러가 빈발할때에도 LSB 뿐만 아니라 MSB도 재생할 수 없게 된다.

그러나, 화상신호인 경우에 MSB의 에러는 LSB의 에러와 시각적으로 전혀 다르고, MSB의 에러가 재생 화질상에서는 중대한 에러로 되지만, LSB의 에러는 시각적으로 거의 검지할 수가 없다. 즉, MSB의 에러는 화상신호의 (전압)레벨축을 2등분하는 선보다도 위에 있는 레벨과 아래에 있는 레벨을 반전하도록 큰 에러이며, 2번째 비트의 에러는 화상신호의 레벨을 2등분해서 형성된 2개의 레벨영역중의 한쪽의 레벨 영역내의 에러로 되기 때문에 에러로 되는 각 화상신호의 레벨위의 범위가 점차 좁아져서, LSB에서는 거의 무시할 수 있는 정도의 에러로 된다. 이것은 특히 랜덤에러일때에 현저하게 된다.

따라서, 에러정정을 상위비트(예를 들면 상위 4비트)에 한정되는 것이 고려되지만, 하위 비트의 에러정정을 전혀 행하지 않을때에는 화상을 복재할때마다 화상이 저하한다. 특히, 버스트에러가 발생하였을때에는 화질이 크게 저하한다는 문제점이 있었다. 이로인해, 하위 비트라도 랜덤에러의 일부와 버스트에러를 정정할 수 있는 능력을 갖게 할 필요가 있다.

다음에, 버스트에러의 특성에 대해서 기술한다. 제2a도에 도시한 바와 같이, 드롭아우트(DO)나 테이프의 흠등에 의해 재생파형의 레벨이 저하하면, 그 저하한 부근에서 에러가 빈발하고, 제2b도의 재생 데이터 중 BER로 표시한 부분이 버스트에러로 된다. 제2c도는 데이터 구성의 1예를 도시한 것으로, 예를 들면 상위 4비트를 UA, UB, UC, UD, UE, UF로 하고, 하위 4비트를 LA, LB, LC, LD, LE로 한다. 여기서, 상위 비트에 대한 버스트 에러가 패리티 검사에 의해 UB~UE의 기간인 것이 결정되면, 하위 비트에 대한 버스트에러는 전후의 블럭을 포함한 LA~LE의 기간이라고 추정할 수가 있다. 즉, 상위비트에 버스트 에러 검출능력을 갖게 하면, 버스트에러의 특성상 하위 비트에 관해서도 버스트 에러의 영역을 추정할 수가 있다.

본 발명은 상기 2개의 성질(화상일때의 MSB와 LSB)의 에러의 다름과 상위비트에 의한 버스트 에러의 영역에서 하위 비트에 의한 버스트에러의 영역이 추정 가능하다는 것)을 이용해서 에러정정을 행하는 것이다. 구체적으로는 상위비트에 대해서 랜덤에러의 정정능력을 높이고, 버스트에러에 관해서는 상위, 하위 양쪽모두 정정능력을 갖게 한 것이다. 이때, 버스트 에러의 검출에 관해서는 주로 상위비트의 검출 능력을 높이고, 이 검출신호에서 하위비트의 버스트에러의 영역을 추정한다.

제3a도 및 3b도는 본 발명의 실시예를 도시한 에러 정정부호의 구성도로써, 제3a도는 상위 4비트에 대한 부호 구성을, 제3b도는 하위 4비트에 대한 보호구성을 각각 도시한 것이다.

데이터의 기록 및 재생은 수평방향의 상위 4비트, 하위 4비트……의 순서로 행한다. 즉, 우선 제3a도의 상위 4비트의 데이터 블럭 UD11에 대해 수평행 패리티비트 UP1, 제3b도의 하위 4비트의 데이터블럭 LD11에 대해 수평행 패리티비트 LP1, 상위 4비트의 데이터블럭 UD12에 대해 수평행 패리티비트 UP2, 하위 4비트의 데이터블럭 LD12에 대해 수평행 패리티비트 LP2, …, 의 순서로 상위 4비트와 하위 4비트에 대해 교대로 수평행 패리티비트를 부가한다. 최후에 수직방향에의 데이터블럭에 대해서 수직열 패리티비트 QU1, LQ1, UQ2, LQ2, …,를 계속해서 부가한다.

수평행 패리티에 대해서, 예를 들면 랜덤에러정정 및 바이트 에러검출부호(예를 들면, 전자통신학회기보 EC81-44 ＂A Class of SEC-DED-SbED Code Detecting Byte Error with Parith Check＂가네다저 참조)를 이용한다. 이 부호는 임의의 1비트를 정정할 수 있고, 랜던 2비트에러의 검출 및 b-디지트 단위의 에러의 검출이 가능하다. 따라서, 1비트의 에러를 정정하고 1비트를 초과하는 에러는 버스트 에로로써 검출할 수가 있다. 이것에 의해 검출된 에러정보는 다음에 기술하는 수직열 패리티 UQ1, UQ2, …의 포인터로써 이용한다. 수직열 패리티는 상기 포인터에 의한 소거정정능력을 갖는 부호이다(소거는 심볼(2진 부호에서 ＂0＂과 ＂1＂)을 확정할 수 없는 상태를 표시한다). 예를 들면, b-디지트단위에 소거 정정이 가능한 b-인접 부호와 같은 부호가 바람직하다(예를 들면, 전자통신학회 기보 EC 76-19 ＂Modularized b-Adjacent Error Correction＂후지와라저서 참조).

제3b도에 있어서, 하위 4비트에 대한 수평행 패리티 LP1, LP2,…로써, 예를 들면 단순 패리티와 같이 에러검출능력만을 가진 용장도가 적은 패리티를 사용한다. 상위비트와 마찬가지로 하위 4비트에 대한 수직열 패리티 LQ1, LQ2,…로써는 소거정정능력을 갖는 부호를 사용한다.

신호재생시에 있어서 에러정정은 다음과 같은 순서로 행하여진다. 즉, 상위 4비트에 관해서는 수평행 패리티를 이용하여 1비트의 에러를 정정하고, 1비트 이상의 에러에 대해서는 포인터 TU가 발생된다. 제3a에 있어서 포인터 TU는 각각 수평형 패리티 UP의 위치에 발생한다. 또한 제3b도에 있어서, 포인터 TL은 각각 수평행 패리티 LP의 위치에 발생된다. 발생된 포인터 TU와 TL은 2진수 1이 발생되었음을 뜻하며, 각각 수평행 패리티의 위치, 예를 들면 제3a도 및 제3b도에서 심볼 TU22와 23및 TL21~24로 표시된 위치에 부가된다. 포인터가 발생되지 않을때에는 2진수 0이 발생되어 수평행 패리티의 각각의 위치에 부가된다. 제3a도에서, 사선의 틀로써 표시한 범위는, 예를 들면 버스트에러의 발생이 검출된 범위이다. 즉, 상위 비트 UD22, UD23의 블럭에 버스트에러가 발생한 것을 검출하였을때, 우선 UP2, UP3의 위치에 포인터 TU22, TU23을 부가하고, 동시에 하위 비트의 블럭 LD22, LD23에도 버스트 에러가 발생하고 있다고 추정한다. 또 하위 비트의 블럭에 관해서는 이 에러 블럭 DL22, LD23의 전후의 블럭 LD21, LD24에도 버스트 에러가 발생할 가능성이 있으므로, 포인터로써는 TL21, TL22, TL23, TL24를 부가한다. 이 처리를 에러영역 확대라고 한다. 또 하위비트의 수평행 패리티 LP에 의해서 에러가 검출된 블럭에 관해서도 마찬가지의 포인터 TL을 부가한다.

상위 비트의 1비트의 랜덤에러는 상술한 수평 패리티 UP에 의해 정정된다. 1비트를 초과하는 에러, 즉 버스트 에러와 랜덤에러는 포인터 TU, TL과 수직 패리티 UQ, LQ에 의해 소거 정정을 행한다.

제4도는 본 발명을 사용한 디지탈신호의 기록 및 재생회로의 블록이다.

아날로그 입력신호 A_IN은 아날로그-디지탈변환기(이하 A/D변환기라 한다)(1)에서 디지탈신호로 변환된다. 이 데이터를 에러정정용 패리티부가회로(패리티가산기) (2)에 입력하고, 기록앰프(3)을 통한 후 자기헤드(4)에 의해 자기 테이프(5)에 기록된다. 재생모드에 있어서 자기헤드(6)에 의해 자기 테이프(5)위의 신호를 리드하여 이것을 프리앰프(7)로 증폭해서 2진 레벨을 형성한 후, 에러정정회로(8)에 입력해서 상술한 바와 같이 상위 비트의 랜덤에러의 정정 및 버스트에러, 하위의 랜덤에러의 소거정정을 행한다. 정정후의 신호는 디지탈-아날로그 변환기(이하, D/A변환기라 한다)(9)에 의해 처음의 아날로그신호 A_OUT로 변환되어 출력된다.

제5도는 제4도에 도시한 기록계의 패리티부가회로의 1실시예를 도시한 블럭도이다.

상기 상위 4비트와 하위 4비트를 각각 별개로 수평행 패리티 생성회로(10)과 (20)에 입력하고, 수평행 패리티비트 UP, LP를 생성한다. 이들의 패리티비트 UP, LP를 수평행 패리티 부가회로(11), (12)에 의해 각각 처음의 데이터, 즉 상위 4비트와 하위 4비트에 부가한 후, 수직열 패리티 생성회로(12)와 (22)에 입력한다. 생성된 수직열 패리티비트 UQ, LQ를 수직열 패리티 부가회로(13)와 (23)에 의해 처음의 데이터에 부가한다. 다음에 멀티플랙서(30)에 의해 상위 4비트 및 그 패리티비트와 하위 4비트 및 그 패리티비트를 교대로 출력한다. 이와 같이해서 재배치된 데이터를 자기 테이프 또는 자기 디스크등의 기록 매체에 기억한다.

제6도는 본 발명의 다른 실시예를 도시한 패리티부가 회로의 블럭도이다.

제5도에서는 상위 4비트와 하위 4비트를 전혀 별개로 처리해서 수평행 패리티비트와 수직열 패리티비트를 부가하고 있는 것에 대해서, 제6도에서는 수평행 패리티를 상위 4비트와 하위 4비트로써 별개로 부가하지만, 수직열 패리티비트는 같은 회로에서 발생되어 상위 하위 비트에 부가된다. 즉, 제6도에 있어서는 8비트의 화상 데이터의 상위 4비트, 하위 4비트를 각각 수평행 패리티 생성회로(40),(41)에 입력하고, 각 수평행 패리티비트 UP, LP를 발생시켜서 이들을 멀티플렉서(42)에 의해 다중화한다. 다중화된 수평행 패리티비트 UP, LP는 처음의 8비트 데이터와 수평행 패리티 부가회로(43)에 의해 부가한다. 8비트 데이터와 부가된 수평행 패리티비트를 수직열 패리티 생성회로(44)에 입력하고, 수직열 패리티비트 UQ, LQ를 발생시킨후, 그 수직열 패리티비트 UQ, LQ는 수직열 패리티 부가회로(45)에 의해 8비트 데이터와 수평행 패리티에 부가되어 단자(46)에 출력된다.

제7도는 재4도에 도시한 재생계의 에러정정회로의 1실시예를 도시한 블럭도이다.

자기헤드에 의해서 리드된 신호는 프리앰프를 통해서 그 패리티비트를 포함하는 상위 4비트와 그 패리티비트를 포함하는 하위 4비트로 분리되어 제7도의 에러정정회로의 상위와 하위의 각 입력단자에 입력된다.

상위 4비트의 데이터 및 그 패리티비트(C)를 수평행 패리티 연산 및 에러정정회로(50)에 입력하는 것에 의해 1비트 에러의 검출 및 정정을 행하고, 정정후의 데이터(C')를 메모리(51)에 저장함과 동시에, 수직열 패리티 연산회로(52)에 입력한다. 또, 수평행 패리티 연산 및 에러정정회로(50)에 의해 2비트 이상의 에러를 검출하였을때에는 포인터 TU를 신드롬발생회로(53)에 송출함과 동시에, 에러영역 확대회로 (55)에도 송출한다. 수직열 패리티연산회로(52)에서는 정정후의 데이터(C')에 대해서 수직열 패리티를 연산하고, 최후출력 UQ'를 신드롬 발생회로(53)에 송출한다. 신드롬 발생회로(53)에서는 수직열 패리티 연산회로(52)의 최후출력 UQ'와 포인터 TU의 데이터와 함께 에러위치와 에러패턴을 계산해서 정정용 데이터 US를 에러정정회로(54)에 출력한다. 에러정정회로(54)는 메모리(51)에서 지연된 데이터(C＂)와 이에 대응하는 정정 데이터 US, 즉 에러패턴과 배타적 논리합을 출력하는 회로로 구성된다. 이로인해서 상위 4비트 데이터의 에러정정이 가능하다.

다음에, 하위 4비트 데이터 및 그 패리티비트(D)를 수평행 패리티 연산회로 (60)에 입력하는 것에 의해 수평행 패리티 연산회로(60)은 에러가 발생하고 있는가 아닌가를 계산하고, 에러가 있었을때에는 포인터 TL을 신드롬 발생회로(63)에 출력한다. 또, 상위 4비트의 수평행 패리티 연산 및 에러정정회로(50)으로 검출한 포인터 TU가 영역확대회로(55)에 입력되는 것에 의해 영역확대회로(55)에서 신드롬 발생회로 (63)에 대해서 버스트 에러가 발생한 위치의 전후의 블럭을 포함시킨 영역의 포이터 TU'를 출력한다. 상기 제3a도 제3b도에 도시한 실시예에 있어서, 에러영역 확대회로 (55)로 포인터 TU22에서 2진수 1에 따라서 TL22에서 2진수 1로 설정하고, 먼저 TL21과 TL23에서 2진수 1로 설정된 후 TL22에서 2진수 1로 설정된다. 마찬가지로 포인터 TU23의 2진수 1에 따라서 에러영역확대회로(55)는 각각 TL22, 23 및 24에서 2진수 1로 설정된다. 또한 하위 4비트 데이터 및 그 패리티비트(D)를 메모리(61)에 저장함과 동시에, 수직열 패리티 연산회로(62)로 송출한다. 수직열 패리티 연산회로 (62)는 하위 4비트 데이터 및 그 패리티비트(D)에 따라서 수직열 패리티 LQ'를 계산하고, 이것을 신드롬 발생회로(63)으로 출력한다. 신드롬 발생회로(63)에서는 이 수직열 패리티 LQ'와 에러위치를 표시하는 포인터 TU' 및 TL의 정보에서 에러위치와 에러패턴을 계산해서 정정데이터 LS를 에러정정회로(64)로 출력한다. 이 에러정정회로(64)는 메모리(61)에 의해서 지연된 데이터(D')를 그에 대응하는 정정 데이터 LS로 정정한다.

상기의 상위 4비트의 정정후의 데이터 및 하위 4비트의 정정후의 데이터를 멀티플렉서(70)으로 다중화하고 다중화한 8비트의 데이터를 제4도에 도시한 D/A변환기 (9)로 출력한다.

이와 같이, 본 실시예에서는 상위 4비트와 하위 4비트에 부가하는 패리티비트의 비율을 변경하는 것에 의해 상위 비트에 대한 랜덤에러의 정정능력을 높일 수가 있다. 또한, 버스트에러에 관해서는 상위 비트에 대한 패리티로 검출한 버스트 에러에서 에러영역을 추정하는 것에 의해, 버스트에러를 정정할 수가 있다. 따라서, 랜덤에러와 버스트에러가 혼재하는 경우에 있어서도, 효율좋게 에러정정을 행할 수가 있다. 또한 정정이 불가능한 에러가 발생하는 확률이 높은 것은 하위비트에 대한 에러이지만, 화상 데이터에서는 하위 비트의 영향이 적으므로 시각상 거의 문제가 되지 않는다.

그리고, 수평행 및 수직열 패리티비트에 관해서 CRCC가 사용되었지만, 이 부호에 한정되는 것은 아니고 같은 능력을 갖는 다른 부호를 사용하는 것도 가능하다. 또 버스트에러의 검출신호에 관해서는 제2a도에 도시한 아날로그 파형의 레벨저하를 검출하고 이것을 포인터 신호로써 이용할 수도 있다.

이상 설명한 바와 같이, 본 발명을 화상신호의 에러정정에 사용하면 용장도를 증가하지 않고, 상위 비트의 랜덤에러 정정능력을 높이고, 또한 버스트에 에러정정능력도 저하시키지 않고 효율좋게 화상 데이터의 에러를 정정할 수가 있다.

Claims

디지탈 데이터신호의 상위 비트(UD11, UD12,…)에는 높은 용장도를 갖는 패리티비트를, 상기 디지탈 데이터신호의 하위비트(LD11, LD12,…)에는 작은 용장도를 갖는 패리티비트를 각각 부가하는 스텝, 기록매체(5)상에 상기 상위 비트(UD11, UD12,…)와 하위 비트(LD11, LD12,…) 및 이들의 패리티비트를 기록하는 스텝, 상기 기록매체(5)에서 상기 데이터 비트 및 그들의 패리티비트에 대응하는 신호를 재생하고, 재생된 신호를 상위 비트 및 그들의 패리티비트를 포함하는 군과 하위 비트 및 그들의 패리티를 포함하는 군으로 분류하는 스텝, 상기 상위 비트(UD11, UD12,…)의 패리티비트에 따라서 상기 상위 비트군의 에러의 위치를 검출하고, 에러를 정정하는 스텝, 상기 상위 비트군에서 검출된 상기 에러의 위치에 따라서 상기 하위 비트군의 에렁의 발생영역을 추정하는 스텝 및 상기 추정의 결과와 상기 하위 비트의 패리티비트에 따라서 상기 하위 비트군의 에러를 정정하는 스텝을 포함하는 디지탈신호의 기록 및 재생에 있어서의 디지탈신호의 에러정정방법.
특허청구의 범위 제1항에 있어서, 상기 상위 비트(UD11, UD12,…)군에서 검출된 에러발생영역보다 넓은 영역은 상기 하위 비트(LD11, LD12,…)의 에러 발생영역으로써 추정되는 에러정정방법.
특허청구의 범위 제1항에 있어서, 상기 상위 및 하위비트(UD11, UD12,… LD11, LD12,…)에 각각 부가되는 상기 패리티비트는 각각 수평행 패리티비트 및 수직열 패리티비트로 되는 에러정정방법.
특허청구의 범위 제3항에 있어서, 상기 상위 비트(UD11, UD12,…)에 부가된 상기 수평행 패리티비트는 1비트의 에러정정능력을 가지며, 1비트를 초과하는 에러검출이 가능한 부호이고, 상기 상위 비트(UD11, UD12,…)에 부가된 상기 수직열 패리티 비트는 소저정정능력을 갖는 부호이고, 상기 하위비트(LD11, LD12,…)에 부가된 상기 수평행 패리티비트는 1비트의 에러의 검출능력을 갖는 부호이며, 상기 하위 비트(LD1 1, LD12,…)에 부가된 상기 수직열 패리티비트는 소거정정능력을 갖는 부호인 에러정정방법.
특허청구의 범위 제1항에 있어서, 상기 기록매체(5)는 자기기록매체인 에러정정방법.
디지탈화된 데이터신호의 상위비트에 높은 용장도를 갖는 패리티비트를, 상기 데이터신호의 하위비트에는 작은 용장도를 갖는 패리티비트를 각각 부가하는 패리티 부가수단(2), 기록매체(5)상에 상기 데이터비트 및 그들의 패리티비트를 기록하는 기록수단(4), 상기 기록매체(5)에서 상기 데이터비트 및 상기 패리티비트에 대응하는 신호를 재생하기 위한 재생수단(6), 상기 재생된 상위 비트의 패리티비트에 따라서 상위비트군의 에러의 위치를 검출하고, 에러를 정정하기 위한 에러검출 및 정정수단(50~54), 상기 에러검출 및 정정수단에 의해 검출된 상기 상위 비트군의 에러의 위치에 따라서 하위 비트군의 에러발생영역을 지정하는 데이터를 발생하기 위한 지정수단(55), 상기 지정수단에 송출되는 데이터 및 상기 재생된 하위 비트의 패리티비트에 따라서 상기 하위 비트군의 에러를 정정하기 위한 정정수단(60~64)과, 데이터신호를 발생하기 위해서 상기 정정된 상위비트 및 하위 비트를 합성하는 합성수단(70)을 포함하는 디지탈신호의 에러정정시스템
디지탈화된 데이터신호의 상위 비트에 높은 용장도를 갖는 패리티비트를, 상기 데이터신호의 하위비트에는 작은 용장도를 갖는 패리티비트를 각각 부가하는 패리티 부가수단(2), 기록매체(5)상에 상기 데이터 비트 및 그들의 패리티비트를 기록하는 기록수단(4), 상기 기록매체(5)에서 상기 데이터비트 및 상기 패리티비트에 대응하는 신호를 재생하기 위한 재생수단(6), 상기 재생된 상위 비트의 패리티비트에 따라서 상위 비트군의 에러의 위치를 검출하고, 에러를 정정하는 에러검출 및 정정수단(50~54), 상기 에러검출 및 정정수단에 의해서 에러가 검출되어 있는 데이터 블럭과 상기 하위 비트군의 에러발생영역으로써 상기 데이터블럭에 선행하고 후속하는 데이터블럭을 지정하기 위한 지정수단(55), 상기 지정수단에 송출되는 데이터 및 상기 재생된 하위 비트의 패리티비트에 따라서 상기 하위비트군의 에러를 정정하기 위한 정정 수단(60~64)과, 데이터 신호를 발생하기 위해서 상기 정정된 상위비트 및 상가 정정된 하위 비트를 합성하기 위한 합성수단(70)을 포함하는 디지탈신호의 에러정정시스템.
디지탈 화상신호의 상위 비트(UD11, UD12,…)에는 높은 용장도를 갖는 패리티비트를, 상기 디지탈 화상신호의 하위 비트(LD11, LD12,…)에는 낮은 용장도를 갖는 패리티비트를 각각 부가하는 스텝, 상기 상위 비트(UD11, UD12,…) 및 하위 비트(LD11, LD12,…)와 그들의 패리티비트를 기록매체(5)상에 기록하는 스텝, 상기 기록매체(5)에서 상기 화상비트 및 그들의 패리티비트에 대응하는 신호를 재생하고, 재생된 신호를 상기 상위 비트 및 그들의 패리티비트를 포함하는 군과 상기 하위비트 및 그들의 패리티 비트를 포함하는 군으로 분류하는 스텝, 상기 상위 비트(UD11, UD12,…)의 패리티비트에 따라서 상기 상위 비트군의 에러의 위치를 검출하고, 에러를 정정하는 스텝, 상기 상위 비트군에서 검출된 상기 에러의 위치에 따라서 상기 하위 비트군의 에러발생영역을 추정하는 스텝, 상기 추정의 결과와 상기 하위 비트(LD11, LD12,…)의 패리티비트에 따라서 상기 하위 비트군의 에러를 정정하는 스텝과 화상신호를 형성하기 위해서 상기 정정된 상위 비트 및 상기 정정된 하위 비트를 합성하는 스텝을 포함하는 디지탈신호의 기록 및 재생방법.
특허청구의 범위 제8항에 있어서, 상기 상위 비트(UD11, UD12,…)군에서 검출된 에러발생영역보다 넓은 영역은 상기 하위 비트(LD11, LD12,…)군의 에러발생영역으로써 추정되는 디지탈 화상신호의 기록 및 재생방법.
특허청구의 범위 제8항에 있어서, 상기 기록매체(5)는 자기기록매체인 디지탈 화상신호의 기록 및 재생방법.
디지탈화상신호의 상위비트에는 높은 용장도를 갖는 패리티비트를, 상기 디지탈 화상신호의 하위 비트에는 낮은 용장도를 갖는 패리티비트를 각각 부가하기 위한 패리티 부가수단(2), 상기 디지탈 화상신호 비트 및 그들의 패리티비트를 기록매체(5)상에 기록하기 위한 기록수단(4), 상기 기록매체(5)에서 상기 화상신호 비트 및 상기 패리티비트에 대응하는 신호를 재생하는 재생수단(6), 상기 재생된 상위 비트의 상기 패리티비트에 따라서 상위 비트군의 에러의 위치를 검출하고, 에러를 정정하기 위한 에러검출 및 정정수단(50~54), 상기 에러검출 및 정정수단에 의해 검출된 상기 상위비트군의 에러의 위치에 따라서 하위 비트군의 에러발생영역을 지정하는 데이터를 발생하기 위한 지정수단(55), 상기 지정수단에 송출되는 데이터 및 상기 재생된 하위비트의 패리티비트에 따라서 상기 하위 비트군의 에러를 정정하는 정정수단(60~64)과, 화상신호를 발생하기 위해서 상기 정정된 상위 비트 및 상기 정정된 하위비트를 합성하는 합성수단(70)을 포함하는 디지탈 화상신호의 기록 및 재생 시스템.
디지탈 화상신호의 상위 비트에 높은 용장도를 갖는 패리티비트를, 상기 화상신호의 하위 비트에는 낮은 용장도를 갖는 패리티비트를 각각 부가하기 위한 패리티 부가수단(2), 상기 화상신호비트 및 그들의 패리티비트를 기록매체(5)상에 기록하기 위한 기록수단(4), 상기 기록매체(5)에서 상기 화상신호 비트 및 그들의 패리티비트에 대응하는 신호를 재생하기 위한 재생수단(6), 상기 재생된 상위 비트의 상기 패리티비트에 따라서 상위 비트군의 에러의 위치를 검출하고, 에러를 정정하는 에러검출 및 정정수단 (50~54), 상기 에러검출 및 정정수단에 의해 검출되어 있는 데이터 블럭과 상위 하위 비트군의 에러발생영역으로써 상기 데이터블럭에 선행하고 후속하는 데이터블럭을 지정하기 위한 지정수단(55), 상기 지정수단에 송출되는 데이터 및 상기 재생된 하위비트의 패리티비트에 따라서 상기 하위 비트군의 에러를 정정하기 위한 정정수단(60~64)과, 화상신호를 발생하기 위해서 상기 정정된 상위비트 및 상기 정정된 하위 비트를 합성하는 합성수단(70)을 포함하는 디지탈 화상신호의 기록 및 재생 시스템.