KR100250577B1 - 비디오 씨디의 동기 검출장치 - Google Patents

비디오 씨디의 동기 검출장치 Download PDF

Info

Publication number
KR100250577B1
KR100250577B1 KR1019970011683A KR19970011683A KR100250577B1 KR 100250577 B1 KR100250577 B1 KR 100250577B1 KR 1019970011683 A KR1019970011683 A KR 1019970011683A KR 19970011683 A KR19970011683 A KR 19970011683A KR 100250577 B1 KR100250577 B1 KR 100250577B1
Authority
KR
South Korea
Prior art keywords
bit
synchronization
signal
comparison
value
Prior art date
Application number
KR1019970011683A
Other languages
English (en)
Other versions
KR19980075451A (ko
Inventor
고성규
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970011683A priority Critical patent/KR100250577B1/ko
Publication of KR19980075451A publication Critical patent/KR19980075451A/ko
Application granted granted Critical
Publication of KR100250577B1 publication Critical patent/KR100250577B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10222Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 재생 데이터에 포함된 프레임 동기신호의 비트 에러에 대응 가능하도록 한 비디오 씨디의 동기 검출장치에 관한 것으로, 이를 위하여 본 발명은, M 비트 단위로 그룹핑된 재생신호에서 윈도우 펄스신호 구간내에 존재하는 비트값을 1 비트씩 시프트해 가면서 동기신호에 상응하는 비트값을 순차 저장하는 레지스터군; 기설정된 두 개의 동기패턴중 어느 한 동기패턴에 대한 비트값을 저장하는 제 1 메모리; 기설정된 두 개의 동기패턴중 다른 동기패턴에 대한 비트값을 저장하는 제 2 메모리; 레지스터군에서 제공되는 다수의 각 입력비트값과 제 1 메모리에서 제공되는 기설정된 한 동기패턴의 각 비트값을 서로 대응하는 각 비트 단위로 각각 비교하며, 그 비교결과에 상응하는 제 1 비교출력값을 발생하는 제 1 동기패턴 비교 수단; 레지스터군에서 제공되는 다수의 각 입력비트값과 제 2 메모리에서 제공되는 기설정된 다른 동기패턴의 각 비트값을 서로 대응하는 각 비트 단위로 각각 비교하며, 그 비교결과에 상응하는 제 2 비교출력값을 발생하는 제 2 동기패턴 비교 수단; 및 기설정된 비트 에러 허용값을 가지며, 제 1 동기패턴 비교수단에서 제공되는 제 1 비교출력값과 제 2 동기패턴 비교수단에서 제공되는 제 2 비교출력값중의 어느 하나가 비트 에러 허용값 이내일 때, 재생신호에서의 동기신호 검출을 판단하는 동기 판단 블록을 포함한다.

Description

비디오 씨디의 동기 검출장치
본 발명은 비디오 씨디(V-CD)에 관한 것으로, 더욱 상세하게는 비디오 씨디에서 재생되는 데이터에서 동기신호(sync)를 검출하는 데 적합한 비디오 씨디의 동기 검출장치에 관한 것이다.
잘 알려진 바와같이, 비디오 씨디 시스템은 디지탈 기록 방식 및 비접촉식 재생 방식을 갖는 것으로, 예를들면 양자화, DCT 등의 부호화 기법을 채용하는 MPEG(Moving Picture Experts Group) 부호화 알고리즘을 이용하여 각종 데이터를 압축 부호화하여 디스크에 비트 형태의 디지탈 신호로 기록하며, 이와같이 디스크에 기록된 데이터(비디오, 오디오, 텍스트 등)를, 예를들면 레이저 광에 의해 비접촉식으로 재생하고 압축 부호화된 재생신호를 MPEG 복호화 알고리즘을 이용하여 부호화전의 원신호로 복원하는 등의 디지탈 신호 처리를 수행한다.
한편, 비디오 씨디 재생 시스템에 있어서, 디스크에서 재생되는 데이터는, 예를들면 도 3(a)에 도시된 바와같이, 비디오 정보와 오디오 정보 등의 각종 데이터는 588 비트의 한 프레임 단위로 다중화되어 순차적으로 재생되는 데, 이때 588 비트중 선행하는 24 비트는 동기패턴, 일예로서 한 프레임이 A2 및 B2 로 구성될 때 24 비트의 A2 는 동기패턴을 의미하고 나머지 564 비트의 B2 는 프레임 데이터(심볼 데이터, 패리티 데이터 등)를 의미한다. 여기에서, 24 비트의 동기패턴에 있어서, 22 비트는 동기신호 비트이고 나머지 2 비트는 DC 옵셋을 마추기 위한 머징 비트이다. 여기에서, 22 비트의 동기신호 패턴은 “00000000000 11111111111”또는“11111111111 00000000000”의 두 형태를 갖는다.
따라서, 디스크에 기록된 데이터를 재생하는 데 있어서, 디지탈 신호의 각종 처리 및 복호화시의 동기화를 위해서는 정확한 동기신호의 검출이 대단히 중요하다고 볼 수 있다.
한편, 디스크에서 재생되는 데이터 정보, 특히 동기신호에는 여러 가지 외적요인, 예를들면 디스크의 상처, 먼지, 오염 등의 원인으로 인해, 일예로서 도 3(d)에서 E 로서 표시된 바와같이, 1 비트의 비트 에러가 발생할 수 있는 데, 이와같이 동기신호에서 1 비트의 에러가 발생하는 경우, 종래에는 한 프레임의 비트값을 모두 카운트하는 카운터의 캐리에 의거하여 강제적으로 동기신호를 발생시켰었다. 이 경우, 동기신호에서의 1 비트(또는 2 비트, 3 비트 등) 에러로 인해 동기신호의 위치가 잘못 정해져 버리는 문제가 있었다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로, 재생 데이터에 포함된 프레임 동기신호의 비트 에러에 대응 가능한 비디오 씨디의 동기 검출장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 검출하고자하는 동기신호의 펄스폭보다 적어도 큰 펄스폭을 갖는 윈도우 펄스신호를 이용하여 디스크에서 재생되는 기설정된 M 비트 단위로 그룹핑된 재생신호에서 기설정된 적어도 두 개의 동기패턴을 갖는 N 비트의 동기신호를 검출하는 장치에 있어서, 상기 M 비트 단위로 그룹핑된 재생신호에서 상기 윈도우 펄스신호 구간내에 존재하는 비트값을 1 비트씩 시프트해 가면서 상기 동기신호에 상응하는 비트값을 순차 저장하는 레지스터군; 상기 기설정된 두 개의 동기패턴중 어느 한 동기패턴에 대한 비트값을 저장하는 제 1 메모리; 상기 기설정된 두 개의 동기패턴중 다른 동기패턴에 대한 비트값을 저장하는 제 2 메모리; 상기 레지스터군에서 제공되는 다수의 각 입력비트값과 상기 제 1 메모리에서 제공되는 기설정된 한 동기패턴의 각 비트값을 서로 대응하는 각 비트 단위로 각각 비교하며, 그 비교결과에 상응하는 제 1 비교출력값을 발생하는 제 1 동기패턴 비교 수단; 상기 레지스터군에서 제공되는 다수의 각 입력비트값과 상기 제 2 메모리에서 제공되는 기설정된 다른 동기패턴의 각 비트값을 서로 대응하는 각 비트 단위로 각각 비교하며, 그 비교결과에 상응하는 제 2 비교출력값을 발생하는 제 2 동기패턴 비교 수단; 및 기설정된 비트 에러 허용값을 가지며, 상기 제 1 동기패턴 비교수단에서 제공되는 제 1 비교출력값과 상기 제 2 동기패턴 비교수단에서 제공되는 제 2 비교출력값중의 어느 하나가 상기 비트 에러 허용값 이내일 때, 상기 재생신호에서의 동기신호 검출을 판단하는 동기 판단 블록으로 이루어진 비디오 씨디의 동기 검출장치를 제공한다.
도 1은 본 발명에 따른 동기 검출장치를 적용하는 데 적합한 전형적인 비디오 씨디 재생 시스템의 개략적인 블록구성도,
도 2는 본 발명의 바람직한 실시예에 따른 비디오 씨디의 동기 검출장치의 블록구성도,
도 3(a)는 프레임 단위의 재생 데이터의 일예를, 도 3(b)는 동기검출을 위해 사용되는 윈도우 펄스의 일예를, 도 3(c)는 검출된 동기패턴의 일예를, 도 3(d)는 동기신호에서 비트에러가 발생한 경우의 일예를 각각 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
102 : RF 증폭 블록104 : 디지탈 신호 처리 블록
106 : 동기 검출 블록108 : MPEG 디코더
202 : 레지스터군203,205 : 메모리
204,206 : 비교 블록208,210 : 가산기
212 : 동기 판단 블록
본 발명의 상기 및 기타 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
도 1은 본 발명에 따른 동기 검출장치를 적용하는 데 적합한 전형적인 비디오 씨디 재생 시스템의 개략적인 블록구성도를 나타낸다.
동도면에 도시된 바와같이, 전형적인 비디오 씨디 재생 시스템은 RF 증폭 블록(102), 디지탈 신호 처리 블록(104), 동기 검출 블록(106) 및 MPEG 디코더(108)를 포함한다.
도 1을 참조하면, RF 증폭 블록(102)에서는 도시 생략된 광픽업에서 재생되어 출력되는 RF 신호(비디오, 오디오, 텍스트 등의 변조신호)를 다음단에서 충분히 처리할 수 있는 레벨로 증폭하고, 파형을 정형하는 등의 신호처리를 수행한 다음 라인 L11을 통해 다음단의 디지탈 신호 처리 블록(104) 및 동기 검출 블록(106)으로 동시에 제공한다. 또한, RF 증폭 블록(102)은 재생신호에서 포커스 트래킹 서보용 오차신호를 추출하여 라인 L12를 통해 도시 생략된 서보 제어 블록으로 제공한다.
또한, 디지탈 신호 처리 블록(104)은 라인 L11을 통해 상기한 RF 증폭 블록(102)에서 제공되는 재생신호(신호처리된 RF 신호)를 원신호의 데이터열로 복조, 예를들면 채널코딩된 코드신호를 소정비트의 데이터열로 변환하는 등의 복조를 수행하고, 디스크 손상이나 먼지 등에 기인하는 버스트 에러 또는 랜덤 에러 등의 에러 검출 및 에러 정정 등의 처리를 수행하여 라인 L13을 통해 다음단의 MPEG 디코더(108)로 제공한다.
한편, 동기 검출 블록(106)은, 실질적으로 본 발명에 관련되는 부분인 것으로, 일예로서 도 3(b)에 도시된 바와같이, 적어도 동기패턴보다 큰 펄스폭을 갖는 윈도우 펄스신호에 의거하여, 라인 L11을 통해 상술한 RF 증폭 블록(102)으로 부터 제공되는 재생신호에서 동기신호를 검출하며, 여기에서 검출된 동기신호는 라인 L15를 통해 후술하는 MPEG 디코더(108)로 제공된다. 이러한 동기 검출 블록(106)에서 본 발명에 따라 비트 에러에 강하게 동기신호를 검출하는 동작과정에 대해서는 그 구체적인 세부구성을 도시한 도 2를 주로 참조하여 후에 상세하게 기술될 것이다.
다른한편, MPEG 디코더(108)는 비디오 및 오디오 디코더를 각각 구비하여, 라인 L15를 통해 상기한 동기 검출 블록(106)으로 제공되는 동기신호에 동기를 맞추어 가면서 소정의 비트레이트로 압축 부호화된 비디오 및 오디오 등의 데이터를 각각 원신호로 복원하는 등의 신호처리를 수행하는 것으로, 여기에서 복원된 비디오 및 오디오 데이터는 도시 생략된 비디오 처리기 및 오디오 처리기로 각각 출력된다.
다음에, 상술한 바와같은 구성을 갖는 비디오 씨디 재생 시스템에 적용하는 데 적합한 본 발명에 따른 비디오 씨디의 동기 검출장치를 이용하여 비트 에러에 강하게 동기신호를 검출하는 과정에 대하여 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 비디오 씨디의 동기 검출장치의 블록구성도를 나타낸다.
동도면에 도시된 바와같이, 본 발명의 동기 검출장치는 레지스터군(202), 두 개의 메모리(203,205), 두 개의 비교 블록(204,206), 두 개의 가산기(208,210) 및 동기 판단 블록(212)을 포함한다.
도 2를 참조하면, 레지스터군(202)은 직렬연결된 시프트 레지스터들로 구성되는 버퍼 메모리, 예를들면 동기신호의 비트수에 상응하여 22개의 D 플립플롭으로 구성할 수 있는 데, 일예로서 도 3(b)에 도시된 바와같이 적어도 검출하고자하는 동기신호의 펄스폭보다 큰 펄스폭을 갖는 동기검출을 위한 윈도우 펄스 정보에 의거하여, 윈도우 펄스 구간내에 존재하는 동기패턴의 비트값을 1 비트씩 차례로 시프트하면서 저장하고, 이 저장된 동기 비트값이 1 비트씩 시프트될 때마다 각 플립플롭에 저장된 비트값을 출력하여 두 개의 비교 블록(204,206)내의 대응하는 각 비교기(CP1 - CP22)에 각각 제공한다.
즉, 상기한 레지스터군(202)의 출력에 병렬연결되어 기설정된 동기패턴(“00000000000 11111111111”또는“11111111111 00000000000”)과 검출된 동기신호, 즉 레지스터군(202)에서 제공되는 소정비트를 갖는 동기신호의 각 비트값을 각각 비교하는 두 비교 블록(204,206)은 레지스터군(202)내의 플립플롭 개수에 상응하는 수의 비교기(CP1 - CP22)로 각각 구성되는 데, 레지스터군(202)의 D 플립플롭(D1)에 저장된 비트값은 각 비교 블록(204,206)의 대응하는 각 비교기(CP1)에 동시에 제공되고, D 플립플롭(D2)에 저장된 비트값은 각 비교 블록(204,206)의 대응하는 각 비교기(CP2)에 동시에 제공되는 방식으로 각각 출력된다.
한편, 두 메모리(203,205)는 동기신호의 비트수에 상응하는 다수의 버퍼 메모리(B1 - B22)로 각각 구성되어 각각 다른 두 형태의 기설정된 동기패턴 신호를 각각 저장하는 것으로, 메모리(203)에 “00000000000 11111111111”형태의 기설정된 동기패턴이 저장될 때 메모리(205)에는 “11111111111 00000000000”형태의 기설정된 동기패턴이 저장될 것이다. 또한, 두 메모리(203,205)의 각 버퍼(B1 - B22)에 각각 저장된 기설정된 동기패턴의 각 비트값은, 본 발명에 따른 동기검출이 수행될 때, 두 비교 블록(204,206)의 대응하는 각 비교기(CP1 - CP22)에 각각 제공된다.
또한, 두 비교 블록(204,206)내의 각 비교기는 대응하는 D 플립플롭과 버퍼 메모리에서 각각 제공되는 비트값을 비교하여 동일한 값이면“0”을 출력하고, 비교결과 다른 값이면“0”을 출력하는 방식으로 레지스터군(202)으로 부터의 입력신호와 기설정된 두 동기패턴간의 병렬비교를 수행하며, 이와같은 두 비교 블록(204,206)내 각 비교기(CP1 - CP22)에서의 비교결과값은 서로 대응하는 두 가산기(208,210)로 각각 출력된다.
다음에, 가산기(208)에서는 비교블록(204)내의 각 비교기(CP1 - CP22)에서 제공되는 비교결과값, 즉 22개의 비교결과값을 가산하고, 또한 가산기(210)에서는 비교블록(206)내의 각 비교기(CP1 - CP22)에서 제공되는 비교결과값, 즉 22개의 비교결과값을 가산하며, 각 가산기(208,210)의 출력값은 다음단의 동기 판단 블록(212)으로 각각 제공된다.
이때, 두 메모리(203,205)에 각각 저장된 기설정된 패턴이“00000000000 11111111111”및“11111111111 00000000000”중의 하나이기 때문에, 검출하고자하는 동기신호에 비트 에러가 발생하지 않은 경우라 가정할 때 각 가산기(208,210)에서의 최소값은“0”이 되고 최대값은“22”가 될 것이므로 각 가산기(208,210)의 출력값은 5 비트값으로 표현할 수 있을 것이다. 따라서, 재생신호에서 검출하고자하는 동기신호의 동기패턴이“00000000000 11111111111”이고, 일예로서 도 3(d)에 도시된 바와같이 한 비트의 에러가 발생한 경우라면 가산기(208)의 출력값은“1”이 될 것이고, 두 비트의 에러가 발생한 경우라면 가산기(208)의 출력값은“2”가 될 것이다.
한편, 동기 판단 블록(212)에서는 상기한 각 가산기(208,210)의 출력값에 의거하여 동기신호 검출을 판단, 즉 본 발명에 따라 일예로서 동기신호에서 한 비트 또는 두 비트의 에러를 허용하는 것으로 설정한다고 가정할 때, 두 가산기(208,210)의 출력값중 어느 한 값이라도 3 이하의 값을 가지면 동기신호의 검출을 판단하며, 라인 L15를 통해 이러한 동기신호 검출결과를 도 1의 MPEG 디코더(108)로 제공한다. 이때, 동기신호 비트 에러 허용값을 너무 크게 설정할 경우 동기신호를 잘못 검출하는 경우가 발생할 수 있으므로 많은 실험을 통해 얻어지는 동기신호 비트 에러 결과치에 의거하여 비트 에러 허용값을 설정하는 것이 바람직할 것이다.
즉, 본 발명에 따르면, 검출하고자하는 동기신호에서 기설정된 비트 에러 허용값 이내의 비트 에러가 발생하더라도 이에 대응하여 효과적으로 동기신호를 검출할 수 있다. 따라서, 도 1의 MPEG 디코더(108)에서는 본 발명에 따라 검출된 동기신호에 동기를 맞추어 가면서 압축 부호화된 비디오 및 오디오 등의 데이터를 각각 원신호로 복원하는 등의 신호처리를 효과적으로 수행할 수 있을 것이다.
한편, 상술한 본 발명의 실시예에서는 두 개의 동기패턴을 갖는 경우라고 가정하였으나 이 기술분야의 숙련자라면 두 개 이상의 동기패턴을 갖는 동기신호일지라도 회로의 간단한 변형을 통해 충분하게 처리할 수 있음을 이해할 수 있을 것이다.
이상 설명한 바와같이 본 발명에 따르면, 비디오 씨디 재생 시스템에서 두 패턴을 갖는 동기신호에 대해 각 패턴별로 병렬비교를 통해 허용가능한 비트 에러 범주이내에서 효과적으로 동기신호를 검출할 수 있어 원신호로의 복원 등 재생 데이터의 신호처리를 효과적으로 수행할 수 있다.

Claims (6)

  1. 검출하고자하는 동기신호의 펄스폭보다 적어도 큰 펄스폭을 갖는 윈도우 펄스신호를 이용하여 디스크에서 재생되는 기설정된 M 비트 단위로 그룹핑된 재생신호에서 기설정된 적어도 두 개의 동기패턴을 갖는 N 비트의 동기신호를 검출하는 장치에 있어서,
    상기 M 비트 단위로 그룹핑된 재생신호에서 상기 윈도우 펄스신호 구간내에 존재하는 비트값을 1 비트씩 시프트해 가면서 상기 동기신호에 상응하는 비트값을 순차 저장하는 레지스터군;
    상기 기설정된 두 개의 동기패턴중 어느 한 동기패턴에 대한 비트값을 저장하는 제 1 메모리;
    상기 기설정된 두 개의 동기패턴중 다른 동기패턴에 대한 비트값을 저장하는 제 2 메모리;
    상기 레지스터군에서 제공되는 다수의 각 입력비트값과 상기 제 1 메모리에서 제공되는 기설정된 한 동기패턴의 각 비트값을 서로 대응하는 각 비트 단위로 각각 비교하며, 그 비교결과에 상응하는 제 1 비교출력값을 발생하는 제 1 동기패턴 비교 수단;
    상기 레지스터군에서 제공되는 다수의 각 입력비트값과 상기 제 2 메모리에서 제공되는 기설정된 다른 동기패턴의 각 비트값을 서로 대응하는 각 비트 단위로 각각 비교하며, 그 비교결과에 상응하는 제 2 비교출력값을 발생하는 제 2 동기패턴 비교 수단; 및
    기설정된 비트 에러 허용값을 가지며, 상기 제 1 동기패턴 비교수단에서 제공되는 제 1 비교출력값과 상기 제 2 동기패턴 비교수단에서 제공되는 제 2 비교출력값중의 어느 하나가 상기 비트 에러 허용값 이내일 때, 상기 재생신호에서의 동기신호 검출을 판단하는 동기 판단 블록으로 이루어진 비디오 씨디의 동기 검출장치.
  2. 제 1 항에 있어서, 상기 레지스터군은, 상기 재생신호에서 검출하고자하는 동기신호의 비트수에 상응하는 수의 직렬연결된 플립플롭으로 구성된 것을 특징으로 하는 비디오 씨디의 동기 검출장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 및 제 2 동기패턴 비교 수단은, 상기 레지스터군의 출력에 병렬연결된 것을 특징으로 하는 비디오 씨디의 동기 검출장치.
  4. 제 3 항에 있어서, 상기 제 1 및 제 2 동기패턴 비교 수단 각각은: 상기 기설정된 동기패턴의 비트수에 상응하는 수의 비교기로 구성되어 상기 레지스터군에서 제공되는 각 입력비트값과 이에 대응하는 동기패턴의 각 비트값을 각각 비교하며, 그 비교결과에 상응하여 각각 0 또는 1 의 출력값을 발생하는 비교 블록; 및 상기 비교 블록으로부터 제공되는 출력값을 가산함으로써 상기 비교출력값을 발생하여 상기 동기 판단 블록에 제공하는 가산기로 구성된 것을 특징으로 하는 비디오 씨디의 동기 검출장치.
  5. 제 4 항에 있어서, 상기 기설정된 두 개의 동기패턴은,“00000000000 11111111111”및“11111111111 00000000000”인 것을 특징으로 하는 비디오 씨디의 동기 검출장치.
  6. 제 5 항에 있어서, 상기 기설정된 비트 에러 허용값은, 1 비트 내지 3 비트중 어느 하나인 것을 특징으로 하는 비디오 씨디의 동기 검출장치.
KR1019970011683A 1997-03-31 1997-03-31 비디오 씨디의 동기 검출장치 KR100250577B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970011683A KR100250577B1 (ko) 1997-03-31 1997-03-31 비디오 씨디의 동기 검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970011683A KR100250577B1 (ko) 1997-03-31 1997-03-31 비디오 씨디의 동기 검출장치

Publications (2)

Publication Number Publication Date
KR19980075451A KR19980075451A (ko) 1998-11-16
KR100250577B1 true KR100250577B1 (ko) 2000-04-01

Family

ID=19501478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011683A KR100250577B1 (ko) 1997-03-31 1997-03-31 비디오 씨디의 동기 검출장치

Country Status (1)

Country Link
KR (1) KR100250577B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546267B1 (ko) * 1998-02-16 2006-04-20 삼성전자주식회사 컴팩트 디스크 시스템의 프레임 동기 패턴 검출 회로 및 프레임 동기화 장치

Also Published As

Publication number Publication date
KR19980075451A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US6963296B2 (en) Recording method, recording apparatus, transmitting apparatus, reproducing method, reproducing apparatus, receiving apparatus, recording medium, and transmission medium
US5537422A (en) Synchronization signal detector, synchronization signal detecting method and demodulator
EP0563922B1 (en) Data processing circuit for disc player
US3629823A (en) Information-handling system having error correction capabilities
KR19980014307A (ko) 디지털비디오디스크 재생시스템의 동기데이터 복원장치 및 방법
KR100250577B1 (ko) 비디오 씨디의 동기 검출장치
KR920003496B1 (ko) 디지탈 신호의 기록 및 재생장치에 있어서의 디지탈신호의 에러정정방법
JP3976343B2 (ja) デジタル情報信号の送信、記録及び再生
US6587294B1 (en) Method and apparatus for error correction of stored data
JPH07220398A (ja) 記録信号再生方法及びその装置
US6700509B1 (en) Device and method for processing a digital information signal
JP3439680B2 (ja) ディジタル変調回路
JP3135646B2 (ja) 2進ビット流の処理装置
KR100908763B1 (ko) 데이터 스트림을 코딩하는 방법
KR0152771B1 (ko) 디지탈 자기기록/재생기의 에러검출장치
KR0162222B1 (ko) 의사동기신호 제거장치
JP3492512B2 (ja) ディジタル変調装置
JP3135567B2 (ja) Nrz2進入力信号評価回路および方法
KR0155752B1 (ko) 디지탈신호 기록 및 재생장치
KR100218018B1 (ko) 광디스크 재생장치
JPH0758916B2 (ja) デ−タ伝送装置
JPH1055627A (ja) 同期回路
KR19990049147A (ko) 에러정정방법
KR100210489B1 (ko) 에러 처리 기능을 지닌 가변 비트레이트 디지탈 비디오 디스크 재생 시스템
KR100576015B1 (ko) 영상 데이터 보정 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee