JPH0758916B2 - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPH0758916B2 JPH0758916B2 JP60169040A JP16904085A JPH0758916B2 JP H0758916 B2 JPH0758916 B2 JP H0758916B2 JP 60169040 A JP60169040 A JP 60169040A JP 16904085 A JP16904085 A JP 16904085A JP H0758916 B2 JPH0758916 B2 JP H0758916B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- dsv
- bit
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報データを伝送するデータ伝送装置に関する
ものである。
ものである。
デイジタル信号の伝送において、入力データに“1"ある
いは“0"が連続する場合に低域の周波数成分が極めて多
いパルス波形が発生することになる。この様なデイジタ
ルデータを例えばデイジタルVTRの様な磁気記録再生装
置で記録しようとした場合、ロータリートランスを用い
ている為低周波成分が遮断され伝送が困難になり、デー
タの誤り率を増加させてしまう。
いは“0"が連続する場合に低域の周波数成分が極めて多
いパルス波形が発生することになる。この様なデイジタ
ルデータを例えばデイジタルVTRの様な磁気記録再生装
置で記録しようとした場合、ロータリートランスを用い
ている為低周波成分が遮断され伝送が困難になり、デー
タの誤り率を増加させてしまう。
そこで、従来、デイジタルデータ信号の磁気記録等にお
いては、記録されるデイジタルデータ信号の低域成分を
抑圧する為に8ビツトのデータを9ビツトに変換する方
式(8/9変換)等が用いられていた。
いては、記録されるデイジタルデータ信号の低域成分を
抑圧する為に8ビツトのデータを9ビツトに変換する方
式(8/9変換)等が用いられていた。
しかしながら、上記8/9変換方式では8ビツト毎に1ビ
ツトの冗長ビツトが付加されるため低域成分を抑圧する
ことは出来るが冗長度が上つてしまうという欠点があつ
た。
ツトの冗長ビツトが付加されるため低域成分を抑圧する
ことは出来るが冗長度が上つてしまうという欠点があつ
た。
そこで冗長度が上がらない方式としては例えばマツピン
グ符号化等が上げられる。マツピング符号化は入力信号
の統計的性質として、隣接データ間との相関が強い場合
に適用出来、この性質を利用して符号化データ系列の低
域成分を抑圧するものであり、入力された信号の差分符
号化データ系列の低域成分を抑圧するものであり、入力
された信号を差分符号化して、その差分データが正負量
子化レベルの零付近に集中するラプラス分布となること
を利用したものでマツピング符号化データ系列の低域成
分を抑圧するために、データ系列のDSV(Digital Sum V
alue)をパラメータとして選定されたデータ系列に変換
する方式で、例えば4ビツトの入力差分データを4ビツ
トのデータに変換する4/4マツピング符号化方式等があ
る。
グ符号化等が上げられる。マツピング符号化は入力信号
の統計的性質として、隣接データ間との相関が強い場合
に適用出来、この性質を利用して符号化データ系列の低
域成分を抑圧するものであり、入力された信号の差分符
号化データ系列の低域成分を抑圧するものであり、入力
された信号を差分符号化して、その差分データが正負量
子化レベルの零付近に集中するラプラス分布となること
を利用したものでマツピング符号化データ系列の低域成
分を抑圧するために、データ系列のDSV(Digital Sum V
alue)をパラメータとして選定されたデータ系列に変換
する方式で、例えば4ビツトの入力差分データを4ビツ
トのデータに変換する4/4マツピング符号化方式等があ
る。
なお、前記DSVとはデータのビツトパターンの各ビツト
におけるレベル“1"を“+1"とし、レベル“0"を“−1"
とした時、単一符号内における各ビツトの総和を表わし
ている。従つて、“1"の個数の和と“0"の個数の和が等
しい時にはDSVは零となり、直流成分のないデータとな
る。またDSVの絶対値が大きくなる程直流成分を多く含
んだデータとなり、DSVが該データの特性を示すパラメ
ータとなつている。
におけるレベル“1"を“+1"とし、レベル“0"を“−1"
とした時、単一符号内における各ビツトの総和を表わし
ている。従つて、“1"の個数の和と“0"の個数の和が等
しい時にはDSVは零となり、直流成分のないデータとな
る。またDSVの絶対値が大きくなる程直流成分を多く含
んだデータとなり、DSVが該データの特性を示すパラメ
ータとなつている。
ところで、マツピング符号化は冗長度を上げずに符号化
データ系列の低域成分を抑圧することが出来るが、n/n
変換(nは正の整数)である関係上、直流成分を除去す
ることが出来ない。
データ系列の低域成分を抑圧することが出来るが、n/n
変換(nは正の整数)である関係上、直流成分を除去す
ることが出来ない。
また、誤り検出や訂正用データ等、他の付加情報データ
を符号化データ系列に挿入する場合においては、そのデ
ータ系列の低域抑圧効果を著しく低下させてしまい、ま
たその結果復号時の符号誤り率が増加してしまう。
を符号化データ系列に挿入する場合においては、そのデ
ータ系列の低域抑圧効果を著しく低下させてしまい、ま
たその結果復号時の符号誤り率が増加してしまう。
第2図は従来のデータフレームの構成例を示した図で、
図中の情報データは前記マツピング符号化データ系列を
示し、誤り検出・訂正符号は例えばハミング符号、リー
ドソロモン符号等の検査点を表わしている。
図中の情報データは前記マツピング符号化データ系列を
示し、誤り検出・訂正符号は例えばハミング符号、リー
ドソロモン符号等の検査点を表わしている。
第3図は上記第2図の様なデータフレームにおいて内符
号(行の検査符号)を構成し、この様なデータフレーム
を複数縦に配置し、縦方向に外符号(列の検査符号)を
構成し、全体で積符号となる様に構成した図である。な
お、この様に構成した場合には特に、情報データ及び検
査符号が二次元的に配置される為、画像データ等に適し
た構成となる。
号(行の検査符号)を構成し、この様なデータフレーム
を複数縦に配置し、縦方向に外符号(列の検査符号)を
構成し、全体で積符号となる様に構成した図である。な
お、この様に構成した場合には特に、情報データ及び検
査符号が二次元的に配置される為、画像データ等に適し
た構成となる。
しかしながら、第3図の様に構成した場合、内符号、外
符号の検査点が連続する部分においてはデータ間の相関
性が無い為、マツピング符号化を用いることが出来ず、
低域成分の抑圧効果が著しく低下してしまう。特に外符
号及び内符号の検査点だけで構成されているデータフレ
ームにおいては検査点が長期間連続してしまうことにな
り、この付近のデータ系列の低域抑圧効果が著しく低下
してしまうという欠点がある。
符号の検査点が連続する部分においてはデータ間の相関
性が無い為、マツピング符号化を用いることが出来ず、
低域成分の抑圧効果が著しく低下してしまう。特に外符
号及び内符号の検査点だけで構成されているデータフレ
ームにおいては検査点が長期間連続してしまうことにな
り、この付近のデータ系列の低域抑圧効果が著しく低下
してしまうという欠点がある。
本発明は斯かる事情に鑑みて為されたもので、冗長度を
それほど上げずに低域周波数成分の抑圧効果の高いデー
タ伝送装置を提供することを目的としている。
それほど上げずに低域周波数成分の抑圧効果の高いデー
タ伝送装置を提供することを目的としている。
本発明のデータ伝送装置は情報データを入力する入力手
段と、前記入力手段により入力された情報データを所定
の情報量毎に分割する分割手段と、前記分割手段により
分割された情報データに所定のデータ信号を付加して情
報データグループを出力する付加手段と、前記付加手段
より出力された情報データグループの低周波成分を抑圧
し、前記データ信号に応じて異なるDSV値となる処理を
行なう抑圧手段と、前記抑圧手段により低周波成分の抑
圧された後の前記情報データグループにおけるDSV値を
算出する算出手段と、前記算出手段の算出結果を用いて
前記データ信号を切換え制御する制御手段とを有するこ
とを特徴とするものである。
段と、前記入力手段により入力された情報データを所定
の情報量毎に分割する分割手段と、前記分割手段により
分割された情報データに所定のデータ信号を付加して情
報データグループを出力する付加手段と、前記付加手段
より出力された情報データグループの低周波成分を抑圧
し、前記データ信号に応じて異なるDSV値となる処理を
行なう抑圧手段と、前記抑圧手段により低周波成分の抑
圧された後の前記情報データグループにおけるDSV値を
算出する算出手段と、前記算出手段の算出結果を用いて
前記データ信号を切換え制御する制御手段とを有するこ
とを特徴とするものである。
上述のような構成により、前記情報データグループに付
加されている前記データに応じてDSV値が異なる低周波
成分の抑圧処理を行い、前記付加されたデータ信号は、
そのデータ信号が付加されている情報データグループの
低周波成分の抑圧された後のDSV値に応じて切り換え制
御されているので、分割された情報データに対して付加
されるデータ信号を予め分類・設定する必要がないの
で、データ信号を付加する際の複雑な判断処理を必要と
せず、また、分割された情報データ毎に異なるデータ信
号が必要ではないので、所定のデータ信号を記憶してお
くためのメモリは小さいもので済む。
加されている前記データに応じてDSV値が異なる低周波
成分の抑圧処理を行い、前記付加されたデータ信号は、
そのデータ信号が付加されている情報データグループの
低周波成分の抑圧された後のDSV値に応じて切り換え制
御されているので、分割された情報データに対して付加
されるデータ信号を予め分類・設定する必要がないの
で、データ信号を付加する際の複雑な判断処理を必要と
せず、また、分割された情報データ毎に異なるデータ信
号が必要ではないので、所定のデータ信号を記憶してお
くためのメモリは小さいもので済む。
したがって、本発明は上述した独自のアルゴリズムによ
り簡単なハードウェアの構成で低周波成分及び直流成分
の抑圧効果が高いを行うことができる。
り簡単なハードウェアの構成で低周波成分及び直流成分
の抑圧効果が高いを行うことができる。
以下、本発明を実施例に基づき説明する。
第4図に本発明のデータフレームの構成例を示す。な
お、図中の情報データ部分はマツピング符号化されたデ
ータ系列であり、ここでは128ビツト(16ワード)とし
て構成することとする。また、後述する同期データ、ID
データ、検査点(1)、検査点(2)はマツピング符号
化系列に対して付加された付加情報である。ここで、同
期データのデータパターンはDSVが零になる様なデータ
パターンを割り当てる、例えばここでは“111100001111
0000"又は“0000111100001111“という様な16ビツトの
データパターンを選定する。
お、図中の情報データ部分はマツピング符号化されたデ
ータ系列であり、ここでは128ビツト(16ワード)とし
て構成することとする。また、後述する同期データ、ID
データ、検査点(1)、検査点(2)はマツピング符号
化系列に対して付加された付加情報である。ここで、同
期データのデータパターンはDSVが零になる様なデータ
パターンを割り当てる、例えばここでは“111100001111
0000"又は“0000111100001111“という様な16ビツトの
データパターンを選定する。
また、ここではIDデータ、検査点(1)、検査点(2)
はそれぞれ8ビツトのデータとするが、IDデータはデー
タのアドレスデータ等であり、検査点(1)、(2)は
それぞれ誤り検出・訂正用のデータである為全くランダ
ムなデータパターンと考えることが出来る。この様なデ
ータについてはマツピング符号化を行うことが出来ず、
これらの部分で低域周波数成分の抑圧効果が低下してし
まう。
はそれぞれ8ビツトのデータとするが、IDデータはデー
タのアドレスデータ等であり、検査点(1)、(2)は
それぞれ誤り検出・訂正用のデータである為全くランダ
ムなデータパターンと考えることが出来る。この様なデ
ータについてはマツピング符号化を行うことが出来ず、
これらの部分で低域周波数成分の抑圧効果が低下してし
まう。
そこで本発明では例えば第4図に図示したA,B,Cの位置
にそれぞれ1ビツトのDSコントロールビツトを設けてい
る。
にそれぞれ1ビツトのDSコントロールビツトを設けてい
る。
次に上記DSVコントロールビツトの生成方法について説
明する。
明する。
第4図において位置AのDSVコントロールビツトの生成
は、まず、入力データに対しA点のDSVコントロールビ
ツトのNRZI(Non Return to Zero Inverse)変調前のデ
ータとして“1"を挿入した場合と“0"を挿入した場合の
2種類のデータ系列に対し(A点以前のデータ系列はす
でに決まつている)NRZI変調を施こした後、例えば次の
DSVコントロールビツト(位置B)の直前までのNRZI変
調後のデータのDSV累積値を算出する。そして位置AのD
SVコントロールビツトが“1"の場合のDSV累積値と“0"
の場合のDSV累積値とを比較し、DSV累積値が零に近い方
のデータ系列を選択し出力する。つまりDSV累積値が零
に近い方の位置AのDSVコントロールビツトの値を採用
するわけである。
は、まず、入力データに対しA点のDSVコントロールビ
ツトのNRZI(Non Return to Zero Inverse)変調前のデ
ータとして“1"を挿入した場合と“0"を挿入した場合の
2種類のデータ系列に対し(A点以前のデータ系列はす
でに決まつている)NRZI変調を施こした後、例えば次の
DSVコントロールビツト(位置B)の直前までのNRZI変
調後のデータのDSV累積値を算出する。そして位置AのD
SVコントロールビツトが“1"の場合のDSV累積値と“0"
の場合のDSV累積値とを比較し、DSV累積値が零に近い方
のデータ系列を選択し出力する。つまりDSV累積値が零
に近い方の位置AのDSVコントロールビツトの値を採用
するわけである。
そして、以下順に位置BのDSVコントロールビツトは、
位置CのDSVコントロールビツトの直前までのDSV累積値
をもとに決定するといつた様に順次DSVコントロールビ
ツトを決定してゆく。
位置CのDSVコントロールビツトの直前までのDSV累積値
をもとに決定するといつた様に順次DSVコントロールビ
ツトを決定してゆく。
また、再生時はNRZI信号をNRZ(Non Return to Zero)
信号に復号化されたデータ系列に対してそれ以前に検出
された同期データ位置から算出されたDSVコントロール
ビツト位置のデータを抜き取つた後に以下の信号処理を
施こせば良い。
信号に復号化されたデータ系列に対してそれ以前に検出
された同期データ位置から算出されたDSVコントロール
ビツト位置のデータを抜き取つた後に以下の信号処理を
施こせば良い。
第5図は本発明の一実施例としてデイジタルVTRの記録
系に本発明を適用した場合の概略構成図である。
系に本発明を適用した場合の概略構成図である。
第5図において入力画像データはマツピング符号化回路
1において低域の周波数成分を抑圧された128ビツトの
データとした後メモリ2に一端記憶される。これと同時
にID情報信号はIDデータ発生回路3に入力されることで
8ビツトのIDデータに変換された後IDデータ付加回路4
を介してやはりメモリ2に記憶される。
1において低域の周波数成分を抑圧された128ビツトの
データとした後メモリ2に一端記憶される。これと同時
にID情報信号はIDデータ発生回路3に入力されることで
8ビツトのIDデータに変換された後IDデータ付加回路4
を介してやはりメモリ2に記憶される。
該IDデータ付加回路4はメモリ2においてIDデータ前記
マツピング符号化された画像データが記憶されているエ
リアに応じたエリアに記憶される様にアドレスを付加す
るものである。
マツピング符号化された画像データが記憶されているエ
リアに応じたエリアに記憶される様にアドレスを付加す
るものである。
次にメモリ2に記憶されている画像データ及びIDデータ
はアドレス制御回路5より発生されたアドレス制御信号
により読み出され誤り検出・訂正符号符号化回路6に入
力される。ここで該データには8ビツトの誤り検出・訂
正符号検査点データ(検査点(1)及び(2))が付加
され後再びメモリ2に記憶される。そして再び該アドレ
ス制御信号により読み出されたパラレルシリアル変換器
7に入力され、計136ビツトのシリアルデータに変換さ
れる。
はアドレス制御回路5より発生されたアドレス制御信号
により読み出され誤り検出・訂正符号符号化回路6に入
力される。ここで該データには8ビツトの誤り検出・訂
正符号検査点データ(検査点(1)及び(2))が付加
され後再びメモリ2に記憶される。そして再び該アドレ
ス制御信号により読み出されたパラレルシリアル変換器
7に入力され、計136ビツトのシリアルデータに変換さ
れる。
更に該データはNRZI変調/DSV制御回路8においてNRZ変
調されDSVコントロールビツトが付加された後記録部9
において不図示のテープ上に記録される。つまり136ビ
ツトのデータを1ブロツクとし1ブロツクに1ビツトの
割合でDSVコントロールビツトが付加される。
調されDSVコントロールビツトが付加された後記録部9
において不図示のテープ上に記録される。つまり136ビ
ツトのデータを1ブロツクとし1ブロツクに1ビツトの
割合でDSVコントロールビツトが付加される。
なお、以下の動作は記録タイミング制御回路10から発生
される記録タイミング制御信号により制御されている。
される記録タイミング制御信号により制御されている。
また、第6図は前記第5図の記録系によりテープ上に記
録された情報を再生するデイジタルVTRの再生系の概略
構成図である。
録された情報を再生するデイジタルVTRの再生系の概略
構成図である。
第6図において再生部11で不図示のテープ上から再生さ
れた再生されたNRZI信号はNRZI復調回路12によりNRZ信
号に復調された後、同期検出回路13によつて同期を検出
し、同期分離回路14で該同期データを分離し、同期デー
タを除く他の137ビツトのデータ列をシリアル・パラレ
ル変換器15でパラレルデータに変換されると同時にDSV
コントロールビツトは取り除かれ136ビツトのデータと
なる。そして該データはメモリ16に一端記憶されるが、
アドレス制御回路17より発生されたアドレス制御信号に
より記憶されているデータを誤り検出訂正復号化回路18
に読み込み誤り検出及び訂正を行つた後再びメモリ16に
記憶される。なお、メモリ16では画像データとIDデータ
とは分離されて記憶されている為、該アドレス制御信号
により再び読み出されそれぞれ、マツピング復号化回路
19、IDデータ変換回路20に供給され再生画像データ及び
再生ID情報信号に復号及び変換され出力される。
れた再生されたNRZI信号はNRZI復調回路12によりNRZ信
号に復調された後、同期検出回路13によつて同期を検出
し、同期分離回路14で該同期データを分離し、同期デー
タを除く他の137ビツトのデータ列をシリアル・パラレ
ル変換器15でパラレルデータに変換されると同時にDSV
コントロールビツトは取り除かれ136ビツトのデータと
なる。そして該データはメモリ16に一端記憶されるが、
アドレス制御回路17より発生されたアドレス制御信号に
より記憶されているデータを誤り検出訂正復号化回路18
に読み込み誤り検出及び訂正を行つた後再びメモリ16に
記憶される。なお、メモリ16では画像データとIDデータ
とは分離されて記憶されている為、該アドレス制御信号
により再び読み出されそれぞれ、マツピング復号化回路
19、IDデータ変換回路20に供給され再生画像データ及び
再生ID情報信号に復号及び変換され出力される。
なお、以上の動作は再生タイミング制御回路21から発生
される再生タイミング制御信号により制御されている。
される再生タイミング制御信号により制御されている。
第1図は第5図のNRZI変調/DSV制御回路8の詳細なブロ
ツク図を示したものである。
ツク図を示したものである。
第1図において入力されたデータは第5図のパラレル・
シリアル変換器7により136ビツト毎にブロツク化され
た形で入力される。
シリアル変換器7により136ビツト毎にブロツク化され
た形で入力される。
次に、入力されたデータ列には、DSVコントロールビツ
ト付加回路22,22′においてそれぞれDSVコントロールビ
ツトの付加位置に“1"及び“0"を付加した2つのデータ
系列を生成する。
ト付加回路22,22′においてそれぞれDSVコントロールビ
ツトの付加位置に“1"及び“0"を付加した2つのデータ
系列を生成する。
そして、各データ系列をNRZI変調器23,23′によりNRZI
信号に変調すると該データ系列のデータパターンは異な
るDSVコントロールビツトを付加した為、互いに反転関
係にあるデータパターンとなる。
信号に変調すると該データ系列のデータパターンは異な
るDSVコントロールビツトを付加した為、互いに反転関
係にあるデータパターンとなる。
NRZI変調されたデータはそれぞれバツフア回路24,24′
に入力された後、その出力はDSV累積回路25,25′及び切
換え回路26に入力される。
に入力された後、その出力はDSV累積回路25,25′及び切
換え回路26に入力される。
DSV累積回路25,25′では入力されるデータのDSVの累積
を計測しており、その計測結果をDSV累積値比較回路27
に供給する。
を計測しており、その計測結果をDSV累積値比較回路27
に供給する。
DSV累積値比較回路27はどちらの累積値が零に近いかを
判別し累積値が零に近いデータが出力される様に該切換
え回路26を動作させる切換え制御信号を切換え回路26に
出力する。
判別し累積値が零に近いデータが出力される様に該切換
え回路26を動作させる切換え制御信号を切換え回路26に
出力する。
また、該DSV累積値比較回路27からは該切換え制御信号
の発生と同時にロード制御回路28にリセツト信号が出力
されており、ロード制御回路28では該リセツト信号を受
け該DSV累積回路25,25′の値を選択された方のデータの
累積値にプリセツトされる様、DSV累積回路25,25′を制
御すると共に該NRZI変調器23,23′の出力レベルが選択
された方のデータのNRZI変調器の出力レベルと等しくな
る様にNRZI変調器23,23′を制御する。
の発生と同時にロード制御回路28にリセツト信号が出力
されており、ロード制御回路28では該リセツト信号を受
け該DSV累積回路25,25′の値を選択された方のデータの
累積値にプリセツトされる様、DSV累積回路25,25′を制
御すると共に該NRZI変調器23,23′の出力レベルが選択
された方のデータのNRZI変調器の出力レベルと等しくな
る様にNRZI変調器23,23′を制御する。
以上、本実施例においてはマツピング符号化されたデー
タをブロツクに分割する際、136ビツトで1ブロツクを
構成し1ビツトのDSVコントロールビツトを付加する様
にしたが、1ブロツクを構成するビツト数は上記に限つ
たものでなく、更に大きくした場合でも低域周波数成分
を抑圧することが出来、この時の冗長度は更に小さくて
すむものになる。
タをブロツクに分割する際、136ビツトで1ブロツクを
構成し1ビツトのDSVコントロールビツトを付加する様
にしたが、1ブロツクを構成するビツト数は上記に限つ
たものでなく、更に大きくした場合でも低域周波数成分
を抑圧することが出来、この時の冗長度は更に小さくて
すむものになる。
本実施例においては、低周波成分抑圧手段にマツピング
符号化回路を用いたが、低域抑圧効果のある符号化回路
例えばブロツクコーデイング等であれば本発明に適用す
ることが出来、また適用した場合、更に低域抑圧効果を
強化することが出来る。
符号化回路を用いたが、低域抑圧効果のある符号化回路
例えばブロツクコーデイング等であれば本発明に適用す
ることが出来、また適用した場合、更に低域抑圧効果を
強化することが出来る。
また、本実施例においては、変換手段にNRZI変調器を用
いて説明して来たが、1ビツト目のデータ内容により2
ビツト目以下の“0"と“1"のデータ数の差を制御出来る
信号に変換する手段であれば良く、ミラーコードやミラ
ー・スクエアコード等への変調器を用いても良く、本発
明を用いればこれら変調方式の効果をさらに強化するこ
とが出来る。
いて説明して来たが、1ビツト目のデータ内容により2
ビツト目以下の“0"と“1"のデータ数の差を制御出来る
信号に変換する手段であれば良く、ミラーコードやミラ
ー・スクエアコード等への変調器を用いても良く、本発
明を用いればこれら変調方式の効果をさらに強化するこ
とが出来る。
また、本実施例では本発明をデイジタルVTRに適用した
場合について説明して来たが、これに限らず、本発明は
データ送信やデイスクへの記録等にも適用することが出
来るものである。
場合について説明して来たが、これに限らず、本発明は
データ送信やデイスクへの記録等にも適用することが出
来るものである。
以上説明してきたように本発明の独自の低周波成分及び
直流成分の抑圧アルゴリズムを用いることにより、簡単
なハードウエアの構成で低周波成分及び直流成分の抑圧
効果が高いデータ伝送装置を得ることができる。
直流成分の抑圧アルゴリズムを用いることにより、簡単
なハードウエアの構成で低周波成分及び直流成分の抑圧
効果が高いデータ伝送装置を得ることができる。
第1図は本発明の一実施例として第5図のNRZI変調/DSV
制御回路のブロツク図である。 第2図は従来のデータフレームの構成例である。 第3図は第2図のデータフレームを用いて積符号を構成
するようにした場合の構成例である。 第4図は本発明のデータフレームの構成例である。 第5図は本発明の一実施例として本発明をデイジタルVT
Rの記録系に適用した場合の概略構成図である。 第6図は本発明の一実施例として本発明をデイジタルVT
Rの再生系に適用した場合の概略構成図である。 1……マツピング符号化回路 7……パラレル・シリアル変換器 22,22′……DSVコントロールビツト付加回路 23,23′……NRZI変調器 25,25′……DSV累積回路 26……切換え回路 27……DSV累積値比較回路
制御回路のブロツク図である。 第2図は従来のデータフレームの構成例である。 第3図は第2図のデータフレームを用いて積符号を構成
するようにした場合の構成例である。 第4図は本発明のデータフレームの構成例である。 第5図は本発明の一実施例として本発明をデイジタルVT
Rの記録系に適用した場合の概略構成図である。 第6図は本発明の一実施例として本発明をデイジタルVT
Rの再生系に適用した場合の概略構成図である。 1……マツピング符号化回路 7……パラレル・シリアル変換器 22,22′……DSVコントロールビツト付加回路 23,23′……NRZI変調器 25,25′……DSV累積回路 26……切換え回路 27……DSV累積値比較回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下郡山 信 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 武井 正弘 神奈川県川崎市高津区下野毛770番地 キ ヤノン株式会社玉川事業所内 (72)発明者 高橋 宏爾 神奈川県川崎市高津区下野毛770番地 キ ヤノン株式会社玉川事業所内 (56)参考文献 特開 昭57−176866(JP,A) 特開 昭58−75950(JP,A) 特開 昭57−37952(JP,A) 特開 昭62−30436(JP,A) 特公 平6−9109(JP,B2) 米国特許4779276(US,A)
Claims (1)
- 【請求項1】情報データを入力する入力手段と、 前記入力手段により入力された情報データを所定の情報
量毎に分割する分割手段と、 前記分割手段により分割された情報データに所定のデー
タ信号を付加して情報データグループを出力する付加手
段と、 前記付加手段より出力された情報データグループの低周
波成分を抑圧し、前記データ信号に応じて異なるDSV値
となる処理を行なう抑圧手段と、 前記抑圧手段により低周波成分の抑圧された後の前記情
報データグループにおけるDSV値を算出する算出手段
と、 前記算出手段の算出結果を用いて前記データ信号を切換
え制御する制御手段とを有することを特徴とするデータ
伝送装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60169040A JPH0758916B2 (ja) | 1985-07-30 | 1985-07-30 | デ−タ伝送装置 |
US06/890,831 US4779276A (en) | 1985-07-30 | 1986-07-25 | Data transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60169040A JPH0758916B2 (ja) | 1985-07-30 | 1985-07-30 | デ−タ伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6229322A JPS6229322A (ja) | 1987-02-07 |
JPH0758916B2 true JPH0758916B2 (ja) | 1995-06-21 |
Family
ID=15879198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60169040A Expired - Lifetime JPH0758916B2 (ja) | 1985-07-30 | 1985-07-30 | デ−タ伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0758916B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5151699A (en) * | 1990-09-05 | 1992-09-29 | Pioneer Electronic Corporation | Data converting apparatus |
US12081376B2 (en) | 2021-11-05 | 2024-09-03 | Samsung Display Co., Ltd. | DC balanced transition encoding |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4779276A (en) | 1985-07-30 | 1988-10-18 | Canon Kabushiki Kaisha | Data transmission system |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57176866A (en) * | 1981-04-24 | 1982-10-30 | Sony Corp | Encoder of binary signal |
-
1985
- 1985-07-30 JP JP60169040A patent/JPH0758916B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4779276A (en) | 1985-07-30 | 1988-10-18 | Canon Kabushiki Kaisha | Data transmission system |
Also Published As
Publication number | Publication date |
---|---|
JPS6229322A (ja) | 1987-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4544962A (en) | Method and apparatus for processing binary data | |
US5245483A (en) | Arrangement for recording clock run-in codewords at the beginning of a track on a magnetic record carrier | |
US20030189502A1 (en) | Modulation system | |
RU2089045C1 (ru) | Дешифратор импульсных последовательностей | |
US4364081A (en) | Method and apparatus for processing a digital color video signal | |
US6963296B2 (en) | Recording method, recording apparatus, transmitting apparatus, reproducing method, reproducing apparatus, receiving apparatus, recording medium, and transmission medium | |
US20050046602A1 (en) | Method and apparatus for modulating and demodulating digital data | |
US5909417A (en) | Recording medium formatted for error correction and high density recording and an apparatus for recording information thereon and/or reproducing information therefrom | |
JPH0746536A (ja) | データ符号化方法及び装置 | |
JP4138031B2 (ja) | n−ビットソースワードから対応したm−ビットチャネルワードへの符号化装置、並びに、逆向きの復号化装置 | |
US4779276A (en) | Data transmission system | |
KR920006997B1 (ko) | 디지탈데이터변복조회로와 디지탈데이터변조방법 | |
US4680791A (en) | Digital video signal process apparatus for use in a video tape recorder | |
US4698811A (en) | Method and apparatus for generating error correction codes for digitized picture signal recording/reproducing | |
EP0156154B1 (en) | Method of correcting errors of digital signals in the recording and reproduction of digital signals | |
US5528236A (en) | Modulating method, demodulating method, modulating apparatus, and demodulating apparatus | |
JPH0758916B2 (ja) | デ−タ伝送装置 | |
US5854810A (en) | Apparatus and methods for use in transmitting and relieving a digital signal and a record carrier obtained by a transmitted apparatus or method | |
JP3081047B2 (ja) | デジタル信号のデータ流中の直流電圧成分低減のためのコード化方法 | |
JP2600156B2 (ja) | 2値信号の符号化方法 | |
JPH06291682A (ja) | エラー訂正装置 | |
KR100250577B1 (ko) | 비디오 씨디의 동기 검출장치 | |
JPH07106976A (ja) | 符号変換方法、符号伝送装置及び磁気記録再生装置 | |
JP2801260B2 (ja) | 符号伝送方法 | |
JP2714128B2 (ja) | 符号伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |