KR0155752B1 - 디지탈신호 기록 및 재생장치 - Google Patents

Abstract

본 발명인 디지털신호 기록 및 재생장치는 에러방지를 위한 엔코더 및 디코더를 더 구비하여 구성되어 있다. 따라서, 본 발명인 디지털신호 기록 및 재생장치는 마그네틱 채널의 특성상 기록 및 재생이 곤란한 직류코드를 제거함으로써 디지털신호 기록 및 재생시 발생하는 에러를 줄일 수 있다.

또한, 직류코드는 아니지만, 기록 및 재생시 에러발생률이 높은 특정코드를 제거함으로써 디지털신호 기록 및 재생시 발생하는 에러를 줄일 수 있다.

Description

디지탈신호 기록 및 재생장치

제1a도 및 제1b도는 종래 기술에 따른 장치의 개략적인 구성 블럭도이다.

제1c도는 종래 기술에 따른 장치중 랜덤화 데이타를 출력시키기 위한 구성 블럭도이다.

제1d도는 제1c도에 도시된 장치의 데이타 처리를 설명하기 위한 도면이다.

제2a도는 본 발명에 따른 장치의 개략적인 구성 블럭도이다.

제2b도는 본 발명에 따른 장치중 FE 데이타를 출력시키기 위한 구성 블럭도이다.

제2c도는 제2b도에 도시된 장치의 데이타 처리를 설명하기 위한 도면이다.

제3a도는 본 발명의 제1실시예에 따른 장치중 FE 데이타를 출력시키기 위한 구성 블럭도이다.

제3b도는 본 발명의 제1실시예에 따른 장치중 씨리얼 데이타를 출력시키기 위한 구성 블럭도이다.

제3c도는 제3a도에 도시된 장치의 데이타 처리를 설명하기 위한 도면이다.

제3d도는 제3b도에 도시된 장치의 데이타 처리를 설명하기 위한 도면이다.

제4a도는 본 발명의 제2실시예에 따른 장치중 FE 데이타를 출력시키기 위한 구성블럭도이다.

제4b도는 본 발명의 제2실시예에 따른 장치중 씨리얼 데이타를 출력시키기 위한 구성 블럭도이다.

제4c도는 제4a도에 도시된 장치의 데이타 처리를 설명하기 위한 도면이다.

제4d도는 제4b도에 도시된 장치의 데이타 처리를 설명하기 위한 도면이다.

제5a도는 본 발명의 제3실시예에 따른 장치중 FE 데이타를 출력시키기 위한 구성블럭도이다.

제5b도는 본 발명의 제3실시예에 따른 장치중 씨리얼 데이타를 출력시키기 위한 구성 블럭도이다.

제6a도는 본 발명의 제4실시예에 따른 장치중 FE 데이타를 출력시키기 위한 구성블럭도이다.

제6b도는 본 발명의 제4실시예에 따른 장치중 씨리얼 데이타를 출력시키기 위한 구성 블럭도이다.

본 발명은 디지탈 신호를 기록, 재생하는 시스템에 관한 것으로, 기록 및 재생시 직류성분 데이타 및 특정코드 데이타에 의하여 발생하는 에러를 줄일 수 있는 디지탈신호 기록 및 재생장치에 관한 것이다.

종래의 디지탈 기록 및 재생장치에 있어서는 제1a도에서처럼 랜더마이저(Randomizer)가 없는 시스템과 제1b도에서처럼 랜더마니저(110)를 채택한 시스템이 있다.

제1a도에 도시된 시스템은 디지탈 데이타를 에러정정을 위한 에러코드정정 엔코더(Error Code Correction Encoder; 이하 ECC 엔코더라고 함), 채널특성에 맞게 변조하기 위한 채널코터(102), 그리고 채널을 거친후 마그네틱채널(104)에 기록되며, 재생신호는 채널디코더(106)를 거쳐 복호된후 ECC 디코더(108)에 의하여 채널에서 발생한 에러를 정정하게 된다.

제1b도에 도시된 시스템은 제1a도의 시스템에서 채널코더(102)의 단점을 보완하기 위하여 기록측에서는 랜더마니저(110)를 삽입하여 신호를 랜덤화하고, 재생시에는 랜덤화된 신호를 디랜더마이저(112)로 삽입하여 디랜덤화함으로써, 채널의 에러를 줄일 수 있게 하였다.

그러나, 제1b도와 같은 시스템에서도 직류성분을 완전히 제거하지는 못하며, 특히 에러정정코드 엔코더(100)로부터의 씨리얼데이타가 '00000000'와 같은 '0'이 연속하는 경우에는 직류성분이 많게되어 채널에러가 증가할 수 밖에 없게되며, 또는 기록 및 재상시 특정코드 데이타의 경우에 에러가 많이 발생하는 경우가 있다.

이를 좀 더 상세히 설명하기 위하여, 제1c, d도를 참조로 하여 종래의 기술의 개략적인 구성 및 동작을 설명하기로 한다.

종래의 기술에 있어서 랜덤화데이타를 출력시키기 위한 개략적인 구성도는 제1c도와 같다. 배타논리합게이트(114)는 씨리얼데이타와 랜더마이저(110)로부터의 랜덤데이타를 입력으로 하여 랜덤화데이타를 출력하는데, 이때 랜더마이저(110)는 DE(Date Enable)신호에 응답해서 랜덤데이타를 출력시킨다.

제1c도의 구성에 따른 동작을 설명하기 위하여 타이밍도가 도시되어 있는 제1d도를 참조로 설명하면 다음과 같다.

DE신호가 하이레벨인 구간동안에 입력되는 씨리얼데이타에 따른 랜더마이저(110)의 랜덤데이타가 제1d도에서처럼 씨리얼데이타와 같은 경우가 있는 첫 번째 바이트에 대해서 배타논리합게이트(114)의 출력인 랜텀화데이타는 '00000000'이 되고, 이 첫번째 바이트에 대한 랜덤화데이타가 채널코더(102)를 통하여 변조가 되는 경우, 즉 NRZI(Non-Return To Zero Inverted) 변조인 경우, 또는 I-NRZI(Interactive-NRZI) 변조인 경우에는 변조후에도 그대로 '0'열이남게되어 직류성분이 발생하게 된다.

이 직류성분은 마그네틱채널(104)의 특성상 기록 및 재생시 기록 및 재생이 곤란하며, 만일 기록 및 재생이 되더라도 에러가 발생할 확률이 크다.

따라서, 본 발명의 목적은 디지탈신호를 기록 및 재생할 때 에러를 유발하는 직류성분 데이타 및 특정코드 데이타를 제거함으로써 채널에서 발생가능성이 있는 에러를 미리 예방할 수 있는 디지탈신호 기록 및 재생장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명인 디지탈신호 기록 및 재생장치는 소정의 디지탈데이타를 자기기록매체에 기록하고, 기록된 데이타를 재생하여 출력하기 위한 기록 및 재생장치에 있어서, 상기 기록데이타를 입력으로 하여 상기 기록데이타의 에러를 정정한 씨리얼데이타를 출력하는 에러코드정정 엔코더; 상기 씨리얼데이타를 입력으로 하여 상기 씨리얼데이타와 소정의 랜덤데이타를 배타논리합함으로써 랜덤화데이타를 출력하는 램덤화데이타 출력부; 상기 램덤화데이타를 입력으로 하여 데이타의 기록 및 재생시 에러발생확률이 높은 에러유발코드를 제거하고, 상기 레어유발코드 대신에 기록 및 재생특성이 가장 우수한 우수특성코드를 출력함으로써 에러를 방지하기 위한 에러방지 엔코더; 상기 에러방지 엔코더로부터의 출력데이타를 입력으로 하여 소정의 마그네틱채널의 특성에 맞게 변조하기 위한 채널코더; 상기 채널코더에 의해 변조된 데이타를 기록하기 위한 마그네틱채널; 상기 마그네틱채널로부터 데이타를 재생할 때, 상기 채널코더에 의해 변조된 데이타를 다시 복조하는 채널디코더; 상기 채널디코더로부터의 출력데이타를 입력으로 하여 상기 채널디코더로부터의 출력데이타 중에서 상기 우수특성코드가 있는지를 검출하고, 검출결과 상기 우수특성코드가 검출된 경우에는 상기 에러유발코드로 바꾸어 출력함으로써 에러를 방지하기 위한 에러방지 디코더; 상기 에러방지 디코더로부터의 출력데이타를 입력으로 하여 상기 램덤화데이타발생부에 의한 램덤화데이타로부터 상기 씨리얼데이타를 출력하는 디램덤화데이타발생부; 및 상기 디램덤화데이타발생부로부터의 상기 씨리얼데이타를 입력으로하여 상기 씨리얼데이타로부터 상기 에러코드정정 엔코더에 의해서 만들어진 에러정정코드를 디코딩함으로써 재생데이타를 출력하기 위한 에러코드정정 디코더를 구비한 것을 특징으로 한다.

이하 도면을 참조로 하여 본 발명을 상세히 설명하기로 한다.

제2a도는 본 발명의 개략적인 구성 블럭도로서, 제1b도에 도시된 종래 기술에 비해 에러방지엔코더(204) 및 에러방지디코더(210)를 더 구비하고 있음을 보여주고 있다. 제2a도의 구성에 따른 동작의 설명은 다음과 같다.

먼저, 기록모드에서는 기록하고자 하는 디지탈 씨리얼데이타를 에러코드정정 엔코더(100)로 입력시켜서 엔코딩한 후, 랜더마이저(110)를 통과시킴으로써 씨리얼데이타의 랜덤화가 이루어진다.

랜더마이저(110)의 출력신호는 에러유발코드 디텍터(200)로 입력되어 특정코드를 검출하게 되는데, 이때 특정코드가 검출되면 SYNC코드발생기(202)가 이 특정코드를 교류코드로 변환시켜준다. 이렇게 변환된 데이타는 채널코더(102)를 거쳐 마그네틱 채널(104)에 기록된다.

재생모드에서는 마그네틱 채널(104)에서 읽혀진 디지탈 데이타가 채널디코더(106)를 거쳐 복조된 후, SYNC코드 디텍터(206)를 거치면서 교류코드가 검출되면 에러유발코드 발생기(208)에서 이 교류코드를 특정코드로 변환시켜 랜덤화된 원래의 신호로 복원된다.

에러유발코드 발생기(208)에 의해서 복원된 원래의 랜덤신호는 디랜더마이저(112)에 의하여 랜덤화가 되기 이전의 신호로 변환되고, 이 신호는 에러코드정정 디코더(108)에 의하여 에러정정이 이루어진 재생데이타가 출력된다.

제2b도는 기록모드시 본 발명의 개략적인 구성 블럭도를 도시한 것이고, 제2c도는 제2b도의 구성에 따른 데이타 처리를 설명하기 위해 도시한 것이다. 제2b도 및 제2c도를 참조로 하여 본 발명의 기본적인 구성 및 동작을 설명하기로 한다.

DE(Date Enable)신호는 랜더마이저(110)로 입력되고, 랜더마이저(110)의 출력데이타 및 씨리얼데이탈는 배타논리합게이트(212)로 입력된다. 배타논리합게이트(212)로부터의 출력데이타(즉, 램덤화데이타)는 에러방지 엔코더(204)로 입력되어 직류성분이 없는 FE(DC Free Encoding)데이타가 출력된다.

DE신호를 기준으로 본 발명의 데이타 처리동작을 좀 더 자세히 설명하면 다음과 같다.

본 발명의 데이타 처리동작은 DE신호가 하이레벨인 경우에 가능하도록 구성되어 있는데, 그 반대인 경우도 생가할 수 있다. 그리고, DE신호에 의해서 데이타 처리가 이루어지는 동안, 1바이트 단위로 데이타가 처리된다고 가정하고 있다.

DE신호가 하이레벨인 구간의 첫 번째 바이트(이를 데이타구간이라고도함)의 씨리얼데이타가 '10011101'이고 랜덤마이저(110)의 출력데이타도 마찬가지로 '10011101'로 같은 경우를 생각해볼 때 배타논리합게이트(212)를 통하여 '00000000'가 에러방지 엔코더(204)로 입력되는데, 이 데이타는 직류코드라고 하여 마그네틱 채널(104)에 데이타를 기록할 때 에러를 발생시키기 때문에 에러방지 엔코더(204)에서는 이 직류코드를 디텍트하여 마그네틱 채널(104)에 기록이 가장 잘 이루어지는 교류코드(여기서는 FE데이타)를 발생시켜줌으로써 직류코드(어떤 시스템에서는 직류코드뿐만 아니라 특정코드에서 에러가 발생할 확률이 높은 경우가 있음)로 인하여 발생하는 에러를 방지할 수 있게된다.

즉, 에러방지 엔코더(204)로부터의 FE데이타가 채널코더(102)를 통하여 NRZI 변조 또는 I-NRZI 변조되는 경우, 배타논리합게이트(212)를 통하여 발생되는 직류코드가 제거되어 변조되었음을 제2c도를 통하여 알수 있다.

본 발명의 제1실시예에 따른 장치의 구성이 도시되어 있는 제3a도 및 제3b도와 각 도면의 구성에 따른 데이타 처리를 설명하기 위한 제3c도 및 제3d도를 참조로 하여 본 발명의 제1실시예를 자세히 설명하기로 한다. 제1실시예는 직류코드를 제거할 수 있도록 구성되어 있다.

먼저, 제3a도는 에러방지 엔코더의 개략적인 구성을 포함하고 있는 본 발명의 제1실시예에 따른 장치의 구성 블럭도로서, 랜더마이저(110), 배타논리합게이트(300), 씨리얼-패널럴 변환기(302), 비교기(306), SYNC코드 발생기(308), 패러럴-씨리얼 변환기(304), 및 논리합게이트(310)로 구성되어 있음을 알 수 있다. 여기서, 제3a도의 구성중 랜더마이저(110) 및 배타논리합게이트(300)을 제외한 부분이 에러방지 엔코더(204)의 구성요소이다.

제3b도는 에러방지 디코더의 개략적인 구성을 포함하고 있는 본 발명의 제1실시예에 따른 장치의 구성 블럭도로서, 디랜더마이저(112), 배타논리합게이트(322), 씨리얼-패러럴 변환기(312), 비교기(316), 인버터(318), 패럴럴-씨리얼 변환기(314), 및 논리곱게이트(320)로 구성되어 있음을 알 수 있다. 여기서, 제3b도의 구성중 디랜더마이저(112) 및 배타논리합게이트(322)를 제외한 부분이 에러방지 디코더(210)의 구성요소이다.

본 발명의 제1실시예에 따른 장치의 동작을 설명하기 위하여 제3a, b도에 도시되어 있은 장치의 구성요소들에 의한 데이타 처리순서를 설명하면 다음과 같다.

먼저, 제3c도에 도시되어 있는 데이타 기록시의 데이타 처리순서를 제3a도에 도시되어 있는 장치의 구성을 참조로 하여 설명하기로 한다.

DE신호가 하이레벨인 구간의 첫 번째 바이트(이를 데이타구간이라고도 함)의 씨리얼데이타가 '10011101'이고 랜덤데이타로 마찬가리고 '10011101'로 같은 경우를 생각해볼 때 배타논리합게이트(300)를 통하여 '00000000'가 씨리얼-패러럴 변환기(302)로 입력된다. 씨리얼-패러럴 변환기(302)의 출력은 '00h'(여기서, h는 16진수임을 표시함)이고, 이 출력데이타는 비교기(306) 및 패럴럴-씨리얼 변환기(304)로 각각 입력된다.

비교기(306)에서는 A단자로 입력되는 씨리얼-패럴럴 변환기(302)의 출력데이타와 B단자로 입력되는 직류코드('00000000')와의 비교를 통하여 A단자로 입력된 씨리얼-패러럴 변환기(302)의 출력데이타가 8비트 모두 '0'이면 하이레벨의 출력신호를 SYNC코드 발생기(308)로 출력시키고, 그렇지 않은 경우에는 로우레벨의 출력신호를 SYNC코드 발생기(308)로 출력시킨다.

SYNC코드 발생기(308)에서는 비교기(306)의 출력신호가 하이레벨인 경우, 즉 씨리얼데이타와 랜덤데이타가 같아서 램덤화데이타가 '00000000'가 되는 경우에 SYNC코드인 '1100110'을 출력시키는데, 이 SYNC코드는 교류코드라고도 하며 채널코더(102)를 통하여 변조된후 마그네틱 채널(104)에 기록될 때 에러발생확률이 가장 작은 코드를 말한다.

논리합게이트(310)에서는 패럴럴-씨리얼 변환기(304)로부터의 출력데이타 및 SYNX코드 변환기(308)로부터의 SYNC코드를 각각 입력으로 하여 비교기(306)의 출력신호가 하이레벨인 경우에는 SYNC코드를 출력시키고, 비교기(306)의 출력신호가 로우레벨인 경우에는 패러럴-씨리얼 변환기(304)로부터의 출력데이타를 출력시킨다. 논리합게이트(310)에 의한 출력데이타를 FE(DC Free Encoding)데이타라고 명치하기로 하고, 이 FE데이타는 채널코더(120)를 통하여 변조된후 마그네틱 채널(104)에 기록된다.

다음으로, 제3d도에 도시되어 있는 데이타 재생시의 데이타 처리순서를 제3b도에 도시되어 있는 장치의 구성을 참조로 하여 설명하기로 한다.

DE신호가 하이레벨인 구간의 첫 번째 바이트의 PB데이타(마그네틱 채널에 기록되어 있던 데이타를 재생시키기 위하여 채널디코더에 의하여 복조한 데이타를 말함)가 '11001100'인 경우를 생각해보자.

PB데이타는 씨리얼-패러럴 변환기(312)로 입력되어 패러럴-씨리얼 변환기(314) 및 비교기(316)로 각각 입력된다. 따라서, PB데이타가 '11001100'인 경우에는 씨리얼 패러럴 변환기(312)의 출력은 'CCh(여기서, h는 16진수임을 표시함)이고, 이 출력데이타는 비교기(316) 및 패러럴-씨리얼 변환기(314)로 각각 입력된다.

비교기(116)에서는 A단자로 입력되는 씨리얼-패러럴 변환기(312)의 출력데이타와 B단자로 입력되는 SYNC코드('CCh')와의 비교를 통하여 입력되는 씨리얼-패러럴 변환기(312)의 출력데이타가 'CCh'이면 하이레벨의 출력신호를 인버터(318)를 통하여 논리곱게이트(320)로 출력시키고, 그렇지 않은 경우에는 로우레벨의 출력신호를 인버터(318)를 통하여 논리곱게이트(320)로 출력시킨다.

따라서, 논리곱게이트(320)에서는 PB데이타가 SYNC코드인 경우에는 '00000000'가 출력되고, 그렇지 않은 경우에는 패러럴-씨리얼 변환기(314)로부터의 출력데이타가 그대로 출력된다. 이 출력데이타를 직류성분이 없는 FD(DC Free Decoding)데이타라고 명칭한다.

논리곱게이트(320)로부터의 FD데이타와 디랜더마이저(112)로부터의 디랜덤데이타는 각각 배타논리합게이트(322)로 입력되어 랜덤화되기 이전의 씨리얼데이타가 출력된다. 따라서, 본 발명의 제1실시예에 따른 디지탈신호 기록 및 재생장치는 에러발생 가능성이 높은 경우인 첫 번째 데이타구간의 데이타 기록 및 재생시에도 완벽하게 기록 및 재생을 수행할 수 있음을 알 수 있다.

본 발명의 제2실시예에 따른 장치의 구성이 도시되어 있는 제4a도 및 제4b도와 각 도면의 구성에 따른 데이타 처리를 설명하기 위한 제4c도 및 제4d도를 참조로 하여 본 발명의 제2실시예를 자세히 설명하기로 한다. 제2실시예는 직류코드를 제거할 수 있도록 구성되어 있을 뿐 아니라, 데이타처리상 2바이트로 처리가 가능하도록 구성되어 있다.

먼저, 제4a도는 에러방지 엔코더의 개략적인 구성을 포함하고 있는 본 발명의 제2실시예에 따른 장치의 구성 블럭도로서, 랜더마이저(110), 배타논리합게이트(400), 두개의 씨리얼-패러럴 변환기(402, 414), 두개의 비교기(406, 418), SYNC1코드 발생기(408), SYNC2코드 발생기(420), 두개의 패러럴-씨리얼 변환기(404, 416), 두개의 논리합게이트(410, 422), 인버터(412), 스위치(424)로 구성되어 있음을 알 수 있다.

제4b도는 에러방지 디코더의 개략적인 구성을 포함하고 있는 본 발명의 제2실시예에 따른 장치의 구성 블럭도로서, 디랜더마이저(112), 배타논리합게이트(450), 두개의 씨리얼-패러럴 변환기(426, 438), 두개의 비교기(430, 442), 세 개의 인버터(436, 432, 444), 두개의 패러럴-씨리얼 변환기(428, 440), 두개의 논리곱게이트(434, 446), 및 스위치(448)로 구성되어 있음을 알 수 있다.

즉, 본 발명의 제2실시예는 제1실시예에서 사용된 에러방지 엔코더(324) 및 에러방지 디코더(326)를 각각 두개씩 병렬로 배치하여 구성함으로써 2바이트 동시처리가 가능하도록 하였다.

좀 더 자세히 설명하자면, 바이트클럭이 로우레벨인 경우에는 인버터(412)를 통하여 씨리얼-패러럴 변환기(402) 및 스위치(424)의 a단자를 선택하게 되어 제1에러방지 엔코더(411)에 의한 수행데이타가 FE데이타로서 출력되고, 바이트클럭이 하이레벨인 경우에는 씨리얼-패럴럴 변환기(414) 및 스위치(424)의 b단자를 선택하게 되어 제2에러방지 엔코더(423)에 의한 수행데이타가 FE데이타로서 출력된다.

또한, 바이트클럭이 로우레벨인 경우에는 인버터(436)를 통하여 씨리얼-패러럴 변환기(426) 및 스위치(448)의 a단자를 선택하게 되어 제1에러방지 디코더(435)에 의한 수행데이타가 FD데이타로서 출력되고, 바이트클럭이 하이레벨인 경우에는 씨리얼-패러럴 변환기(438) 및 스위치(448)의 b단자를 선택하게 되어 제2에러방지 디코더(447)에 의한 수행데이타가 FD데이타로서 출력된다.

본 발명의 제2실시예에 따른 장치의 동작을 설명하기 위하여 제4a, b도에 도시되어 있는 장치의 구성요소들에 의한 데이타 처리순서를 설명하면 다음과 같다.

먼저, 제4c도에 도시되어 있는 데이타 기록시의 데이타 처리순서를 제4a도에 도시되어 있는 장치의 구성을 참조로 하여 설명하기로 한다.

DE신호가 하이레벨인 구간의 첫번째 데이타구간의 씨리얼데이타가 '10011101'이고 두번째 데이타구간의 씨리얼데이타가 '00111100'이며, 램덤화데이타도 마찬가지로 각각 '10011101'와 '00111100'로 같은 경우를 생각해보자.

씨리얼데이타와 램덤데이타가 같은 경우에는 배타논리합게이트(400)로부터의 램덤화데이타가 모두 '0'이 된다.

따라서, 바이트클럭이 로우레벨일 때 씨리얼-패러럴 변환기(402)가 작동되어 비교기(406)의 A단자 및 패러럴-씨리얼 변환기(404)로 직류 코드인 '00000000'('0

0h')을 출력시키고, 이때 직류코드를 입력받은 비교기(406)에서는 B단자로 입력되는 그라운드와의 비교를 통하여 하에레벨상태의 출력신호를 SYNC1코드 발생기(408)로 보내어줌으로써 논리합게이트(410)를 통하여 SYNC1코드를 스위치(424)의 a단자로 출력시킨다.

또한, 바이트클럭이 하이레벨일 때 씨리얼-패러럴 변환기(414)가 작동되어 비교기(418)의 a단자 및 패러럴-씨리얼 변환기(416)로 직류코드인 '00000000'('00h')을 출력시키고, 이때 직류코드를 입력받은 비교기(418)에서는 B단자로 입력되는 그라운드와의 비교를 통하여 하이레벨상태의 출력신호를 SYNC2코드 발생기(420)로 보내어줌으로써 논리합게이트(422)를 통하여 SYNC2코드를 스위치(424)의 b단자로 출력시킨다.

결국, 바이트클럭의 한 싸이클 동안(로우레벨상태와 하이레벨상태가 한번씩 나타나는 동안), 스위치(424)의 a단자 및 b단자를 통하여 첫번째 데이타구간에 따른 FE데이타와 두번째 데이카구간에 따른 FE데이타가 출력된다. 즉, 바이트클럭이 로우레벨일대 스위치(424)는 a단자를 선택하여 출력시키고, 바이트클럭이 하이레벨일 때 스위치(424)는 b단자를 선택하여 출력시킨다.

다음으로, 제4d도에 도시되어 있는 데이타 재생시의 데이타 처리순서를 제4b도에 도시되어 있는 장치의 구성을 참조로 하여 설명하기로 한다.

DE신호가 하이레벨인 구간의 첫번째 바이트 및 두번째 바이트의 PB데이타가 모두 '11001100'인 경우를 생각해보자.

바이트클럭이 로우레벨일 때 씨리얼-패러럴 변환기(426)가 작동되어 비교기(430)의 A단자 및 패러럴-씨리얼 변환기(428)로 SYNC1코드인 '11001100'('CCh')을 출력시키고, 이때 SYNC1코드를 입력받은 비교기(430)에서는 B단자로 입력되는 SYNC1코드와의 비교를 통하여 하이레벨 상태의 출력신호를 인버터(432)를 거쳐 논리곱게이트(434)로 보내어줌으로써, 직류코드인 '00000000'를 스위치(448)의 a단자로 출력시킨다.

또한, 바이트클럭이 하이레벨일 때 씨리얼-패러럴 변환기(438)가 작동되어 비교기(442)의 A단자 및 패러럴-씨리얼 변환기(440)로 SYNC1코드인 '11001100'('CCh')을 출력시키고, 이때 SYNC2코드를 입력받은 비교기(442)에서는 B단자로 입력되는 SYNC2코드와의 비교를 통하여 하이레벨상태의 출력신호를 인버터(444)를 거쳐 논리곱게이트(446)로 보내어줌으로써 직류코드인 '00000000'을 스위치(448)의 b단자로 출력시킨다.

결국, 바이트클럭의 한 싸이클 동안, 스위치(448)의 a단자 및 b단자를 통하여 첫번째 데이타구간에 따른 FD데이타와 두번째 데이타구간에 따른 FD데이타가 출력된다. 즉, 바이트클럭이 로우레벨일 때 스위치(448)는 a단자를 선택하여 출력시키고, 바이트클럭이 하이레벨일 때 스위치(448)는 b단자를 선택하여 출력시킨다.

이렇게 출력되는 FD데이타는 디랜더마이저(112)로부터의 디랜덤데이타와 함께 배타논리합게이트(450)로 입력되어 씨리얼 데이타를 출력시킨다.

따라서, 본 발명의 제2실시예에 따른 디지탈신호 기록 및 재생장치는 바이트클럭의 한 싸이클 동안에 2바이트의 씨리얼 데이타를 처리할 수 있기 때문에 에러발생 가능성이 높은 경우인 첫번째 데이타구간 및 두번째 데이타구간의 데이타 기록 및 재생시에도 완벽하게 기록 및 재생을 수행할 수 있음을 알 수 있다.

본 발명의 제3실시예에 따른 장치의 구성이 도시되어 있는 제5a도 및 제5b도를 참조로 하여 본 발명의 제3실시예를 자세히 설명하기로 한다. 제3실시예는 특정코드(각 디지탈신호 기록 및 재생 시스템마다 에러발생 확률이 높은 코드를 말함)를 제거할 수 있도록 구성되어 있다.

먼저, 제5a도는 에러방지 엔코더의 개략적인 구성을 포함하고 있는 본 발명의 제3실시예에 따른 장치의 구성 블럭도로서, 랜더마이저(110), 배타논리합게이트(500), 씨리얼-패러럴 변환기(502), 비교기(506), SYNC코드 발생기(508), 패러럴-씨리얼 변환기(504), 및 스위치(510)로 구성되어 있음을 알 수 있다. 여기서, 제5a도의 구성중 랜더마이저(110) 및 배타논리합게이트(500)를 제외한 부분이 에러방지 엔코더(524)의 구성요소이다.

제5b도는 에러방지 디코더의 개략적인 구성을 포함하고 있는 본 발명의 제3실시예에 따른 장치의 구성 블럭도로서, 디랜더마이저(112), 배타논리합게이트(522), 씨리얼-패러럴 변환기(512), 비교기(516), 패러럴-씨리얼 변환기(514), 특정코드 발생기(518) 및 스위치(520)로 구성되어 있음을 알 수 있다. 여기서, 제5b도의 구성중 디랜더마이저(112) 및 배타논리합게이트(522)를 제외한 부분이 에러방지 디코더(526)의 구성요소이다.

본 발명의 제3실시예에 따른 장치의 동작을 설명하면 다음과 같다.

먼저, 제5a도에 도시되어 있는 장치의 동작을 설명하기로 한다.

DE신호가 하이레벨인 구간의 첫번째 데이타구간의 씨리얼데이타가 '10011101'이고 랜덤데이타가 '01111100'인 경우를 생각해볼 때 배타논리합게이트(500)를 통하여 '00010001'이 씨리얼-패러럴 변환기(502)로 입력된다. 씨리얼-패러럴 변환기(502)의 출력은 '11h'이고, 이 출력데이타는 비교기(506) 및 패러럴-씨리얼 변환기(504)로 각각 입력된다.

비교기(506)에서는 A단자로 입력되는 씨리얼-패러럴 변환기(502)의 출력데이타('11h')와 B단자로 입력되는 특정코드(여기서는 '11h'가 특정코드라고 가정함)와의 비교를 통하여 하이레벨의 출력신호를 SYNC코드 발생기(508) 및 스위치(510)로 출력시킨다. 이때, SYNC코드 발생기(508)는 SYNC코드('11001100')를 스위치(510)의 b단자로 출력시킨다.

패러럴-씨리얼 변환기(504)에서는 씨리얼-패러럴 변환기(502)로부터의 패러럴 데이타인 '11h'를 다시금 씨리얼 데이타인 '00010001'을 스위치(510)의 a단자로 출력시킨다.

그러므로, 랜덤화데이타가 특정코드인 경우에는 비교기(506)의 출력 신호가 하이레벨상태가 되기 때문에 스위치(510)는 b단자를 선택하므로 스위치(510)의 b단자를 통하여 SYNC코드가 출력되고, 그렇지 않은 경우에는 비교기(506)의 출력신호가 로우레벨상태가 되기 때문에 스위치(510)는 a단자를 선택하므로 스위치(510)의 a단자를 통하여 패러럴-씨리얼 변환기(504)의 출력데이타가 출력된다. 스위치(510)의 a단자 또는 b단자를 통하여 출력되는 출력데이타를 FE데이타라고 하며, 이 FE데이타는 채널코더(120)를 통하여 변조된후 마그네틱 채널(104)에 기록된다.

다음으로, 제5b도에 도시되어 있는 장치의 동작을 설명하기로 한다.

DE신호가 하이레벨인 구간의 첫번째 데이타구간의 PB데이타가 '11001100'인 경우를 생각해보자.(즉, SYNC코드에 의한 PB데이타가 에러방지 디코더로 입력되는 경우를 가정함)

PB데이타는 씨리얼-패러럴 변환기(512)로 입력되어 패러럴-씨리얼 변환기(514) 및 비교기(516)로 각각 입력된다. 따라서, PB데이타가 '11001100'인 경우에는 씨리얼-패러럴 변환기(512)의 출력은 'CCh'이고, 이 출력데이타는 비교기(516) 및 패러럴-씨리얼 변환기(514)로 각각 입력된다.

비교기(516)에서는 A단자로 입력되는 씨리얼-패러럴 변환기(512)의 출력데이타('CCh')와 B단자로 입력되는 SYNC크드와의 비교를 통하여 하이레벨의 출력신호를 SYNC코드 발생기(518) 및 스위치(520)로 출력시킨다. 이때, 특정코드 발생기(518)는 특정코드를 스위치(520)의 b단자로 출력시킨다.

패러럴-씨리얼 변환기(514)에서는 씨리얼-패러럴 변환기(512)로 부터의 패러럴 데이타인 'CCh'를 다시금 씨리얼 데이타인 '11001100'을 스위치(520)의 a단자로 출력시킨다.

그러므로, PB데이타가 SYNC코드인 경우에는 비교기(516)의 출력 신호가 하이레벨상태가 되기 때문에 스위치(520)는 b단자를 선택하므로 스위치(520)의 b단자를 통하여 특정코드가 출력되고, 그렇지 않은 경우에는 비교기(516)의 출력신호가 로우레벨상태가 되기 때문에 스위치(520)는 a단자를 선택하므로 스위치(520)의 a단자를 통하여 패러럴-씨리얼 변환기(514)의 출력데이타가 출력된다. 스위치(520)의 a단자 또는 b단자를 통하여 출력되는 출력데이타를 FD데이타라고 하며, 이 FD데이타와 디랜더마이저(112)로부터의 디랜덤데이타는 각각 배타논리합게이트(522)로 입력되어 랜덤화되기 이전의 씨리얼데이타가 출력된다. 따라서, 본 발명의 제3실시예에 따른 디지탈신호 기록 및 재생장치는 에러발생 가능성이 높은 특정코드가 발생하는 경우의 데이타 기록 및 재생시에도 완벽하게 기록 및 재생을 수행할 수 있음을 알 수 있다.

본 발명의 제4실시예에 따른 장치의 구성이 도시되어 있는 제6a도 및 제6b도를 참조로 하여 본 발명의 제4실시예를 자세히 설명하기로 한다. 제4실시예는 특정코드를 제거할 수 있도록 구성되어 있을 뿐 아니라, 데이타처리상 2바이트로 처리가 가능하도록 구성되어 있다.

먼저, 제6a도는 에러방지 엔코더의 개략적인 구성을 포함하고 있는 본 발명의 제4실시예에 따른 장치의 구성 블럭도로서, 랜더마이저(110), 배타논리합게이트(600), 두개의 씨리얼-패러럴 변환기(602, 614), 두개의 비교기(606, 618), SYNC1코드 발생기(608), SYNC2코드 발생기(620), 두개의 패러럴-씨리얼 변환기(604, 616), 세개의 스위치(610, 622, 624) 및 인버터(612)로 구성되어 있음을 알 수 있다.

제6b도는 에러방지 디코더의 개략적인 구성을 포함하고 있는 본 발명의 제4실시예에 따른 장치의 구성 블럭도로서, 디랜더마이저(112), 배타논리합게이트(650), 두개의 씨리얼-패러럴 변환기(626, 638), 두개의 비교기(630, 642), 인버터(636), 두개의 패러럴-씨리얼 변환기(628, 640), 세개의 스위치(634, 646, 648), 및 두개의 특정코드 발생기(632, 644)로 구성되어 있음을 알 수 있다.

즉, 본 발명의 제4실시예는 제3실시예에서 사용된 에러방지 엔코더(524) 및 에러방지 디코더(526)를 각각 두개씩 병렬로 배치하여 구성함으로써 2바이트 동시처리가 가능하도록 하였다.

좀 더 자세히 설명하자면, 바이트클럭이 로우레벨인 경우에는 인버터(612)를 통하여 씨리얼-패러럴 변환기(602) 및 스위치(624)의 a단자를 선택하게 되어 제1에러방지 엔코더(611)에 의한 수행데이타가 FE데이타로서 출력되고, 바이트클럭이 하이레벨인 경우에는 씨리얼-패러럴 변환기(614) 및 스위치(624)의 b단자를 선택하게 되어 제2에러방지 엔코더(623)에 의한 수행데이타가 FE데이타로서 출력된다.

또한, 바이트클럭이 로우레벨인 경우에는 인버터(636)를 통하며 씨리얼-패러럴 변환기(626) 및 스위치(648)의 a단자를 선택하게 되어 제1에러방지 디코더(635)에 의한 수행데이타가 FD데이타로서 출력되고, 바이트클럭이 하이레벨인 경우에는 씨리얼-패러럴 변환기(638) 및 스위치(648)의 b단자를 선택하게 되어 제2에러방지 디코더(647)에 의한 수행데이타가 FD데이타로서 출력된다.

본 발명의 제4실시예에 따른 장치의 동작을 설명하면 다음과 같다.

먼저, 제6a도에 도시되어 있는 장치의 동작을 설명하기로 한다.

DE신호가 하이레벨인 구간의 첫번째 데이타구간의 씨리얼데이타가 '10011101'이고 두번째 데이타구간의 씨리얼데이타가 '00111100'이며, 이에 대응하는 랜덤데이타가 각각 '10001100'와 '00101101'인 경우를 생각해보자.(여기서, 특정코드를 '00010001'이라고 가정)

배타논리합게이트(600)의 출력데이타는 첫번째 데이타구간 및 두번째 데이타구간 모두 '00010001'이 된다.

따라서, 바이트클럭이 로우레벨일대 씨리얼-패러럴 변환기(602)가 작동되어 비교기(606)의 A단자 및 패러럴-씨리얼 변환기(604)로 특정코드인 '00010001'('11h')을 출력시키고, 이때 특정코드를 입력받은 비교기(606)에서는 B단자로 입력되는 특정코드와의 비교를 통하여 하이레벨상태의 출력신호를 SYNC1코드 발생기(608) 및 스위치(611)로 보내어줌으로써 스위치(610)의 b단자를 통하여 SYNC1코드를 스위치(624)의 a단자로 출력시킨다.

또한, 바이트클럭이 하이레벨일 때 씨리얼-패러럴 변환기(614)가 작동되어 비교기(618)의 A단자 및 패러럴-씨리얼 변환기(616)로 특정코드인 '00010001'('11h')을 출력시키고, 이때 직류코드를 입력받은 비교기(618)에서는 B단자로 입력되는 특정코드와의 비교를 통하여 하이레벨상태의 출력신호를 SYNC2코드 발생기(620) 및 스위치(622)로 보내어줌으로써 스위치(622)의 b단자를 통하여 SYNC2코드를 스위치(424)의 b단자로 출력시킨다.

결국, 바이트클럭의 한 싸이클 동안(로우레벨상태와 하이레벨상태가 한번씩 나타나는 동안), 스위치(624)의 a단자 및 b단자를 통하여 첫번째 데이타구간에 따른 FE데이타와 두번째 데이타구간에 따른 FE데이타가 출력된다. 즉, 바이트클럭이 로우레벨일 때 스위치(624)는 a단자를 선택하여 출력시키고, 바이트클럭이 하이레벨일 때 스위치(624)는 b단자를 선택하여 출력시킨다.

다음으로, 데이타 재생시의 데이타 처리순서를 제6b도에 도시되어 있는 장치의 구성을 참조로 하여 설명하기로 한다.

DE신호가 하이레벨인 구간의 첫번째 바이트 및 두번째 바이트의 PB데이타가 모두 '11001100'인 경우를 생각해보자.

바이트클럭이 로우레벨일 때 씨리얼-패러럴 변환기(626)가 작동되어 비교기(630)의 A단자 및 씨리얼-패러럴 변환기(628)로 SYNC1코드인 '11001100'('CCh')을 출력시키고, 이때 SYNC1코드를 입력받은 비교기(630)에서는 B단자로 입력되는 SYNC1코드와의 비교를 통하여 하이레벨상태의 출력신호를 특정코드 발생기(632) 및 스위치(634)로 보내어줌으로써 스위치(634)의 b단자를 통하여 특정코드인 '00010001'을 스위치(648)의 a단자로 출력시킨다.

또한, 바이트클럭이 하이레베링일때 씨리얼-패러럴 변환기(638)가 작동되어 비교기(642)의 A단자 및 패러럴-씨리얼 변환기(640)로 SYNC2코드인 '11001100'('CCh')을 툴력시키고, 이때 SYNC2코드를 입력받는 비교기(642)에서는 B단자로 입력되는 SYNC2코드와의 비교를 통하여 하이레벨상태의 출력신호를 특정코드 발생기(644) 및 스위치(646)로 보내어줌으로써 스위치(646)의 b단자를 통하여 특정코드인 '00010001'을 스위치(648)의 b단자로 출력시킨다.

결국, 바이트클럭의 한 싸이클 동안, 스위치(648)의 a단자 및 b단자를 통하여 첫번째 데이카구간에 따른 FD데이타와 두번째 데이타구간에 따른 FD데이타가 출력된다. 즉, 바이트클럭이 로우레벨일 때 스위치(648)는 a단자를 선택하여 출력시키고, 바이트클럭이 하이레벨일 때 스위치(648)는 b단자를 선택하여 출력시킨다.

이렇게 출력되는 FD데이타는 디랜더마이저(112)로부터의 디랜덤데이타와 함께 배타논리합게이트(650)로 입력되는 씨리얼 데이타를 출력시킨다.

따라서, 본 발명의 제4실시예에 따른 디지탈신호 기록 및 재생장치는 바이트클럭의 한 싸이클 동안에 2바이트의 씨리얼 데이타를 처리할 수 있기 때문에 에러발생 가능성이 높은 특정코드가 발생하는경우의 데이타기록 및 재생시에도 완벽하게 기록 및 재생을 수행할 수 있음을 알 수 있다.

따라서, 본 디지탈신호 기록 및 재생장치는 마그네틱 채널의 특성상 기록 및 재생이 곤란한 직류코드를 제거함으로써 디지탈신호 기록 및 재생시 발생하는 에러를 줄일 수 있다.

또한, 직류코드는 아니지만, 기록 및 재생시 에러발생률이 높은 특정코드를 제거함으로써 디지탈신호 기록 및 재생시 발생하는 에러를 줄일 수 있다.

Claims (4)

1. 소정의 디지탈데이타를 자기기록매체에 기록하고, 기록된 데이타를 재생하여 출력하기 위한 기록 및 재생장치에 있어서, 상기 기록데이타를 입력으로 하여 상기 기록데이타의 에러를 정정한 씨리얼데이타를 출력하는 에러코드정정 엔코더; 상기 씨리얼데이타를 입력으로 하여 상기 씨리얼데이타와 소정의 랜덤데이타를 배타논리합함으로써 랜덤화데이타를 출력하는 램덤화데이타발생부; 상기 램덤화데이타를 입력으로 하여 데이타의 기록 및 재생시 에러발생확률이 높은 에러유발코드를 제거하고, 상기 에러유발코드 대신에 기록 및 재생특성이 가장 우수한 우수특성코드를 출력함으로써 에러를 방지하기 위한 에러방지 엔코더; 상기 에러방지 엔코더로부터의 출력데이타를 입력으로 하여 소정의 마그네틱채널의 특성에 맞게 변조하기 위한 채널코더; 상기 채널코더에 의해 변조된 데이타를 기록하기 위한 마그네틱채널; 상기 마그네틱채널로부터 데이타를 재생할 때, 상기 채널코더에 의해 변조된 데이타를 다시 복조하는 채널디코더; 상기 채널디코더로부터의 출력데이타를 입력으로 하여 상기 채널디코더로부터의 출력데이타 중에서 상기 우수특성코드가 있는지를 검출하고, 검출결과 상기 우수특성코드가 검출된 경우에는 상기 에러유발코드로 바꾸어 출력함으로써 에러를 방지하기 위한 에러방지 디코더; 상기 에러방지 디코더로부터의 출력데이타를 입력으로 하여 상기 램덤화데이타발생부에 의한 램덤화데이타로부터 상기 씨리얼데이타를 출력하는 디램덤화데이타발생부; 및 상기 디램덤화데이타발생부로부터의 상기 씨리얼데이타를 입력으로하여 상기 씨리얼데이타로부터 상기 에러코드정정 엔코더에 의해서 만들어진 에러정정코드를 디코딩함으로써 재생데이타를 출력하기 위한 에러코드정정 디코더를 구비한 것을 특징으로 하는 디지탈신호 기록 및 재생장치.
2. 제1항에 있어서, 바이트클럭 한 싸이클 동안 상기 씨리얼데이타를 2바이트씩 처리할 수 있도록 하기 위하여 상기 바이트클럭을 반전시키는 반전기; 상기 램덤화데이타를 입력으로 하고 상기 반전기로부터의 출력신호가 하이레벨인 경우에 동작하는 제1에러방지 엔코더; 상기 램덤화데이타를 입력으로 하고 상기 바이트클럭의 하이레벨동안만 동작하는 제2에러방지 엔코더; 상기 제1에러방지 엔코더의 출력데이타를 제1입력으로 하고, 상기 제2에어방지 엔코더의 출력데이타를 제2입력으로 하여, 상기 바이트클럭의 로우레벨 동안은 상기 제1입력을 선택하여 출력시키고 상기 바이트클럭의 하이레벨 동안은 상기 제2입력을 선택하여 출력시키는 제1스위치; 상기 채널디코더로부터의 출려데이타를 입력으로 하고 상기 반전기로부터의 출력신호가 하이레벨인 경우에 동작하는 제1에러방지디코더; 상기 채널디코더로부터의 출력데이타를 입력으로 하고 상기 바이트클럭의 하이레벨 동안만 동작하는 제2에러방지 디코더; 및 상기 제1에러방지 디코더의 출력데이타를 제1입력으로 하고, 상기 제2에러방지 디코더의 출력데이타를 제2입력으로 하여, 상기 바이트클럭의 로우레벨 동안은 상기 제1입력을 선택하여 출력시키고 상기 바이트클럭의 하이레벨 동안은 상기 제2입력을 선택하여 출력시키는 제2스위치를 더 구비한 것을 특징으로 하는 디지탈신호 기록 및 재생장치.
3. 소정의 기록데이타를 입력으로 하여 상기 기록데이타의 에러를 정정한 씨리얼데이타를 출력하는 에러코드정정 엔코더; 상기 씨리얼데이타를 입력으로 하여 상기 씨리얼데이타와 소정의 랜덤데이타를 배타논리합함으로써 램덤화데이타를 출력하는 램덤화데이타발생부; 상기 램덤화데이타발생부로부터의 출력데이타를 입력으로 하여 소정의 마그네틱채널의 특성에 맞게 변조하기 위한 채널코더; 상기 채널코더에 의해 변조된 데이타를 기록하기 위한 마그네틱채널; 상기 매그네틱채널로부터 데이타를 재생할 때, 상기 채널코더에 의해 변조된 데이타를 다시 복조하는 채널디코더; 상기 채널디코더로부터의 출력데이타를 입력으로 하여 상기 램덤화데이타발생부에 의한 램덤화데이타로부터 상기 씨리얼데이타를 출격하는 디램덤화데이타발생부; 및 성가 다램덤화데이타발생부로부터의 상기 씨리얼데이타를 입력으로 하여 상기 씨리얼데이타로부터 상기 에러코드정정 엔코더에 의해서 만들어진 에러정정코드를 디코팅함으로써 재생데이타를 출력하기 위한 에러코드정정 디코더를 구비한 디지탈신호 기록 및 재생장치에 있어서, 상기 램덤화데이타를 입력으로 하여 씨리얼로 입력되는 상기 램덤화데이타를 제1패러럴데이타로 변환하는 제1씨리얼/패러럴 변환기; 상기 P1패러럴데이타를 일측입력으로 하고, 0'로만 이루어진 디지탈데이타인 직류코드를 다른 일측입력으로 하여 상기 일측입력의 데이타와 상기 다른 일측입력의 데이타를 비교함으로써, 상기 제1패러럴데이타가 상기 질류코드와 같으면 질류코드판별신호를 출력하는 제1비교기; 상기 제1패러럴데이타를 입력으로 하여 상기 제1패러럴데이타를 제1씨리얼데이타로 변환하는 제1패러럴/씨리얼 변환기; 상기 직류코드판별신호에 응답하여 기록 및 재생특성이 가장 우수한 우수특성코드를 발생하는 우수특성코드 발생부; 상기 제1씨리얼데이타 및 상기 우수특성코드를 입력으로 하여 논리합함으로써 직류코드가 발생한 경우에는 상기 우스특성코드를 출력하고 그렇지 않은 경우에는 상기 램덤화데이타를 그대로 상기 채널코더로 출력하기 위한 제1논리합게이트; 상기 채널디코더로부터의 출력데이타를 입력으로 하여 제2패러럴데이타로 변환하는 제2씨리얼/패러럴 변환기; 상기 제2패러럴데이타를 일측입력으로 하고, 상기 우수특성코드를 다른 일측입력으로 하여 상기 일측입역의 데이타와 상기 다른 일측입력의 데이타를 비교함으로써, 상기 제2패러럴데이타가 상기 우수특성코드와 같으면 우수특성코드 판별신호를 출력하는 제2비교기; 상기 우수특성코드 판별신호를 반전함으로써 우수특성코드가 판별된 경우에는 로우레벨의 로직신호를 출력하고, 우수특성코드가 판별되지 않은 경우에는 하이레벨의 로직신호를 출력하기 위한 제1인버터; 상기 제2패러럴데이타를 입력으로 하여 제2씨리얼데이타로 변환하는 제2패럴럴/씨리얼 변환기; 및 상기 제2씨리얼데이타 및 상기 제1인버터로부터의 로직신호를 입력으로 하여 논리곱함으로써 우수특성코드가 판별된 경우에는 상기 직류코드를 출력하고 그렇지 않은 경우에는 상기 램덤화데이타를 그대로 상기 디램덤화데이타발생부로 출력하기 위한 제2논리곱게이트를 더 구비한 것을 특징으로 하는 디지탈신호 기록 및 재생장치.
4. 소정의 기록데이타를 입력으로 하여 상기 기록데이타의 에러를 정정한 씨리얼데이타를 출력하는 에러코드정정 엔코더; 상기 씨리얼데이타를 입력으로 하여 상기 씨리얼데이타와 소정의 랜덤데이타를 배타논리합함으로써 랜덤화데이타를 출력하는 랜덤화데이타발생부; 상기 램덤화데이타발생부로부터의 출력데이타를 입력으로 하여 소정의 마그네틱채널의 특성에 맞게 변조하기 위한 채널코더; 상기 채널코더에 의해 변조된 데이타를 기록하기 위한 마그네틱채널; 상기 마그네틱채널로부터 데이타를 재생할 때, 상기 채널코더에 의해 변조된 데이타를 다시 복조하는 채널디코더; 상기 채널디코더로부터의 출력데이타를 입력으로 하여 상기 램덤화데이타발생부에 의한 램덤화데이타로부터 상기 씨리얼데이타를 출력하는 디램덤화데이타발생부; 및 상기 디램덤화데이타발생부로부터의 상기 씨리얼데이타를 입력으로 하여 상기 씨리얼데이타로부터 상기 에러코드정정 엔코더에 의해서 만들어진 에러정정코드를 디코딩함으로써 재생데이타를 출력하기 위한 에러코드정정 디코더를 구비한 디지탈신호 기록 및 재생장치에 있어서, 상기 램덤화데이타를 입력으로 하여 씨리얼로 입력되는 상기 램덤화데이타를 제1패러럴데이타로 변환하는 제1씨리얼/패러럴 변환기; 상기 제1패러럴데이타를 일측입력으로 하고, 상기 마그네틱채널의 특성상 기록 및 재생시 에러발생활률이 높은 특정코드를 다른 입측입력으로 하여 상기 일측입력의 데이타와 상기 다른 일측입력의 데이타를 비교함으로써, 상기 제1패러럴데이타가 상기 특정코드와 같으면 특정코드판별신호를 출력하는 제1비교기; 상기 제1패러럴데이타를 입력으로 하여 상기 제1패러럴데이타를 제1씨리얼데이타로 변환하는 제1패러럴/씨리얼 변환기; 상기 특정코드판별신호의 제2상태에 응답하여 기록 및 재생특성이 가장 우수한 우수특성코드를 발생하는 우수특성코드 발생부; 상기 제1씨리얼데이타를 제1입력으로 하고, 상기 우수특성코드를 제2입력으로 하여 상기 특정코드판별신호가 제1상태인 경우에는 상기 제1입력을 출력하고, 상기 특정코드판별신호가 제2상태인 경우에는 상기 제2입력을 상기 채널코더로 출력하는 제1스위치; 상기 채널디코더로부터의 출력데이타를 입력으로 하여 제2패러럴데이타로 변환하는 제2씨리얼/패러럴 변환기; 상기 제2패러럴데이타를 일측입력으로 하고, 상기 우수특성코드를 다른 일측입력으로 하여 상기 일측입력의 데이타와 상기 다른 일측입력의 데이타를 비교함으로써, 상기 제2패러럴데이타가 상기 우수특성코드와 같으면 제2상태의 우수특성코드 판별신호를 출력하는 제2비교기; 상기 우수특성코드 판별신호의 제2상태에 응답하여 상기 특정코드를 발생하는 특정코드 발생기; 상기 제2패러럴데이타를 입력으로 하여 제2씨리얼데이타로 변환하는 제2패러럴/씨리얼 변환기; 및 상기 제2씨리얼데이타를 제1입력으로 하고, 상기 특정코드 발생기로부터의 상기 특정코드를 제2입력으로 하여 상기 우수특성코드 판별신호의 제1상태에 응답하여 상기 제1입력을 출력하고, 상기 우수특성코드 판별신호의 제2상태에 응답하여 상기 제2입력을 출력하는 제2스위치를 더 구비한 것을 특징으로 하는 디지탈신호 기록 및 재생장치.