JPH07326139A - 記録符号化ディジタル信号再生装置 - Google Patents
記録符号化ディジタル信号再生装置Info
- Publication number
- JPH07326139A JPH07326139A JP6120097A JP12009794A JPH07326139A JP H07326139 A JPH07326139 A JP H07326139A JP 6120097 A JP6120097 A JP 6120097A JP 12009794 A JP12009794 A JP 12009794A JP H07326139 A JPH07326139 A JP H07326139A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pattern
- frame synchronization
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/935—Regeneration of digital synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 記録媒体の記録密度が高くてもフレーム同期
信号の誤検出を防止することができる記録符号化ディジ
タル信号再生装置を提供する。 【構成】 記録媒体からの読取信号を互いに異なる閾値
で個別に２値化して少なくとも２つの２値化信号を各々
発生し、その２つの２値化信号の一方から第１所定符号
列パターンを検出し、それと同時に２つの２値化信号の
他方から第２所定符号列パターンを検出したときフレー
ム同期検出信号を発生し、フレーム同期検出信号の発生
タイミングに基づいて読取信号からデータ信号を復号す
る。 【効果】 記録密度を高くした場合でもフレーム同期信
号の誤検出の確率が低くなりフレーム同期信号を正確に
検出することができる。
信号の誤検出を防止することができる記録符号化ディジ
タル信号再生装置を提供する。 【構成】 記録媒体からの読取信号を互いに異なる閾値
で個別に２値化して少なくとも２つの２値化信号を各々
発生し、その２つの２値化信号の一方から第１所定符号
列パターンを検出し、それと同時に２つの２値化信号の
他方から第２所定符号列パターンを検出したときフレー
ム同期検出信号を発生し、フレーム同期検出信号の発生
タイミングに基づいて読取信号からデータ信号を復号す
る。 【効果】 記録密度を高くした場合でもフレーム同期信
号の誤検出の確率が低くなりフレーム同期信号を正確に
検出することができる。
Description
【０００１】
【産業上の利用分野】本発明は、符号化データ信号と共
にフレーム同期信号が符号化ディジタル信号として記録
された記録媒体の演奏により得られた読取信号から符号
化データ信号をフレーム同期信号に基づいて復号する記
録符号化ディジタル信号再生装置に関する。
にフレーム同期信号が符号化ディジタル信号として記録
された記録媒体の演奏により得られた読取信号から符号
化データ信号をフレーム同期信号に基づいて復号する記
録符号化ディジタル信号再生装置に関する。
【０００２】
【従来の技術】符号化されたディジタル信号が記録され
ている記録媒体を演奏して読取信号からディジタル信号
を正確に再生するためには、フレーム同期をとる必要が
あることは知られている。フレーム同期としては、記録
されるために変調されたデータ信号の符号列パターンで
はとることがない符号列の同期パターンをフレーム毎に
その先頭に記録しておき、再生の際にその同期パターン
を読取信号からフレーム同期信号として検出してデータ
信号の読取及び復号の基準とすることが行なわれる。
ている記録媒体を演奏して読取信号からディジタル信号
を正確に再生するためには、フレーム同期をとる必要が
あることは知られている。フレーム同期としては、記録
されるために変調されたデータ信号の符号列パターンで
はとることがない符号列の同期パターンをフレーム毎に
その先頭に記録しておき、再生の際にその同期パターン
を読取信号からフレーム同期信号として検出してデータ
信号の読取及び復号の基準とすることが行なわれる。
【０００３】例えば、変調方式として（１，７）変調が
採用された光ディスクにおいては、データパターンが最
小反転間隔を２Ｔ（Ｔはビット間隔）、最大反転間隔を
８Ｔとするのであるが、このデータパターンでは決して
現れない最大反転間隔の繰り返しをフレーム同期パター
ンとすることがある。また、サンプルドサーボ方式の光
ディスクでは最大反転間隔に１Ｔを加算した長さをフレ
ーム同期パターンとしている。
採用された光ディスクにおいては、データパターンが最
小反転間隔を２Ｔ（Ｔはビット間隔）、最大反転間隔を
８Ｔとするのであるが、このデータパターンでは決して
現れない最大反転間隔の繰り返しをフレーム同期パター
ンとすることがある。また、サンプルドサーボ方式の光
ディスクでは最大反転間隔に１Ｔを加算した長さをフレ
ーム同期パターンとしている。
【０００４】このようなフレーム同期パターンがデータ
パターンと共に記録された記録媒体から読み取られた読
取信号に基づいてディジタル信号を再生する再生装置
は、例えば、図１に示したように構成される。この再生
装置においては、ピックアップ（図示せず）から出力さ
れた読取信号であるＲＦ信号が２値化回路１１に供給さ
れる。２値化回路１１は例えば、図２（ａ）に示すよう
な波形のＲＦ信号をスライスレベルＶTHを閾値にして２
値化する。２値化された信号は図２（ｂ）に示すような
波形となってＰＬＬ回路１２と共にサンプリング回路１
３に供給される。ＰＬＬ回路１２は２値化された信号の
エッジに同期したクロック信号（図２（ｃ））を発生
し、このクロック信号に応じてサンプリング回路１３が
サンプリング動作を行ない、図２（ｄ）に示すような波
形の信号が得られる。サンプリング回路１３の出力信号
はパターン検出回路１４と共にデータ復号回路１５に供
給される。パターン検出回路１４は図３に示すようにサ
ンプリングされた信号をクロック信号に同期して１ビッ
ト毎に入力して保持するシフトレジスタ１４ａと、フレ
ーム同期パターンによって得られる同期パターン信号を
予め記録したパターンメモリ１４ｂと、シフトレジスタ
１４ａに保持された信号とパターンメモリ１４ｂから出
力される同期パターン信号とを比較して一致したときに
パターン検出信号を発生する比較回路１４ｃとからな
る。
パターンと共に記録された記録媒体から読み取られた読
取信号に基づいてディジタル信号を再生する再生装置
は、例えば、図１に示したように構成される。この再生
装置においては、ピックアップ（図示せず）から出力さ
れた読取信号であるＲＦ信号が２値化回路１１に供給さ
れる。２値化回路１１は例えば、図２（ａ）に示すよう
な波形のＲＦ信号をスライスレベルＶTHを閾値にして２
値化する。２値化された信号は図２（ｂ）に示すような
波形となってＰＬＬ回路１２と共にサンプリング回路１
３に供給される。ＰＬＬ回路１２は２値化された信号の
エッジに同期したクロック信号（図２（ｃ））を発生
し、このクロック信号に応じてサンプリング回路１３が
サンプリング動作を行ない、図２（ｄ）に示すような波
形の信号が得られる。サンプリング回路１３の出力信号
はパターン検出回路１４と共にデータ復号回路１５に供
給される。パターン検出回路１４は図３に示すようにサ
ンプリングされた信号をクロック信号に同期して１ビッ
ト毎に入力して保持するシフトレジスタ１４ａと、フレ
ーム同期パターンによって得られる同期パターン信号を
予め記録したパターンメモリ１４ｂと、シフトレジスタ
１４ａに保持された信号とパターンメモリ１４ｂから出
力される同期パターン信号とを比較して一致したときに
パターン検出信号を発生する比較回路１４ｃとからな
る。
【０００５】パターン検出回路１４から出力されるパタ
ーン検出信号はタイミング発生回路１６に供給される。
タイミング発生回路１６はパターン検出信号に応答して
タイミング信号を復号回路１５に対して発生する。復号
回路１５はタイミング信号及びクロック信号に従ってサ
ンプリング回路１３の出力信号からディジタルデータ信
号を復号する。
ーン検出信号はタイミング発生回路１６に供給される。
タイミング発生回路１６はパターン検出信号に応答して
タイミング信号を復号回路１５に対して発生する。復号
回路１５はタイミング信号及びクロック信号に従ってサ
ンプリング回路１３の出力信号からディジタルデータ信
号を復号する。
【０００６】なお、図２に示した各波形は８Ｔを最大反
転間隔として、８Ｔの“１”及びそれに続く８Ｔの
“０”からなる同期パターン信号を用いた場合の各部の
波形である。また、図４はパターン検出回路１４をシフ
トレジスタ１４Ａ及びＡＮＤ回路１４Ｂによって構成し
た例を示している。
転間隔として、８Ｔの“１”及びそれに続く８Ｔの
“０”からなる同期パターン信号を用いた場合の各部の
波形である。また、図４はパターン検出回路１４をシフ
トレジスタ１４Ａ及びＡＮＤ回路１４Ｂによって構成し
た例を示している。
【０００７】
【発明が解決しようとする課題】上記したように、２値
化した波形からフレーム同期信号を検出する再生装置に
おいては、記録媒体への記録密度が低い場合にはＲＦ信
号が図５（ａ）に示すように比較的急峻に変化する波形
として得られるが、最小反転間隔が狭く記録媒体の記録
密度が高い場合にはＲＦ信号が図５（ｂ）に示すように
緩やかに変化する信号波形として検出されるので、スラ
イスレベルにオフセットが生じた場合や大なるノイズが
混入した場合にフレーム同期信号を誤検出する可能性が
高くなる。図５（ｃ）は高記録密度の記録媒体から読み
出されたＲＦ信号が３Ｔの“１”、２Ｔの“０”、３Ｔ
の“１”、８Ｔの“０”の順の２値化信号とされるべき
ときに８Ｔの“１”、８Ｔの“０”の２値化信号として
２値化回路から出力される例を示しており、このときに
はフレーム同期信号が誤検出されることになる。
化した波形からフレーム同期信号を検出する再生装置に
おいては、記録媒体への記録密度が低い場合にはＲＦ信
号が図５（ａ）に示すように比較的急峻に変化する波形
として得られるが、最小反転間隔が狭く記録媒体の記録
密度が高い場合にはＲＦ信号が図５（ｂ）に示すように
緩やかに変化する信号波形として検出されるので、スラ
イスレベルにオフセットが生じた場合や大なるノイズが
混入した場合にフレーム同期信号を誤検出する可能性が
高くなる。図５（ｃ）は高記録密度の記録媒体から読み
出されたＲＦ信号が３Ｔの“１”、２Ｔの“０”、３Ｔ
の“１”、８Ｔの“０”の順の２値化信号とされるべき
ときに８Ｔの“１”、８Ｔの“０”の２値化信号として
２値化回路から出力される例を示しており、このときに
はフレーム同期信号が誤検出されることになる。
【０００８】そこで、本発明の目的は、記録媒体の記録
密度が高くてもフレーム同期信号の誤検出を防止するこ
とができる記録符号化ディジタル信号再生装置を提供す
ることである。
密度が高くてもフレーム同期信号の誤検出を防止するこ
とができる記録符号化ディジタル信号再生装置を提供す
ることである。
【０００９】
【課題を解決するための手段】本発明の記録符号化ディ
ジタル信号再生装置は、フレーム同期信号とこれによっ
て各フレームに区分された符号化データ信号とからなる
符号化ディジタル信号であってフレーム同期信号の符号
列パターンは符号化データ信号には現れないパターンと
なっている符号化ディジタル信号が記録された記録媒体
から符号化ディジタル信号を読み取って得られた読取信
号からフレーム同期信号を検出してフレーム同期検出信
号を発生するフレーム同期検出手段と、フレーム同期検
出信号の発生タイミングに基づいて読取信号から符号化
データ信号を復号する手段とを備えた記録符号化ディジ
タル信号再生装置であって、フレーム同期検出手段は、
読取信号を互いに異なる閾値で個別に２値化して少なく
とも２つの２値化信号を各々発生する２値化手段と、２
つの２値化信号の一方から第１所定符号列パターンを検
出したとき第１パターン検出信号を発生する第１パター
ン検出手段と、２つの２値化信号の他方から第２所定符
号列パターンを検出したとき第２パターン検出信号を発
生する第２パターン検出手段と、第１及び第２パターン
検出信号の双方が発生したときフレーム同期検出信号を
発生する手段とからなることを特徴としている。
ジタル信号再生装置は、フレーム同期信号とこれによっ
て各フレームに区分された符号化データ信号とからなる
符号化ディジタル信号であってフレーム同期信号の符号
列パターンは符号化データ信号には現れないパターンと
なっている符号化ディジタル信号が記録された記録媒体
から符号化ディジタル信号を読み取って得られた読取信
号からフレーム同期信号を検出してフレーム同期検出信
号を発生するフレーム同期検出手段と、フレーム同期検
出信号の発生タイミングに基づいて読取信号から符号化
データ信号を復号する手段とを備えた記録符号化ディジ
タル信号再生装置であって、フレーム同期検出手段は、
読取信号を互いに異なる閾値で個別に２値化して少なく
とも２つの２値化信号を各々発生する２値化手段と、２
つの２値化信号の一方から第１所定符号列パターンを検
出したとき第１パターン検出信号を発生する第１パター
ン検出手段と、２つの２値化信号の他方から第２所定符
号列パターンを検出したとき第２パターン検出信号を発
生する第２パターン検出手段と、第１及び第２パターン
検出信号の双方が発生したときフレーム同期検出信号を
発生する手段とからなることを特徴としている。
【００１０】
【作用】本発明の記録符号化ディジタル信号再生装置に
おいては、記録媒体からの読取信号を互いに異なる閾値
で個別に２値化して少なくとも２つの２値化信号を各々
発生し、その２つの２値化信号の一方から第１所定符号
列パターンを検出し、それと同時に２つの２値化信号の
他方から第２所定符号列パターンを検出したときフレー
ム同期検出信号を発生し、フレーム同期検出信号の発生
タイミングに基づいて読取信号から符号化データ信号を
復号することが行なわれる。
おいては、記録媒体からの読取信号を互いに異なる閾値
で個別に２値化して少なくとも２つの２値化信号を各々
発生し、その２つの２値化信号の一方から第１所定符号
列パターンを検出し、それと同時に２つの２値化信号の
他方から第２所定符号列パターンを検出したときフレー
ム同期検出信号を発生し、フレーム同期検出信号の発生
タイミングに基づいて読取信号から符号化データ信号を
復号することが行なわれる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照しつつ詳
細に説明する。図６は本発明による記録符号化ディジタ
ル信号再生装置を示している。この再生装置において
は、ピックアップ（図示せず）から出力されたＲＦ信号
が３つの２値化回路２１ａ〜２１ｃに供給される。２値
化回路２１ａ〜２１ｃには互いに異なる閾値としてのス
ライスレベルＶTH1，ＶTH2，ＶTH3が供給される。これ
らのスライスレベルはＶTH1＞ＶTH2＞ＶTH3なる大小関
係を有している。２値化回路２１ａにはサンプリング回
路２２ａを介してパターン検出回路２３ａが接続されて
いる。同様に、２値化回路２１ｂにはサンプリング回路
２２ｂを介してパターン検出回路２３ｂが接続され、２
値化回路２１ｃにはサンプリング回路２２ｃを介してパ
ターン検出回路２３ｃが接続されている。サンプリング
回路２２ａ〜２２ｃ各々はクロック信号に応じて対応す
る２値化回路２１ａ〜２１ｃからの２値化信号をサンプ
リングして対応するパターン検出回路２３ａ〜２３ｃに
供給する。パターン検出回路２３ａ〜２３ｃは、例え
ば、図３に示したように構成されており、パターンメモ
リに予め記憶された符号列パターンを検出したときパタ
ーン検出信号を発生する。クロック信号はＰＬＬ回路２
４において２値化回路２１ｂからの２値化信号に応じて
生成される。
細に説明する。図６は本発明による記録符号化ディジタ
ル信号再生装置を示している。この再生装置において
は、ピックアップ（図示せず）から出力されたＲＦ信号
が３つの２値化回路２１ａ〜２１ｃに供給される。２値
化回路２１ａ〜２１ｃには互いに異なる閾値としてのス
ライスレベルＶTH1，ＶTH2，ＶTH3が供給される。これ
らのスライスレベルはＶTH1＞ＶTH2＞ＶTH3なる大小関
係を有している。２値化回路２１ａにはサンプリング回
路２２ａを介してパターン検出回路２３ａが接続されて
いる。同様に、２値化回路２１ｂにはサンプリング回路
２２ｂを介してパターン検出回路２３ｂが接続され、２
値化回路２１ｃにはサンプリング回路２２ｃを介してパ
ターン検出回路２３ｃが接続されている。サンプリング
回路２２ａ〜２２ｃ各々はクロック信号に応じて対応す
る２値化回路２１ａ〜２１ｃからの２値化信号をサンプ
リングして対応するパターン検出回路２３ａ〜２３ｃに
供給する。パターン検出回路２３ａ〜２３ｃは、例え
ば、図３に示したように構成されており、パターンメモ
リに予め記憶された符号列パターンを検出したときパタ
ーン検出信号を発生する。クロック信号はＰＬＬ回路２
４において２値化回路２１ｂからの２値化信号に応じて
生成される。
【００１２】パターン検出回路２３ａ〜２３ｃにはＡＮ
Ｄ回路２５が接続されている。ＡＮＤ回路２５は全ての
パターン検出回路２３ａ〜２３ｃがフレーム同期パター
ンを検出してパターン検出信号を発生したときフレーム
同期検出信号を発生する。ＡＮＤ回路２５には更にタイ
ミング発生回路２６が接続されている。タイミング発生
回路２６はフレーム同期検出信号の発生タイミングに基
づいてタイミング信号をデータ復号回路２７に供給す
る。
Ｄ回路２５が接続されている。ＡＮＤ回路２５は全ての
パターン検出回路２３ａ〜２３ｃがフレーム同期パター
ンを検出してパターン検出信号を発生したときフレーム
同期検出信号を発生する。ＡＮＤ回路２５には更にタイ
ミング発生回路２６が接続されている。タイミング発生
回路２６はフレーム同期検出信号の発生タイミングに基
づいてタイミング信号をデータ復号回路２７に供給す
る。
【００１３】データ復号回路２７はタイミング発生回路
２６からのタイミング信号に応答してクロック信号に従
ってサンプリング回路２２ｂの出力信号からデータ信号
を復号する。かかる構成においては、図７（ａ）に示す
ようにレベル変化するＲＦ信号がピックアップから出力
された場合には、このＲＦ信号は２値化回路２１ａ〜２
１ｃにおいてスライスレベルＶTH1，ＶTH2，ＶTH3と比
較されて３つの２値化信号となる。各２値化信号は図７
（ｂ）に示したクロック信号の立ち上がりに応じてサン
プリング回路２２ａ〜２２ｃにおいてサンプリングされ
るので、サンプリング回路２２ａ〜２２ｃの各出力信号
波形は図７（ｃ）〜図７（ｅ）に示されたようになる。
２６からのタイミング信号に応答してクロック信号に従
ってサンプリング回路２２ｂの出力信号からデータ信号
を復号する。かかる構成においては、図７（ａ）に示す
ようにレベル変化するＲＦ信号がピックアップから出力
された場合には、このＲＦ信号は２値化回路２１ａ〜２
１ｃにおいてスライスレベルＶTH1，ＶTH2，ＶTH3と比
較されて３つの２値化信号となる。各２値化信号は図７
（ｂ）に示したクロック信号の立ち上がりに応じてサン
プリング回路２２ａ〜２２ｃにおいてサンプリングされ
るので、サンプリング回路２２ａ〜２２ｃの各出力信号
波形は図７（ｃ）〜図７（ｅ）に示されたようになる。
【００１４】パターン検出回路２３ａ〜２３ｃはサンプ
リング回路２２ａ〜２２ｃから供給される信号から互い
に異なる予め定められた符号列パターン、すなわち第１
ないし第３パターンを検出したときパターン検出信号を
各々発生する。図８に示すように、パターン検出回路２
３ａが検出する第１パターンではサンプリング回路２２
ａからのシリアル信号の連続する１８ビットのうちの第
３ビットから第８ビットまでの６ビットが“１”とな
る。パターン検出回路２３ｂが検出する第２パターンは
正規のフレーム同期パターン（８Ｔの“１”とそれに続
く８Ｔの“０”）そのものであり、その第２パターンで
はサンプリング回路２２ｂからのシリアル信号の連続す
る１８ビットのうちの第１ビットが“０”なり、第２ビ
ットから第９ビットまでの８ビットが“１”となり、第
１０ビットから第１７ビットまでの８ビットが“０”と
なり、第１８ビットが“１”なる。パターン検出回路２
３ｃが検出する第３パターンではサンプリング回路２２
ｃからのシリアル信号の連続する１８ビットのうちの第
１１ビットから第１６ビットまでの６ビットが“０”と
なる。なお、図８において、“＊”は“０”及び“１”
のうちのいずれでも良いことを示す。
リング回路２２ａ〜２２ｃから供給される信号から互い
に異なる予め定められた符号列パターン、すなわち第１
ないし第３パターンを検出したときパターン検出信号を
各々発生する。図８に示すように、パターン検出回路２
３ａが検出する第１パターンではサンプリング回路２２
ａからのシリアル信号の連続する１８ビットのうちの第
３ビットから第８ビットまでの６ビットが“１”とな
る。パターン検出回路２３ｂが検出する第２パターンは
正規のフレーム同期パターン（８Ｔの“１”とそれに続
く８Ｔの“０”）そのものであり、その第２パターンで
はサンプリング回路２２ｂからのシリアル信号の連続す
る１８ビットのうちの第１ビットが“０”なり、第２ビ
ットから第９ビットまでの８ビットが“１”となり、第
１０ビットから第１７ビットまでの８ビットが“０”と
なり、第１８ビットが“１”なる。パターン検出回路２
３ｃが検出する第３パターンではサンプリング回路２２
ｃからのシリアル信号の連続する１８ビットのうちの第
１１ビットから第１６ビットまでの６ビットが“０”と
なる。なお、図８において、“＊”は“０”及び“１”
のうちのいずれでも良いことを示す。
【００１５】これら第１ないし第３パターンは、スライ
スレベルＶTH1，ＶTH2，ＶTH3の大小に対応したフレー
ム同期信号の読取信号波形のスライス長の一様な変化を
想定したときのパターンである。すなわち、フレーム同
期信号の読取信号ならば、読取信号レベルはスライスレ
ベルＶTH2以上である期間のうちの所定期間ではスライ
スレベルＶTH1以上となり、スライスレベルＶTH2以下で
ある期間のうちの所定期間ではスライスレベルＶTH3以
下となるということに基づいて第２パターンに対して第
１及び第３パターンは設定される。
スレベルＶTH1，ＶTH2，ＶTH3の大小に対応したフレー
ム同期信号の読取信号波形のスライス長の一様な変化を
想定したときのパターンである。すなわち、フレーム同
期信号の読取信号ならば、読取信号レベルはスライスレ
ベルＶTH2以上である期間のうちの所定期間ではスライ
スレベルＶTH1以上となり、スライスレベルＶTH2以下で
ある期間のうちの所定期間ではスライスレベルＶTH3以
下となるということに基づいて第２パターンに対して第
１及び第３パターンは設定される。
【００１６】パターン検出回路２３ａ〜２３ｃ各々が同
時にパターン検出信号を発生したときＡＮＤ回路２５は
フレーム同期検出信号を発生し、フレーム同期検出信号
はタイミング発生回路２６に供給される。よって、フレ
ーム同期検出信号の発生タイミングに基づいてタイミン
グ信号が生成され、データ復号回路２７ではそのタイミ
ング信号に応答してクロック信号に従ってサンプリング
回路２２ｂの出力信号からディジタルデータ信号が復号
される。
時にパターン検出信号を発生したときＡＮＤ回路２５は
フレーム同期検出信号を発生し、フレーム同期検出信号
はタイミング発生回路２６に供給される。よって、フレ
ーム同期検出信号の発生タイミングに基づいてタイミン
グ信号が生成され、データ復号回路２７ではそのタイミ
ング信号に応答してクロック信号に従ってサンプリング
回路２２ｂの出力信号からディジタルデータ信号が復号
される。
【００１７】ＲＦ信号が図９（ａ）に示すように変化す
る場合には、サンプリング回路２２ａ〜２２ｃの各出力
信号波形は図９（ｃ）〜図９（ｅ）に示されたようにな
る。なお、図９（ｂ）はクロック信号波形である。この
場合にはサンプリング回路２２ｂ，２２ｃの各出力信号
は図７（ｄ）及び図７（ｅ）と同様の波形であるので、
パターン検出回路２３ｂ，２３ｃ各々はパターン検出信
号を発生する。しかしながら、パターン検出回路２３ａ
はサンプリング回路２２ａの出力信号から予め定められ
た符号列パターンを検出することができないので、パタ
ーン検出信号を発生しない。よって、ＡＮＤ回路２５は
フレーム同期検出信号を発生せず、フレーム同期パター
ンの誤検出が防止される。
る場合には、サンプリング回路２２ａ〜２２ｃの各出力
信号波形は図９（ｃ）〜図９（ｅ）に示されたようにな
る。なお、図９（ｂ）はクロック信号波形である。この
場合にはサンプリング回路２２ｂ，２２ｃの各出力信号
は図７（ｄ）及び図７（ｅ）と同様の波形であるので、
パターン検出回路２３ｂ，２３ｃ各々はパターン検出信
号を発生する。しかしながら、パターン検出回路２３ａ
はサンプリング回路２２ａの出力信号から予め定められ
た符号列パターンを検出することができないので、パタ
ーン検出信号を発生しない。よって、ＡＮＤ回路２５は
フレーム同期検出信号を発生せず、フレーム同期パター
ンの誤検出が防止される。
【００１８】なお、上記した実施例では３つのスライス
レベルを設定してパターン検出を３系統で行なったが、
これに限らず、２又は４以上の複数のスライスレベルを
設定して各系統でパターン検出を行なってフレーム同期
パターンを検出するようにしても良い。また、スライス
レベルやパターン検出回路のパターンメモリに記憶され
る符号列パターンはフレーム同期信号のフォーマットや
記録媒体の記録密度に応じて設定される。
レベルを設定してパターン検出を３系統で行なったが、
これに限らず、２又は４以上の複数のスライスレベルを
設定して各系統でパターン検出を行なってフレーム同期
パターンを検出するようにしても良い。また、スライス
レベルやパターン検出回路のパターンメモリに記憶され
る符号列パターンはフレーム同期信号のフォーマットや
記録媒体の記録密度に応じて設定される。
【００１９】更に、上記した実施例では各パターン検出
回路２３ａ〜２３ｃの出力信号がＡＮＤ回路２５に供給
されてフレーム同期パターンの検出を行なっているが、
ＡＮＤ回路２５の代わりに図１０に示すＯＲ回路２８及
びＡＮＤ回路２９の如く論理回路を組み合わせて構成し
ても良い。図１１は本発明の他の実施例を示している。
この実施例においては、ＲＦ信号がＡ／Ｄ（アナログ／
ディジタル）変換器３１でディジタル化された後、デー
タ復号回路３２、ＰＬＬ回路３３及び比較器３４ａ〜３
４ｃに共通バスを介して供給される。Ａ／Ｄ変換器３１
はＰＬＬ回路３３から発生されるクロック信号に応じて
ＲＦ信号を複数ビットを１バイトとするディジタル信号
に変換する。ディジタル化されたＲＦ信号はディジタル
比較器３４ａ〜３４ｃにおいてスライスレベルＶTH1，
ＶTH2，ＶTH3を示すディジタル値ＴＨ１，ＴＨ２，ＴＨ
３と比較されることにより２値化される。２値化された
信号はパターン検出回路３５ａ〜３５ｃに供給され、図
６に示した構成と同様の構成により処理される。
回路２３ａ〜２３ｃの出力信号がＡＮＤ回路２５に供給
されてフレーム同期パターンの検出を行なっているが、
ＡＮＤ回路２５の代わりに図１０に示すＯＲ回路２８及
びＡＮＤ回路２９の如く論理回路を組み合わせて構成し
ても良い。図１１は本発明の他の実施例を示している。
この実施例においては、ＲＦ信号がＡ／Ｄ（アナログ／
ディジタル）変換器３１でディジタル化された後、デー
タ復号回路３２、ＰＬＬ回路３３及び比較器３４ａ〜３
４ｃに共通バスを介して供給される。Ａ／Ｄ変換器３１
はＰＬＬ回路３３から発生されるクロック信号に応じて
ＲＦ信号を複数ビットを１バイトとするディジタル信号
に変換する。ディジタル化されたＲＦ信号はディジタル
比較器３４ａ〜３４ｃにおいてスライスレベルＶTH1，
ＶTH2，ＶTH3を示すディジタル値ＴＨ１，ＴＨ２，ＴＨ
３と比較されることにより２値化される。２値化された
信号はパターン検出回路３５ａ〜３５ｃに供給され、図
６に示した構成と同様の構成により処理される。
【００２０】すなわち、このパターン検出回路３５ａ〜
３５ｃ各々は２値化された信号から互いに異なる予め定
められた符号列パターンを検出したときパターン検出信
号を発生し、パターン検出回路３５ａ〜３５ｃの出力信
号は３入力のＡＮＤ回路３６によって論理積がとられた
後、タイミング発生回路３７に供給される。ＡＮＤ回路
３６からのフレーム同期検出信号の発生タイミングに基
づいてタイミング信号が生成され、データ復号回路３２
ではそのタイミング信号に応答してクロック信号に従っ
てＡ／Ｄ変換器３１の出力信号からデータ信号が復号さ
れるのである。
３５ｃ各々は２値化された信号から互いに異なる予め定
められた符号列パターンを検出したときパターン検出信
号を発生し、パターン検出回路３５ａ〜３５ｃの出力信
号は３入力のＡＮＤ回路３６によって論理積がとられた
後、タイミング発生回路３７に供給される。ＡＮＤ回路
３６からのフレーム同期検出信号の発生タイミングに基
づいてタイミング信号が生成され、データ復号回路３２
ではそのタイミング信号に応答してクロック信号に従っ
てＡ／Ｄ変換器３１の出力信号からデータ信号が復号さ
れるのである。
【００２１】図１２は更に本発明の他の実施例を示して
いる。この実施例においては、図１１に示したディジタ
ル比較器３４ａ〜３４ｃに代えてＡＮＤ回路３８及びＯ
Ｒ回路３９が設けられている。ＡＮＤ回路３８はＡ／Ｄ
変換器３１の複数ビットからなる出力ディジタル信号の
上位２ビット（ＭＳＢ，２ＳＢ）の論理積をとり、ＡＮ
Ｄ回路３８の出力信号はパターン検出回路３５ａに供給
される。ＯＲ回路３９はＡ／Ｄ変換器３１の出力ディジ
タル信号の上位２ビットの論理和をとり、ＯＲ回路３９
の出力信号はパターン検出回路３５ｃに供給される。パ
ターン検出回路３５ｂにはＡ／Ｄ変換器３１の出力ディ
ジタル信号の最上位ビットが供給される。
いる。この実施例においては、図１１に示したディジタ
ル比較器３４ａ〜３４ｃに代えてＡＮＤ回路３８及びＯ
Ｒ回路３９が設けられている。ＡＮＤ回路３８はＡ／Ｄ
変換器３１の複数ビットからなる出力ディジタル信号の
上位２ビット（ＭＳＢ，２ＳＢ）の論理積をとり、ＡＮ
Ｄ回路３８の出力信号はパターン検出回路３５ａに供給
される。ＯＲ回路３９はＡ／Ｄ変換器３１の出力ディジ
タル信号の上位２ビットの論理和をとり、ＯＲ回路３９
の出力信号はパターン検出回路３５ｃに供給される。パ
ターン検出回路３５ｂにはＡ／Ｄ変換器３１の出力ディ
ジタル信号の最上位ビットが供給される。
【００２２】例えば、Ａ／Ｄ変換器３１の出力ディジタ
ル信号の１バイトが８ビットとした場合に、“１１１１
１１１１”が最大値となり、３つのスライスレベルに対
応するディジタル値ＴＨ１，ＴＨ２，ＴＨ３をその最大
値＋１の３／４，１／２，１／４とすると、“１１００
００００”が３／４に対応し、“１０００００００”が
１／２に対応し、“０１００００００”が１／４に対応
する。よって、出力ディジタル信号の上位２ビットが
“１１”であれば、出力ディジタル信号の値は“１１０
０００００”以上であり、ＡＮＤ回路３８の出力は
“１”を示し、“１１”以外であれば、“１１００００
００”より小であり、ＡＮＤ回路３８の出力は“０”を
示す。出力ディジタル信号の最上位ビットが“１”であ
れば、“１０００００００”以上であり、最上位ビット
が“０”であれば、“１０００００００”より小であ
る。また、出力ディジタル信号の上位２ビットが“１
１”，“１０”及び“０１”のいずれかであれば、“０
１００００００”以上であり、ＯＲ回路３９の出力は
“１”を示し、上位２ビットが“００”であれば、“０
１００００００”より小であり、ＯＲ回路３９の出力は
“０”を示す。
ル信号の１バイトが８ビットとした場合に、“１１１１
１１１１”が最大値となり、３つのスライスレベルに対
応するディジタル値ＴＨ１，ＴＨ２，ＴＨ３をその最大
値＋１の３／４，１／２，１／４とすると、“１１００
００００”が３／４に対応し、“１０００００００”が
１／２に対応し、“０１００００００”が１／４に対応
する。よって、出力ディジタル信号の上位２ビットが
“１１”であれば、出力ディジタル信号の値は“１１０
０００００”以上であり、ＡＮＤ回路３８の出力は
“１”を示し、“１１”以外であれば、“１１００００
００”より小であり、ＡＮＤ回路３８の出力は“０”を
示す。出力ディジタル信号の最上位ビットが“１”であ
れば、“１０００００００”以上であり、最上位ビット
が“０”であれば、“１０００００００”より小であ
る。また、出力ディジタル信号の上位２ビットが“１
１”，“１０”及び“０１”のいずれかであれば、“０
１００００００”以上であり、ＯＲ回路３９の出力は
“１”を示し、上位２ビットが“００”であれば、“０
１００００００”より小であり、ＯＲ回路３９の出力は
“０”を示す。
【００２３】Ａ／Ｄ変換器３１の出力ディジタル信号が
図１３（ａ）に示すように変化する場合に、上記のディ
ジタル値ＴＨ１，ＴＨ２，ＴＨ３を閾値として２値化さ
れると、パターン検出回路３５ａ〜３５ｃには図１３
（ｂ）〜図１３（ｄ）に示すように２値化信号が供給さ
れる。この場合には例えば、図１４に示すように、パタ
ーン検出回路３５ａが検出する第１パターンでは２値化
信号の連続する１６ビットのうちの第３ビットから第６
ビットまでの４ビットが“１”となる。パターン検出回
路３５ｂが検出する第２パターンでは２値化信号の連続
する１６ビットのうちの第１ビットから第８ビットまで
の８ビットが“１”となり、第９ビットから第１６ビッ
トまでの８ビットが“０”となる。パターン検出回路３
５ｃが検出する第３パターンでは２値化信号の連続する
１６ビットのうちの第１１ビットから第１４ビットまで
の４ビットが“０”となる。
図１３（ａ）に示すように変化する場合に、上記のディ
ジタル値ＴＨ１，ＴＨ２，ＴＨ３を閾値として２値化さ
れると、パターン検出回路３５ａ〜３５ｃには図１３
（ｂ）〜図１３（ｄ）に示すように２値化信号が供給さ
れる。この場合には例えば、図１４に示すように、パタ
ーン検出回路３５ａが検出する第１パターンでは２値化
信号の連続する１６ビットのうちの第３ビットから第６
ビットまでの４ビットが“１”となる。パターン検出回
路３５ｂが検出する第２パターンでは２値化信号の連続
する１６ビットのうちの第１ビットから第８ビットまで
の８ビットが“１”となり、第９ビットから第１６ビッ
トまでの８ビットが“０”となる。パターン検出回路３
５ｃが検出する第３パターンでは２値化信号の連続する
１６ビットのうちの第１１ビットから第１４ビットまで
の４ビットが“０”となる。
【００２４】パターン検出回路３５ａ〜３５ｃの出力信
号は図１１の装置と同様に、ＡＮＤ回路３６によって論
理積がとられた後、タイミング発生回路３７に供給され
る。パターン検出回路３５ａ〜３５ｃが同時にパターン
検出信号を発生すると、ＡＮＤ回路３６からフレーム同
期検出信号が発生し、そのフレーム同期検出信号の発生
タイミングに基づいてタイミング信号が生成され、デー
タ復号回路３２ではそのタイミング信号に応答してクロ
ック信号に従ってＡ／Ｄ変換器３１の出力信号からデー
タ信号が復号されるのである。
号は図１１の装置と同様に、ＡＮＤ回路３６によって論
理積がとられた後、タイミング発生回路３７に供給され
る。パターン検出回路３５ａ〜３５ｃが同時にパターン
検出信号を発生すると、ＡＮＤ回路３６からフレーム同
期検出信号が発生し、そのフレーム同期検出信号の発生
タイミングに基づいてタイミング信号が生成され、デー
タ復号回路３２ではそのタイミング信号に応答してクロ
ック信号に従ってＡ／Ｄ変換器３１の出力信号からデー
タ信号が復号されるのである。
【００２５】図１５は更に、本発明の他の実施例を示し
ている。この実施例においては、図１２に示した装置の
うちのパターン検出回路３５ａ，３５ｃ、ＡＮＤ回路３
６、ＡＮＤ回路３８及びＯＲ回路３９が設けられておら
ず、それに代わってＥＸ−ＮＯＲ回路４０，パターン検
出回路３５ｄ及び２入力のＡＮＤ回路４１が設けられて
いる。ＥＸ−ＮＯＲ回路４０はＡ／Ｄ変換器３１の出力
ディジタル信号の上位２ビットの排他的否定論理和をと
り、そのＥＸ−ＮＯＲ回路４０の出力信号がパターン検
出回路３５ｄに供給される。ＡＮＤ回路４１はパターン
検出回路３５ｂ，３５ｄの出力信号の論理積をとり、そ
の結果の信号をタイミング発生回路３７に供給する。
ている。この実施例においては、図１２に示した装置の
うちのパターン検出回路３５ａ，３５ｃ、ＡＮＤ回路３
６、ＡＮＤ回路３８及びＯＲ回路３９が設けられておら
ず、それに代わってＥＸ−ＮＯＲ回路４０，パターン検
出回路３５ｄ及び２入力のＡＮＤ回路４１が設けられて
いる。ＥＸ−ＮＯＲ回路４０はＡ／Ｄ変換器３１の出力
ディジタル信号の上位２ビットの排他的否定論理和をと
り、そのＥＸ−ＮＯＲ回路４０の出力信号がパターン検
出回路３５ｄに供給される。ＡＮＤ回路４１はパターン
検出回路３５ｂ，３５ｄの出力信号の論理積をとり、そ
の結果の信号をタイミング発生回路３７に供給する。
【００２６】上記したように、Ａ／Ｄ変換器３１の出力
ディジタル信号の１バイトを８ビットとすると、Ａ／Ｄ
変換器３１の出力ディジタル信号の上位２ビットをＥＸ
−ＮＯＲ回路４０を介することにより、“１１００００
００”以上であるか“０１００００００”より小である
ならばＥＸ−ＮＯＲ回路４０の出力は“１”を示し、
“１１００００００”より小でかつ“０１０００００
０”以上であるならば、ＥＸ−ＮＯＲ回路４０の出力は
“０”を示す。Ａ／Ｄ変換器３１の出力ディジタル信号
が図１３（ａ）に示すように変化する場合に、ＥＸ−Ｎ
ＯＲ回路４０の出力は図１３（ｅ）に示すような２値化
信号となる。この２値化信号が供給されるパターン検出
回路３５ｄは第４パターンを検出するとパターン検出信
号を発生し、その第４パターンでは図１６に示すように
２値化信号の連続する１６ビットのうちの第３ビットか
ら第６ビットまでの４ビットが“１”となり、第１１ビ
ットから第１４ビットまでの４ビットが“１”となる。
パターン検出回路３５ｂ，３５ｄの各出力信号はＡＮＤ
回路４１によって論理積がとられた後、タイミング発生
回路３７に供給され、上記した各実施例の如くデータ復
号のためのタイミング信号が発生される。
ディジタル信号の１バイトを８ビットとすると、Ａ／Ｄ
変換器３１の出力ディジタル信号の上位２ビットをＥＸ
−ＮＯＲ回路４０を介することにより、“１１００００
００”以上であるか“０１００００００”より小である
ならばＥＸ−ＮＯＲ回路４０の出力は“１”を示し、
“１１００００００”より小でかつ“０１０００００
０”以上であるならば、ＥＸ−ＮＯＲ回路４０の出力は
“０”を示す。Ａ／Ｄ変換器３１の出力ディジタル信号
が図１３（ａ）に示すように変化する場合に、ＥＸ−Ｎ
ＯＲ回路４０の出力は図１３（ｅ）に示すような２値化
信号となる。この２値化信号が供給されるパターン検出
回路３５ｄは第４パターンを検出するとパターン検出信
号を発生し、その第４パターンでは図１６に示すように
２値化信号の連続する１６ビットのうちの第３ビットか
ら第６ビットまでの４ビットが“１”となり、第１１ビ
ットから第１４ビットまでの４ビットが“１”となる。
パターン検出回路３５ｂ，３５ｄの各出力信号はＡＮＤ
回路４１によって論理積がとられた後、タイミング発生
回路３７に供給され、上記した各実施例の如くデータ復
号のためのタイミング信号が発生される。
【００２７】
【発明の効果】以上の如く、本発明の記録符号化ディジ
タル信号再生装置においては、記録媒体からの読取信号
を互いに異なる閾値で個別に２値化して少なくとも２つ
の２値化信号を各々発生し、その２つの２値化信号の一
方から第１所定符号列パターンを検出し、それと同時に
２つの２値化信号の他方から第２所定符号列パターンを
検出したときフレーム同期検出信号を発生し、フレーム
同期検出信号の発生タイミングに基づいて読取信号から
データ信号を復号するので、記録密度を高くした場合で
もフレーム同期信号の誤検出の確率が低くなりフレーム
同期信号を正確に検出することができる。よって、この
ように正確に検出されたフレーム同期信号を用いればデ
ータ信号の再生を安定に行なうことができる。
タル信号再生装置においては、記録媒体からの読取信号
を互いに異なる閾値で個別に２値化して少なくとも２つ
の２値化信号を各々発生し、その２つの２値化信号の一
方から第１所定符号列パターンを検出し、それと同時に
２つの２値化信号の他方から第２所定符号列パターンを
検出したときフレーム同期検出信号を発生し、フレーム
同期検出信号の発生タイミングに基づいて読取信号から
データ信号を復号するので、記録密度を高くした場合で
もフレーム同期信号の誤検出の確率が低くなりフレーム
同期信号を正確に検出することができる。よって、この
ように正確に検出されたフレーム同期信号を用いればデ
ータ信号の再生を安定に行なうことができる。
【図１】従来の記録符号化ディジタル信号再生装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１の装置の各部の動作を示す波形図である。
【図３】図１の装置中のパターン検出回路の具体的構成
を示すブロック図である。
を示すブロック図である。
【図４】パターン検出回路の他の具体的構成を示すブロ
ック図である。
ック図である。
【図５】記録密度毎のフレーム同期信号の検出具合を示
す図である
す図である
【図６】本発明の実施例を示すブロック図である。
【図７】図６の装置の各部の動作を示す波形図である。
【図８】パターンメモリに記憶された符号列パターンを
示す図である。
示す図である。
【図９】図６の装置の各部の動作を示す波形図である。
【図１０】図６の装置中のＡＮＤ回路に代わる構成を示
す論理回路図である。
す論理回路図である。
【図１１】本発明の他の実施例を示すブロック図であ
る。
る。
【図１２】本発明の他の実施例を示すブロック図であ
る。
る。
【図１３】図１２及び図１５の装置の各部の動作を示す
波形図である。
波形図である。
【図１４】パターンメモリに記憶された符号列パターン
を示す図である。
を示す図である。
【図１５】本発明の他の実施例を示すブロック図であ
る。
る。
【図１６】パターンメモリに記憶された符号列パターン
を示す図である。
を示す図である。
１１，２１ａ〜２１ｃ ２値化回路 １２，２４，３３ ＰＬＬ回路 １３，２２ａ〜２２ｃ サンプリング回路 １４，２３ａ〜２３ｃ，３５ａ〜３５ｄ パターン検出
回路 １５，２７，３２ データ復号回路 １６，２６，３７ タイミング発生回路
回路 １５，２７，３２ データ復号回路 １６，２６，３７ タイミング発生回路
Claims (3)
- 【請求項１】 フレーム同期信号とこれによって各フレ
ームに区分された符号化データ信号とからなる符号化デ
ィジタル信号であって前記フレーム同期信号の符号列パ
ターンは前記符号化データ信号には現れないパターンと
なっている前記符号化ディジタル信号が記録された記録
媒体から前記符号化ディジタル信号を読み取って得られ
た読取信号から前記フレーム同期信号を検出してフレー
ム同期検出信号を発生するフレーム同期検出手段と、 前記フレーム同期検出信号の発生タイミングに基づいて
前記読取信号から前記符号化データ信号を復号する手段
とを備えた記録符号化ディジタル信号再生装置であっ
て、 前記フレーム同期検出手段は、 前記読取信号を互いに異なる閾値で個別に２値化して少
なくとも２つの２値化信号を各々発生する２値化手段
と、 前記２つの２値化信号の一方から第１所定符号列パター
ンを検出したとき第１パターン検出信号を発生する第１
パターン検出手段と、 前記２つの２値化信号の他方から第２所定符号列パター
ンを検出したとき第２パターン検出信号を発生する第２
パターン検出手段と、 前記第１及び第２パターン検出信号の双方が発生したと
き前記フレーム同期検出信号を発生する手段とからなる
ことを特徴とする記録符号化ディジタル信号再生装置。 - 【請求項２】 前記２値化手段は、前記読取信号をアナ
ログ／ディジタル変換する変換手段と、前記変換手段の
出力に接続されたディジタル比較手段とを備えることを
特徴とする請求項１記載の記録符号化ディジタル信号再
生装置。 - 【請求項３】 前記ディジタル比較手段は、前記変換手
段の出力信号の上位の複数ビットが供給される論理ゲー
ト回路からなることを特徴とする請求項２記載の記録符
号化ディジタル信号再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6120097A JPH07326139A (ja) | 1994-06-01 | 1994-06-01 | 記録符号化ディジタル信号再生装置 |
| US08/455,616 US5572496A (en) | 1994-06-01 | 1995-05-31 | Apparatus for reproducing an encoded digital signal based on a frame synchronization signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6120097A JPH07326139A (ja) | 1994-06-01 | 1994-06-01 | 記録符号化ディジタル信号再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07326139A true JPH07326139A (ja) | 1995-12-12 |
Family
ID=14777844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6120097A Pending JPH07326139A (ja) | 1994-06-01 | 1994-06-01 | 記録符号化ディジタル信号再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5572496A (ja) |
| JP (1) | JPH07326139A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006331547A (ja) * | 2005-05-26 | 2006-12-07 | Sony Corp | 周波数制御装置および情報再生装置 |
| JP2007323765A (ja) * | 2006-06-02 | 2007-12-13 | Sony Corp | 再生装置、シンク信号検出方法 |
| JP2012155827A (ja) * | 2011-01-27 | 2012-08-16 | Lsi Corp | ダイバーシティ組合せデータ検出のシステムおよび方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986592A (en) * | 1996-10-01 | 1999-11-16 | Sony Corporation | Encoder decoder device not using an A/D converter and method thereof |
| US5936922A (en) * | 1997-05-30 | 1999-08-10 | Daewoo Electronics Co., Ltd. | Method and apparatus for sampling a synchronous pattern from data including an error using a random synchronous signal |
| GB2326316B (en) * | 1997-06-10 | 2002-02-13 | Daewoo Electronics Co Ltd | Method and apparatus for sampling synchronous pattern |
| US6560400B1 (en) * | 1997-07-10 | 2003-05-06 | Hitachi Denshi Kabushiki Kaisha | Video information editing method and system, and recording medium having the editing method stored |
| JPH11176081A (ja) * | 1997-12-08 | 1999-07-02 | Matsushita Electric Ind Co Ltd | フレーム番号検出装置及び方法 |
| GB0018842D0 (en) * | 2000-08-02 | 2000-09-20 | Koninkl Philips Electronics Nv | Data decoder |
| KR100363174B1 (ko) * | 2001-02-15 | 2002-12-05 | 삼성전자 주식회사 | 비 정상 동기 신호를 처리하는 영상 표시 제어 장치 및 그방법 |
| JP4984054B2 (ja) * | 2007-03-19 | 2012-07-25 | 日本電気株式会社 | フレーム同期装置およびフレーム同期方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2224911A (en) * | 1988-11-09 | 1990-05-16 | Philips Nv | Method of and apparatus for assigning binary values to sample values |
| US5331620A (en) * | 1990-02-09 | 1994-07-19 | Matsushita Electric Industrial Co., Ltd. | Recording method and recording apparatus for optical disk |
| JPH0528491A (ja) * | 1991-07-18 | 1993-02-05 | Olympus Optical Co Ltd | 光記録再生装置 |
| JP3161858B2 (ja) * | 1993-02-05 | 2001-04-25 | 株式会社リコー | 情報記録再生方法 |
-
1994
- 1994-06-01 JP JP6120097A patent/JPH07326139A/ja active Pending
-
1995
- 1995-05-31 US US08/455,616 patent/US5572496A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006331547A (ja) * | 2005-05-26 | 2006-12-07 | Sony Corp | 周波数制御装置および情報再生装置 |
| JP4572742B2 (ja) * | 2005-05-26 | 2010-11-04 | ソニー株式会社 | 周波数制御装置および情報再生装置 |
| JP2007323765A (ja) * | 2006-06-02 | 2007-12-13 | Sony Corp | 再生装置、シンク信号検出方法 |
| JP2012155827A (ja) * | 2011-01-27 | 2012-08-16 | Lsi Corp | ダイバーシティ組合せデータ検出のシステムおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5572496A (en) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0122027A1 (en) | Variable-length encoding-decoding system | |
| JP2004507018A (ja) | ２次的情報信号のｒｌｌコードシーケンスへの付加及びｒｌｌコードシーケンスから２次的情報信号を取り出すための装置及び方法 | |
| JPH07326139A (ja) | 記録符号化ディジタル信号再生装置 | |
| RU2200985C2 (ru) | Аппаратура воспроизведения оптического диска и способ воспроизведения оптического диска | |
| US4860324A (en) | Information data recovering apparatus | |
| EP0206221B1 (en) | Apparatus for recording and reproducing digital signal | |
| KR100370517B1 (ko) | 변조방법,기록방법,재생방법,기록및재생장치,기록및재생방법,및재생장치 | |
| JP3717024B2 (ja) | 復調装置および方法 | |
| JPS58139313A (ja) | デイジタル磁気記録再生装置 | |
| JPH0462216B2 (ja) | ||
| JPS61214278A (ja) | 情報再生方式 | |
| KR100535292B1 (ko) | 데이타전송장치및데이타전송방법 | |
| JP3956525B2 (ja) | 同期信号の検出保護回路 | |
| JP3239663B2 (ja) | 変調方法、変調装置及び復調装置 | |
| WO1999033053A1 (en) | Method and apparatus for maximum likelihood detection | |
| US8295134B2 (en) | Optical disc, optical disc recording method and apparatus, and optical disc reproducing method and apparatus | |
| JP3135567B2 (ja) | Ｎｒｚ２進入力信号評価回路および方法 | |
| JPH10233690A (ja) | 符号変調回路 | |
| JP2870060B2 (ja) | 符号化方法 | |
| JP2981356B2 (ja) | バイフェーズデータ復号回路 | |
| KR0162222B1 (ko) | 의사동기신호 제거장치 | |
| KR100189902B1 (ko) | 광자기 디스크 기록장치의 디지탈 썸 밸류 제어회로 | |
| JPH04111259A (ja) | 情報伝送装置 | |
| JP2004039126A (ja) | 記録装置、記録方法、再生装置、再生方法、及び記録媒体 | |
| JPS60195783A (ja) | デジタル復調装置 |