JP3135567B2 - Ｎｒｚ２進入力信号評価回路および方法 - Google Patents
Ｎｒｚ２進入力信号評価回路および方法Info
- Publication number
- JP3135567B2 JP3135567B2 JP03506838A JP50683891A JP3135567B2 JP 3135567 B2 JP3135567 B2 JP 3135567B2 JP 03506838 A JP03506838 A JP 03506838A JP 50683891 A JP50683891 A JP 50683891A JP 3135567 B2 JP3135567 B2 JP 3135567B2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- polarity
- bit pattern
- reference bit
- nrz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000011156 evaluation Methods 0.000 title claims 11
- 238000001514 detection method Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
- Radar Systems Or Details Thereof (AREA)
- Communication Control (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Holo Graphy (AREA)
- Optical Communication System (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 本発明は、請求項１の上位概念に記載のNRZ2進入力信
号の評価回路および請求項４の上位概念の記載のNRZ2進
入力信号の方法に関する。
号の評価回路および請求項４の上位概念の記載のNRZ2進
入力信号の方法に関する。
この種方法は例えばCDディスク又はDAT−オーディオ
レコーダにおいて信号の記録の場合使用される。デジタ
ル信号の記録のため例えばCD,R−DAT,DVS,DVTにてデジ
タル信号の記録のためNRZI−信号を記録することが慣用
である。NRZI−信号においてはロジック“1"がレベル状
態遷移により表示される。それにより、伝送される情報
は信号極性に無関係である。これはNRZI記録の本来の利
点である。上記の記録方法では所謂m/n変調が使用され
る。その場合、各々のｍビットデータ語には１つ又は複
数のｎビットコード語が対応づけられる。その際ｎ＞ｍ
である。CDの場合８ビットデータ語には14ビット語が対
応づけられる。コード化された信号の合成の際ランレン
グス−及びDC−条件の維持のため２つのコード語間にな
お夫々３つの付加ビットが挿入され、その結果８データ
ビットに対してコード化信号中に夫々17ビットが割当て
対応づけられる。
レコーダにおいて信号の記録の場合使用される。デジタ
ル信号の記録のため例えばCD,R−DAT,DVS,DVTにてデジ
タル信号の記録のためNRZI−信号を記録することが慣用
である。NRZI−信号においてはロジック“1"がレベル状
態遷移により表示される。それにより、伝送される情報
は信号極性に無関係である。これはNRZI記録の本来の利
点である。上記の記録方法では所謂m/n変調が使用され
る。その場合、各々のｍビットデータ語には１つ又は複
数のｎビットコード語が対応づけられる。その際ｎ＞ｍ
である。CDの場合８ビットデータ語には14ビット語が対
応づけられる。コード化された信号の合成の際ランレン
グス−及びDC−条件の維持のため２つのコード語間にな
お夫々３つの付加ビットが挿入され、その結果８データ
ビットに対してコード化信号中に夫々17ビットが割当て
対応づけられる。
テーブルにより設定されたm/nコードはエラー伝播が
回避されるという利点を有する。この利点はCDにおいて
保持される（NRZI信号が記録されるものの）。それとい
うのは個々のコード語間に付加的ビットが設けられてい
るからである。上述のその他の記録方法では8/10変調
が、コード語間に付加的ビットなしで使用される。コー
ド語間で付加ビットが挿入されない場合、NRZI変換によ
ってはもはやエラー伝播の免れられない信号が生ぜしめ
られる。再生される信号中で、NRZIで記録されたコード
語の最終のビットが障害を受けている場合、コード語の
戻り変換の際、後続のコード後の最初のビットも反転さ
れる。従って、8/10復調の場合、走査される信号中での
１つの誤ったビットにより、復調された信号中に２つの
誤ったバイトが生じる。当該エラー伝播は8/10変調の場
合、すべてのビットエラーのほぼ10％になる。この理由
により、m/n変調はNRZI変換なしで適用されるべきであ
る（コード語間の付加ビットが使用されない限り）。
回避されるという利点を有する。この利点はCDにおいて
保持される（NRZI信号が記録されるものの）。それとい
うのは個々のコード語間に付加的ビットが設けられてい
るからである。上述のその他の記録方法では8/10変調
が、コード語間に付加的ビットなしで使用される。コー
ド語間で付加ビットが挿入されない場合、NRZI変換によ
ってはもはやエラー伝播の免れられない信号が生ぜしめ
られる。再生される信号中で、NRZIで記録されたコード
語の最終のビットが障害を受けている場合、コード語の
戻り変換の際、後続のコード後の最初のビットも反転さ
れる。従って、8/10復調の場合、走査される信号中での
１つの誤ったビットにより、復調された信号中に２つの
誤ったバイトが生じる。当該エラー伝播は8/10変調の場
合、すべてのビットエラーのほぼ10％になる。この理由
により、m/n変調はNRZI変換なしで適用されるべきであ
る（コード語間の付加ビットが使用されない限り）。
本発明の課題とするところは或１つのコード語から次
の語へのエラー伝播を回避し、しかも、NRZI変換により
与えられた極性非依存性の利点が得られることにある。
の語へのエラー伝播を回避し、しかも、NRZI変換により
与えられた極性非依存性の利点が得られることにある。
上記課題は請求項１に規定された構成要件により解決
される。本発明の有利な発展形態及び他の解決手法が引
用請求項に示されている。
される。本発明の有利な発展形態及び他の解決手法が引
用請求項に示されている。
信号極性の検出の後、EXORゲートにより、次のことが
確保される、即ち、復調器入力側に、伝送される信号
が、常に適正極性を以て供給されることが確保される。
確保される、即ち、復調器入力側に、伝送される信号
が、常に適正極性を以て供給されることが確保される。
信号の極性依存性回避のための別の手法によればm/n
コードの代わりに、m/（n/1）コードを使用し、コード
語間に１つの付加ビットを挿入する。当該コード語はNR
ZI信号として記録され、再びNRZに従って復調されれる
（エラー伝播の危険性の生じることなく）。
コードの代わりに、m/（n/1）コードを使用し、コード
語間に１つの付加ビットを挿入する。当該コード語はNR
ZI信号として記録され、再びNRZに従って復調されれる
（エラー伝播の危険性の生じることなく）。
次に図を用いて本発明を１実施例について説明する。
図１は１つのビット誤り（エラー）により２つのバイ
トエラーが惹起される様子と共にＲ−DATデータ伝送信
号系列の一部を示す。
トエラーが惹起される様子と共にＲ−DATデータ伝送信
号系列の一部を示す。
図２はNRZ−信号の極性補正のための回路を示し、当
該回路は同時に同期信号識別のためにも用いられる。
該回路は同時に同期信号識別のためにも用いられる。
図３は図２の回路の説明図の信号経過を示す。
図２の回路の入力側には極性の定まっていないNRZ−
信号及び所属のビットクロックが供給される。NRZ信号
は導入（スタート）信号中にまたは残りの（その他の）
信号に亘って分布して定められたビットパターンSWを有
し、当該ビットパターンからは精確な極性が識別可能で
ある。上記パターンは同時にブロック同期化のためにも
用いられ得る。
信号及び所属のビットクロックが供給される。NRZ信号
は導入（スタート）信号中にまたは残りの（その他の）
信号に亘って分布して定められたビットパターンSWを有
し、当該ビットパターンからは精確な極性が識別可能で
ある。上記パターンは同時にブロック同期化のためにも
用いられ得る。
当該回路中では先ずＤ−フリップフロップ１及びEXOR
ゲート２を用いて電圧Ｂが生成される。この電圧Ｂの経
過は入力信号の極性に無関係である。それにより、信号
極性の検出をトリガするビットパターンは当該信号極性
に無関係に識別可能である。上記パターンSWはここでは
10ビットから成り、ないし、ゲート２の出力側における
９ビット（信号Ｂ）から成る。当該パターンの識別のた
めS/P変換器３及びコンパレータ４が用いられる。上記
コンパレータの出力は当該パターンＢの最後ビットがS/
P変換器内に読込まれると直ちに１ビットの期間中（信
号Ｓ）ハイ（high）になる。当該時間は出力側Ａにおけ
るパターンSWの最後のビットと一致する。このビットの
値はフリップフロップ６に蓄積され（信号Ｃ）、EX−OR
ゲート７を用いてNRZ信号の適正極性を調整設定（セッ
ティング）する。
ゲート２を用いて電圧Ｂが生成される。この電圧Ｂの経
過は入力信号の極性に無関係である。それにより、信号
極性の検出をトリガするビットパターンは当該信号極性
に無関係に識別可能である。上記パターンSWはここでは
10ビットから成り、ないし、ゲート２の出力側における
９ビット（信号Ｂ）から成る。当該パターンの識別のた
めS/P変換器３及びコンパレータ４が用いられる。上記
コンパレータの出力は当該パターンＢの最後ビットがS/
P変換器内に読込まれると直ちに１ビットの期間中（信
号Ｓ）ハイ（high）になる。当該時間は出力側Ａにおけ
るパターンSWの最後のビットと一致する。このビットの
値はフリップフロップ６に蓄積され（信号Ｃ）、EX−OR
ゲート７を用いてNRZ信号の適正極性を調整設定（セッ
ティング）する。
図３に示す信号は次のような場合に対して該当する、
即ち入力信号が既に適正な極性を有している場合に対し
て該当する。
即ち入力信号が既に適正な極性を有している場合に対し
て該当する。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 7/14 H03M 5/06
Claims (7)
- 【請求項１】NRZ2進入力信号（±NRZ）の評価回路であ
って、 未知の極性の参照ビットパターン（SW）のような入力信
号が伝送され、該参照ビットパターンにより、該入力信
号の極性の検出が可能になる形式の評価回路において、 該評価回路は、 前記入力信号を１周期クロックだけ遅延するための手段
（１）を備え、 前記入力信号と前記遅延された入力信号（Ａ）とを排他
的論理和結合するための手段（２）を備え、これにより
処理された参照ビットパターンが生成され、該ビットパ
ターンの時間位置は前記入力信号の極性とは無関係であ
り、 前記時間位置から、前記処理された参照ビットパターン
の特定ビットの値を導出するための手段（3,4,5,6）を
備え、該特定ビットが前記入力信号（±NRZ）の極性を
決定する ことを特徴とする評価回路。 - 【請求項２】信号検出を同期するための回路と組み合わ
されている 請求項１記載の評価回路。 - 【請求項３】前記入力信号の極性は、前記処理された参
照ビットパターンの前記特定のビットの値を使用して調
整される（７） 請求項１または２記載の評価回路。 - 【請求項４】NRZ2進入力信号（±NRZ）の評価方法であ
って、 未知の極性の参照ビットパターン（SW）のような入力信
号を伝送し、該参照ビットパターンにより、該入力信号
の極性の検出を可能にする形式の評価方法にいて、 前記入力信号を１周期クロックだけ遅延し（１）、 前記入力信号と前記遅延された入力信号（Ａ）とを排他
的論理和結合し（２）、これにより処理された参照ビッ
トパターンを生成し、該ビットパターンの時間位置は前
記入力信号の極性とは無関係であり、 前記時間位置から、前記処理された参照ビットパターン
の特定ビットの値を導出し（3,4,5,6）、該特定ビット
が前記入力信号（±NRZ）の極性を決定する ことを特徴とする評価方法。 - 【請求項５】前記入力信号の極性を、前記処理された参
照ビットパターンの前記特定のビットの値を使用して調
整する（７） 請求項４記載の評価方法。 - 【請求項６】前記入力信号の正しい極性の調整後
（７）、新しい入力信号セグメントの到来まで、極性セ
ッティングを固定された状態に保持する 請求項５記載の評価方法。 - 【請求項７】前記参照ビットパターンの時間ウィンドウ
を使用することによって、前記参照ビットパターンをシ
ミュレートするビットパターンによって引き起こされる
スプリアス評価を回避する 請求項４から６までのいずれか１項記載の評価方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4011894.0 | 1990-04-12 | ||
| DE4011894A DE4011894A1 (de) | 1990-04-12 | 1990-04-12 | Uebertragungsverfahren fuer ein binaersignal |
| PCT/EP1991/000634 WO1991016710A1 (de) | 1990-04-12 | 1991-04-03 | Übertragungsverfahren für ein binärsignal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05505711A JPH05505711A (ja) | 1993-08-19 |
| JP3135567B2 true JP3135567B2 (ja) | 2001-02-19 |
Family
ID=6404313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03506838A Expired - Fee Related JP3135567B2 (ja) | 1990-04-12 | 1991-04-03 | Ｎｒｚ２進入力信号評価回路および方法 |
Country Status (12)
| Country | Link |
|---|---|
| EP (1) | EP0524227B1 (ja) |
| JP (1) | JP3135567B2 (ja) |
| KR (1) | KR100202098B1 (ja) |
| CN (1) | CN1042783C (ja) |
| AT (1) | ATE110182T1 (ja) |
| AU (1) | AU7669691A (ja) |
| DE (2) | DE4011894A1 (ja) |
| ES (1) | ES2059133T3 (ja) |
| HK (1) | HK13796A (ja) |
| MY (1) | MY114118A (ja) |
| TR (1) | TR25536A (ja) |
| WO (1) | WO1991016710A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4343252A1 (de) * | 1993-12-17 | 1995-06-22 | Thomson Brandt Gmbh | Schaltung zum Dekodieren von 2T-vorkodierten Binärsignalen |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132461A (en) * | 1981-02-09 | 1982-08-16 | Sony Corp | Converter for binary data code |
| JPS60113366A (ja) * | 1983-11-24 | 1985-06-19 | Sony Corp | 情報変換方式 |
| NL8400212A (nl) * | 1984-01-24 | 1985-08-16 | Philips Nv | Werkwijze voor het coderen van een stroom van databits, inrichting voor het uitvoeren van de werkwijze en inrichting voor het decoderen van de volgens de werkwijze verkregen stroom kanaalbits. |
| DE3526051A1 (de) * | 1985-07-20 | 1987-01-22 | Standard Elektrik Lorenz Ag | Digitales nachrichtenuebertragungssystem mit einem nb/(n+1)b-leitungscode |
-
1990
- 1990-04-12 DE DE4011894A patent/DE4011894A1/de not_active Withdrawn
-
1991
- 1991-04-03 KR KR1019920702514A patent/KR100202098B1/ko not_active IP Right Cessation
- 1991-04-03 AU AU76696/91A patent/AU7669691A/en not_active Abandoned
- 1991-04-03 AT AT91907459T patent/ATE110182T1/de active
- 1991-04-03 JP JP03506838A patent/JP3135567B2/ja not_active Expired - Fee Related
- 1991-04-03 DE DE59102575T patent/DE59102575D1/de not_active Expired - Fee Related
- 1991-04-03 WO PCT/EP1991/000634 patent/WO1991016710A1/de active IP Right Grant
- 1991-04-03 ES ES91907459T patent/ES2059133T3/es not_active Expired - Lifetime
- 1991-04-03 EP EP91907459A patent/EP0524227B1/de not_active Expired - Lifetime
- 1991-04-08 TR TR91/0317A patent/TR25536A/xx unknown
- 1991-04-10 CN CN91102284A patent/CN1042783C/zh not_active Expired - Fee Related
- 1991-04-10 MY MYPI91000611A patent/MY114118A/en unknown
-
1996
- 1996-01-25 HK HK13796A patent/HK13796A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE59102575D1 (de) | 1994-09-22 |
| WO1991016710A1 (de) | 1991-10-31 |
| CN1055630A (zh) | 1991-10-23 |
| EP0524227B1 (de) | 1994-08-17 |
| TR25536A (tr) | 1993-05-01 |
| CN1042783C (zh) | 1999-03-31 |
| AU7669691A (en) | 1991-11-11 |
| EP0524227A1 (de) | 1993-01-27 |
| HK13796A (en) | 1996-02-02 |
| ES2059133T3 (es) | 1994-11-01 |
| JPH05505711A (ja) | 1993-08-19 |
| KR100202098B1 (ko) | 1999-06-15 |
| ATE110182T1 (de) | 1994-09-15 |
| MY114118A (en) | 2002-08-30 |
| DE4011894A1 (de) | 1991-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520346A (en) | Method and apparatus for encoding an NRZI digital signal with low DC component | |
| US4499454A (en) | Method and apparatus for encoding a digital signal with a low DC component | |
| JPH06195893A (ja) | データ記録方法及び装置 | |
| US4860324A (en) | Information data recovering apparatus | |
| US4502036A (en) | Encoding and decoding systems for binary data | |
| JPH07326139A (ja) | 記録符号化ディジタル信号再生装置 | |
| US4546393A (en) | Digital data transmission system with modified NRZI | |
| JP3135567B2 (ja) | Ｎｒｚ２進入力信号評価回路および方法 | |
| JPH0332132A (ja) | デジタル信号復号装置 | |
| US6172622B1 (en) | Demodulating device, demodulating method and supply medium | |
| JP2947081B2 (ja) | デジタル情報変調装置 | |
| GB2056206A (en) | Digital audio tape recording | |
| JPH07106976A (ja) | 符号変換方法、符号伝送装置及び磁気記録再生装置 | |
| JP3441040B2 (ja) | １ビット信号のエラー検知方法および補完方法ならびに装置 | |
| JP2600152B2 (ja) | ブロツクアドレス検出回路 | |
| JP2834182B2 (ja) | デイジタル信号の変調および復調方式 | |
| JP2870060B2 (ja) | 符号化方法 | |
| JP2898132B2 (ja) | ディジタル変調方法および装置 | |
| KR0144965B1 (ko) | 이.에프.엠.(efm)복조의 에러정정방법 | |
| JP3276700B2 (ja) | ディスクのデータ記録方法およびディスクのデータ記録再生方法 | |
| JPH0519783B2 (ja) | ||
| JPS60195783A (ja) | デジタル復調装置 | |
| JPH10164044A (ja) | 信号検出回路 | |
| JPH04360070A (ja) | 磁気記録再生装置 | |
| JPS5915350A (ja) | 二値情報変調方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |