JPH0332132A - デジタル信号復号装置 - Google Patents
デジタル信号復号装置Info
- Publication number
- JPH0332132A JPH0332132A JP1165290A JP16529089A JPH0332132A JP H0332132 A JPH0332132 A JP H0332132A JP 1165290 A JP1165290 A JP 1165290A JP 16529089 A JP16529089 A JP 16529089A JP H0332132 A JPH0332132 A JP H0332132A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- information
- reproduced
- reproducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims description 20
- 230000001360 synchronised effect Effects 0.000 claims description 14
- 230000035945 sensitivity Effects 0.000 abstract description 19
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 230000010363 phase shift Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野］
本発明はデジタル情報復号装置に関し、例えば伝送ある
いは記憶媒体から再生された２値信号を復号するデジタ
ル情報復号装置に関するものである。 ［従来の技術１ 従来の伝送あるいは記憶媒体から再生された２値信号を
復号するデジタル情報復号再生装置を第４図のブロック
図に示す。 第４図において、記録媒体である磁気または光ディスク
ｌや、磁気テープ２に記録されたデータを読出す場合に
、この書込まれたデータは、まず磁気ヘッド等で構成さ
れる検出器３で記録された磁束密度に対応した電気信号
に変換され、続くプリアンプ４で増幅され、２値化回路
５で２値化される。この２値化回路５により２値化され
た２値化信号は、ＰＬＬ回路６に入力され、該信号に同
期した同期クロック信号が生成される。そして、この同
期クロック信号と２値化信号は、符号復号回路７に入力
され、復号された再生データとそれに同期するクロック
が出力される。 記録媒体１．２への書込み方法としては、第５図に示す
、２値化された信号を真理値（符号語）“ｌ″′を一つ
のパルスに対応させる、ＲＺ符号（マーク間隔記憶方式
）方法と、真理値（符号語）“１”を信号の極性の変化
点として対応させるＮＲＺ符号（マーク長記憶方式）方
法とが主に用いられている。 これらのどの方法を採用するかは、記録媒体特性、伝送
系の特性、符号化方式の特性等によって決定される。 第５図のＮＲＺ符号とＲＺ符号とを比較すると、ＮＲＺ
符号は両極性のエツジに情報を持たせているために、同
一周波数帯域で比べると、２倍の密度で情報が伝送ある
いは記憶することができる。 しかし、ＮＲＺ符号を用いるためには、伝送系にそれな
りの条件が必要である。即ち、ＮＲＺ符号を用いるため
には、伝送系において、送信側と受信側とにおける“Ｈ
”の割合と、“Ｌ”の割合とがそれぞれ一致しなくては
ならない。 ［発明が解決しようとしている課題］ しかしながら、例えば、１つの記録媒体を想定し、この
媒体に、光学的あるいは磁気的あるいはその他物理的な
ビットを形成して情報を記録しようとした場合、先に述
べた“Ｈ”の割合と“Ｌ”の割合は記録情報と再生情報
とで一致しないことがある。 例えば、記録手段の感度や読出し手段の感度に違いが生
じれば、第６図に示す様に、′Ｈ”の部分が長くなった
り、また、“Ｌ”の部分が長くなったりする。 第６図において、６１が感度の良い時の再生信号、６２
が感度の悪い時の再生信号である。 記録感度及び読出し感度が良ければ、再生信号は６３に
示す様に記録信号に近い波形となり、再生２値化信号に
おける状態“Ｈ”の時間と状態“Ｌ”の時間との関係は
、記録信号におけるそれがそのまま保存される。 従って、このような場合には、ＮＲＺ符号方式を採用す
ることができる。 ところが、感度が悪くなると、再生信号波形は６２の如
く鈍くなり、再生２値信号の立ち上がりエツジの位相お
よび立ち下がりエツジの位相は６４に示すようにずれて
しまう。 さらに、記録感度が一定でないと、位相のずれ量も安定
しなくなり、効率のよいＮＲＺ符号方式を採用すること
ができなくなる。 ［課題を解決するための手段］ 本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える。 即ち、２値信号の立ち上がりエツジの位相に同期するク
ロックを生成する第１のクロック生成手段と、該第１の
クロック生成手段の生成したクロックを基準として立ち
上がりエツジの位置として与えられた前記２値信号に対
応する情報を再生する第１の再生手段と、前記２値信号
の立ち下がりエツジの位相に同期するクロックを生成す
る第２のクロック生成手段と、該第２のクロック生成手
段の生成クロックを基準にして立ち下がりエツジの位置
として与えられた前記２値信号に対応する情報を再生す
る第２の再生手段とを備える。 【作用】 以上の構成において、記録感度等に影響なく読出し時の
位相のずれ量を安定させることができ、効率のよいＮＲ
Ｚ符号方式を採用することができる。 ［実施例］ 以下、図面を参照して本発明に係る一実施例を詳細に説
明する。 本発明は通信された信号の再生にも適用されるが、ここ
では、ＮＲＺ符号方式に従って符号化されて記憶媒体に
記憶されたＮＲＺ符号方式情報を再生した読出し信号を
復号する方法について説明する。 第１図は本発明に係る一実施例のブロック図であり、第
４図のＰＬＬ回路６に相当する回路の詳細を示す図であ
る。なお、第４図と同様構成には同一番号を付し詳細説
明は省略する。 また、第２図は第１図に示す本実施例のクロック同期部
１０の詳細回路図である。 以上の構成より成る本実施例の詳細を、以上の第１図、
第２図の各信号のタイミングチャートである第３図も参
照して以下に説明する。 本実施例においては、上述した第６図における立ち上が
りエツジの位相遅れａとａｏとが等しく、さらに立ち下
がりエツジの位相遅れ、あるいは進みｂとｂｏとが等し
いことに注目する。 即ち、つまり立ち上がりエツジのみ、あるいは立ち下が
りエツジのみに着目していれば、記録感度の良否にかと
かわらず、同じ位相誤差分だけ遅れる。そこで立ち上が
りエツジの位相に同期するクロックを生成する手段と、
そのクロックを基準として立ち上がりのエツジの位置と
して与えられた情報を再生する手段と、立ち下がりエツ
ジの位相に同期するクロックな生成する手段と、そのク
ロックを基準にして、立ち下がりエツジの位置として与
えられた情報を再生する手段を合わせ持つ構成とする。 これにより、この位相誤差は相殺されて、エツジの位置
情報を再生できることになる。従って、感度の変化等に
かかわらず、ＮＲＺ符号を採用することができる。 第１図、第２図において、２値化回路５よりの２値化信
号“Ａ”は、ＮＲＺ符号方式により符号化された信号で
あり、立ち上がり位置と、立ち下がり位置との両方に情
報を持っている。しかし、上述した様に、本方式は記録
感度の不安定さによって、立ち上がりと立ち下がりで位
相がずれて読出されることが多々ある。第３図のタイミ
ングチャートに示した例でいうと、立ち下がりエツジの
位相は、立ち上がりエツジの位相に較べて、略“ｅ”だ
け進んでしまっている。 このため、この様な位相のずれにも適切に対応するよう
、本実施例においては、まず２つの単安定マルチバイブ
レーク１５．１６によって、それぞれ立ち上がりエツジ
と立ち下がりエツジに同期した所定幅のパルス信号“Ｂ
”及び“Ｄ”を生成する。そしてこのパルス信号“Ｂ″
及び“Ｄ”をそれぞれＰＬＬ回路１７．１８に入力する
。 ＰＬＬ回路１７．１８では、このパルス信号“Ｂ”Ｄ”
に同期した所定周期のクロック信号″Ｃ”Ｅ”を生成し
て、先の信号“Ｂ”“Ｄ”と共にクロック同期部１０に
送る。第３図の場合には、クロック信号“Ｃ”と“Ｅ”
は上述したように“θ”だけ位相がずれている。 クロック同期部１０では、まず、クロック同期回路１１
．１２で（第２図に示す様に、それぞれクロック同期回
路１１では２つのフリップフロップ１１ａ、ｌｌｂで、
クロック同期回路１２では３つのフリップフロップ１２
ａ、１２ｂおよび１２ｃを用いて）それぞれのクロック
信号でクロック同一部をかけ各データ信号“Ｆ”Ｇ”を
生成する。 そしてしかる後に、ＯＲ回路１３で両方のデータ信号“
Ｆ”と“Ｇ”との論理和をとり、クロック同期回路１４
で（第３図に示す様に２つのフリップフロップ１４ａ、
１４ｂで）この論理和信号“Ｈ”と、片方のクロック（
ここでは立ち上がりクロック“Ｃ”）に同期させ、再生
符号がデータ″Ｊ”及び、クロック信号″Ｃ”と実質的
に同タイミングの信号であるクロック信号”■”を生成
する。この再生符号語データ“Ｊ″′は、第３図に示す
様に、感度の不安定性によって生じる立ち上がりと立ち
下がりの位相誤差が解消、補正され、最上段に示す本来
の記録されたデータと等しい再生データとして、同期信
号であるクロック信号″Ｉ”と共に、出力される。 以上説明した様に本実施例によれば、ＮＲ，Ｚ符号化方
式を採用した場合において、読み取り感度の低下等で、
例え読み取り信号の立ち上がり情報と、立ち下がり情報
との位相がずれた様な場合においても、これを有効に補
正することができ、安定した再生符号語データが得られ
る。 このように、感度の変化による受信アナログ信号のレベ
ル変化で生じる、２値信号の立ち上がりエツジに対する
立ち下がりエツジの位相シフト誤差を補償することがで
きる。 それによって、従来はマーク間隔記録方式（ＲＺ符号）
しか使えなかった記録、あるいは信号伝送に、マーク長
記録方式（ＮＲＺ符号）を採用することができるように
なる。従って、記録密度を２倍に上げることができる。 ［他の実施例］ 以上に説明した第１図に示す単安定マルチバイブレーク
１５．１６は、必ず必要なものではなく、ＰＬＬ回路１
７．１８の入方部にある位相比較回路の形式によっては
、削除することができる。 また、本実施例においては、立ち下がりエツジデータを
立ち上がりエツジデータにクロック同期させて、一連の
シリアルデータとして扱ったが、本発明は以上の例に限
定されるものではなく、立ち上がりエツジデータと立ち
下がりエツジデータをそのまま独立した再生データとし
て出力し、使用することも本発明に含まれることは勿論
である。 以上説明した様に本実施例によれば、感度の変化による
受信アナログ信号のレベル変化で生じる、２値信号の立
ち上がりエツジに立する立ち下がりエツジの位相シフト
誤差を補償することができる。それによって従来はマー
ク間隔記録方式（ＲＺ符号）しか使えなかった記録、あ
るいは信号伝送に、マーク長記録方式（ＮＲＺ符号）を
採用することができるようになり、記録密度を２倍に上
げることができる。 ［発明の効果１ 以上説明した様に本発明によれば、ＮＲＺ符号化方式を
採用した場合においても、読み取り感度の低下等で、例
え読み取り信号の立ち上がり情報と、立ち下がり情報と
の位相がずれても、これを有効に補正することができ、
安定した再生符号語データが得られる。 このため、マーク長記録方式（ＮＲＺ符号）を採用する
ことができ、記録密度を上げることができる。
いは記憶媒体から再生された２値信号を復号するデジタ
ル情報復号装置に関するものである。 ［従来の技術１ 従来の伝送あるいは記憶媒体から再生された２値信号を
復号するデジタル情報復号再生装置を第４図のブロック
図に示す。 第４図において、記録媒体である磁気または光ディスク
ｌや、磁気テープ２に記録されたデータを読出す場合に
、この書込まれたデータは、まず磁気ヘッド等で構成さ
れる検出器３で記録された磁束密度に対応した電気信号
に変換され、続くプリアンプ４で増幅され、２値化回路
５で２値化される。この２値化回路５により２値化され
た２値化信号は、ＰＬＬ回路６に入力され、該信号に同
期した同期クロック信号が生成される。そして、この同
期クロック信号と２値化信号は、符号復号回路７に入力
され、復号された再生データとそれに同期するクロック
が出力される。 記録媒体１．２への書込み方法としては、第５図に示す
、２値化された信号を真理値（符号語）“ｌ″′を一つ
のパルスに対応させる、ＲＺ符号（マーク間隔記憶方式
）方法と、真理値（符号語）“１”を信号の極性の変化
点として対応させるＮＲＺ符号（マーク長記憶方式）方
法とが主に用いられている。 これらのどの方法を採用するかは、記録媒体特性、伝送
系の特性、符号化方式の特性等によって決定される。 第５図のＮＲＺ符号とＲＺ符号とを比較すると、ＮＲＺ
符号は両極性のエツジに情報を持たせているために、同
一周波数帯域で比べると、２倍の密度で情報が伝送ある
いは記憶することができる。 しかし、ＮＲＺ符号を用いるためには、伝送系にそれな
りの条件が必要である。即ち、ＮＲＺ符号を用いるため
には、伝送系において、送信側と受信側とにおける“Ｈ
”の割合と、“Ｌ”の割合とがそれぞれ一致しなくては
ならない。 ［発明が解決しようとしている課題］ しかしながら、例えば、１つの記録媒体を想定し、この
媒体に、光学的あるいは磁気的あるいはその他物理的な
ビットを形成して情報を記録しようとした場合、先に述
べた“Ｈ”の割合と“Ｌ”の割合は記録情報と再生情報
とで一致しないことがある。 例えば、記録手段の感度や読出し手段の感度に違いが生
じれば、第６図に示す様に、′Ｈ”の部分が長くなった
り、また、“Ｌ”の部分が長くなったりする。 第６図において、６１が感度の良い時の再生信号、６２
が感度の悪い時の再生信号である。 記録感度及び読出し感度が良ければ、再生信号は６３に
示す様に記録信号に近い波形となり、再生２値化信号に
おける状態“Ｈ”の時間と状態“Ｌ”の時間との関係は
、記録信号におけるそれがそのまま保存される。 従って、このような場合には、ＮＲＺ符号方式を採用す
ることができる。 ところが、感度が悪くなると、再生信号波形は６２の如
く鈍くなり、再生２値信号の立ち上がりエツジの位相お
よび立ち下がりエツジの位相は６４に示すようにずれて
しまう。 さらに、記録感度が一定でないと、位相のずれ量も安定
しなくなり、効率のよいＮＲＺ符号方式を採用すること
ができなくなる。 ［課題を解決するための手段］ 本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える。 即ち、２値信号の立ち上がりエツジの位相に同期するク
ロックを生成する第１のクロック生成手段と、該第１の
クロック生成手段の生成したクロックを基準として立ち
上がりエツジの位置として与えられた前記２値信号に対
応する情報を再生する第１の再生手段と、前記２値信号
の立ち下がりエツジの位相に同期するクロックを生成す
る第２のクロック生成手段と、該第２のクロック生成手
段の生成クロックを基準にして立ち下がりエツジの位置
として与えられた前記２値信号に対応する情報を再生す
る第２の再生手段とを備える。 【作用】 以上の構成において、記録感度等に影響なく読出し時の
位相のずれ量を安定させることができ、効率のよいＮＲ
Ｚ符号方式を採用することができる。 ［実施例］ 以下、図面を参照して本発明に係る一実施例を詳細に説
明する。 本発明は通信された信号の再生にも適用されるが、ここ
では、ＮＲＺ符号方式に従って符号化されて記憶媒体に
記憶されたＮＲＺ符号方式情報を再生した読出し信号を
復号する方法について説明する。 第１図は本発明に係る一実施例のブロック図であり、第
４図のＰＬＬ回路６に相当する回路の詳細を示す図であ
る。なお、第４図と同様構成には同一番号を付し詳細説
明は省略する。 また、第２図は第１図に示す本実施例のクロック同期部
１０の詳細回路図である。 以上の構成より成る本実施例の詳細を、以上の第１図、
第２図の各信号のタイミングチャートである第３図も参
照して以下に説明する。 本実施例においては、上述した第６図における立ち上が
りエツジの位相遅れａとａｏとが等しく、さらに立ち下
がりエツジの位相遅れ、あるいは進みｂとｂｏとが等し
いことに注目する。 即ち、つまり立ち上がりエツジのみ、あるいは立ち下が
りエツジのみに着目していれば、記録感度の良否にかと
かわらず、同じ位相誤差分だけ遅れる。そこで立ち上が
りエツジの位相に同期するクロックを生成する手段と、
そのクロックを基準として立ち上がりのエツジの位置と
して与えられた情報を再生する手段と、立ち下がりエツ
ジの位相に同期するクロックな生成する手段と、そのク
ロックを基準にして、立ち下がりエツジの位置として与
えられた情報を再生する手段を合わせ持つ構成とする。 これにより、この位相誤差は相殺されて、エツジの位置
情報を再生できることになる。従って、感度の変化等に
かかわらず、ＮＲＺ符号を採用することができる。 第１図、第２図において、２値化回路５よりの２値化信
号“Ａ”は、ＮＲＺ符号方式により符号化された信号で
あり、立ち上がり位置と、立ち下がり位置との両方に情
報を持っている。しかし、上述した様に、本方式は記録
感度の不安定さによって、立ち上がりと立ち下がりで位
相がずれて読出されることが多々ある。第３図のタイミ
ングチャートに示した例でいうと、立ち下がりエツジの
位相は、立ち上がりエツジの位相に較べて、略“ｅ”だ
け進んでしまっている。 このため、この様な位相のずれにも適切に対応するよう
、本実施例においては、まず２つの単安定マルチバイブ
レーク１５．１６によって、それぞれ立ち上がりエツジ
と立ち下がりエツジに同期した所定幅のパルス信号“Ｂ
”及び“Ｄ”を生成する。そしてこのパルス信号“Ｂ″
及び“Ｄ”をそれぞれＰＬＬ回路１７．１８に入力する
。 ＰＬＬ回路１７．１８では、このパルス信号“Ｂ”Ｄ”
に同期した所定周期のクロック信号″Ｃ”Ｅ”を生成し
て、先の信号“Ｂ”“Ｄ”と共にクロック同期部１０に
送る。第３図の場合には、クロック信号“Ｃ”と“Ｅ”
は上述したように“θ”だけ位相がずれている。 クロック同期部１０では、まず、クロック同期回路１１
．１２で（第２図に示す様に、それぞれクロック同期回
路１１では２つのフリップフロップ１１ａ、ｌｌｂで、
クロック同期回路１２では３つのフリップフロップ１２
ａ、１２ｂおよび１２ｃを用いて）それぞれのクロック
信号でクロック同一部をかけ各データ信号“Ｆ”Ｇ”を
生成する。 そしてしかる後に、ＯＲ回路１３で両方のデータ信号“
Ｆ”と“Ｇ”との論理和をとり、クロック同期回路１４
で（第３図に示す様に２つのフリップフロップ１４ａ、
１４ｂで）この論理和信号“Ｈ”と、片方のクロック（
ここでは立ち上がりクロック“Ｃ”）に同期させ、再生
符号がデータ″Ｊ”及び、クロック信号″Ｃ”と実質的
に同タイミングの信号であるクロック信号”■”を生成
する。この再生符号語データ“Ｊ″′は、第３図に示す
様に、感度の不安定性によって生じる立ち上がりと立ち
下がりの位相誤差が解消、補正され、最上段に示す本来
の記録されたデータと等しい再生データとして、同期信
号であるクロック信号″Ｉ”と共に、出力される。 以上説明した様に本実施例によれば、ＮＲ，Ｚ符号化方
式を採用した場合において、読み取り感度の低下等で、
例え読み取り信号の立ち上がり情報と、立ち下がり情報
との位相がずれた様な場合においても、これを有効に補
正することができ、安定した再生符号語データが得られ
る。 このように、感度の変化による受信アナログ信号のレベ
ル変化で生じる、２値信号の立ち上がりエツジに対する
立ち下がりエツジの位相シフト誤差を補償することがで
きる。 それによって、従来はマーク間隔記録方式（ＲＺ符号）
しか使えなかった記録、あるいは信号伝送に、マーク長
記録方式（ＮＲＺ符号）を採用することができるように
なる。従って、記録密度を２倍に上げることができる。 ［他の実施例］ 以上に説明した第１図に示す単安定マルチバイブレーク
１５．１６は、必ず必要なものではなく、ＰＬＬ回路１
７．１８の入方部にある位相比較回路の形式によっては
、削除することができる。 また、本実施例においては、立ち下がりエツジデータを
立ち上がりエツジデータにクロック同期させて、一連の
シリアルデータとして扱ったが、本発明は以上の例に限
定されるものではなく、立ち上がりエツジデータと立ち
下がりエツジデータをそのまま独立した再生データとし
て出力し、使用することも本発明に含まれることは勿論
である。 以上説明した様に本実施例によれば、感度の変化による
受信アナログ信号のレベル変化で生じる、２値信号の立
ち上がりエツジに立する立ち下がりエツジの位相シフト
誤差を補償することができる。それによって従来はマー
ク間隔記録方式（ＲＺ符号）しか使えなかった記録、あ
るいは信号伝送に、マーク長記録方式（ＮＲＺ符号）を
採用することができるようになり、記録密度を２倍に上
げることができる。 ［発明の効果１ 以上説明した様に本発明によれば、ＮＲＺ符号化方式を
採用した場合においても、読み取り感度の低下等で、例
え読み取り信号の立ち上がり情報と、立ち下がり情報と
の位相がずれても、これを有効に補正することができ、
安定した再生符号語データが得られる。 このため、マーク長記録方式（ＮＲＺ符号）を採用する
ことができ、記録密度を上げることができる。
第１図は本発明に係る一実施例を示すブロック図
第２図は第１図のクロック同期部１０の詳細回路図
第３図は第１図、第２図に示す本実施例の各入出力信号
のタイミングチャート、 第４図は一般的なデジタル情報再生装置を説明するため
のブロック図、 第５図は一般的な記録方式を説明するためのタイミング
チャート、 第６図は従来のＮＲＺ符号化方式を採用した時の問題点
を説明するためのタイミングチャートである。 図中、１・・・ディスク、２・・・磁気テープ、３・・
・検出器、４・・・プリアンプ、５・・・２値化回路、
６・・・ＰＬＬ回路、７・・・符号復号回路、１０・・
・クロック同期部、１１，１２．１４・・・クロック同
期回路、１５．１６・・・単安定マルチバイブレータ、
１７゜１８・・・ＰＬＬ回路である。 手 続 補 正 書 （自発） 平成２年８月８日 許 庁 長 官 殿 １、事件の表示 特願平ｌ− １６５２９０号 ２、発 明の名称 デジタル信号復号装置 ３、補正をする者 事件との関係 特許出願人 キャノン株式会社 ４、代 理 人 ５、補 正の対象 明細書の発明の詳細な説明の欄及び図面の簡単な説明の
欄及び図面（第２図、第３図、第５図、第６図）６、補
正の内容 （１）以下の各箇所のＦＮＲＺ符号」を「〜ＲＺＩ符合
」と補正する。 ・明細書第４頁第１２行目 ・明細書第５頁第１行目、第２行目、第６行目、第７行
目・明細書第６頁第１２行目 明細書第７頁第３行目 明細書第８頁第７行目、第１３行目、第１４行目明細書
第１０頁第１１行目、第１４行目明細書筒１３頁第１０
行目 明細書第１４頁第６行目 明細書第１５頁第１３行目 明細書第１６頁第１行目、第７行目 明細書第１７頁第５行目 （２）図面については別紙の通り。
のタイミングチャート、 第４図は一般的なデジタル情報再生装置を説明するため
のブロック図、 第５図は一般的な記録方式を説明するためのタイミング
チャート、 第６図は従来のＮＲＺ符号化方式を採用した時の問題点
を説明するためのタイミングチャートである。 図中、１・・・ディスク、２・・・磁気テープ、３・・
・検出器、４・・・プリアンプ、５・・・２値化回路、
６・・・ＰＬＬ回路、７・・・符号復号回路、１０・・
・クロック同期部、１１，１２．１４・・・クロック同
期回路、１５．１６・・・単安定マルチバイブレータ、
１７゜１８・・・ＰＬＬ回路である。 手 続 補 正 書 （自発） 平成２年８月８日 許 庁 長 官 殿 １、事件の表示 特願平ｌ− １６５２９０号 ２、発 明の名称 デジタル信号復号装置 ３、補正をする者 事件との関係 特許出願人 キャノン株式会社 ４、代 理 人 ５、補 正の対象 明細書の発明の詳細な説明の欄及び図面の簡単な説明の
欄及び図面（第２図、第３図、第５図、第６図）６、補
正の内容 （１）以下の各箇所のＦＮＲＺ符号」を「〜ＲＺＩ符合
」と補正する。 ・明細書第４頁第１２行目 ・明細書第５頁第１行目、第２行目、第６行目、第７行
目・明細書第６頁第１２行目 明細書第７頁第３行目 明細書第８頁第７行目、第１３行目、第１４行目明細書
第１０頁第１１行目、第１４行目明細書筒１３頁第１０
行目 明細書第１４頁第６行目 明細書第１５頁第１３行目 明細書第１６頁第１行目、第７行目 明細書第１７頁第５行目 （２）図面については別紙の通り。
Claims (3)
- （１）２値信号の立ち上がりエッジの位相に同期するク
ロックを生成する第１のクロック生成手段と、該第１の
クロック生成手段の生成したクロックを基準として立ち
上がりエッジの位置として与えられた前記２値信号に対
応する情報を再生する第１の再生手段と、前記２値信号
の立ち下がりエッジの位相に同期するクロックを生成す
る第２のクロック生成手段と、該第２のクロック生成手
段の生成クロックを基準にして立ち下がりエッジの位置
として与えられた前記２値信号に対応する情報を再生す
る第２の再生手段とを備えることを特徴とするデジタル
情報復号装置。 - （２）請求項第１項記載のデジタル情報復号装置におい
て、 前記２値信号は、デジタル信号情報が記憶された記憶媒
体からの読み取り信号であり、該読み取り信号よりデジ
タル情報を復号再生することを特徴とするデジタル信号
復号装置。 - （３）請求項第１項記載のデジタル情報復号装置におい
て、さらに、第１の再生手段での再生情報信号と、第２
の再生手段での再生情報信号との論理和を求め、同一の
クロックによつて同期して新たな再生信号を生成する第
３の再生手段を備えることを特徴とするデジタル情報復
号装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165290A JPH0332132A (ja) | 1989-06-29 | 1989-06-29 | デジタル信号復号装置 |
| US07/544,653 US5231650A (en) | 1989-06-29 | 1990-06-27 | Digital signal reproducing apparatus |
| EP90307081A EP0407094B1 (en) | 1989-06-29 | 1990-06-28 | Digital signal reproducing apparatus |
| DE69021965T DE69021965T2 (de) | 1989-06-29 | 1990-06-28 | Reproduziereinrichtung für digitale Signale. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165290A JPH0332132A (ja) | 1989-06-29 | 1989-06-29 | デジタル信号復号装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0332132A true JPH0332132A (ja) | 1991-02-12 |
Family
ID=15809520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165290A Pending JPH0332132A (ja) | 1989-06-29 | 1989-06-29 | デジタル信号復号装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5231650A (ja) |
| EP (1) | EP0407094B1 (ja) |
| JP (1) | JPH0332132A (ja) |
| DE (1) | DE69021965T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2694403B2 (ja) * | 1991-12-13 | 1997-12-24 | シャープ株式会社 | ディジタルデータ検出器 |
| JP3352132B2 (ja) * | 1992-12-11 | 2002-12-03 | キヤノン株式会社 | 光学的情報再生装置 |
| JP2636677B2 (ja) * | 1993-06-02 | 1997-07-30 | 日本電気株式会社 | 半導体集積回路 |
| US5654842A (en) * | 1994-08-30 | 1997-08-05 | Sony Corporation | Head displacement measuring method and apparatus and data recording/reproducing method and apparatus |
| US5757297A (en) * | 1996-06-07 | 1998-05-26 | International Business Machines Corporation | Method and apparatus for recovering a serial data stream using a local clock |
| US5859881A (en) * | 1996-06-07 | 1999-01-12 | International Business Machines Corporation | Adaptive filtering method and apparatus to compensate for a frequency difference between two clock sources |
| US6067335A (en) * | 1996-08-02 | 2000-05-23 | Silicon Systems, Inc. | Read channel IC for dual PLL solution |
| JPH10106146A (ja) * | 1996-09-25 | 1998-04-24 | Victor Co Of Japan Ltd | ディスクの記録再生方法及び再生装置 |
| US7664214B2 (en) * | 2002-09-24 | 2010-02-16 | Standard Microsystems Corporation | System and method for transferring data among transceivers substantially void of data dependent jitter |
| TW589831B (en) * | 2002-12-05 | 2004-06-01 | Via Tech Inc | Multi-port network interface circuit and related method for triggering transmission signals of multiple ports with clocks of different phases |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2408891A1 (fr) * | 1977-11-14 | 1979-06-08 | Cii Honeywell Bull | Dispositif d'integration d'une suite de signaux electriques |
| US4280224A (en) * | 1979-06-21 | 1981-07-21 | Ford Aerospace & Communications Corporation | Bit synchronizer with early and late gating |
| US4611335A (en) * | 1981-09-30 | 1986-09-09 | Hitachi, Ltd. | Digital data synchronizing circuit |
| US4482927A (en) * | 1982-01-15 | 1984-11-13 | Sperry Corporation | Ternary magnetic recording and reproducing system with simultaneous overwrite |
| US4546394A (en) * | 1982-01-29 | 1985-10-08 | Sansui Electric Co., Ltd. | Signal reconstruction circuit for digital signals |
| JPH0721943B2 (ja) * | 1984-06-30 | 1995-03-08 | 株式会社東芝 | デ−タ復調方式 |
| US4615037A (en) * | 1985-01-29 | 1986-09-30 | Ampex Corporation | Phase scatter detection and reduction circuit and method |
| DE3533467C2 (de) * | 1985-09-19 | 1999-01-21 | Tandberg Data | Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten |
| US4896025A (en) * | 1986-02-20 | 1990-01-23 | Canon Kabushiki Kaisha | Information reproducing apparatus for information recording medium having a plurality of information tracks |
| JPH0656958B2 (ja) * | 1986-07-03 | 1994-07-27 | キヤノン株式会社 | 情報デ−タ復元装置 |
| US4872155A (en) * | 1987-03-13 | 1989-10-03 | Pioneer Electronic Corporation | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock |
| US4979189A (en) * | 1989-08-18 | 1990-12-18 | National Semiconductor Corporation | Self-timing qualification channel |
-
1989
- 1989-06-29 JP JP1165290A patent/JPH0332132A/ja active Pending
-
1990
- 1990-06-27 US US07/544,653 patent/US5231650A/en not_active Expired - Fee Related
- 1990-06-28 DE DE69021965T patent/DE69021965T2/de not_active Expired - Fee Related
- 1990-06-28 EP EP90307081A patent/EP0407094B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0407094A3 (en) | 1991-04-17 |
| EP0407094A2 (en) | 1991-01-09 |
| EP0407094B1 (en) | 1995-08-30 |
| DE69021965D1 (de) | 1995-10-05 |
| DE69021965T2 (de) | 1996-02-22 |
| US5231650A (en) | 1993-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786810B2 (ja) | 光ディスクおよびその信号記録装置ならびに信号再生装置 | |
| JPH06195893A (ja) | データ記録方法及び装置 | |
| JPH0551982B2 (ja) | ||
| JPH0332132A (ja) | デジタル信号復号装置 | |
| JPH08339545A (ja) | データ再生装置 | |
| JPS63136852A (ja) | 信号伝送システム | |
| JPS6313425A (ja) | 情報デ−タ復元装置 | |
| JPS58139313A (ja) | デイジタル磁気記録再生装置 | |
| JP2524696B2 (ja) | デ―タ再生装置 | |
| JPS61214278A (ja) | 情報再生方式 | |
| JPS6260747B2 (ja) | ||
| JPH0817144A (ja) | データ変調装置およびデータ復調装置 | |
| JP3439680B2 (ja) | ディジタル変調回路 | |
| JP3135567B2 (ja) | Ｎｒｚ２進入力信号評価回路および方法 | |
| JPH1074367A (ja) | クロック・コンバイン回路 | |
| JP3276700B2 (ja) | ディスクのデータ記録方法およびディスクのデータ記録再生方法 | |
| JPH07334930A (ja) | 再生装置 | |
| JP3484203B2 (ja) | 情報記録再生方法 | |
| JPH08180588A (ja) | 再生データの抜き出し装置 | |
| JPH0754914B2 (ja) | ２進データの符号化方式 | |
| JPH0973734A (ja) | 情報再生装置 | |
| JPS59217217A (ja) | 同期抽出方法 | |
| JPH09251729A (ja) | 再生装置 | |
| JPH0519783B2 (ja) | ||
| JPS61117767A (ja) | デイジタル信号再生装置 |