JPS63136852A - 信号伝送システム - Google Patents
信号伝送システムInfo
- Publication number
- JPS63136852A JPS63136852A JP61283501A JP28350186A JPS63136852A JP S63136852 A JPS63136852 A JP S63136852A JP 61283501 A JP61283501 A JP 61283501A JP 28350186 A JP28350186 A JP 28350186A JP S63136852 A JPS63136852 A JP S63136852A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- data
- dai
- master clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008054 signal transmission Effects 0.000 title claims description 9
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 230000010355 oscillation Effects 0.000 claims abstract description 6
- 238000000605 extraction Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 14
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000005070 sampling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 241001633942 Dais Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタルオーディオインターフェース（
以下、ＤＡＩと略称する）によってデータを伝送する場
合等に用いて好適な信号伝送システムに関する。
以下、ＤＡＩと略称する）によってデータを伝送する場
合等に用いて好適な信号伝送システムに関する。
この発明は、送信装置と受信装置を備えた信号伝送シス
テムにおいて、送信装置は受信装置から（７）ｍｌＤＡ
Ｉフォーマント信号に含まれる同期信号を検出し、この
同期信号に位相ロックして所定周波数の第１クロック信
号を発生する第１クロック抽出手段と、第１クロック信
号に基づいて記録媒体よりデータを読出すデータ読取り
手段と、このデータ読取り手段からのデータを第１クロ
・７り信号に基づいて第２ＤＡＩフォーマット信号にエ
ンコードする第１エンコード手段とを有し、受信装置は
第２ＤＡＩフォーマット信号に含まれる同期信号を検出
し、この同期信号に位相ロックして所定周波数の第２ク
ロック信号を発生する第２クロック抽出手段と、第２ク
ロック信号に基づいて第２０ＡＩフォーマット信号より
データを復調するデコード手段と、マスタクロツタを発
生する発振手段と、マスタクロックに基づいて復調デー
タをディジタル信号よりアナログ信号に変換するＤ／Ａ
変換手段と、マスタクロックをエンコードして第１ＤＡ
Ｉフォーマット信号を得る第２エンコード手段とを有し
、マスタクロックによってシステムを同期動作させるこ
とにより、ジッタが混入してないクロ・ツク信号のタイ
ミングでディジタル信号よりアナログ信号に変換（以下
、Ｄ／Ａ変換と云う）するようにしたものである。
テムにおいて、送信装置は受信装置から（７）ｍｌＤＡ
Ｉフォーマント信号に含まれる同期信号を検出し、この
同期信号に位相ロックして所定周波数の第１クロック信
号を発生する第１クロック抽出手段と、第１クロック信
号に基づいて記録媒体よりデータを読出すデータ読取り
手段と、このデータ読取り手段からのデータを第１クロ
・７り信号に基づいて第２ＤＡＩフォーマット信号にエ
ンコードする第１エンコード手段とを有し、受信装置は
第２ＤＡＩフォーマット信号に含まれる同期信号を検出
し、この同期信号に位相ロックして所定周波数の第２ク
ロック信号を発生する第２クロック抽出手段と、第２ク
ロック信号に基づいて第２０ＡＩフォーマット信号より
データを復調するデコード手段と、マスタクロツタを発
生する発振手段と、マスタクロックに基づいて復調デー
タをディジタル信号よりアナログ信号に変換するＤ／Ａ
変換手段と、マスタクロックをエンコードして第１ＤＡ
Ｉフォーマット信号を得る第２エンコード手段とを有し
、マスタクロックによってシステムを同期動作させるこ
とにより、ジッタが混入してないクロ・ツク信号のタイ
ミングでディジタル信号よりアナログ信号に変換（以下
、Ｄ／Ａ変換と云う）するようにしたものである。
ディジタル伝送方式の一種にＤＡＩの伝送方式と云うも
のがある。このＤＡＩでは、１本のディジタルケーブル
でＬチャンネル、Ｒチャンネル２つのデータを伝送する
。このため、第６図Ａに示すようにＬチャンネルデータ
とＲチャンネルデータを交互に送受信する時分割多重伝
送方式を用いる。そして、例えばコンパクトディスクの
ようにサンプリング周波数が４４．１ｋＨｚの場合、Ｌ
チャンネル、Ｒチャンネル夫々のデータは１秒間に４４
１００個ずつ、両チャンネルあわせて８８２００個伝送
される。一つのチャンネルデータ区間（ワード）の長さ
は、 １１．３４μ秒である。またひとつのワードは３
２ビツトで構成され、ビットの区分けは、この場合第６
図Ｂに示すようになされている。すなわち、同図におい
て、最初の４ビツトは同期をとるための５ＹＮＣ部分で
、後述のプリアンプルがはめ込まれている。次はオーデ
ィオデータが入る部分で、２４ビツトのフィールドがあ
る。ただし、コンパクトディスクのようにオーディオデ
ータとしては１６ビツトのものが多く、現在ではうしろ
から１６ビツトのみを使用している。最後の４ビツトは
エンファシスのＯＮ／ ＯＦＦやサブコード等データに
付随した情報をのせるコントロール部分である。
のがある。このＤＡＩでは、１本のディジタルケーブル
でＬチャンネル、Ｒチャンネル２つのデータを伝送する
。このため、第６図Ａに示すようにＬチャンネルデータ
とＲチャンネルデータを交互に送受信する時分割多重伝
送方式を用いる。そして、例えばコンパクトディスクの
ようにサンプリング周波数が４４．１ｋＨｚの場合、Ｌ
チャンネル、Ｒチャンネル夫々のデータは１秒間に４４
１００個ずつ、両チャンネルあわせて８８２００個伝送
される。一つのチャンネルデータ区間（ワード）の長さ
は、 １１．３４μ秒である。またひとつのワードは３
２ビツトで構成され、ビットの区分けは、この場合第６
図Ｂに示すようになされている。すなわち、同図におい
て、最初の４ビツトは同期をとるための５ＹＮＣ部分で
、後述のプリアンプルがはめ込まれている。次はオーデ
ィオデータが入る部分で、２４ビツトのフィールドがあ
る。ただし、コンパクトディスクのようにオーディオデ
ータとしては１６ビツトのものが多く、現在ではうしろ
から１６ビツトのみを使用している。最後の４ビツトは
エンファシスのＯＮ／ ＯＦＦやサブコード等データに
付随した情報をのせるコントロール部分である。
このように組み立てたデータには、第６図Ｃに示すよう
にデータ“０”に１回反転データ“１”に２回反転を対
応させたいわゆるバイフェーズマーク（ｂｉｐｈａｓｅ
ｍａｒｋ）と呼ばれる変調がかけられる。ただし５Ｙ
ＮＣ部分は例外で、プリアンプル（ｐｒｅａｍｂｌｅ）
と呼ばれる特殊なパターンがはめ込まれている。プリア
ンプルではデータによる反転対応が無視されており、ハ
イレベルが続く時間がどの部分より長くなっている。
にデータ“０”に１回反転データ“１”に２回反転を対
応させたいわゆるバイフェーズマーク（ｂｉｐｈａｓｅ
ｍａｒｋ）と呼ばれる変調がかけられる。ただし５Ｙ
ＮＣ部分は例外で、プリアンプル（ｐｒｅａｍｂｌｅ）
と呼ばれる特殊なパターンがはめ込まれている。プリア
ンプルではデータによる反転対応が無視されており、ハ
イレベルが続く時間がどの部分より長くなっている。
このようなりＡＩを用いてデータを伝送する信号伝送装
置として例えば第４図に示すようなものが従来提案され
ている。同図において、（１）は例えばコンパクトディ
スクプレーヤの如き送信装置、（２）はＤ／Ａ変換器シ
ステムの如き受信装置である。
置として例えば第４図に示すようなものが従来提案され
ている。同図において、（１）は例えばコンパクトディ
スクプレーヤの如き送信装置、（２）はＤ／Ａ変換器シ
ステムの如き受信装置である。
送信装置＋１）は所定周波数のマスタクロックを発生す
る発振器（３）、マスタクロックに基づいて例えばコン
パクトディスク等の記録媒体（図示せず）よりデータを
読出すデータ読取り回路（４）及びマスタクロックに基
づいて読出されたデータをＤＡＩフォーマント信号にエ
ンコードするエンコーダ（５）を有する。
る発振器（３）、マスタクロックに基づいて例えばコン
パクトディスク等の記録媒体（図示せず）よりデータを
読出すデータ読取り回路（４）及びマスタクロックに基
づいて読出されたデータをＤＡＩフォーマント信号にエ
ンコードするエンコーダ（５）を有する。
また受信装置（２）は上述のＤＡＩフォーマット信号よ
り例えばオーディオデータのサンプリング周波数ｆｓの
２倍の周波数を有する同期信号を検出する検出回路（６
）、検出された同期信号に位相ロックして所定周波数例
えばサンプリング周波数ＦＧの２５６倍の周波数を有す
るクロック信号を発生するＰＬＬ回路（７）、このクロ
ック信号に基づいて入力信号を復調するデコーダ（８）
、及び復調信号をディジタル信号よりアナログ信号に変
換するＤ／Ａ変換Ｂ（９）を有する。
り例えばオーディオデータのサンプリング周波数ｆｓの
２倍の周波数を有する同期信号を検出する検出回路（６
）、検出された同期信号に位相ロックして所定周波数例
えばサンプリング周波数ＦＧの２５６倍の周波数を有す
るクロック信号を発生するＰＬＬ回路（７）、このクロ
ック信号に基づいて入力信号を復調するデコーダ（８）
、及び復調信号をディジタル信号よりアナログ信号に変
換するＤ／Ａ変換Ｂ（９）を有する。
送信装置（１）のエンコーダ（５）からは第５図Ａに示
すようなりＡ！フォーマット信号Ｒｘが受信装置（２）
に供給される。第５図への上側はＤＡＩフォーマット信
号Ｒｘを波形的に詳しく示し・第５図Ａの下側は同じＤ
Ａ！フォーマット信号Ｒ×を楔形的に示している。この
ようなりＡＩフォーマット信号Ｒｘは検出回路（６）に
供給され、検出回路（６）において、Ｉ ５ＹＮＣ当り
１エツジ（立ち下がり）の第５図Ｂに示すような同期信
号２ＦＳＲが検出される。
すようなりＡ！フォーマット信号Ｒｘが受信装置（２）
に供給される。第５図への上側はＤＡＩフォーマット信
号Ｒｘを波形的に詳しく示し・第５図Ａの下側は同じＤ
Ａ！フォーマット信号Ｒ×を楔形的に示している。この
ようなりＡＩフォーマット信号Ｒｘは検出回路（６）に
供給され、検出回路（６）において、Ｉ ５ＹＮＣ当り
１エツジ（立ち下がり）の第５図Ｂに示すような同期信
号２ＦＳＲが検出される。
この同期信号２ＦＳＲは、上述の如くサンプリング周波
数ｆｓの２倍の周波数を有する。
数ｆｓの２倍の周波数を有する。
検出回路（２）からの同期信号２ＦＳＲはＰＬＬ回路（
７）の位相比較回路（図示せず）に供給され、ここで分
周器（図示せず）からの帰還信号２ＦＳＶ （第５図Ｆ
）と位相比較される。そして位相比較誤差信号がループ
フィルタ（図示せず）で直流電圧に変換され、この直流
電圧に基づいて発振器（図示せず）の発振周波数が制御
され、ＰＬＬ回路（７）の出力側すなわち発ｔ！ｉｉＸ
の出力側にはＤＡＩフォーマット信号Ｒｘデコード用ク
ロりク信号が得られる。
７）の位相比較回路（図示せず）に供給され、ここで分
周器（図示せず）からの帰還信号２ＦＳＶ （第５図Ｆ
）と位相比較される。そして位相比較誤差信号がループ
フィルタ（図示せず）で直流電圧に変換され、この直流
電圧に基づいて発振器（図示せず）の発振周波数が制御
され、ＰＬＬ回路（７）の出力側すなわち発ｔ！ｉｉＸ
の出力側にはＤＡＩフォーマット信号Ｒｘデコード用ク
ロりク信号が得られる。
このようにして得られたＰＬＬ回路（７）からのクロッ
ク信号はＤＡＩフォーマット信号Ｒｘと共にデコーダ（
８）に供給され、クロック信号に基づいてＤＡＩフォー
マット信号Ｒｘが復調される。この結果デコーダ（８）
の出力側には第５図Ｃに示すような１６ビツトシリアル
データＤＡＴＡ、そのシフト用のクロックＢＣＫ、Ｌチ
ャンネル、Ｒチャンネル識別用のＬＲＣＫが得られる。
ク信号はＤＡＩフォーマット信号Ｒｘと共にデコーダ（
８）に供給され、クロック信号に基づいてＤＡＩフォー
マット信号Ｒｘが復調される。この結果デコーダ（８）
の出力側には第５図Ｃに示すような１６ビツトシリアル
データＤＡＴＡ、そのシフト用のクロックＢＣＫ、Ｌチ
ャンネル、Ｒチャンネル識別用のＬＲＣＫが得られる。
これ等の出力はＳ／Ｐ変換回路（図示せず）に供給され
、クロックＬＲＣＫの立ち下がりすなわちＲチャンネル
の終了時点で第５図りに示すようなチャンネル当り１６
ビツトのパラレルデータＰＤＡＴＡがＳ／Ｐ変換回路の
出力側に得られる。このパラレルデータＰＤＡＴＡはＰ
ＬＬ回路（７）からのクロック信号と共にＤ／Ａ変換器
（９）に供給され、この結果その出力側にはパラレルデ
ータＰＤＡＴＡに対応した第５図Ｅに示すような出力電
流１０１ＪＴがアナログ信号として取り出される。
、クロックＬＲＣＫの立ち下がりすなわちＲチャンネル
の終了時点で第５図りに示すようなチャンネル当り１６
ビツトのパラレルデータＰＤＡＴＡがＳ／Ｐ変換回路の
出力側に得られる。このパラレルデータＰＤＡＴＡはＰ
ＬＬ回路（７）からのクロック信号と共にＤ／Ａ変換器
（９）に供給され、この結果その出力側にはパラレルデ
ータＰＤＡＴＡに対応した第５図Ｅに示すような出力電
流１０１ＪＴがアナログ信号として取り出される。
ところで第４図の如き構成の従来装置の場合、上述の如
く送信装置（１）の発振器（３）からのマスタクロック
に基づいて同期信号をつくり、この同期信号に基づいて
受信装置（２）のＰＬＬ回路（７）では各種のクロック
信号を作って送信装置（１１に同期動作しており、その
クロック信号の一つがＤ／Ａ変換器（９）に供給されて
Ｄ／Ａ変換のタイミングとして使用されるためクロック
信号の微細なゆれすなわちジッタがあると音質に悪影響
を及ぼすことになる。
く送信装置（１）の発振器（３）からのマスタクロック
に基づいて同期信号をつくり、この同期信号に基づいて
受信装置（２）のＰＬＬ回路（７）では各種のクロック
信号を作って送信装置（１１に同期動作しており、その
クロック信号の一つがＤ／Ａ変換器（９）に供給されて
Ｄ／Ａ変換のタイミングとして使用されるためクロック
信号の微細なゆれすなわちジッタがあると音質に悪影響
を及ぼすことになる。
特にＤＡＩフォーマット信号Ｒｘからクロックを作り出
す従来のシステムでは送信装置（１１の発振器（３）の
マスタクロツタに比べて受信装置（２）のＰＬＬ回路（
７）のクロック信号にジッタが混入してしまうことは避
けられない。
す従来のシステムでは送信装置（１１の発振器（３）の
マスタクロツタに比べて受信装置（２）のＰＬＬ回路（
７）のクロック信号にジッタが混入してしまうことは避
けられない。
この発明は斯る点に鑑みてなされたもので、極めてジッ
タの少ないＤ／Ａ変換タイミングを供給−できるクロッ
クシステムを実質的に構成できる信号伝送システムを提
供するものである。
タの少ないＤ／Ａ変換タイミングを供給−できるクロッ
クシステムを実質的に構成できる信号伝送システムを提
供するものである。
この発明による信号伝送システムは、送信装置（１１）
と受信装置（１２）を備えた信号伝送システムにおいて
、送信装置（１１）は受信装置（１２）からの第１ＤＡ
Ｉフォーマット信号に含まれる同期信号を検出し、この
同期信号に位相ロックして所定周波数の第１クロック信
号を発生する第１クロック抽出手段（１３，１４）と、
第１クロック信号に基づいて記録媒体よりデータを読出
すデータ読取り手段（４）と、このデータ読取り手段（
４）からのデータを第１クロック信号に基づいて第２Ｄ
ＡＩフォーマット信号にエンコードする第１エンコード
手段（５）とを有し、受信装置（１２）は第２ＤＡＴフ
ォーマット信号に含まれる同期信号を検出し、この同期
信号に位相ロックして所定周波数の第２クロック信号を
発生する第２クロック抽出手段（６，７）と、第２クロ
ック信号に基づいて第２ＤＡｒフォーマット信号よりデ
ータを復調するデコード手段（８）と、マスタクロック
を発生する発振手段（３）と、マスククロッ久に基づい
て復調データをディジタル信号よりアナログ信号に変換
するＤ／Ａ変換手段（９）と、マスタクロックをエンコ
ードして第１ＤＡＩフォーマット信号を得る第２エンコ
ード手段（１５）とを有するように構成している。
と受信装置（１２）を備えた信号伝送システムにおいて
、送信装置（１１）は受信装置（１２）からの第１ＤＡ
Ｉフォーマット信号に含まれる同期信号を検出し、この
同期信号に位相ロックして所定周波数の第１クロック信
号を発生する第１クロック抽出手段（１３，１４）と、
第１クロック信号に基づいて記録媒体よりデータを読出
すデータ読取り手段（４）と、このデータ読取り手段（
４）からのデータを第１クロック信号に基づいて第２Ｄ
ＡＩフォーマット信号にエンコードする第１エンコード
手段（５）とを有し、受信装置（１２）は第２ＤＡＴフ
ォーマット信号に含まれる同期信号を検出し、この同期
信号に位相ロックして所定周波数の第２クロック信号を
発生する第２クロック抽出手段（６，７）と、第２クロ
ック信号に基づいて第２ＤＡｒフォーマット信号よりデ
ータを復調するデコード手段（８）と、マスタクロック
を発生する発振手段（３）と、マスククロッ久に基づい
て復調データをディジタル信号よりアナログ信号に変換
するＤ／Ａ変換手段（９）と、マスタクロックをエンコ
ードして第１ＤＡＩフォーマット信号を得る第２エンコ
ード手段（１５）とを有するように構成している。
受信装置（１２）からの第１ＤＡＩフォーマット信号（
データは含まれていない）に含まれる同期信号を検出回
路（１３）で検出し、この検出した同期信号に位相ロッ
クして所定周波数の第１クロック信号をＰＬＬ回路（１
４）で発生する。データ読取り手段（４）において第１
クロック信号に基づいて記録媒体よりデータを読出し、
読出したデータをエンコーダ（５）において第１クロン
ク信号に基づいて第２ＤＡＩフォーマット信号にエンコ
ードする。
データは含まれていない）に含まれる同期信号を検出回
路（１３）で検出し、この検出した同期信号に位相ロッ
クして所定周波数の第１クロック信号をＰＬＬ回路（１
４）で発生する。データ読取り手段（４）において第１
クロック信号に基づいて記録媒体よりデータを読出し、
読出したデータをエンコーダ（５）において第１クロン
ク信号に基づいて第２ＤＡＩフォーマット信号にエンコ
ードする。
この第２ＤＡＩフォーマット信号はデータとこのデータ
に所定間隔で挿入された同期信号を有し、この同期信号
はオーディオデータのサンプリング周波数ｒｓの２倍の
周波数を存する。受信装置（１２）の検出回路（６）で
第２ＤＡ！フォーマット信号に含まれる同期信号を検出
し、この同期信号に位相ロックして所定周波数の第２ク
ロック信号をＰＬＬ回路（７）で発生する。デコード手
段（８）において第２クロック信号に基づいて第２ＤＡ
Ｉフォーマット信号よりデータを復調する。また、マス
タクロツタを発生する全１辰手段（３）を設け、このマ
スタクロックに基づいてＤ／Ａ変換手段（９）でＤ／Ａ
変換を行う、また、第２エンコード手段（１５）におい
てマスタクロックをエンコードして上述の第１ＤＡＩフ
ォーマット信号を形成し、送信装置（１１）の検出回路
（１３）に送る。これによりジッタの混入されないクロ
ック信号のタイミングでＤ／Ａ変換を行うことができ、
音質の改善が図かれる。
に所定間隔で挿入された同期信号を有し、この同期信号
はオーディオデータのサンプリング周波数ｒｓの２倍の
周波数を存する。受信装置（１２）の検出回路（６）で
第２ＤＡ！フォーマット信号に含まれる同期信号を検出
し、この同期信号に位相ロックして所定周波数の第２ク
ロック信号をＰＬＬ回路（７）で発生する。デコード手
段（８）において第２クロック信号に基づいて第２ＤＡ
Ｉフォーマット信号よりデータを復調する。また、マス
タクロツタを発生する全１辰手段（３）を設け、このマ
スタクロックに基づいてＤ／Ａ変換手段（９）でＤ／Ａ
変換を行う、また、第２エンコード手段（１５）におい
てマスタクロックをエンコードして上述の第１ＤＡＩフ
ォーマット信号を形成し、送信装置（１１）の検出回路
（１３）に送る。これによりジッタの混入されないクロ
ック信号のタイミングでＤ／Ａ変換を行うことができ、
音質の改善が図かれる。
以下、この発明の諸実施例を第１図〜第３図に基づいて
詳しく説明する。各図において、第４図と対応する部分
には同一符号を付し、その詳細説明は省略する。
詳しく説明する。各図において、第４図と対応する部分
には同一符号を付し、その詳細説明は省略する。
第１図はこの発明の第１実施例の回路構成を示すもので
、本実施例では受信装置（１２）内に発振器（３）を設
け、この発振器（３）からのマスタクロックをクロ７り
信号としてＤ／Ａ変換器（９）に供給するようにする。
、本実施例では受信装置（１２）内に発振器（３）を設
け、この発振器（３）からのマスタクロックをクロ７り
信号としてＤ／Ａ変換器（９）に供給するようにする。
従って第４図の如（ＰＬＬ回路（７）からＤ／Ａ変換！
５ （９）へのクロック信号の供給はやめる。
５ （９）へのクロック信号の供給はやめる。
また、発振器（３）からのマスタクロックを第２エンコ
ード手段としてのエンコーダ（１５）に供給し、ここで
第１ＤＡＩフォーマット信号を形成する。
ード手段としてのエンコーダ（１５）に供給し、ここで
第１ＤＡＩフォーマット信号を形成する。
この第１ＤＡＩフォーマット信号にはデータは含まれず
、オーディオデータのサンプリング周波数ｆｓの２倍の
周波数を有する同期信号が所定間隔で挿入されているだ
けである。
、オーディオデータのサンプリング周波数ｆｓの２倍の
周波数を有する同期信号が所定間隔で挿入されているだ
けである。
また、送信装置（１１）に第１クロック抽出手段を構成
する検出回路（１３）とＰＬＬ回路（１４）を設け、検
出回路（１３）においてエンコーダ（１５）からの第１
ＤＡＩフォーマット信号に含まれる同期信号を検出し、
この同期信号に位相ロックしてＰＬＬ回路（１４）で所
定周波数のクロック信号を形成し、夫々データ読取り回
路（４）及び第１エンコード手段としてのエンコーダ（
５）に供給する。エンコーダ（５）はＰＬＬ回路（１４
）からのクロック信号に基づいて読出されたデータを第
２ＤＡＩフォーマット信号にエンコードする。
する検出回路（１３）とＰＬＬ回路（１４）を設け、検
出回路（１３）においてエンコーダ（１５）からの第１
ＤＡＩフォーマット信号に含まれる同期信号を検出し、
この同期信号に位相ロックしてＰＬＬ回路（１４）で所
定周波数のクロック信号を形成し、夫々データ読取り回
路（４）及び第１エンコード手段としてのエンコーダ（
５）に供給する。エンコーダ（５）はＰＬＬ回路（１４
）からのクロック信号に基づいて読出されたデータを第
２ＤＡＩフォーマット信号にエンコードする。
この第２ＤＡＩフォーマット信号は検出回路（６）に供
給され、ここで上述同様同期信号が検出され、この同期
信号に位相ロックしてＰＬＬ回路（７）で所定周波数の
クロック信号が形成されてデコーダ（８）に供給される
。なお、検出回路（６）及びＰＬＬ回路（７）はここで
は第２クロック抽出手段を構成している。
給され、ここで上述同様同期信号が検出され、この同期
信号に位相ロックしてＰＬＬ回路（７）で所定周波数の
クロック信号が形成されてデコーダ（８）に供給される
。なお、検出回路（６）及びＰＬＬ回路（７）はここで
は第２クロック抽出手段を構成している。
このようにして本実施例では発ｍ ！３ Ｔ３１からの
マスタクロツタを直接Ｄ／Ａ変換器（９）に供給するよ
うにしたのでＤ／＾変換のタイミングにはジッタが含ま
れず、音質が改善される。また、デコーダ（８）に供給
されるクロック信号は２回のＤＡＩを介して伝送されて
いるが、発振器（３）には同期しているので、このシス
テム全体は実質的に同期システムとして働くことになる
。
マスタクロツタを直接Ｄ／Ａ変換器（９）に供給するよ
うにしたのでＤ／＾変換のタイミングにはジッタが含ま
れず、音質が改善される。また、デコーダ（８）に供給
されるクロック信号は２回のＤＡＩを介して伝送されて
いるが、発振器（３）には同期しているので、このシス
テム全体は実質的に同期システムとして働くことになる
。
第２図はこの発明の第２実施例を示すもので、本実施例
ではＤ／Ａ変換器（９）の後にサンプル・ホールド回路
（１６）を設けたものであり、その他は第１図と同様の
構成である。Ｄ／Ａ変換器（９）には例えばサンプリン
グ周波数Ｉｓの１２８倍又は２５６倍の周波数を有する
マスタクロックが供給されるが、サンプル・ホールド回
路（１６）にはサンプリング周波数ｆｓと略々同一の周
波数を有するマスタクロックが供給される。
ではＤ／Ａ変換器（９）の後にサンプル・ホールド回路
（１６）を設けたものであり、その他は第１図と同様の
構成である。Ｄ／Ａ変換器（９）には例えばサンプリン
グ周波数Ｉｓの１２８倍又は２５６倍の周波数を有する
マスタクロックが供給されるが、サンプル・ホールド回
路（１６）にはサンプリング周波数ｆｓと略々同一の周
波数を有するマスタクロックが供給される。
斯る構成により本実施例でも上述の第１実施例と略々同
様の作用効果が得られると共に更に本実施例ではＤ／Ａ
変換の際に発生するノイズが除去される。
様の作用効果が得られると共に更に本実施例ではＤ／Ａ
変換の際に発生するノイズが除去される。
第３図はこの発明の第３実施例を示すもので、本実施例
ではＤ／Ａ変換器（９）の前にオーバサンプリングを行
うディジタルフィルタ（１７）を設けたものであり、そ
の他は第１図と同様の構成である。
ではＤ／Ａ変換器（９）の前にオーバサンプリングを行
うディジタルフィルタ（１７）を設けたものであり、そ
の他は第１図と同様の構成である。
ディジタルフィルタ（１７）には例えばサンプリング周
波数［ｓの３８４倍又は２５６倍の周波数を有するマス
タクロックが供給され、Ｄ／Ａ変換器（９）にはディジ
タルフィルタ（１７）よりクロックが供給されるか又は
専用に発振器（３）より供給される。
波数［ｓの３８４倍又は２５６倍の周波数を有するマス
タクロックが供給され、Ｄ／Ａ変換器（９）にはディジ
タルフィルタ（１７）よりクロックが供給されるか又は
専用に発振器（３）より供給される。
斯る構成により本実施例でも上述の第１実施例と略々同
様の作用効果が得られると共に更に本実施例ではＤ／Ａ
変換の際に生じる高調波ノイズが高域にシフトされ、従
って図示せずもＤ／Ａ変換器（９）の後に設けられるア
ナログフィルタを次数の低いものとすることができ、そ
の結果アナログフィルタの構成が簡単になると共に音質
の向上、群遅延特性の改善が図かれる。
様の作用効果が得られると共に更に本実施例ではＤ／Ａ
変換の際に生じる高調波ノイズが高域にシフトされ、従
って図示せずもＤ／Ａ変換器（９）の後に設けられるア
ナログフィルタを次数の低いものとすることができ、そ
の結果アナログフィルタの構成が簡単になると共に音質
の向上、群遅延特性の改善が図かれる。
上述の如（、従来送信装置側に設けられた発振器からの
マスタクロツタをＤＡＩを通してＤ／Ａ変換器が受ける
ようにしていたためＤ／Ａ変換器を行うクロック信号に
ジッタが混入することが避けられなかったが、この発明
によれば、受信装置側にマスタクロックを発生する発振
器を設け、そのマスタクロツタを直接Ｄ／Ａ変換器に供
給すると共にマスタクロックをＤＡＩを介して送信装置
側に送って同期動作させるようにしたためＤ／Ａ変換の
タイミングのシックの発生を極限まで小さくすることが
可能となり、音質が改善される。
マスタクロツタをＤＡＩを通してＤ／Ａ変換器が受ける
ようにしていたためＤ／Ａ変換器を行うクロック信号に
ジッタが混入することが避けられなかったが、この発明
によれば、受信装置側にマスタクロックを発生する発振
器を設け、そのマスタクロツタを直接Ｄ／Ａ変換器に供
給すると共にマスタクロックをＤＡＩを介して送信装置
側に送って同期動作させるようにしたためＤ／Ａ変換の
タイミングのシックの発生を極限まで小さくすることが
可能となり、音質が改善される。
第１図はこの発明の一実施例を示すブロック図、第２図
及び第３図は夫々この発明の他の実施例を示すブロック
図、第４図は従来装置の一例を示すブロック図、第５図
は動作説明に供するための図、第６図はＤＡＩフォーマ
ットの説明に供するための図である。 （４）はデータ読取り回路、（５１，（１５）はエンコ
ーダ、＋６１． （１３）は検出回路、（７１，（１
４）はＰＬＬ回路、（８）はデコーダ、（９）はＤ／＾
変換器、（１１）は送信装置、（１２）は受信装置であ
る。
及び第３図は夫々この発明の他の実施例を示すブロック
図、第４図は従来装置の一例を示すブロック図、第５図
は動作説明に供するための図、第６図はＤＡＩフォーマ
ットの説明に供するための図である。 （４）はデータ読取り回路、（５１，（１５）はエンコ
ーダ、＋６１． （１３）は検出回路、（７１，（１
４）はＰＬＬ回路、（８）はデコーダ、（９）はＤ／＾
変換器、（１１）は送信装置、（１２）は受信装置であ
る。
Claims (1)
- 【特許請求の範囲】 送信装置と受信装置を備えた信号伝送システムにおいて
、 上記送信装置は上記受信装置からの第１ＤＡＩフォーマ
ット信号に含まれる同期信号を検出し、該同期信号に位
相ロックして所定周波数の第１クロック信号を発生する
第１クロック抽出手段と、上記第１クロック信号に基づ
いて記録媒体よりデータを読出すデータ読取り手段と、 該データ読取り手段からのデータを上記第１クロック信
号に基づいて第２ＤＡＩフォーマット信号にエンコード
する第１エンコード手段とを有し、上記受信装置は上記
第２ＤＡＩフォーマット信号に含まれる同期信号を検出
し、該同期信号に位相ロックして所定周波数の第２クロ
ック信号を発生する第２クロック抽出手段と、 上記第２クロック信号に基づいて上記第２ＤＡＩフォー
マット信号よりデータを復調するデコード手段と、 マスタクロックを発生する発振手段と、 上記マスタクロックに基づいて上記復調データをディジ
タル信号よりアナログ信号に変換するＤ／Ａ変換手段と
、 上記マスタクロックをエンコードして上記第１ＤＡＩフ
ォーマット信号を得る第２エンコード手段と を有して成る信号伝送システム。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283501A JPS63136852A (ja) | 1986-11-28 | 1986-11-28 | 信号伝送システム |
| DE3789019T DE3789019T2 (de) | 1986-11-28 | 1987-11-27 | Digitales übertragungssystem. |
| EP87907825A EP0293489B1 (en) | 1986-11-28 | 1987-11-27 | Digital transmission system |
| AU83211/87A AU601008B2 (en) | 1986-11-28 | 1987-11-27 | Digital transmission system |
| PCT/JP1987/000924 WO1988004119A1 (en) | 1986-11-28 | 1987-11-27 | Digital transmission system |
| US07/233,614 US5003559A (en) | 1986-11-28 | 1987-11-27 | Digital transmission system |
| KR1019870013459A KR950012975B1 (ko) | 1986-11-28 | 1987-11-28 | 신호 전송 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283501A JPS63136852A (ja) | 1986-11-28 | 1986-11-28 | 信号伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136852A true JPS63136852A (ja) | 1988-06-09 |
Family
ID=17666362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61283501A Pending JPS63136852A (ja) | 1986-11-28 | 1986-11-28 | 信号伝送システム |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5003559A (ja) |
| EP (1) | EP0293489B1 (ja) |
| JP (1) | JPS63136852A (ja) |
| KR (1) | KR950012975B1 (ja) |
| AU (1) | AU601008B2 (ja) |
| DE (1) | DE3789019T2 (ja) |
| WO (1) | WO1988004119A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2548989B2 (ja) * | 1989-09-20 | 1996-10-30 | 日本ビクター株式会社 | デジタル記録再生装置 |
| US5604768A (en) * | 1992-01-09 | 1997-02-18 | Cellnet Data Systems, Inc. | Frequency synchronized bidirectional radio system |
| US5377232A (en) * | 1992-01-09 | 1994-12-27 | Cellnet Data Systems, Inc. | Frequency synchronized bidirectional radio system |
| US5327298A (en) * | 1992-09-10 | 1994-07-05 | International Business Machines Corporation | Noise minimization for magnetic data storage drives using oversampling techniques |
| US5524237A (en) * | 1992-12-08 | 1996-06-04 | Zenith Electronics Corporation | Controlling data transfer between two microprocessors by receiving input signals to cease its data output and detect incoming data for reception and outputting data thereafter |
| US5568512A (en) * | 1994-07-27 | 1996-10-22 | Micron Communications, Inc. | Communication system having transmitter frequency control |
| FR2737367B1 (fr) * | 1995-07-28 | 1997-10-17 | Thomson Multimedia Sa | Procede et dispositif de synchronisation d'horloges d'encodeurs et decodeurs numeriques |
| US5761439A (en) * | 1995-09-25 | 1998-06-02 | Intel Corporation | Method and apparatus for synchronizing communications between networked computers |
| US6362737B1 (en) * | 1998-06-02 | 2002-03-26 | Rf Code, Inc. | Object Identification system with adaptive transceivers and methods of operation |
| US6332009B2 (en) | 1997-09-03 | 2001-12-18 | Conexant Systems, Inc. | Method and apparatus for generating a line impairment learning signal for a data communication system |
| US5966417A (en) * | 1997-10-02 | 1999-10-12 | International Business Machines Corporation | Cycle alignment circuit for multicycle time systems |
| DE10046920C2 (de) * | 2000-09-21 | 2003-08-14 | Siemens Ag | Verfahren zum gesteuerten Einsynchronisieren auf ein nicht stabiles Taktsystem und hiermit korrespondierende Empfangseinheit |
| DE10057026C2 (de) * | 2000-11-17 | 2003-08-14 | Siemens Ag | Verfahren zur digitalen Erzeugung von äquidistanten synchronen frequenzvervielfachten Takten |
| DE10148878B4 (de) * | 2001-10-04 | 2006-03-02 | Siemens Ag | System und Verfahren zum Übertragen digitaler Daten |
| JP4452136B2 (ja) * | 2004-03-30 | 2010-04-21 | 株式会社日立製作所 | データ同期再生装置及び端末装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342363A (en) * | 1976-09-30 | 1978-04-17 | Narumi China Corp | Method of producing ceramic multilayer circuit substrate |
| JPS5527743A (en) * | 1978-08-18 | 1980-02-28 | Seiko Epson Corp | Temperature compensation method for crystal oscillator |
| JPS5776956A (en) * | 1980-10-29 | 1982-05-14 | Mitsubishi Electric Corp | Signal system for digital interface |
| JPS5782217A (en) * | 1980-11-10 | 1982-05-22 | Matsushita Electric Ind Co Ltd | Pcm recorder possible for synchronizing run |
| JPS5853807A (ja) * | 1981-09-26 | 1983-03-30 | Matsushita Electric Ind Co Ltd | 巻回型複合チツプ部品 |
| JPS59125144A (ja) * | 1982-12-30 | 1984-07-19 | ソニー株式会社 | デイジタル信号伝送方法 |
| KR900001222B1 (ko) * | 1983-06-15 | 1990-03-05 | 가부시기가이샤 히다찌세이사꾸쇼 | Pcm 신호의 기록 재생장치 |
-
1986
- 1986-11-28 JP JP61283501A patent/JPS63136852A/ja active Pending
-
1987
- 1987-11-27 EP EP87907825A patent/EP0293489B1/en not_active Expired - Lifetime
- 1987-11-27 WO PCT/JP1987/000924 patent/WO1988004119A1/ja active IP Right Grant
- 1987-11-27 US US07/233,614 patent/US5003559A/en not_active Expired - Lifetime
- 1987-11-27 DE DE3789019T patent/DE3789019T2/de not_active Expired - Fee Related
- 1987-11-27 AU AU83211/87A patent/AU601008B2/en not_active Ceased
- 1987-11-28 KR KR1019870013459A patent/KR950012975B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AU601008B2 (en) | 1990-08-30 |
| KR880006851A (ko) | 1988-07-25 |
| AU8321187A (en) | 1988-06-16 |
| US5003559A (en) | 1991-03-26 |
| DE3789019D1 (de) | 1994-03-17 |
| DE3789019T2 (de) | 1994-06-01 |
| EP0293489A4 (en) | 1991-11-13 |
| KR950012975B1 (ko) | 1995-10-24 |
| EP0293489A1 (en) | 1988-12-07 |
| EP0293489B1 (en) | 1994-02-02 |
| WO1988004119A1 (en) | 1988-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136852A (ja) | 信号伝送システム | |
| EP0310330B1 (en) | Digital signal recording/reproducing apparatus | |
| US4884267A (en) | TDM transmission system | |
| JPS6142334B2 (ja) | ||
| EP0805438A3 (en) | Servo circuit, digital PLL circuit and optical disk device | |
| EP0220033B1 (en) | A pcm recording and reproducing apparatus | |
| US4953163A (en) | TDM transmission system | |
| EP0473417A2 (en) | Digital signal reproducing apparatus | |
| JPH0225576B2 (ja) | ||
| JPH0332132A (ja) | デジタル信号復号装置 | |
| JPH11252187A (ja) | 二相変調ビットストリームのデコーディング及び非整数比を有する相対的自己同期周波数分割器 | |
| JPH0666694B2 (ja) | Ｄ／ａ変換装置 | |
| EP0064791B1 (en) | Method of transmitting an audio signal via a transmission channel | |
| JP2723819B2 (ja) | 標本化クロック再生装置 | |
| JPH0834442B2 (ja) | ディジタル信号受信装置 | |
| JP2820832B2 (ja) | デジタルオーディオインタフェースのデコーダ回路装置 | |
| KR0185919B1 (ko) | Sd-vcr 데이타의 25/24 복조방법 | |
| KR950002721B1 (ko) | 시스템 클럭 발생회로 | |
| JPH0230292A (ja) | 標本化クロック再生回路 | |
| JPH0225307B2 (ja) | ||
| JPH0564168A (ja) | 直交多重信号処理方式及び伝送・受信装置 | |
| JPS6320774A (ja) | デイジタル信号伝送装置 | |
| JPH10308082A (ja) | データセパレータ | |
| JPS6381656A (ja) | 磁気テ−プ記録再生装置 | |
| JPS60194850A (ja) | 位相同期送受信装置 |