JPH0551982B2

JPH0551982B2 -

Info

Publication number: JPH0551982B2
Application number: JP57201659A
Authority: JP
Inventors: Junkichi Sugita; Hiroaki Yada
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-11-17
Filing date: 1982-11-17
Publication date: 1993-08-04
Also published as: JPS5992410A; EP0109837B1; DE3370219D1; ATE25886T1; US4543531A; EP0109837A1; CA1214264A

Description

【発明の詳細な説明】産業上の利用分野本発明はデータ検出装置に関し、特にデイジタ
ル信号が記録された磁気テープの再生信号からデ
ータを検出する場合に用いて好適な斯種装置を提
供する。

背景技術とその問題点近年開発が進められているデイジタルテープレ
コーダにおいては、Ｋビツト（例えば16ビツト）
でPCM化されたデイジタルオーデイオ信号を、
磁気テープ上のｎ本のトラツクに記録するように
している。このデイジタルオーデイオ信号が記録
されたテープを再生する回路として従来より第１
図に示す回路が提案されている。

第１図において、ｎ個の再生ヘツド１₁，１₂〜
１_oはテープの巾方向に沿つて配列され、ｎ本の
トラツクに夫々対応している。各ヘツド１₁〜１_o
にはプリアンプ２₁，２₂〜２_o、イコライザ３₁，
３₂〜３_o、コンパレータ４₁，４₂〜４_o、PLL回路
５₁，５₂〜5_o及びデータ検出回路６₁，６₂〜6_o等
から成る回路系が接続されている。

例えばイコライザ３_iの回路系について述べる
と、ヘツド１₁からは第２図Ａに示すようなアイ
パターンを持つ再生信号が得られる。イコライザ
３₁の実際の出力波形は、アイパターンの正又は
負の半波のうち記録時のデイジタルデータと対応
する半波の積分波形となつて現われる。例えば記
録時のデータが第２図Ｂに示すデータであつた場
合、等化後の再生波形は同図Ｃに示す波形とな
る。この信号はコンパレータ４₁に加えられて、
検出レベルVsと比較される。これによつて同図
Ｄに示すようなコンパレータ出力が得られる。こ
のコンパレータ出力はその立上り及び立下りのエ
ツジがジツタ等により変位している。このコンパ
レータ出力はPLL回路５₁及びデータ検出回路６₁
に加えられる。PLL回路５₁はコンパレータ出力
に基いて、再生信号に同期した第２図Ｅに示すク
ロツクφを作る。データ検出回路６₁は例えばＤ
型フリツプフロツプで構成されており、上記コン
パレータ出力を上記クロツクφで読み込むことに
よつて、第２図Ｆに示すような元のデータを得
る。この場合、クロツクφの立上りを0゜位相と
し、立下りを180゜位相としたとき、0゜位相でコン
パレータ出力を検出するように成される。このと
きクロツクφの上記180゜位相の立下りは再生信号
の検出レベルVsと交わる点と対応する。上記検
出されたデータはデイジタル信号処理回路７に加
えられて処理される。

上述した第１図の従来回路では、プリアンプ、
イコライザ、コンパレータ、PLL回路及びデー
タ検出回路から成る回路系をｎチヤンネル設ける
必要があり、このため配線数が多くなる等、回路
が複雑となる問題があつた。また第１図の回路は
アナログ回路で構成されるためIC化が難しい欠
点もあつた。

発明の目的本発明は上記の実情に鑑み構成されたもので、
各トラツクの信号をシリアルにデイジタル処理す
ることにより、ハードウエアのかなりの部分を各
トラツク間で共用することができ、且つIC化が
容易なデータ検出装置を提供するものである。

発明の概要本発明は再生波形をサンプリングし、このサン
プル値から再生波形と基準レベルとが交叉する点
とサンプル位相位置との間隔を求め、上記交叉す
る点から所定期間離れた位置をデータ検出点と成
すようにしたデータ検出装置である。

実施例第３図Ａ，Ｂ，Ｃはテープ上のｎ本のトラツク
から夫々再生された再生信号の波形を示すもの
で、これらの再生信号はｎ個のヘツドから同時に
得られる。本発明においては、これらの再生信号
を第７図について後述するようにマルチプレクサ
に加え、各信号を互いにずれたタイミングでサン
プリングして時分割するようにしている。

第３図の場合は各信号を互いにずれたt₁，t₂…
…t_oの時点で順次にサンプリングしている。これ
によつて各トラツクから得られる並列再生信号を
第３図Ｄに示すような順次信号に変換することが
できる。

PCM信号がNRZ系の変調方式（NRZI方式、
４／５MNRZI方式、８→10変換方式等）によるも
のである場合は、チヤンネルビツトレートがｆビ
ツト／secであるとき、その所要帯域はナイキス
ト基準によりｆHzまであれば充分である。従つ
て、サンプリング周波数を2fHzとしても元の情報
が失われることはない。このため第３図において
は１チヤンネルビツトに相当する期間に少くとも
サンプリングを２回行うようにしている。尚、こ
のサンプリング周波数は一般にMf（Ｍ＞１）とし
てよい。

上述した順次信号を得ることにより、マルチプ
レクサの後段の回路においは、順次信号を後述す
るデータ検出装置に供給すればよいので、回路構
成を簡略化することができる。しかしながら順次
信号から元のデータを各トラツク毎に検出するた
めには、各トラツクの再生信号に夫々同期したク
ロツクを必要とする。このようなクロツクを順次
信号から直接作り出すことは困難である。

第４図は順次信号から各トラツク毎に再生信号
と同期したクロツクを得ると共に、トラツク毎に
データを検出するための、本発明によるデータ検
出回路の実施例を示す。第５図は第４図のタイミ
ングチヤートを示すもので、〜は第４図の
〜点に現われる出力を示す。またクロツクφ₁，
φ₂，φ₃、再生信号Sp、出力クロツクφ₄及び出力
データDoは夫々第４図と対応する。また説明を
簡単にするために第４図の入力端子１０には、１
本のトラツクからの再生信号Spが入力されるも
のとする。

本実施例は入力端子１０にチヤンネルビツトレ
ートがfbit／secの再生信号Spが入力されたとき、
デイジタルPLL回路により出力端子１１に上記
信号Spに同期された出力クロツクφ₄を得ると共
に、出力端子１２に出力データDoを得るように
したものである。

次に上記φ₄及びDoを得る原理について説明す
る。

第５図において、信号Spは先ずＡ／Ｄ変換さ
れてデイジタルデータS₁，S₂……S₉に変換され
る。この変換は周波数2fHzのクロツクφ₁でサンプ
リングされることにより行われる。次にこれらの
データS₁〜S₉の各サンプリング点の位置（位相）
p₁〜p₉を調べる。この場合、信号Spが検出レベ
ル（簡単のためゼロレベルとする）と交る点を検
出し、このゼロクロス点を基準として各データS₁
〜S₉の位置p₁〜p₉を表わす。尚、上記ゼロクロス
点は信号Spの元のデータ（記録データ）が「Ｈ」
から「Ｌ」へ、又は「Ｌ」から「Ｈ」へ変化した
点であり、この点はまた信号Spと同期したクロ
ツクの180゜位相を示す点である（第２図参照）。

また上記信号Spと同期したクロツクの１周期、
即ち0゜〜360゜（データS₁〜S₉の２サンプル分の長
さ＝クロツクφ₁の２周期）をＮ＝16等分して、
各分割された位置を０、１、２……15の番号で表
わすものとする。従つて上記ゼロクロス点はN/2
＝８で表わされることになる。上記ゼロクロス点
は第５図の例では、S₂とS₃の間、S₄とS₅の間及び
S₈とS₉の間にx₁，x₂，x₃点として存在している。
データS_iとS_i+1との間にこのようなゼロクロス点
があるときは、S_i+1の位相位置p_i+1は、 p_i+1＝S_i+1／S_i+1−S_i・Ｎ／２＋Ｎ／２の演算で求めることができる。例えばp₃点は、 p₃＝S₃／S₃−S₂・Ｎ／２＋Ｎ／２で求めることができる。この場合S₂とS₃を直線で
結び、この直線のゼロクロス点かS₃のサンプリン
グ点までの長さ（時間差）としてp₃点が求められ
る。従つて、信号Spの実際のゼロクロス点とα
の誤差を生じるが、この誤差αは補正される。い
まS₂，S₃の値がそれぞれ「８」、「−２」とすると
S₃の位相位置p₃とゼロクロスx₁点との間隔はS₃/
Ｓ_３−Ｓ_２・N/2≒「２」（Ｎ＝16とした場合の略２
分割分の長さ）となる。このx₁点を180゜位相とし
てN/2＝「８」で表わすのであるから、S₃点の位
相位置p₃は８＋２＝「10」で表わされる。実際に
は後述する修正が成されてp₃は「11」で表わされ
る。S₃の次のデータS₄はS₃と共に負側にあり且つ
S₃より、N/2＝「８」だけ離れているので、S₄の
位相位置p₄は11＋８＝「19」で表わされる。尚、
実際にはp₄は19−Ｎ＝「３」で表わされる。次の
データS₅の位相位置p₅は、ゼロクロスx₂点と位相
位置p₅との間隔を検出してこの間隔に「８」を加
えた値で求められる。このS₅からS₆までは正側に
あるので、各位相位置p₅〜p₈は順次「８」を加え
た値で求められる。このようにして各データS₁〜
S₉の位相位置をp₁〜p₉の値で表わした位相位置信
号を得ることができる。この位相位置信号から信
号Spに同期したクロツクφ₄及びデータDoを検出
することができる。

クロツクφ₄の検出は次のようにして行われる。

x₁，x₂，x₃点は信号Spのクロツクの180゜位相を
示しているので、これらのx₁，x₂，x₃点から順次
に「８」の長さだけ離れた位置、即ち「０」で表
わされる点は上記クロツクの0゜位相を示すものと
なる。この0゜位相は信号Spに対するデータ検出点
となる（第２図参照）。従つて上記位置信号から
この0゜位相を検出し、この検出点に同期したクロ
ツクを発生させればクロツクφ₄を得ることがで
きる。0゜位相の検出は上記位置信号からp_i、p_i+1
を常に比較することにより行われる。この比較結
果がp_i＞p_i+1のとき、それらの間に0゜位相が存在
することになる。例えばS₁，S₂の位置p₁，p₂が
「12」、「４」の場合は、「12」から「４」に移ると
き、12、13、14、15、０、１、２、３、４とな
り、間に０が入るので、S₁とS₂の間に0゜位相即
ち、データ検出点が存在することが判る。これに
対して、S₂，S₃の位置p₂、p₃が夫々「４」、「11」
の場合は、「４」から「11」へは４、５、６……
10、11となつて、間に０がないので、S₂とS₃の間
には0゜位相は存在しないことが判る。

このようにして検出された0゜位相の各データ検
出点と対応する再生信号Spが正か負かを見れば、
信号Spのデータを得ることができる。次に以上
述べた原理に基く第４図の回路動作を説明する。
尚、この第４図の回路の一部は後述するようにデ
イジタルPLL回路を構成している。

入力端子１０に加えられた信号SpはＡ／Ｄ変
換器１３に加えられ、クロツクφ₁でサンプリン
グされてデイジタルデータS₁〜S₉に変換される。
これらのデータS₁〜S₉は点に順次出力される。
各データS₁〜S₉はさらにクロツクφ₁で駆動され
るＤ型フリツプフロツプ（以下FFと言う）１４
により、クロツクφ₁の１周期分だけ遅延されて
点に順次出力される。点及び点のデータは
演算回路１５に加えられ、ゼロクロス点とサンプ
リング位相位置との間隔を求める/-・N/
２の演算が行われる。今、データS₁〜S₉の各値が
「10」、「８」、「−２」、「−８」、「２」、「10」
、
「10」、「９」、「−３」であつたとすると、点に
得られる上記演算結果は夫々「−32」、「２」、
「11」、「２」、「10」、「∞」、「−72」、「２」と
なる。
一方、，点の出力はMSB（サインビツト）検
出回路１６に加えられて、各データのMSBが検
出される。第５図の場合は、タイムスロツトt₃に
おいて点にS₃が出力され、点にS₂が出力され
たとき、両者のMSBが異る。従つて、これらの
MSBが加えられるEXオアゲート１７の出力は
「Ｈ」となり、これによつてアンドゲート１８が
開かれる。このときの点の出力「２」は、S₃の
位置p₃とx₁点との時間差を表わす。この出力
「２」は加算器１９においてN/2発生器２０から
得られるN/2（＝８）と加え合わされる。この加
算値２＋８＝「10」はS₃の位置P₃を演算で求めた
値として得られる。このとき加算器１９には加算
器２１より例えば「12」の値が与えられている。
この値「12」は後述により明らかになるが、S₃の
位置P₃の予想値を示すものである。加算器１９
においては上記加算値と上記予想値との差10−12
＝−２の演算が行われる。この加算出力「−２」
は係数器２２に加えられて係数Ｋ（但し０≦Ｋ≦
１）が乗算される。例えばＫ＝0.5とすれば、係
数器２２の出力は−２×0.5＝−１となる。この
「−１」はp₃の修正値としてアンドゲート１８を
通じて加算器２３に加えられる。この加算器２３
には前記加算器２１より前記予想値「12」が加え
られており、−１＋12＝11の加算が成されて点
に出力される。この「11」はS₃の位置p₃の修正さ
れた値としてレジスタ２４に保持される。尚、レ
ジスタ２４はｍビツト（但し2m＝Ｎ）で構成さ
れている。

前記予想値「12」は、一つ前のタイムスロツト
t₂で求められたS₂の位置p₄の値「４」に単に
「８」を加えた値である。この値「12」が演算回
路１５で演算された値「10」と共に加算器１９で
比較されて、先ずジツタ等による「−２」の修正
が成され、次に係数器２２により「−１」に修正
されることにより、p₃は「11」に修正されたこと
になる。上記係数Ｋはx₁点の前記誤差のαを補正
するためのものである。

上記レジスタ２４は次にクロツクφ₁より90゜遅
れたクロツクφ₂で読み出され、読み出された上
記「11」は点に出され、さらに加算器２１に加
えられて、N/2発生器２５からのN/2（＝８）と
加算される。次のタイムスロツトt₄において、ク
ロツクφ₁のタイミングで点にS₄、点にS₃が
現われると、両者のMSBは同じ（負）であるの
で、EXオアゲート１７の出力は「Ｌ」となり、
アンドゲート１８は閉ざされる。従つて係数器２
２の出力は加算器２３に加えられず、この加算器
２３には加算器２１の出力（11＋８）−Ｎ＝３の
みが加えられる。この「３」はS₄の位置P₄を実
質的に示す値であり、レジスタ２４に加えられ
る。このとき、点にはp₄が現われ点にはp₃が
現われている。即ち、点には点のデータS_i+1
の位置p_i+1が現れ、点には点のデータS_iの位
置p_iが現われることになる。

次のタイムスロツトt₅においては、，点に
得られるデータS₄，S₅に基いてx₂が求められ、こ
のx₂点に基いてS₅の位置p₅が修正されて「11」が
得られる。このS₅からS₈までは信号Spの正側に
あるので、各位置p₆，p₇，p₈は順次にN/2を加え
た値となる。さらにt₃点が検出されてS₉の位置p₉
が修正され、以下同様の動作が行われる。このよ
うにして点に各データS₁〜S₉の位置p₁〜p₉を示
す位置信号が得られ、点に上記位置信号をクロ
ツクφ₂で遅延させた位置信号が得られる。尚、
第５図の例ではp₁〜p₉の値は夫々「12」、「４」、
「11」、「３」、「11」、「３」、「11」、「３」、「
11」と
なつている。

以上によれば、加算器１９、係数器２２、アン
ドゲート１８、加算器２３、レジスタ２４及び加
算器２１等により、実質的にデイジタルPLL回
路が構成される。この場合、レジスタ２４及び加
算器２１により、PLL回路のV.C.O（電圧制御発
振器）が実質的に形成され、加算器１９は実質的
に位相比較器の機能を持つことになる。また係数
器２２はPLLのループゲインを決めるものとな
る。このデイジタルPLL回路によれば、加算器
２１の出力又は点の出力又は点の出力として
前述した位置信号が得られる。

上記位置信号からデータ検出点を検出するに
は、例えばS₁の位置p₁が「12」であるとすると、
次のサンプリング点（S₂の位置）までの長さ
「８」の間に「０」の点があることが判る。また
S₂の位置p₂が「４」であるとすると、次のサンプ
リング点（S₃の位置）までの間に「０」の点がな
いことが判る。このようにしてある位置p_iに
「８」を加えた値が「16（＝０）」以上であれば次
の位置p_i+1までの間に0゜位相が存在し、p_iに「８」
を加えた値が「16」より小であれば、次の位置
p_i+1までの間には0゜位相は存在しないことを判定
することができる。

しかしながらこの判定方法は次のような不都合
が生じる。

例えばある位置p_iが「７」であつたとすると、
次の位置p_i+1は７＋８＝15であるから、上記判定
方法によればp_iとp_i+1との間には0゜位相がないも
のと判定される。ところがこのp_i+1の値が修正さ
れて例えば「１」となつたとすると、実際にはp_i
とp_i+1との間に0゜位相が存在するにも拘らず、上
記判定方法では0゜位相が存在しないものと判定さ
れてしまう。

上記の不都合を解消するために本実施例ではコ
ンパレータ２６を設けて、点の出力と点の出
力、即ち、p_iとp_i+1とを比較するようにしている。
そして前述したようにp_i＞p_i+1のときに、２つの
データS_iとS_i+1の間に「０」点があるものとして、
上記コンパレータ２６より点に「Ｈ」の出力を
発生するようにしている。第５図の場合は、S₁と
S₂、S₃とS₄、S₅とS₆及びS₇とS₈の間にデータ検出
点があり、上記のタイミングで点にデータ検出
点を示す「Ｈ」の出力が現われている。

次にこの点の出力をFF２７のＤ端子に加え、
このFF２７をクロツクφ₂より90゜遅れたクロツク
φ₃で駆動する。そしてこのFF２７のＱ出力とク
ロツクφ₃をアンドゲート２８に加えることによ
つて、出力端子１１にクロツクφ₄を得ることが
できる。後述するようにこのクロツクφ₄が実際
のデータ検出に用いられる。

次にデータ検出方法について述べる。

データ検出は点にデータ検出点を示す「Ｈ」
の出力が現われたとき、そのデータ検出点の両側
のデータから知ることができる。例えば第５図の
場合はp₁とp₂との間にデータ検出点「０」があ
り、その両側のデータS₁，S₂は共に「正」である
から、求めるデータは「Ｈ」である。またp₃とp₄
との間にもデータ検出点「０」があり、その両側
のデータS₃，S₄は共に「負」であるから、データ
は「Ｌ」である。このように各データ検出点から
前後に1/2サンプル期間離れた所の２つのデータ
S_i，S_i+1は通常は同符号であるので、これらを調
べることにより、２サンプルに１回の割合で実質
的に誤差のないデータを求めることができる。
尚、２つのデータS_i，S_i+1が「正」か「負」かを
知るには、２つのデータS_i，S_i+1のMSBが「Ｈ」
か「Ｌ」かを見ればよい。

しかしながら上記のデータ検出方法は次のよう
な不都合が生じることがある。

例えば第６図Ａ，Ｂに示すように２つのデータ
S_i，S_i+1の位置p_iとP_i+1との間にゼロクロス点とデ
ータ検出点とが存在する場合がある。同図Ａの場
合は求めるデータSoは「Ｈ」であり、同図Ｂの
場合は求めるデータSoは「Ｌ」である。前述し
た検出方法により、データ検出点の両側のデータ
S_i，S_i+1のMSBを調べると符号が異つているの
で、どちらをデータとしてよいか判定することが
できなくなる。

このような不都合を解消するために、本実施例
では、コンパレータ２９を設けて、点の出力と
点の出力とを比較し、点出力＞点出力のと
き、このコンパレータ２９より点に「Ｈ」の出
力を発生するようにしている。点の出力値はゼ
ロクロス点からサンプリング時点p_i+1までの時間
間隔を表し、また点の出力値はデータ検出点か
らサンプリング時点p_i+1までの時間間隔を示ｓて
いる。従つて第６図Ａ，Ｂのようなことが生じる
場合は点の出力値が点の出力値より大きくな
り、データ検出点での信号S₀の値はS_i+1と同符号
となる。また逆に点の出力値が点の出力値よ
り小さい時はデータ検出点での信号S₀の値はS_iの
値と同符号となる。従つて、第６図Ａ，Ｂの場合
はS_i+1のMSBを調べればデータを求めることが
できる。

上記点の出力はアンドゲート３０の一方の端
子に加えられると共に、インバータ３２で反転さ
れてアンドゲート３１の一方の端子に加えられ
る。上記アンドゲート３０の他方の端子には
MSB検出回路１６より点のデータS_i+1のMSB
が加えられる。また上記アンドゲート３１の他方
の端子には、MSB検出回路１６より点のデー
タS_iのMSBが加えられる。尚、点の出力の値
は、ゼロクロス点検出時の値以外は特に意味の無
いものであり、通常は点には「Ｈ」か「Ｌ」か
の出力が現われている。上記アンドゲート３０，
３１の出力はオアゲート３３を介してFF３４の
Ｄ端子に加えられる。このFF３４は前記クロツ
クφ₄で駆動されている。

上記構成によれば、通常はMSB検出回路１６
から得られる２つのMSBは共に「正」又は「負」
であり、また点の出力は「Ｈ」か「Ｌ」となつ
ている。従つて、アンドゲート３０，３１の何れ
かの出力がMSBに応じたレベルとなり、この出
力がオアゲート３３を通じてFF３４に加えられ
る。FF３４はクロツクφ₄をデータ検出タイミン
グとして、端子から出力端子１２にデータDo
を出力する。また第６図Ａの場合は、点出力が
「Ｈ」になると共に、アンドゲート３０に加えら
れるMSBが「正」となる。従つてこのアンドゲ
ート３０より「Ｈ」のデータが得られる。また第
６図Ｂの場合はアンドゲート３１に加えられる
MSBは「負」であるから、「Ｌ」のデータが得ら
れる。

このようにして得られた出力データDoは後段
の復調回路で復調された後、メモリーに書き込ま
れ、適当なタイミングで読み出されることによつ
てジツタが除去される。

以上は１つのトラツクから再生された再生信号
Spのデータを検出する場合について述べたが、
次に第３図について述べたようにｎ本のトラツク
からのｎ個の再生信号を順次にサンプリングして
得られる順次信号からデータ検出を行う場合の回
路の実施例を第７図について説明する。

第７図において、ｎ個のヘツド１₁〜１_oから得
られる再生信号S_p1〜S_poは、夫々プリアンプ３５
_１〜３５_oを通じてアナログマルチプレクサ３６に
加えられる。マルチプレクサ３６は再生信号S_p1
〜S_poを第３図Ａ，Ｂ，Ｃのようにサンプリング
して、同図Ｄに示すような順次信号と成す。この
順次信号はＡ／Ｄ変換器３７によつてデイジタル
順次信号に変換されてイコライザ回路３８に加え
られる。このイコライザ回路３８は、直列接続さ
れたｋ個のｎ段シフトレジスタ３９₁〜３９_kと、
各シフトレジスタ３９₁〜３９_kの出力に夫々所定
の係数a₁，a₂〜a_kを乗算する係数器４０₁〜４０_k
と、レジスタ４１とによりデイジタルフイルタと
して構成されている。

上記構成によればシフトレジスタ３９₁〜３９_k
の各出力には常に同じトラツクの再生信号のデー
タが現われている。これらのデータは係数器４０
_１，４０_kにより所定の係数が乗ぜられた後、レジ
スタ４１に加えられて順次信号に変換される。従
つてこの順次信号は前記Ａ／Ｄ変換されたデイジ
タル順次信号をイコライザで補正したデイジタル
順次信号となつている。この補正されたデイジタ
ル順次信号はｎ段のレジスタ４２とデータ検出装
置４３に加えられる。このデータ検出装置４３は
第４図の装置が用いられている。但し第４図の
Ａ／Ｄ変換器１３及びレジスタ２４は第７図にお
いてはＡ／Ｄ変換器３７及びｎ段のレジスタ４４
と夫々対応している。また第７図の，，，
点は第４図のそれらと対応する。

上記構成によれば、，点には常に同一トラ
ツクのデータS_i+1，S_iがトラツク順に現れ、これ
らのデータが、第４図及び第５図について既述し
た動作によつてトラツク順に処理される。この結
果、出力端子１１に各トラツクのクロツクφ 4₁〜
φ 4_oが順次に出力され、出力端子１２に各トラツ
クのデータDo₁〜Do_oが順次に出力される。尚、
レジスタ３９₁〜３９_kに代えてBBD、CCD等を
用いることができる。その場合は、Ａ／Ｄ変換器
３７はイコライザ回路３８と検出装置４３との間
に設けられる。

これまでの説明はNRZ系の変調方式を適用し
た場合であつてウインドマージンが1Tの場合で
ある（但しチヤンネルビツトレートfbit／secの
ときＴ＝1/f）。NRZ以外の変調方式として、例
えばMFM、Miller²、3PM、HDM方式のような
ウインドマージンが0.5T、最短波長≧2T（最小磁
化反転巾≧1T）であるような変調方式を用いる
場合は、チヤンネルビツトレートは2/T（2fbit／
sec）となる。その場合は、第３図又は第５図の
再生信号のサンプリング周波数は4fHzとなるが、
信号の帯域としてはｆ＝1/T以下で充分であるの
で、必要以上にサンプリング周波数を高くするこ
とになる。このような場合は第８図の回路が用い
られる。

第８図において、入力端子４５に2fHzでサンプ
リングされたデータが加えられる。このデータは
演算回路４６の端子に加えられると共に、クロ
ツクφ₅で駆動されるFF４９で遅延されて上記演
算回路４６に加えられる。演算回路４６は＋
／２の演算を行つて、現在のデータS_i+1と一つ
前の上記遅延されたデータS_iとの中間の値S_ipを得
る。この中間データS_ipと上記クロツクφ₅をイン
バータ４７で反転したクロツクとがアンドゲート
４８に加えられる。また上記データSiとクロツク
φ₄とがアンドゲート４９に加えられる。アンド
ゲート４８，４９の出力はオアゲート５０に加え
られる。従つてこのオアゲート５０より、S_i、
S_ip、S_i+1の順にデータが得られる。即ち、2fHzで
サンプリングされたデータを見かけ上２倍の周波
数でサンプリングされたデータとして得ることが
できる。これらのデータはクロツクφ₁で駆動さ
れるFF５１によりジツタによる修正が成された
後、第４図の点に加えられる。

以上によれば、ｎ本のトラツクについてイコラ
イザ回路３８及びデータ検出装置４３等を共用す
ることができるので、第１図の従来の回路に比し
構成を簡略化することができる。またデイジタル
処理を行つているのでIC化が容易となる。

発明の効果マルチトラツクシステムのデイジタル記録再生
装置における再生回路の構成を簡略化することが
でき、且つIC化が容易となる。

【図面の簡単な説明】

第１図は従来のデイジタルテープレコーダにお
ける再生回路を示すブロツク図、第２図は従来の
データ検出方法を説明するための波形図、第３図
は本発明の原理を示す波形図、第４図は本発明の
実施例を示すブロツク図、第５図は第４図のタイ
ムチヤート、第６図はデータ検出の一例を説明す
るための図、第７図は本発明の多トラツク再生回
路に適用した場合の実施例を示すブロツク図、第
８図は本発明のさらに他の実施例を示すブロツク
図である。なお図面に用いられている符号におい
て１３……Ａ／Ｄ変換器、１４……Ｄ型フリツプ
フロツプ、１５……演算回路、１６……MSB検
出回路、１７……EXオアゲート、１８……アン
ドゲート、１９，２１，２３……加算器、２３…
…位置信号形成回路、２０，２５……係数発生
器、２４，４２，４４……レジスタ、２６，２９
……コンパレータ、２６，２７，２８……データ
検出点信号発生回路、３６……アナログマルチプ
レクサ、３８……イコライザ回路、３９₁〜３９_k
……シフトレジスタ、４３……データ検出装置で
ある。

Claims

【特許請求の範囲】１デイジタル信号の再生波形をチヤンネルビツ
トレートのＭ倍（但しＭ＞１）の周波数でサンプ
リングしてサンプルデイジタル値に変換するＡ／
Ｄ変換器と、相隣る２つのサンプルデイジタル値に基いてサ
ンプル時点から上記デイジタル信号の再生波形が
基準レベルと交差する点までの間隔を演算する演
算回路と、この演算回路よりの演算出力に基いて上記交差
する点のチヤンネルビツト期間をＮ等分した位置
信号を形成する回路と、上記位置信号に応じてデイジタル信号のデータ
を検出するためのデータ検出点信号を発生する回
路と、上記データ検出点信号のタイミングにより上記
サンプルデイジタル値を検出して出力データを得
るようにしたことを特徴とするデータ検出装置。２複数個のデイジタル信号の再生波形を互いに
ずれたタイミングでサンプリングして順次信号に
変換する変換回路を設け、この順次信号を入力と
するようにした特許請求の範囲第１項に記載のデ
ータ検出装置。３上記交差する点に基づいて各サンプル点の位
置を０〜Ｎ−１の値で表現し、相隣る２つのサン
プル位置の値P_i、P_i+1がP_i＞P_i+1のとき、上記２
つのサンプル位置の間にデータ検出点が存在する
と判定する回路を設けた特許請求の範囲第１項に
記載のデータ検出装置。