JPH069106B2 - ディジタルデ−タ検出器 - Google Patents
ディジタルデ−タ検出器Info
- Publication number
- JPH069106B2 JPH069106B2 JP62182985A JP18298587A JPH069106B2 JP H069106 B2 JPH069106 B2 JP H069106B2 JP 62182985 A JP62182985 A JP 62182985A JP 18298587 A JP18298587 A JP 18298587A JP H069106 B2 JPH069106 B2 JP H069106B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- sampling point
- sampling
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ディジタルデータ伝送系におけるディジタ
ル変調信号からディジタルデータを検出するディジタル
データ検出器に関するものである。
ル変調信号からディジタルデータを検出するディジタル
データ検出器に関するものである。
［従来の技術］ 従来より、ディジタル変調信号よりディジタルデータを
検出する装置は種々提案されている。その一例として、
特開昭５９−９２４１０号公報に示されたディジタル検
出装置がある。この装置は次のようにしてディジタル変
調信号からディジタルデータを検出するものである。デ
ィジタル変調信号をチヤネルビットレートのｍ倍（ｍ＞
１）の周波数でサンプリングする。ここでは、チャネル
ビットレートの２倍の周波数でサンプリングするものと
する。そして、現在のサンプリング点におけるサンプリ
ングデータSi+1と前のサンプリング点におけるサンプリ
ングデータSiとを用いて、ディジタル変調信号が基準レ
ベルと交差する点から現在のサンプリング点までの位相
間隔Ｐを次式により求める。なお、サンプリング点の位
相は、チャネルビット期間をＮ等分し、０〜Ｎ−１の値
で表わすものとする。
検出する装置は種々提案されている。その一例として、
特開昭５９−９２４１０号公報に示されたディジタル検
出装置がある。この装置は次のようにしてディジタル変
調信号からディジタルデータを検出するものである。デ
ィジタル変調信号をチヤネルビットレートのｍ倍（ｍ＞
１）の周波数でサンプリングする。ここでは、チャネル
ビットレートの２倍の周波数でサンプリングするものと
する。そして、現在のサンプリング点におけるサンプリ
ングデータSi+1と前のサンプリング点におけるサンプリ
ングデータSiとを用いて、ディジタル変調信号が基準レ
ベルと交差する点から現在のサンプリング点までの位相
間隔Ｐを次式により求める。なお、サンプリング点の位
相は、チャネルビット期間をＮ等分し、０〜Ｎ−１の値
で表わすものとする。
ここで、Ｎ／２はチャネルビット間隔の半分の値を示し
ている。そして、前のサンプリング点の位相Piに所定の
値（Ｎ／２）を加えることによつて現在のサンプリング
点の位相の予測値を求める。さらに、現在のサンプリン
グ点の位相の予測値を次式を用いて補正することによ
り、現在のサンプリング点の位相Pi+1を算出する。
ている。そして、前のサンプリング点の位相Piに所定の
値（Ｎ／２）を加えることによつて現在のサンプリング
点の位相の予測値を求める。さらに、現在のサンプリン
グ点の位相の予測値を次式を用いて補正することによ
り、現在のサンプリング点の位相Pi+1を算出する。
ここで、Ｋは０＜Ｋ≦１となる係数である。
一方、ディジタル変調信号が現在のサンプリング点と前
のサンプリング点との間において基準レベルと交差しな
い場合には、現在のサンプリング点の位相Pi+1は次式に
よつて算出する。
のサンプリング点との間において基準レベルと交差しな
い場合には、現在のサンプリング点の位相Pi+1は次式に
よつて算出する。
このようにして求められた各サンプリング点のサンプリ
ングデータおよびそのサンプリング点の位相に基づい
て、ディジタル変調信号に同期するクロックおよびその
クロックに対応するディジタルデータを検出する。
ングデータおよびそのサンプリング点の位相に基づい
て、ディジタル変調信号に同期するクロックおよびその
クロックに対応するディジタルデータを検出する。
なお、このデータ検出装置は、多チャンネルの入力に対
しては、各チャンネルを互いにずれたタイミングでサン
プリングし、順次信号に変換して入力することで対処す
ることができる。
しては、各チャンネルを互いにずれたタイミングでサン
プリングし、順次信号に変換して入力することで対処す
ることができる。
［発明が解決しようとする問題点］ 上記の従来のデータ検出装置によれば、ディジタル変調
信号が基準レベルと交差しない場合には、式（３）によ
り現在のサンプリング点の位相が求められ、隣接する２
つのサンプリング点の位相間隔はいつも一定の値Ｎ／２
となる。このため、ワウフラツタ等による周波数変動が
大きくなると、算出される位相はその周波数変動に追従
することができず、データの誤検出が発生するという問
題があつた。
信号が基準レベルと交差しない場合には、式（３）によ
り現在のサンプリング点の位相が求められ、隣接する２
つのサンプリング点の位相間隔はいつも一定の値Ｎ／２
となる。このため、ワウフラツタ等による周波数変動が
大きくなると、算出される位相はその周波数変動に追従
することができず、データの誤検出が発生するという問
題があつた。
この発明は上記のような問題点を解決するためになされ
たもので、周波数変動が大きくなつてもデータの誤検出
が少ないようなディジタルデータ検出器を得ることを目
的とする。
たもので、周波数変動が大きくなつてもデータの誤検出
が少ないようなディジタルデータ検出器を得ることを目
的とする。
［問題点を解決するための手段］ この発明に係るディジタルデータ検出器は、サンプリン
グデータ検出手段、位相間隔算出手段、位相算出手段、
クロック検出手段、およびデータ検出手段を備えてい
る。
グデータ検出手段、位相間隔算出手段、位相算出手段、
クロック検出手段、およびデータ検出手段を備えてい
る。
前記サンプリングデータ検出手段は、ディジタル変調信
号を一定の周波数でサンプリングするものである。前記
位相間隔算出手段は、サンプリングデータ検出手段によ
り検出されたサンプリングデータに基づいて、ディジタ
ル変調信号が基準レベルと交差する点から現在のサンプ
リング点までの位相間隔を算出するものである。前記位
相算出手段は、現在のサンプリング点より１つ前のサン
プリング点の位相および３つ前のサンプリング点の位相
に基づいて、現在のサンプリング点の位相を算出するも
のである。
号を一定の周波数でサンプリングするものである。前記
位相間隔算出手段は、サンプリングデータ検出手段によ
り検出されたサンプリングデータに基づいて、ディジタ
ル変調信号が基準レベルと交差する点から現在のサンプ
リング点までの位相間隔を算出するものである。前記位
相算出手段は、現在のサンプリング点より１つ前のサン
プリング点の位相および３つ前のサンプリング点の位相
に基づいて、現在のサンプリング点の位相を算出するも
のである。
また、前記クロック検出手段は、位相算出手段により算
出された各サンプリング点の位相に基づいて、ディジタ
ル変調信号に同期するクロック信号を検出するものであ
る。前記データ検出手段は、前記位相間隔、前記現在の
サンプリング点の位相および前記クロック信号に基づい
て、ディジタル変調信号からディジタルデータを検出す
るものである。
出された各サンプリング点の位相に基づいて、ディジタ
ル変調信号に同期するクロック信号を検出するものであ
る。前記データ検出手段は、前記位相間隔、前記現在の
サンプリング点の位相および前記クロック信号に基づい
て、ディジタル変調信号からディジタルデータを検出す
るものである。
［作用］ この発明に係るディジタルデータ検出器によると、現在
のサンプリング点の位相が１つ前のサンプリング点の位
相と３つ前のサンプリング点の位相に基づいて算出され
る。したがつて、ディジタル変調信号の周波数が大きく
変動した場合にも、その周波数変動に追従して現在のサ
ンプリング点の位相が正確に算出される。このため、デ
ィジタル変調信号に同期するクロック信号が正確に検出
され、それにより、ディジタル変調信号からディジタル
データが正確に検出される。
のサンプリング点の位相が１つ前のサンプリング点の位
相と３つ前のサンプリング点の位相に基づいて算出され
る。したがつて、ディジタル変調信号の周波数が大きく
変動した場合にも、その周波数変動に追従して現在のサ
ンプリング点の位相が正確に算出される。このため、デ
ィジタル変調信号に同期するクロック信号が正確に検出
され、それにより、ディジタル変調信号からディジタル
データが正確に検出される。
［実施例］ 以下、この発明の一実施例を図面を用いて説明する。
ここでは、例として最小磁化反転間隔（Ｔｍｉｎ）＝
０．８Ｔ、最大磁化反転間隔（Ｔｍａｘ）＝３．２Ｔ、
２Ｔ、ＮＲＺＩ型変調方式によるディジタル変調信号か
らディジタルデータを検出する場合について説明する。
０．８Ｔ、最大磁化反転間隔（Ｔｍａｘ）＝３．２Ｔ、
２Ｔ、ＮＲＺＩ型変調方式によるディジタル変調信号か
らディジタルデータを検出する場合について説明する。
第１図はこの発明によるディジタルデータ検出器の主要
部のブロツク構成図である。この部分は、ディジタル変
調信号を所定の周期でサンプリングし、そのサンプリン
グ点のサンプリングデータを検出するとともに、そのサ
ンプリング点の位置、すなわち位相を算出するものであ
る。また、第２図はこのディジタルデータ検出器の動作
を説明するためのタイミングチヤートである。
部のブロツク構成図である。この部分は、ディジタル変
調信号を所定の周期でサンプリングし、そのサンプリン
グ点のサンプリングデータを検出するとともに、そのサ
ンプリング点の位置、すなわち位相を算出するものであ
る。また、第２図はこのディジタルデータ検出器の動作
を説明するためのタイミングチヤートである。
第１図において、ＡＤ変換器１にはディジタル変調信号
Ｓが入力される。ＡＤ変換器１はディジタル変調信号Ｓ
をクロック信号ｆsに同期してサンプリングし、Ｍビツ
トのディジタルデータに変換する。クロック信号ｆsの
周波数はチャネルビットレートのｍ倍であり、ここでは
チャネルビットレートの２倍とする。また、この変換に
おいては、たとえば２の補数を用いて、ディジタル変調
信号の＋，−の極性をＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆ
ｉｃａｎｔ Ｂｉｔ）の「０」，「１」で表わしてい
る。
Ｓが入力される。ＡＤ変換器１はディジタル変調信号Ｓ
をクロック信号ｆsに同期してサンプリングし、Ｍビツ
トのディジタルデータに変換する。クロック信号ｆsの
周波数はチャネルビットレートのｍ倍であり、ここでは
チャネルビットレートの２倍とする。また、この変換に
おいては、たとえば２の補数を用いて、ディジタル変調
信号の＋，−の極性をＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆ
ｉｃａｎｔ Ｂｉｔ）の「０」，「１」で表わしてい
る。
ＡＤ変換器１の出力は、現在のサンプリング点のサンプ
リングデータ（以下、現在のデータという）Ｓi+1とし
てＭビット遅延回路２、０データ検出回路４および絶対
値回路５に入力される。Ｍビット並列遅延回路２の出力
は、前のサンプリング点のサンプリングデータ（以下、
前のデータという）Ｓｉとして絶対値回路６に入力され
る。
リングデータ（以下、現在のデータという）Ｓi+1とし
てＭビット遅延回路２、０データ検出回路４および絶対
値回路５に入力される。Ｍビット並列遅延回路２の出力
は、前のサンプリング点のサンプリングデータ（以下、
前のデータという）Ｓｉとして絶対値回路６に入力され
る。
０データ検出回路４は、現在のデータＳi+1が「０」で
ありかつ前のデータが負極性すなわちＭＳＢが「１」の
ときには「１」を出力し、それ以外のときには現在のデ
ータＳi+1のＭＳＢを出力するものである。この０デー
タ検出回路４の出力は排他的論理和ゲート（以下、Ｅｘ
−ＯＲゲートという）３の一方入力端子に与えられる。
Ｅｘ−ＯＲゲート３の他方入力端子にはＭビット並列遅
延回路２から出力される前のデータＳｉのＭＳＢが与え
られる。このＥｘ−ＯＲゲート３は両方の入力端子に与
えられる入力信号が互いに異なるときに「１」を出力
し、同じときには「０」を出力する。したがつて、この
Ｅｘ−Ｒゲート３の出力が「１」の場合には、前のデー
タＳｉと現在のデータＳi+1とは異極性であり、ディジ
タル変調信号Ｓが基準レベル（０レベル）と交差する
（以下、０レベル交差という）ことが検出される。逆
に、Ｅｘ−ＯＲゲート３の出力が「０」の場合には、こ
れらのデータＳｉおよびＳi+1は同極性であり、ディジ
タル変調信号Ｓが０レベルと交差しないことが検出され
る。
ありかつ前のデータが負極性すなわちＭＳＢが「１」の
ときには「１」を出力し、それ以外のときには現在のデ
ータＳi+1のＭＳＢを出力するものである。この０デー
タ検出回路４の出力は排他的論理和ゲート（以下、Ｅｘ
−ＯＲゲートという）３の一方入力端子に与えられる。
Ｅｘ−ＯＲゲート３の他方入力端子にはＭビット並列遅
延回路２から出力される前のデータＳｉのＭＳＢが与え
られる。このＥｘ−ＯＲゲート３は両方の入力端子に与
えられる入力信号が互いに異なるときに「１」を出力
し、同じときには「０」を出力する。したがつて、この
Ｅｘ−Ｒゲート３の出力が「１」の場合には、前のデー
タＳｉと現在のデータＳi+1とは異極性であり、ディジ
タル変調信号Ｓが基準レベル（０レベル）と交差する
（以下、０レベル交差という）ことが検出される。逆
に、Ｅｘ−ＯＲゲート３の出力が「０」の場合には、こ
れらのデータＳｉおよびＳi+1は同極性であり、ディジ
タル変調信号Ｓが０レベルと交差しないことが検出され
る。
但し、現在のデータＳi+1が０（すなわちサンプリング
点が０レベル上にある）で、前のデータＳｉが負極性の
ときデータは同極性であるとし、次のデータが正極性の
ときに異極性とする。また、現在のデータＳi+1が０
で、前のデータＳｉが正極性のときデータは同極性であ
るとし、次のデータが負極性のときに異極性とする。
点が０レベル上にある）で、前のデータＳｉが負極性の
ときデータは同極性であるとし、次のデータが正極性の
ときに異極性とする。また、現在のデータＳi+1が０
で、前のデータＳｉが正極性のときデータは同極性であ
るとし、次のデータが負極性のときに異極性とする。
一方、現在のデータＳi+1および前のデータＳｉはそれ
ぞれ絶対値回路５および６により絶対値｜Ｓi+1｜およ
び｜Ｓｉ｜に変換され、演算回路７に入力される。演算
回路７は現在のデータの絶対値｜Ｓi+1｜と前のデータ
の絶対値｜Ｓｉ｜とを用いて、０レベル交差点から現在
のデータＳｉのサンプリング点までの位相間隔Ｐを次式
により算出する。
ぞれ絶対値回路５および６により絶対値｜Ｓi+1｜およ
び｜Ｓｉ｜に変換され、演算回路７に入力される。演算
回路７は現在のデータの絶対値｜Ｓi+1｜と前のデータ
の絶対値｜Ｓｉ｜とを用いて、０レベル交差点から現在
のデータＳｉのサンプリング点までの位相間隔Ｐを次式
により算出する。
なお、サンプリング点の位相は、チャネルビット期間を
Ｎ等分し、０〜Ｎ−１の値で表わすものとする。Ｎ／２
は０レベル交差点の位置を表わすことになる。
Ｎ等分し、０〜Ｎ−１の値で表わすものとする。Ｎ／２
は０レベル交差点の位置を表わすことになる。
算出された位相間隔Ｐは、比較器８において、位相ルー
プ（後述する）の出力（Ｐｉ＋Ｐｄ）と比較され、その
比較結果は（Ｐ−Ｐｉ＋Ｐｄ））として出力される。こ
の比較器８の出力（Ｐ−（Ｐｉ＋Ｐｄ））はループゲイ
ンに相当する係数器９の係数Ｋ（０＜Ｋ≦１）によつて
数値補正され、（Ｐ−（Ｐｉ＋Ｐｄ））・Ｋとして出力
される。この係数器９の出力（Ｐ−（Ｐｉ＋Ｐｄ））・
Ｋは論理積ゲート（以下、ＡＮＤゲートという）１０の
一方入力端子に与えられる。このＡＮＤゲート１０の他
方入力端子には前記Ｅｘ−ＯＲゲート３の出力Ｃが与え
られる。これにより、ディジタル変調信号Ｓが０レベル
交差してＥｘ−ＯＲゲート３の出力Ｃが「１」となると
きのみ、係数器９の出力（Ｐ−（Ｐｉ＋Ｐｄ））・Ｋが
ＡＮＤゲート１０から出力されて、加算器１１の一方入
力端子に与えられる。加算器１１の他方入力端子には位
相ループの出力（Ｐｉ＋Ｐｄ）が与えられる。加算器１
１による加算結果は現在のサンプリング点の位相Ｐi+1
となる。
プ（後述する）の出力（Ｐｉ＋Ｐｄ）と比較され、その
比較結果は（Ｐ−Ｐｉ＋Ｐｄ））として出力される。こ
の比較器８の出力（Ｐ−（Ｐｉ＋Ｐｄ））はループゲイ
ンに相当する係数器９の係数Ｋ（０＜Ｋ≦１）によつて
数値補正され、（Ｐ−（Ｐｉ＋Ｐｄ））・Ｋとして出力
される。この係数器９の出力（Ｐ−（Ｐｉ＋Ｐｄ））・
Ｋは論理積ゲート（以下、ＡＮＤゲートという）１０の
一方入力端子に与えられる。このＡＮＤゲート１０の他
方入力端子には前記Ｅｘ−ＯＲゲート３の出力Ｃが与え
られる。これにより、ディジタル変調信号Ｓが０レベル
交差してＥｘ−ＯＲゲート３の出力Ｃが「１」となると
きのみ、係数器９の出力（Ｐ−（Ｐｉ＋Ｐｄ））・Ｋが
ＡＮＤゲート１０から出力されて、加算器１１の一方入
力端子に与えられる。加算器１１の他方入力端子には位
相ループの出力（Ｐｉ＋Ｐｄ）が与えられる。加算器１
１による加算結果は現在のサンプリング点の位相Ｐi+1
となる。
この位相Ｐi+1は、前のサンプリング点と現在のサンプ
リング点との間で０レベル交差するときには Ｐi+1＝｛Ｐ−（Ｐｉ＋Ｐｄ）｝・Ｋ＋Ｐｉ＋Ｐｄ となり、０レベル交差しないときには Ｐi+1＝Ｐｉ＋Ｐｄ となる。この位相Ｐi+1はＪビット並列遅延回路１２に
入力される。
リング点との間で０レベル交差するときには Ｐi+1＝｛Ｐ−（Ｐｉ＋Ｐｄ）｝・Ｋ＋Ｐｉ＋Ｐｄ となり、０レベル交差しないときには Ｐi+1＝Ｐｉ＋Ｐｄ となる。この位相Ｐi+1はＪビット並列遅延回路１２に
入力される。
Ｊビット並列遅延回路１２の出力は前のサンプリング点
の位相Ｐｉとして加算器１４の一方の入力端子および加
算器１８の一方入力端子ならびにＩビット並列遅延回路
１３（通常Ｉ＝Ｊ）に与えられる。Ｉビット並列遅延回
路１３の遅延数は２であり、このＩビット並列遅延回路
１３の出力は現在のサンプリング点の３つ前のサンプリ
ング点の位相Ｐi-2となる。Ｉビット並列遅延回路１３
の出力Ｐi-2は比較器１４の他方入力端子に入力され、
前記Ｊビット並列遅延回路１２の出力Ｐｉと比較され
る。この比較器１４の出力は（Ｐｉ−Ｐi-2）となり、
係数Ｌ（０＜Ｌ≦１）の係数器１５に入力されて数値補
正され、（Ｐi−Ｐi-2）・Ｌとして出力される。
の位相Ｐｉとして加算器１４の一方の入力端子および加
算器１８の一方入力端子ならびにＩビット並列遅延回路
１３（通常Ｉ＝Ｊ）に与えられる。Ｉビット並列遅延回
路１３の遅延数は２であり、このＩビット並列遅延回路
１３の出力は現在のサンプリング点の３つ前のサンプリ
ング点の位相Ｐi-2となる。Ｉビット並列遅延回路１３
の出力Ｐi-2は比較器１４の他方入力端子に入力され、
前記Ｊビット並列遅延回路１２の出力Ｐｉと比較され
る。この比較器１４の出力は（Ｐｉ−Ｐi-2）となり、
係数Ｌ（０＜Ｌ≦１）の係数器１５に入力されて数値補
正され、（Ｐi−Ｐi-2）・Ｌとして出力される。
係数器１５の出力（Ｐｉ−Ｐi-2）・Ｌはデータ変換器
１６に与えられる。このデータ変換器１６は、入力信号
と所定の値Ｌｉｍとを比較し、次の条件を満たしている
ときには予め設定された値Ａを出力し、条件を満たして
いないときには入力信号をそのまま出力するものであ
る。
１６に与えられる。このデータ変換器１６は、入力信号
と所定の値Ｌｉｍとを比較し、次の条件を満たしている
ときには予め設定された値Ａを出力し、条件を満たして
いないときには入力信号をそのまま出力するものであ
る。
（Ｐｉ−Ｐi-2）・Ｌ≧Ｌｉｍまたは （Ｐｉ−Ｐi-2）・Ｌ≦−Ｌｉｍ このデータ変換器１６を設けたのは以下の理由からであ
る。すなわち、バースト発生等によつて入力データが無
効なものになつたときにはそれをもとの算出された位相
も無効なものとなり、２つの位相の差（Ｐｉ−Ｐi-2）
が正常な値の範囲を越えることになる。これは、後の位
相の算出に影響を及ぼすので、正常な値への復帰が遅く
なる。そこで（Ｐｉ−Ｐi-2）・Ｌの値が所定の範囲外
となつたときには予め設定された値に置換えるようにし
ている。
る。すなわち、バースト発生等によつて入力データが無
効なものになつたときにはそれをもとの算出された位相
も無効なものとなり、２つの位相の差（Ｐｉ−Ｐi-2）
が正常な値の範囲を越えることになる。これは、後の位
相の算出に影響を及ぼすので、正常な値への復帰が遅く
なる。そこで（Ｐｉ−Ｐi-2）・Ｌの値が所定の範囲外
となつたときには予め設定された値に置換えるようにし
ている。
このデータ変換器１６の出力は加算器１７の一方入力端
子に与えられる。この加算器１７の他方入力端子にはＮ
／２に相当する信号が与えられる。この加算器１７によ
る加算結果Ｐｄは、 となる。加算器１７の出力Ｐｄは加算器１８の他方入力
端子に与えられる。加算器１８の一方入力端子には、上
述したように、前のサンプリング点の位相Ｐｉが与えら
れているので、加算器１８からは（Ｐｉ＋Ｐｄ）が出力
されることになる。
子に与えられる。この加算器１７の他方入力端子にはＮ
／２に相当する信号が与えられる。この加算器１７によ
る加算結果Ｐｄは、 となる。加算器１７の出力Ｐｄは加算器１８の他方入力
端子に与えられる。加算器１８の一方入力端子には、上
述したように、前のサンプリング点の位相Ｐｉが与えら
れているので、加算器１８からは（Ｐｉ＋Ｐｄ）が出力
されることになる。
この出力（Ｐｉ＋Ｐｄ）は位相ループの出力、すなわち
現在のサンプリング点の位相の予測値として加算器１１
の他方入力端子に与えられる。加熱器１１の一方入力端
子には、上述したように、ＡＮＤゲート１０の出力が与
えられており、Ｅｘ−ＯＲゲート３の出力Ｃが「１」の
場合には、このＡＮＤゲート１０の出力により現在のサ
ンプリング点の位相の予測値が補正される。そして、こ
の加算器１１から現在のサンプリング点の位相Ｐi+1が
出力される。
現在のサンプリング点の位相の予測値として加算器１１
の他方入力端子に与えられる。加熱器１１の一方入力端
子には、上述したように、ＡＮＤゲート１０の出力が与
えられており、Ｅｘ−ＯＲゲート３の出力Ｃが「１」の
場合には、このＡＮＤゲート１０の出力により現在のサ
ンプリング点の位相の予測値が補正される。そして、こ
の加算器１１から現在のサンプリング点の位相Ｐi+1が
出力される。
結局、現在のサンプリング点の位相Ｐi+1は次のように
与えられることになる。
与えられることになる。
０レベル交差がある場合は、 Ｐi+1＝｛Ｐ−（Ｐｉ＋Ｐｄ）｝・Ｋ＋Ｐｉ＋Ｐｄ …（５） ０レベル交差がない場合は、 Ｐi+1＝Ｐｉ＋Ｐｄ
…（６） ただし、 Ｐは０レベル交差点から現在のサンプリング点までの位
相間隔で、式（４）により算出される。Ｐi+1は現在の
サンプリング点の位相を、Ｐｉは前のサンプリング点の
位相、Ｐi-2は３つ前のサンプリング点の位相、Ｎ／２
はチャンネルビット間隔の半分を示す値、Ｋ，Ｌは係数
である。
…（６） ただし、 Ｐは０レベル交差点から現在のサンプリング点までの位
相間隔で、式（４）により算出される。Ｐi+1は現在の
サンプリング点の位相を、Ｐｉは前のサンプリング点の
位相、Ｐi-2は３つ前のサンプリング点の位相、Ｎ／２
はチャンネルビット間隔の半分を示す値、Ｋ，Ｌは係数
である。
以下、第２図に示すタイミングチヤートに基づいて実際
の計算値を求める。ここで、Ｍ＝７、Ｉ＝Ｊ＝６、Ｎ＝
２Ｉ＝６４、Ｋ＝１／４、Ｌ＝１／２、Ｌｉｍ＝１６、
Ａ＝１６とする。また、この発明によるディジタルデー
タ検出器に第２図のＳに示すようなディジタル変調信号
が入力され、第２図のｆｓに示すサンプリングクロック
によりディジタルデータＳi+1に変換されたとする。第
２図中のＲ０〜Ｒ９のそれぞれはサンプリング点を表わ
している。
の計算値を求める。ここで、Ｍ＝７、Ｉ＝Ｊ＝６、Ｎ＝
２Ｉ＝６４、Ｋ＝１／４、Ｌ＝１／２、Ｌｉｍ＝１６、
Ａ＝１６とする。また、この発明によるディジタルデー
タ検出器に第２図のＳに示すようなディジタル変調信号
が入力され、第２図のｆｓに示すサンプリングクロック
によりディジタルデータＳi+1に変換されたとする。第
２図中のＲ０〜Ｒ９のそれぞれはサンプリング点を表わ
している。
まず、サンプリング点Ｒ３について考える。サンプリン
グ点Ｒ３とＲ２との間には変調信号Ｓがゼロレベルと交
差する点があるので、まず式（４）を用いてサンプリン
グ点とゼロクロス点との位相間隔Ｐを求める。その位相
間隔Ｐは Ｐ＝（Ｎ／２）×｜Ｓi+1｜／（｜Ｓi+1｜＋｜Ｓｉ｜） ＝（Ｎ／２）×｜Ｓ３｜／（｜Ｓ３｜＋｜Ｓ２｜） ＝３２×｜−２４｜／（｜−２４｜＋｜１８｜）＝１
８ となる。この値と式（５）とを用いて、現在の位相Ｐ
i+1＝Ｐ３を求める。このときＰｄ＝３２、Ｐ１＝Ｐ２
＝４２とすると、Ｐi+1＝Ｐ３は Ｐi+1＝｛Ｐ−（Ｐｉ＋Ｐｄ）｝×Ｋ＋Ｐｉ＋Ｐｄ ＝｛Ｐ−（Ｐ２＋Ｐｄ）｝×Ｋ＋Ｐ２＋Ｐｄ ＝｛１８−（４２＋３２−６４）｝×１／４＋１０＋３
２ ＝｛１８−１０｝×１／４＋１０＝１２＝Ｐ３ （注：位相の計算は角度の計算と同様に行なわれる。Ｎ
＝６４＝２π） となる。
グ点Ｒ３とＲ２との間には変調信号Ｓがゼロレベルと交
差する点があるので、まず式（４）を用いてサンプリン
グ点とゼロクロス点との位相間隔Ｐを求める。その位相
間隔Ｐは Ｐ＝（Ｎ／２）×｜Ｓi+1｜／（｜Ｓi+1｜＋｜Ｓｉ｜） ＝（Ｎ／２）×｜Ｓ３｜／（｜Ｓ３｜＋｜Ｓ２｜） ＝３２×｜−２４｜／（｜−２４｜＋｜１８｜）＝１
８ となる。この値と式（５）とを用いて、現在の位相Ｐ
i+1＝Ｐ３を求める。このときＰｄ＝３２、Ｐ１＝Ｐ２
＝４２とすると、Ｐi+1＝Ｐ３は Ｐi+1＝｛Ｐ−（Ｐｉ＋Ｐｄ）｝×Ｋ＋Ｐｉ＋Ｐｄ ＝｛Ｐ−（Ｐ２＋Ｐｄ）｝×Ｋ＋Ｐ２＋Ｐｄ ＝｛１８−（４２＋３２−６４）｝×１／４＋１０＋３
２ ＝｛１８−１０｝×１／４＋１０＝１２＝Ｐ３ （注：位相の計算は角度の計算と同様に行なわれる。Ｎ
＝６４＝２π） となる。
次に、サンプリング点Ｒ４について考える。サンプリン
グ点Ｒ４とＲ３との間にはゼロクロス点がないため、位
相Ｐi+1＝Ｐ４の計算は式（６）を用いて行なわれる。
そこでまず、式（７）を用いてＰｄを求める。Ｐi-2＝
Ｐ１＝１０とすると Ｐｄ＝（Ｐｉ−Ｐi-2）×Ｌ＋Ｎ／２ ＝（Ｐ３−Ｐ１）×Ｌ＋Ｎ／２ ＝（１２−１０）×１／２＋３２＝３３ となる。ここで、（Ｐｉ−Ｐi-2）×Ｌの絶対値はＬｉ
ｍ＝１６よりも小さいため、計算にはそのまま用いてよ
い。この値と式（６）とを用いてＰi+1＝Ｐ４を計算す
ると Ｐi+1＝Ｐｉ＋Ｐｄ＝Ｐ３＋Ｐｄ ＝１２＋３３＝４５＝Ｐ４ となる。サンプリング点Ｒ５〜Ｒ６の場合も同様に Ｒ５：Ｐ５＝Ｐ４＋（Ｐ４−Ｐ２）×Ｌ＋Ｎ／２ ＝４５＋（４５−４２）×１／２＋３２−６４＝１４ Ｒ６：Ｐ６＝Ｐ５＋（Ｐ５−Ｐ３）×Ｌ＋Ｎ／２ ＝１４＋（１４−１２）×１／２＋３２＝４７ となる。サンプリング点Ｒ７の場合はサンプリング点Ｒ
６との間にゼロクロス点があるので、サンプリング点Ｒ
３と同様にまずＰを求めると Ｐ＝Ｎ／２×｜Ｓi+1｜／（｜Ｓi+1｜＋｜Ｓｉ｜） ＝Ｎ／２×｜Ｓ７｜／（｜Ｓ７｜＋｜Ｓ６｜） ＝３２×｜２２｜／（｜２２｜＋｜−１９｜）＝１７ となる。次に、Ｐｄを求めると Ｐｄ＝（Ｐｉ−Ｐi-2）×Ｌ＋Ｎ／２ ＝（Ｐ６−Ｐ４）×Ｌ＋Ｎ／２ ＝（４７−４５）×１／２＋３２＝３３ となり、よつてＰi+1＝Ｐ７は Ｐi+1＝｛Ｐ−（Ｐｉ＋Ｐｄ）｝×Ｋ＋Ｐｉ＋Ｐｄ ＝｛Ｐ−（Ｐ６＋Ｐｄ）｝×Ｋ＋Ｐ６＋Ｐｄ ＝｛１７−（４７＋３３−６４）｝×１／４ ＋４７＋３３−６４＝１６＝Ｐ７ となる。サンプリング点Ｒ８，Ｒ９についてはＲ４など
と同様に Ｒ８：Ｐ８＝Ｐ７＋（Ｐ７−Ｐ５）×Ｌ＋Ｎ／２ ＝１６＋（１６−１４）×１／２＋３２＝４９ Ｒ９：Ｐ９＝Ｐ８＋（Ｐ８−Ｐ６）×Ｌ＋Ｎ／２ ＝４９＋（４９−４７）×１／２＋３２−６４＝１８ となる。
グ点Ｒ４とＲ３との間にはゼロクロス点がないため、位
相Ｐi+1＝Ｐ４の計算は式（６）を用いて行なわれる。
そこでまず、式（７）を用いてＰｄを求める。Ｐi-2＝
Ｐ１＝１０とすると Ｐｄ＝（Ｐｉ−Ｐi-2）×Ｌ＋Ｎ／２ ＝（Ｐ３−Ｐ１）×Ｌ＋Ｎ／２ ＝（１２−１０）×１／２＋３２＝３３ となる。ここで、（Ｐｉ−Ｐi-2）×Ｌの絶対値はＬｉ
ｍ＝１６よりも小さいため、計算にはそのまま用いてよ
い。この値と式（６）とを用いてＰi+1＝Ｐ４を計算す
ると Ｐi+1＝Ｐｉ＋Ｐｄ＝Ｐ３＋Ｐｄ ＝１２＋３３＝４５＝Ｐ４ となる。サンプリング点Ｒ５〜Ｒ６の場合も同様に Ｒ５：Ｐ５＝Ｐ４＋（Ｐ４−Ｐ２）×Ｌ＋Ｎ／２ ＝４５＋（４５−４２）×１／２＋３２−６４＝１４ Ｒ６：Ｐ６＝Ｐ５＋（Ｐ５−Ｐ３）×Ｌ＋Ｎ／２ ＝１４＋（１４−１２）×１／２＋３２＝４７ となる。サンプリング点Ｒ７の場合はサンプリング点Ｒ
６との間にゼロクロス点があるので、サンプリング点Ｒ
３と同様にまずＰを求めると Ｐ＝Ｎ／２×｜Ｓi+1｜／（｜Ｓi+1｜＋｜Ｓｉ｜） ＝Ｎ／２×｜Ｓ７｜／（｜Ｓ７｜＋｜Ｓ６｜） ＝３２×｜２２｜／（｜２２｜＋｜−１９｜）＝１７ となる。次に、Ｐｄを求めると Ｐｄ＝（Ｐｉ−Ｐi-2）×Ｌ＋Ｎ／２ ＝（Ｐ６−Ｐ４）×Ｌ＋Ｎ／２ ＝（４７−４５）×１／２＋３２＝３３ となり、よつてＰi+1＝Ｐ７は Ｐi+1＝｛Ｐ−（Ｐｉ＋Ｐｄ）｝×Ｋ＋Ｐｉ＋Ｐｄ ＝｛Ｐ−（Ｐ６＋Ｐｄ）｝×Ｋ＋Ｐ６＋Ｐｄ ＝｛１７−（４７＋３３−６４）｝×１／４ ＋４７＋３３−６４＝１６＝Ｐ７ となる。サンプリング点Ｒ８，Ｒ９についてはＲ４など
と同様に Ｒ８：Ｐ８＝Ｐ７＋（Ｐ７−Ｐ５）×Ｌ＋Ｎ／２ ＝１６＋（１６−１４）×１／２＋３２＝４９ Ｒ９：Ｐ９＝Ｐ８＋（Ｐ８−Ｐ６）×Ｌ＋Ｎ／２ ＝４９＋（４９−４７）×１／２＋３２−６４＝１８ となる。
次に、このようにして算出された各サンプリング点の位
相に基づいて、ディジタル変調信号Ｓに同期するクロッ
クを検出する方法について説明する。
相に基づいて、ディジタル変調信号Ｓに同期するクロッ
クを検出する方法について説明する。
第３図はこの実施例におけるクロック検出判定基準を説
明するための図である。第３図（ａ）〜（ｄ）はディジ
タル変調信号Ｓのπ点（０点よりＮ／２進んだ点）がＰ
ｉとＰi+1との間に１個ある場合の状態を示し、第３図
（ｅ）〜（ｇ）は前記π点がＰｉとＰi+1との間にない
状態を示している。
明するための図である。第３図（ａ）〜（ｄ）はディジ
タル変調信号Ｓのπ点（０点よりＮ／２進んだ点）がＰ
ｉとＰi+1との間に１個ある場合の状態を示し、第３図
（ｅ）〜（ｇ）は前記π点がＰｉとＰi+1との間にない
状態を示している。
第３図（ａ）においては、 Ｐｉ＞Ｐi+1，Ｐｉ≧Ｎ／２，Ｐi+1≧Ｎ／２という条件
を満たしている。また、第３図（ｂ）においては、 Ｐｉ＞Ｐi+1，Ｐｉ＜Ｎ／２，Ｐi+1＜Ｎ／２という条件
を満たしている。さらに、第３図（ｃ）および（ｄ）に
おいては、 Ｐｉ＜Ｐi+1，Ｐｉ＜Ｎ／２，Ｐi+1≧Ｎ／２という条件
を満たしている。これらの条件を満たしているときにＰ
ｉとＰi+1との間にπ点が１個あると判定する。またサ
ンプリング点が連続して０レベル交差点を横切る場合、
すなわちＥｘ−ＯＲゲート３が連続して「１」を出力し
た場合、ＰｉおよびＰi+1の大小比較に関係なくπ点が
あると判定する。
を満たしている。また、第３図（ｂ）においては、 Ｐｉ＞Ｐi+1，Ｐｉ＜Ｎ／２，Ｐi+1＜Ｎ／２という条件
を満たしている。さらに、第３図（ｃ）および（ｄ）に
おいては、 Ｐｉ＜Ｐi+1，Ｐｉ＜Ｎ／２，Ｐi+1≧Ｎ／２という条件
を満たしている。これらの条件を満たしているときにＰ
ｉとＰi+1との間にπ点が１個あると判定する。またサ
ンプリング点が連続して０レベル交差点を横切る場合、
すなわちＥｘ−ＯＲゲート３が連続して「１」を出力し
た場合、ＰｉおよびＰi+1の大小比較に関係なくπ点が
あると判定する。
上記クロック検出条件を用いて、後述する第４図の回路
により、ディジタル変調信号に同期するクロックが抽出
される。また、このクロックに対応するデータは次の条
件により検出される。
により、ディジタル変調信号に同期するクロックが抽出
される。また、このクロックに対応するデータは次の条
件により検出される。
すなわち前記データは通常サンプリングデータＳｉの符
号とするが、Ｅｘ−ＯＲゲート３の出力Ｃが「１」でか
つ条件 Ｐ＞Ｐi+1−Ｎ／２ のとき、サンプリングデータＳi+1の符号とする。
号とするが、Ｅｘ−ＯＲゲート３の出力Ｃが「１」でか
つ条件 Ｐ＞Ｐi+1−Ｎ／２ のとき、サンプリングデータＳi+1の符号とする。
第４図は、上記クロック検出条件およびデータ判定条件
に基づいて、クロックおよびデータを検出する回路の構
成を示すブロツク図である。
に基づいて、クロックおよびデータを検出する回路の構
成を示すブロツク図である。
第４図において、ラツチ回路２１，２２，２３には、そ
れぞれ前のサンプリング点の位相はＰｉ、現在のサンプ
リング点の位相Ｐi+1、位相間隔Ｐが与えられる。これ
らのラッチ回路２１，２２，２３は、それぞれＰｉ、Ｐ
i+1、Ｐをサンプリング周波数ｆｓのタイミングで保持
し、出力する。ラッチ回路２１の出力は比較器２４の一
方入力端子および比較器２５の一方入力端子に与えられ
る。ラッチ回路２２の出力は比較器２５の他方入力端
子、比較器２６の一方入力端子および減算器２７の一方
入力端子に与えられる。また比較器２４、比較器２６お
よび減算器２７の他方入力端子にはＮ／２に相当する信
号が与えられる。比較器２４により、ＰｉとＮ／２とが
比較され、比較器２５によりＰｉとＰi+1とが比較さ
れ、比較器２６によりＰi+1とＮ／２とが比較される。
これらの比較器２４，２５，２６の出力およびＥｘ−Ｏ
Ｒゲード３（第１図参照）の出力Ｃはクロック検出回路
２８に与えられる。
れぞれ前のサンプリング点の位相はＰｉ、現在のサンプ
リング点の位相Ｐi+1、位相間隔Ｐが与えられる。これ
らのラッチ回路２１，２２，２３は、それぞれＰｉ、Ｐ
i+1、Ｐをサンプリング周波数ｆｓのタイミングで保持
し、出力する。ラッチ回路２１の出力は比較器２４の一
方入力端子および比較器２５の一方入力端子に与えられ
る。ラッチ回路２２の出力は比較器２５の他方入力端
子、比較器２６の一方入力端子および減算器２７の一方
入力端子に与えられる。また比較器２４、比較器２６お
よび減算器２７の他方入力端子にはＮ／２に相当する信
号が与えられる。比較器２４により、ＰｉとＮ／２とが
比較され、比較器２５によりＰｉとＰi+1とが比較さ
れ、比較器２６によりＰi+1とＮ／２とが比較される。
これらの比較器２４，２５，２６の出力およびＥｘ−Ｏ
Ｒゲード３（第１図参照）の出力Ｃはクロック検出回路
２８に与えられる。
クロック検出回路２８は、上記のクロック検出条件を満
たしているときに「１」を出力し、クロック検出条件を
満たしていないときは「０」を出力する。クロック検出
回路の出力はフリップフロップ２９のデータ入力端子Ｄ
に入力され、▲▼のタイミングで取込まれる。フリ
ップフロップ２９の出力はＡＮＤゲート３０の一方入力
端子に与えられ、ＡＮＤゲート３０の他方入力端子には
ｆｓが与えられる。ＡＮＤゲート３０は、入力信号が両
方とも「１」のときｆｓのタイミングで「１」を出力
し、この出力信号がクロックＣＫとなる。
たしているときに「１」を出力し、クロック検出条件を
満たしていないときは「０」を出力する。クロック検出
回路の出力はフリップフロップ２９のデータ入力端子Ｄ
に入力され、▲▼のタイミングで取込まれる。フリ
ップフロップ２９の出力はＡＮＤゲート３０の一方入力
端子に与えられ、ＡＮＤゲート３０の他方入力端子には
ｆｓが与えられる。ＡＮＤゲート３０は、入力信号が両
方とも「１」のときｆｓのタイミングで「１」を出力
し、この出力信号がクロックＣＫとなる。
一方、減算器２７からは｛Ｐi+1−（Ｎ／２）｝相当す
る出力が導出され、出力は比較器３１の一方入力端子に
与えられる。比較器３１の他方入力端子にはラッチ回路
２３の出力が与えられる。この比較器３１はＰ＞Ｐi+1
−Ｎ／２のとき「１」を出力し、その他のときには
「０」を出力する。比較器３１の出力Ｒ、前のデータＳ
ｉの符号を示す信号、すなわちＳｉのＭＳＢおよびＥｘ
−ＯＲゲート３の出力Ｃは、データ検出回路３２に入力
される。データ検出回路３２は入力された信号により上
記したデータ判定条件に基づいてデータ抽出を行なう。
すなわち、データ検出回路３２は通常サンプリングデー
タＳｉの符号を再生データとして出力し、Ｅｘ−ＯＲゲ
ート３の出力Ｃが「１」でかつＲが「１」（Ｐ＞Ｐi+1
−Ｎ／２が成立したとき）のときサンプリングデータＳ
i+1の符号、すなわちＳｉを反転した信号を再生データ
として出力する。このデータ検出回路３２の出力はフリ
ップフロップ３３のデータ入力端子Ｄに入力され、クロ
ックＣＫのタイミングでフリップフロップ３３より出力
され、クロックＣＫに同期した再生データＤ０が検出さ
れることになる。
る出力が導出され、出力は比較器３１の一方入力端子に
与えられる。比較器３１の他方入力端子にはラッチ回路
２３の出力が与えられる。この比較器３１はＰ＞Ｐi+1
−Ｎ／２のとき「１」を出力し、その他のときには
「０」を出力する。比較器３１の出力Ｒ、前のデータＳ
ｉの符号を示す信号、すなわちＳｉのＭＳＢおよびＥｘ
−ＯＲゲート３の出力Ｃは、データ検出回路３２に入力
される。データ検出回路３２は入力された信号により上
記したデータ判定条件に基づいてデータ抽出を行なう。
すなわち、データ検出回路３２は通常サンプリングデー
タＳｉの符号を再生データとして出力し、Ｅｘ−ＯＲゲ
ート３の出力Ｃが「１」でかつＲが「１」（Ｐ＞Ｐi+1
−Ｎ／２が成立したとき）のときサンプリングデータＳ
i+1の符号、すなわちＳｉを反転した信号を再生データ
として出力する。このデータ検出回路３２の出力はフリ
ップフロップ３３のデータ入力端子Ｄに入力され、クロ
ックＣＫのタイミングでフリップフロップ３３より出力
され、クロックＣＫに同期した再生データＤ０が検出さ
れることになる。
第５Ａ図および第５Ｂ図は、この実施例のディジタルデ
ータ検出器により算出された位相と従来のデータ検出装
置により算出された位相とを比較したものである。
ータ検出器により算出された位相と従来のデータ検出装
置により算出された位相とを比較したものである。
第５Ａ図はディジタル変調信号の周波数変動が小さい場
合、第５Ｂ図はディジタル変調信号の周波数変動が大き
い場合を示す。ここでは、Ｋ＝１／４、Ｌ＝１／２、Ｎ
／２＝３２として各サンプリング点の位相を算出してい
る。
合、第５Ｂ図はディジタル変調信号の周波数変動が大き
い場合を示す。ここでは、Ｋ＝１／４、Ｌ＝１／２、Ｎ
／２＝３２として各サンプリング点の位相を算出してい
る。
周波数変動が小さい場合には、第５Ａ図に示すように、
各サンプリング点の位相Ｐ１〜Ｐ７の算出結果は従来例
とこの発明とで全く同じになつている。しかし、周波数
変動が大きくなると、第５Ｂ図に示すように、各サンプ
リング点の位相Ｐ１〜Ｐ７の算出結果は従来例とこの発
明とで異なつている。なお、サンプリング点の位相は０
〜Ｎ−１の値をとるので、計算過程で位相や位相間隔が
Ｎ−１を越える値になつたときはその値からＮ（＝６
４）を差し引くものとする。
各サンプリング点の位相Ｐ１〜Ｐ７の算出結果は従来例
とこの発明とで全く同じになつている。しかし、周波数
変動が大きくなると、第５Ｂ図に示すように、各サンプ
リング点の位相Ｐ１〜Ｐ７の算出結果は従来例とこの発
明とで異なつている。なお、サンプリング点の位相は０
〜Ｎ−１の値をとるので、計算過程で位相や位相間隔が
Ｎ−１を越える値になつたときはその値からＮ（＝６
４）を差し引くものとする。
第５Ｂ図において、たとえばサンプリング点Ｓ４を例に
とると、サンプリング点Ｓ３とＳ４との間にはディジタ
ル変調信号Ｓと基準レベル（０レベル）とが交差する点
がない。したがつて、それぞれ（３）および式（６），
（７）を用いる。
とると、サンプリング点Ｓ３とＳ４との間にはディジタ
ル変調信号Ｓと基準レベル（０レベル）とが交差する点
がない。したがつて、それぞれ（３）および式（６），
（７）を用いる。
従来例の場合は式（３）より、 となる。Ｐ３＝３、Ｎ／２＝３２に代入してＰ４＝３５
となる。
となる。
この実施例の場合は式（６），（７）より、 となる。Ｐ１、Ｐ３＝３、Ｌ＝１／２、Ｎ／２＝３２に
代入してＰ４＝３６となる。
代入してＰ４＝３６となる。
次に、サンプリング点Ｓ７を例にとると、サンプリング
点Ｓ６とＳ７との間にはディジタル変調信号Ｓと０レベ
ルとが交差する点がある。したがつて、まず式（４）よ
り、 となる。これにサンプリングデータＳ６＝２１、Ｓ７＝
−２８を代入してＰ＝１８となる。
点Ｓ６とＳ７との間にはディジタル変調信号Ｓと０レベ
ルとが交差する点がある。したがつて、まず式（４）よ
り、 となる。これにサンプリングデータＳ６＝２１、Ｓ７＝
−２８を代入してＰ＝１８となる。
そして、従来例の場合は式（２）より、 となる。Ｐ＝１８、Ｐ６＝３５、Ｎ／２＝３２、Ｋ＝１
／４を代入してＰ７＝６となる。ただし、ここでＰ６＋
Ｎ／２＝６７となり、Ｎ−１の値（＝６３）を越えるこ
ととなるのでＮ（＝６４）を差し引いて３として計算す
る。また小数点以下は切捨てる。
／４を代入してＰ７＝６となる。ただし、ここでＰ６＋
Ｎ／２＝６７となり、Ｎ−１の値（＝６３）を越えるこ
ととなるのでＮ（＝６４）を差し引いて３として計算す
る。また小数点以下は切捨てる。
この実施例の場合は、まず式（７）より、 となる。Ｐ４＝３６、Ｐ６＝３８、Ｌ＝１／２、Ｎ／２
＝３２を代入してＰｄ＝３３となる。そして式（５）よ
り、 Ｐ７＝｛Ｐ−（Ｐ６＋Ｐｄ）｝・Ｋ＋Ｐ６＋Ｐｄ となる。Ｐ＝１８、Ｐ６＝３８、Ｐｄ＝３３、Ｋ＝１／
４を代入してＰ７＝９となる。ただし、ここでＰ６＋Ｐ
ｄ＝７１となり、６３を越えることとなるので６４を差
し引いて７として計算する。
＝３２を代入してＰｄ＝３３となる。そして式（５）よ
り、 Ｐ７＝｛Ｐ−（Ｐ６＋Ｐｄ）｝・Ｋ＋Ｐ６＋Ｐｄ となる。Ｐ＝１８、Ｐ６＝３８、Ｐｄ＝３３、Ｋ＝１／
４を代入してＰ７＝９となる。ただし、ここでＰ６＋Ｐ
ｄ＝７１となり、６３を越えることとなるので６４を差
し引いて７として計算する。
各サンプリング点の位相を求めるための基準となる点は
０レベル交差点であるので、サンプリング点の位相Ｐ
i+1が０レベル交差点からそのサンプリング点までの位
相間隔Ｐに近ければ近いほど、ディジタル変調信号の周
波数変動に対してよく追従していることになる。
０レベル交差点であるので、サンプリング点の位相Ｐ
i+1が０レベル交差点からそのサンプリング点までの位
相間隔Ｐに近ければ近いほど、ディジタル変調信号の周
波数変動に対してよく追従していることになる。
上記計算より、従来例の場合にはＰ７＝６となり、この
実施例の場合にはＰ７＝９となつており、この実施例の
場合の方が位相間隔Ｐ＝１８に近い値となつている。し
たがつてディジタルデータの誤検出が少なくなる。
実施例の場合にはＰ７＝９となつており、この実施例の
場合の方が位相間隔Ｐ＝１８に近い値となつている。し
たがつてディジタルデータの誤検出が少なくなる。
なお、上記実施例においては、入力が１チャネルの場合
について説明したが、入力がＹチャネルの場合には、各
チャネルを互いにずれたタイミングでサンプリングし、
並列遅延回路２および１２の遅延数をＹに、並列遅延回
路１３の遅延数を２Ｙにすることにより対応できる。
について説明したが、入力がＹチャネルの場合には、各
チャネルを互いにずれたタイミングでサンプリングし、
並列遅延回路２および１２の遅延数をＹに、並列遅延回
路１３の遅延数を２Ｙにすることにより対応できる。
上記実施例においては、Ｔｍｉｎ＝０．８Ｔ、ｔｍａｘ
＝３．２Ｔ、ＮＲＺＩ型変調方式について述べたが、こ
の発明はこれに限定されるものではなく、たとえば、Ｎ
ＲＺ型変調方式等の他の変調方式にも適用可能である。
＝３．２Ｔ、ＮＲＺＩ型変調方式について述べたが、こ
の発明はこれに限定されるものではなく、たとえば、Ｎ
ＲＺ型変調方式等の他の変調方式にも適用可能である。
［発明の効果］ 以上のようにこの発明によれば、現在のサンプリング点
の位相を１つ前のサンプリング点の位相および３つ前の
サンプリング点の位相に基づいて算出しているので、ワ
ウフラツタ等によつてディジタル変調信号の周波数が大
きく変動した場合にもその周波数変動に対応することが
でき、データの誤検出が少なくなる。
の位相を１つ前のサンプリング点の位相および３つ前の
サンプリング点の位相に基づいて算出しているので、ワ
ウフラツタ等によつてディジタル変調信号の周波数が大
きく変動した場合にもその周波数変動に対応することが
でき、データの誤検出が少なくなる。
第１図はこの発明によるディジタル検出器の一実施例の
主要部を示すブロツク構成図、第２図は同実施例の各部
の信号を示すタイミングチャート、第３図（ａ）〜
（ｇ）は同実施例におけるクロック抽出判定条件を説明
するための図、第４図はクロックおよびデータ検出回路
の具体的構成を示すブロック図、第５Ａ図および第５Ｂ
図は同実施例により算出されたサンプリング点の位相と
従来例により算出されたサンプリング点の位相とを比較
するための図であり、第５Ａ図はディジタル変調信号の
周波数変動が小さい場合、第５Ｂ図はディジタル変調信
号の周波数変動が大きい場合を示す。 図において、１はＡＤ変換器、２はＭビット並列遅延回
路、３はＥｘ−ＯＲゲート、４は０データ検出回路、
５，６は絶対値回路、７は演算回路、８，１４は比較
器、９，１５は係数器、１０はＡＮＤゲート、１１，１
７，１８は加算器、１２はＪビット並列遅延回路、１３
はＩビット並列遅延回路、１６はデータ変換器、２１，
２２，２３はラッチ回路、２４，２５，２６，３１は比
較器、２７は減算器、２８はクロック検出回路、２９，
３３はフリップフロップ、３０はＡＮＤゲート、３２は
データ検出回路を示す。
主要部を示すブロツク構成図、第２図は同実施例の各部
の信号を示すタイミングチャート、第３図（ａ）〜
（ｇ）は同実施例におけるクロック抽出判定条件を説明
するための図、第４図はクロックおよびデータ検出回路
の具体的構成を示すブロック図、第５Ａ図および第５Ｂ
図は同実施例により算出されたサンプリング点の位相と
従来例により算出されたサンプリング点の位相とを比較
するための図であり、第５Ａ図はディジタル変調信号の
周波数変動が小さい場合、第５Ｂ図はディジタル変調信
号の周波数変動が大きい場合を示す。 図において、１はＡＤ変換器、２はＭビット並列遅延回
路、３はＥｘ−ＯＲゲート、４は０データ検出回路、
５，６は絶対値回路、７は演算回路、８，１４は比較
器、９，１５は係数器、１０はＡＮＤゲート、１１，１
７，１８は加算器、１２はＪビット並列遅延回路、１３
はＩビット並列遅延回路、１６はデータ変換器、２１，
２２，２３はラッチ回路、２４，２５，２６，３１は比
較器、２７は減算器、２８はクロック検出回路、２９，
３３はフリップフロップ、３０はＡＮＤゲート、３２は
データ検出回路を示す。
Claims (1)
- 【請求項１】ディジタル変調信号を一定の周波数でサン
プリングするサンプリングデータ検出手段と、 前記サンプリングデータ検出手段により検出されたサン
プリングデータに基づいて、前記ディジタル変調信号が
基準レベルと交差する点から現在のサンプリング点まで
の位相間隔を算出する位相間隔算出手段と、 前記現在のサンプリング点より１つ前のサンプリング点
の位相および３つ前のサンプリング点の位相に基づい
て、現在のサンプリング点の位相を算出する位相算出手
段と、 前記位相算出手段により算出された各サンプリング点の
位相に基づいて、前記ディジタル変調信号に同期するク
ロック信号を検出するクロック検出手段と、 前記位相間隔、前記現在のサンプリング点の位相および
前記クロック信号に基づいて、前記ディジタル変調信号
からディジタルデータを検出するデータ検出手段とを備
えたディジタルデータ検出器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62182985A JPH069106B2 (ja) | 1987-07-22 | 1987-07-22 | ディジタルデ−タ検出器 |
| US07/221,871 US4910517A (en) | 1987-07-22 | 1988-07-20 | Digital data detector |
| CA000572540A CA1287882C (en) | 1987-07-22 | 1988-07-20 | Digital data detector |
| DE88306788T DE3882176T2 (de) | 1987-07-22 | 1988-07-22 | Digitaler Datendetektor. |
| EP88306788A EP0300826B1 (en) | 1987-07-22 | 1988-07-22 | Digital data detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62182985A JPH069106B2 (ja) | 1987-07-22 | 1987-07-22 | ディジタルデ−タ検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6425357A JPS6425357A (en) | 1989-01-27 |
| JPH069106B2 true JPH069106B2 (ja) | 1994-02-02 |
Family
ID=16127744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62182985A Expired - Lifetime JPH069106B2 (ja) | 1987-07-22 | 1987-07-22 | ディジタルデ−タ検出器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4910517A (ja) |
| EP (1) | EP0300826B1 (ja) |
| JP (1) | JPH069106B2 (ja) |
| CA (1) | CA1287882C (ja) |
| DE (1) | DE3882176T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4006426C2 (de) * | 1990-03-01 | 1993-11-18 | Siemens Nixdorf Inf Syst | Verfahren zum Auswerten binärer Informationen einer Magnetspeicherkarte |
| JPH05120813A (ja) * | 1991-10-25 | 1993-05-18 | Sony Corp | 位相ロツクループ回路 |
| JP2694403B2 (ja) * | 1991-12-13 | 1997-12-24 | シャープ株式会社 | ディジタルデータ検出器 |
| JP2818997B2 (ja) * | 1993-06-30 | 1998-10-30 | シャープ株式会社 | ディジタルデータ検出器 |
| JP3160428B2 (ja) * | 1993-07-12 | 2001-04-25 | 株式会社東芝 | 濃度計 |
| US6529460B1 (en) | 1998-01-31 | 2003-03-04 | Seagate Technology Llc | Detection of pulse peak instance and amplitude in a storage drive |
| US6185174B1 (en) | 1998-01-31 | 2001-02-06 | Seagate Technology Llc | Disk drive system having hybrid analog/digital pulse peak instance/amplitude data detection channels |
| CH712608A1 (de) * | 2016-06-27 | 2017-12-29 | Legic Identsystems Ag | RFID-Empfänger und Verfahren zum Extrahieren von in einem Funksignal codierten Datenbits. |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3946432A (en) * | 1974-10-10 | 1976-03-23 | Cbs Inc. | Apparatus for digitally encoding a television signal |
| US4204199A (en) * | 1977-11-04 | 1980-05-20 | Mca Disco-Vision, Inc. | Method and means for encoding and decoding digital data |
| JPS5992410A (ja) * | 1982-11-17 | 1984-05-28 | Sony Corp | デ−タ検出装置 |
| NL8303563A (nl) * | 1983-10-17 | 1985-05-17 | Philips Nv | Inrichting voor het weergeven van digitale informatie via een overdrachtsmedium. |
| IT1200426B (it) * | 1985-03-21 | 1989-01-18 | Honeywell Inf Systems | Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici |
| JPS61222072A (ja) * | 1985-03-26 | 1986-10-02 | Sharp Corp | デイジタル磁気記録再生装置 |
| JPH0619912B2 (ja) * | 1985-06-18 | 1994-03-16 | シャープ株式会社 | デジタル磁気記録再生装置 |
-
1987
- 1987-07-22 JP JP62182985A patent/JPH069106B2/ja not_active Expired - Lifetime
-
1988
- 1988-07-20 CA CA000572540A patent/CA1287882C/en not_active Expired
- 1988-07-20 US US07/221,871 patent/US4910517A/en not_active Expired - Lifetime
- 1988-07-22 DE DE88306788T patent/DE3882176T2/de not_active Expired - Fee Related
- 1988-07-22 EP EP88306788A patent/EP0300826B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3882176D1 (de) | 1993-08-12 |
| DE3882176T2 (de) | 1994-02-10 |
| CA1287882C (en) | 1991-08-20 |
| EP0300826A3 (en) | 1990-05-09 |
| JPS6425357A (en) | 1989-01-27 |
| US4910517A (en) | 1990-03-20 |
| EP0300826B1 (en) | 1993-07-07 |
| EP0300826A2 (en) | 1989-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436333B2 (en) | Asynchronous sample rate converter | |
| JPH069106B2 (ja) | ディジタルデ−タ検出器 | |
| JPH06215487A (ja) | デジタル・データ格納チャネルの非同期デジタルしきい値検出器 | |
| US4506175A (en) | Digital phase comparator circuit producing sign and magnitude outputs | |
| JPH0327129B2 (ja) | ||
| JPH0619912B2 (ja) | デジタル磁気記録再生装置 | |
| JP2694403B2 (ja) | ディジタルデータ検出器 | |
| EP0196034A2 (en) | Apparatus for recording and reproducing digital signal | |
| JPH09247137A (ja) | 位相誤差検出回路及びデジタルｐｌｌ回路 | |
| JP3531374B2 (ja) | 変位量検出装置 | |
| TWI424733B (zh) | 接收機時序資料校正裝置與方法 | |
| JPH0758734A (ja) | ディジタルデータ検出器 | |
| JP2959511B2 (ja) | データストローブ装置 | |
| JP3465223B2 (ja) | リーク積分平均化回路及び伝送路クロック再生回路 | |
| JP2760123B2 (ja) | ディジタル位相同期回路 | |
| JPH0145097B2 (ja) | ||
| JPS5911870B2 (ja) | サンプリングされデイジタル符号化されたアナログ信号の大きさを判別する方式 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| JPS6199437A (ja) | 同期状態判定装置 | |
| EP0922332B1 (en) | Frequency dividing circuit | |
| JP2553795B2 (ja) | ベロシティエラー検出装置 | |
| JPH0644307Y2 (ja) | 同期信号検出装置 | |
| JPS62281534A (ja) | フレ−ム同期パタ−ン相関検出回路 | |
| JPH0775355B2 (ja) | 直流ドリフト補償回路 | |
| JPS60182830A (ja) | デ−タ処理装置 |