JPH069106B2 - ディジタルデ−タ検出器 - Google Patents
ディジタルデ−タ検出器Info
- Publication number
- JPH069106B2 JPH069106B2 JP62182985A JP18298587A JPH069106B2 JP H069106 B2 JPH069106 B2 JP H069106B2 JP 62182985 A JP62182985 A JP 62182985A JP 18298587 A JP18298587 A JP 18298587A JP H069106 B2 JPH069106 B2 JP H069106B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- sampling point
- sampling
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、ディジタルデータ伝送系におけるディジタ
ル変調信号からディジタルデータを検出するディジタル
データ検出器に関するものである。
ル変調信号からディジタルデータを検出するディジタル
データ検出器に関するものである。
[従来の技術] 従来より、ディジタル変調信号よりディジタルデータを
検出する装置は種々提案されている。その一例として、
特開昭59−92410号公報に示されたディジタル検
出装置がある。この装置は次のようにしてディジタル変
調信号からディジタルデータを検出するものである。デ
ィジタル変調信号をチヤネルビットレートのm倍(m>
1)の周波数でサンプリングする。ここでは、チャネル
ビットレートの2倍の周波数でサンプリングするものと
する。そして、現在のサンプリング点におけるサンプリ
ングデータSi+1と前のサンプリング点におけるサンプリ
ングデータSiとを用いて、ディジタル変調信号が基準レ
ベルと交差する点から現在のサンプリング点までの位相
間隔Pを次式により求める。なお、サンプリング点の位
相は、チャネルビット期間をN等分し、0〜N−1の値
で表わすものとする。
検出する装置は種々提案されている。その一例として、
特開昭59−92410号公報に示されたディジタル検
出装置がある。この装置は次のようにしてディジタル変
調信号からディジタルデータを検出するものである。デ
ィジタル変調信号をチヤネルビットレートのm倍(m>
1)の周波数でサンプリングする。ここでは、チャネル
ビットレートの2倍の周波数でサンプリングするものと
する。そして、現在のサンプリング点におけるサンプリ
ングデータSi+1と前のサンプリング点におけるサンプリ
ングデータSiとを用いて、ディジタル変調信号が基準レ
ベルと交差する点から現在のサンプリング点までの位相
間隔Pを次式により求める。なお、サンプリング点の位
相は、チャネルビット期間をN等分し、0〜N−1の値
で表わすものとする。
ここで、N/2はチャネルビット間隔の半分の値を示し
ている。そして、前のサンプリング点の位相Piに所定の
値(N/2)を加えることによつて現在のサンプリング
点の位相の予測値を求める。さらに、現在のサンプリン
グ点の位相の予測値を次式を用いて補正することによ
り、現在のサンプリング点の位相Pi+1を算出する。
ている。そして、前のサンプリング点の位相Piに所定の
値(N/2)を加えることによつて現在のサンプリング
点の位相の予測値を求める。さらに、現在のサンプリン
グ点の位相の予測値を次式を用いて補正することによ
り、現在のサンプリング点の位相Pi+1を算出する。
ここで、Kは0<K≦1となる係数である。
一方、ディジタル変調信号が現在のサンプリング点と前
のサンプリング点との間において基準レベルと交差しな
い場合には、現在のサンプリング点の位相Pi+1は次式に
よつて算出する。
のサンプリング点との間において基準レベルと交差しな
い場合には、現在のサンプリング点の位相Pi+1は次式に
よつて算出する。
このようにして求められた各サンプリング点のサンプリ
ングデータおよびそのサンプリング点の位相に基づい
て、ディジタル変調信号に同期するクロックおよびその
クロックに対応するディジタルデータを検出する。
ングデータおよびそのサンプリング点の位相に基づい
て、ディジタル変調信号に同期するクロックおよびその
クロックに対応するディジタルデータを検出する。
なお、このデータ検出装置は、多チャンネルの入力に対
しては、各チャンネルを互いにずれたタイミングでサン
プリングし、順次信号に変換して入力することで対処す
ることができる。
しては、各チャンネルを互いにずれたタイミングでサン
プリングし、順次信号に変換して入力することで対処す
ることができる。
[発明が解決しようとする問題点] 上記の従来のデータ検出装置によれば、ディジタル変調
信号が基準レベルと交差しない場合には、式(3)によ
り現在のサンプリング点の位相が求められ、隣接する2
つのサンプリング点の位相間隔はいつも一定の値N/2
となる。このため、ワウフラツタ等による周波数変動が
大きくなると、算出される位相はその周波数変動に追従
することができず、データの誤検出が発生するという問
題があつた。
信号が基準レベルと交差しない場合には、式(3)によ
り現在のサンプリング点の位相が求められ、隣接する2
つのサンプリング点の位相間隔はいつも一定の値N/2
となる。このため、ワウフラツタ等による周波数変動が
大きくなると、算出される位相はその周波数変動に追従
することができず、データの誤検出が発生するという問
題があつた。
この発明は上記のような問題点を解決するためになされ
たもので、周波数変動が大きくなつてもデータの誤検出
が少ないようなディジタルデータ検出器を得ることを目
的とする。
たもので、周波数変動が大きくなつてもデータの誤検出
が少ないようなディジタルデータ検出器を得ることを目
的とする。
[問題点を解決するための手段] この発明に係るディジタルデータ検出器は、サンプリン
グデータ検出手段、位相間隔算出手段、位相算出手段、
クロック検出手段、およびデータ検出手段を備えてい
る。
グデータ検出手段、位相間隔算出手段、位相算出手段、
クロック検出手段、およびデータ検出手段を備えてい
る。
前記サンプリングデータ検出手段は、ディジタル変調信
号を一定の周波数でサンプリングするものである。前記
位相間隔算出手段は、サンプリングデータ検出手段によ
り検出されたサンプリングデータに基づいて、ディジタ
ル変調信号が基準レベルと交差する点から現在のサンプ
リング点までの位相間隔を算出するものである。前記位
相算出手段は、現在のサンプリング点より1つ前のサン
プリング点の位相および3つ前のサンプリング点の位相
に基づいて、現在のサンプリング点の位相を算出するも
のである。
号を一定の周波数でサンプリングするものである。前記
位相間隔算出手段は、サンプリングデータ検出手段によ
り検出されたサンプリングデータに基づいて、ディジタ
ル変調信号が基準レベルと交差する点から現在のサンプ
リング点までの位相間隔を算出するものである。前記位
相算出手段は、現在のサンプリング点より1つ前のサン
プリング点の位相および3つ前のサンプリング点の位相
に基づいて、現在のサンプリング点の位相を算出するも
のである。
また、前記クロック検出手段は、位相算出手段により算
出された各サンプリング点の位相に基づいて、ディジタ
ル変調信号に同期するクロック信号を検出するものであ
る。前記データ検出手段は、前記位相間隔、前記現在の
サンプリング点の位相および前記クロック信号に基づい
て、ディジタル変調信号からディジタルデータを検出す
るものである。
出された各サンプリング点の位相に基づいて、ディジタ
ル変調信号に同期するクロック信号を検出するものであ
る。前記データ検出手段は、前記位相間隔、前記現在の
サンプリング点の位相および前記クロック信号に基づい
て、ディジタル変調信号からディジタルデータを検出す
るものである。
[作用] この発明に係るディジタルデータ検出器によると、現在
のサンプリング点の位相が1つ前のサンプリング点の位
相と3つ前のサンプリング点の位相に基づいて算出され
る。したがつて、ディジタル変調信号の周波数が大きく
変動した場合にも、その周波数変動に追従して現在のサ
ンプリング点の位相が正確に算出される。このため、デ
ィジタル変調信号に同期するクロック信号が正確に検出
され、それにより、ディジタル変調信号からディジタル
データが正確に検出される。
のサンプリング点の位相が1つ前のサンプリング点の位
相と3つ前のサンプリング点の位相に基づいて算出され
る。したがつて、ディジタル変調信号の周波数が大きく
変動した場合にも、その周波数変動に追従して現在のサ
ンプリング点の位相が正確に算出される。このため、デ
ィジタル変調信号に同期するクロック信号が正確に検出
され、それにより、ディジタル変調信号からディジタル
データが正確に検出される。
[実施例] 以下、この発明の一実施例を図面を用いて説明する。
ここでは、例として最小磁化反転間隔(Tmin)=
0.8T、最大磁化反転間隔(Tmax)=3.2T、
2T、NRZI型変調方式によるディジタル変調信号か
らディジタルデータを検出する場合について説明する。
0.8T、最大磁化反転間隔(Tmax)=3.2T、
2T、NRZI型変調方式によるディジタル変調信号か
らディジタルデータを検出する場合について説明する。
第1図はこの発明によるディジタルデータ検出器の主要
部のブロツク構成図である。この部分は、ディジタル変
調信号を所定の周期でサンプリングし、そのサンプリン
グ点のサンプリングデータを検出するとともに、そのサ
ンプリング点の位置、すなわち位相を算出するものであ
る。また、第2図はこのディジタルデータ検出器の動作
を説明するためのタイミングチヤートである。
部のブロツク構成図である。この部分は、ディジタル変
調信号を所定の周期でサンプリングし、そのサンプリン
グ点のサンプリングデータを検出するとともに、そのサ
ンプリング点の位置、すなわち位相を算出するものであ
る。また、第2図はこのディジタルデータ検出器の動作
を説明するためのタイミングチヤートである。
第1図において、AD変換器1にはディジタル変調信号
Sが入力される。AD変換器1はディジタル変調信号S
をクロック信号fsに同期してサンプリングし、Mビツ
トのディジタルデータに変換する。クロック信号fsの
周波数はチャネルビットレートのm倍であり、ここでは
チャネルビットレートの2倍とする。また、この変換に
おいては、たとえば2の補数を用いて、ディジタル変調
信号の+,−の極性をMSB(Most Signif
icant Bit)の「0」,「1」で表わしてい
る。
Sが入力される。AD変換器1はディジタル変調信号S
をクロック信号fsに同期してサンプリングし、Mビツ
トのディジタルデータに変換する。クロック信号fsの
周波数はチャネルビットレートのm倍であり、ここでは
チャネルビットレートの2倍とする。また、この変換に
おいては、たとえば2の補数を用いて、ディジタル変調
信号の+,−の極性をMSB(Most Signif
icant Bit)の「0」,「1」で表わしてい
る。
AD変換器1の出力は、現在のサンプリング点のサンプ
リングデータ(以下、現在のデータという)Si+1とし
てMビット遅延回路2、0データ検出回路4および絶対
値回路5に入力される。Mビット並列遅延回路2の出力
は、前のサンプリング点のサンプリングデータ(以下、
前のデータという)Siとして絶対値回路6に入力され
る。
リングデータ(以下、現在のデータという)Si+1とし
てMビット遅延回路2、0データ検出回路4および絶対
値回路5に入力される。Mビット並列遅延回路2の出力
は、前のサンプリング点のサンプリングデータ(以下、
前のデータという)Siとして絶対値回路6に入力され
る。
0データ検出回路4は、現在のデータSi+1が「0」で
ありかつ前のデータが負極性すなわちMSBが「1」の
ときには「1」を出力し、それ以外のときには現在のデ
ータSi+1のMSBを出力するものである。この0デー
タ検出回路4の出力は排他的論理和ゲート(以下、Ex
−ORゲートという)3の一方入力端子に与えられる。
Ex−ORゲート3の他方入力端子にはMビット並列遅
延回路2から出力される前のデータSiのMSBが与え
られる。このEx−ORゲート3は両方の入力端子に与
えられる入力信号が互いに異なるときに「1」を出力
し、同じときには「0」を出力する。したがつて、この
Ex−Rゲート3の出力が「1」の場合には、前のデー
タSiと現在のデータSi+1とは異極性であり、ディジ
タル変調信号Sが基準レベル(0レベル)と交差する
(以下、0レベル交差という)ことが検出される。逆
に、Ex−ORゲート3の出力が「0」の場合には、こ
れらのデータSiおよびSi+1は同極性であり、ディジ
タル変調信号Sが0レベルと交差しないことが検出され
る。
ありかつ前のデータが負極性すなわちMSBが「1」の
ときには「1」を出力し、それ以外のときには現在のデ
ータSi+1のMSBを出力するものである。この0デー
タ検出回路4の出力は排他的論理和ゲート(以下、Ex
−ORゲートという)3の一方入力端子に与えられる。
Ex−ORゲート3の他方入力端子にはMビット並列遅
延回路2から出力される前のデータSiのMSBが与え
られる。このEx−ORゲート3は両方の入力端子に与
えられる入力信号が互いに異なるときに「1」を出力
し、同じときには「0」を出力する。したがつて、この
Ex−Rゲート3の出力が「1」の場合には、前のデー
タSiと現在のデータSi+1とは異極性であり、ディジ
タル変調信号Sが基準レベル(0レベル)と交差する
(以下、0レベル交差という)ことが検出される。逆
に、Ex−ORゲート3の出力が「0」の場合には、こ
れらのデータSiおよびSi+1は同極性であり、ディジ
タル変調信号Sが0レベルと交差しないことが検出され
る。
但し、現在のデータSi+1が0(すなわちサンプリング
点が0レベル上にある)で、前のデータSiが負極性の
ときデータは同極性であるとし、次のデータが正極性の
ときに異極性とする。また、現在のデータSi+1が0
で、前のデータSiが正極性のときデータは同極性であ
るとし、次のデータが負極性のときに異極性とする。
点が0レベル上にある)で、前のデータSiが負極性の
ときデータは同極性であるとし、次のデータが正極性の
ときに異極性とする。また、現在のデータSi+1が0
で、前のデータSiが正極性のときデータは同極性であ
るとし、次のデータが負極性のときに異極性とする。
一方、現在のデータSi+1および前のデータSiはそれ
ぞれ絶対値回路5および6により絶対値|Si+1|およ
び|Si|に変換され、演算回路7に入力される。演算
回路7は現在のデータの絶対値|Si+1|と前のデータ
の絶対値|Si|とを用いて、0レベル交差点から現在
のデータSiのサンプリング点までの位相間隔Pを次式
により算出する。
ぞれ絶対値回路5および6により絶対値|Si+1|およ
び|Si|に変換され、演算回路7に入力される。演算
回路7は現在のデータの絶対値|Si+1|と前のデータ
の絶対値|Si|とを用いて、0レベル交差点から現在
のデータSiのサンプリング点までの位相間隔Pを次式
により算出する。
なお、サンプリング点の位相は、チャネルビット期間を
N等分し、0〜N−1の値で表わすものとする。N/2
は0レベル交差点の位置を表わすことになる。
N等分し、0〜N−1の値で表わすものとする。N/2
は0レベル交差点の位置を表わすことになる。
算出された位相間隔Pは、比較器8において、位相ルー
プ(後述する)の出力(Pi+Pd)と比較され、その
比較結果は(P−Pi+Pd))として出力される。こ
の比較器8の出力(P−(Pi+Pd))はループゲイ
ンに相当する係数器9の係数K(0<K≦1)によつて
数値補正され、(P−(Pi+Pd))・Kとして出力
される。この係数器9の出力(P−(Pi+Pd))・
Kは論理積ゲート(以下、ANDゲートという)10の
一方入力端子に与えられる。このANDゲート10の他
方入力端子には前記Ex−ORゲート3の出力Cが与え
られる。これにより、ディジタル変調信号Sが0レベル
交差してEx−ORゲート3の出力Cが「1」となると
きのみ、係数器9の出力(P−(Pi+Pd))・Kが
ANDゲート10から出力されて、加算器11の一方入
力端子に与えられる。加算器11の他方入力端子には位
相ループの出力(Pi+Pd)が与えられる。加算器1
1による加算結果は現在のサンプリング点の位相Pi+1
となる。
プ(後述する)の出力(Pi+Pd)と比較され、その
比較結果は(P−Pi+Pd))として出力される。こ
の比較器8の出力(P−(Pi+Pd))はループゲイ
ンに相当する係数器9の係数K(0<K≦1)によつて
数値補正され、(P−(Pi+Pd))・Kとして出力
される。この係数器9の出力(P−(Pi+Pd))・
Kは論理積ゲート(以下、ANDゲートという)10の
一方入力端子に与えられる。このANDゲート10の他
方入力端子には前記Ex−ORゲート3の出力Cが与え
られる。これにより、ディジタル変調信号Sが0レベル
交差してEx−ORゲート3の出力Cが「1」となると
きのみ、係数器9の出力(P−(Pi+Pd))・Kが
ANDゲート10から出力されて、加算器11の一方入
力端子に与えられる。加算器11の他方入力端子には位
相ループの出力(Pi+Pd)が与えられる。加算器1
1による加算結果は現在のサンプリング点の位相Pi+1
となる。
この位相Pi+1は、前のサンプリング点と現在のサンプ
リング点との間で0レベル交差するときには Pi+1={P−(Pi+Pd)}・K+Pi+Pd となり、0レベル交差しないときには Pi+1=Pi+Pd となる。この位相Pi+1はJビット並列遅延回路12に
入力される。
リング点との間で0レベル交差するときには Pi+1={P−(Pi+Pd)}・K+Pi+Pd となり、0レベル交差しないときには Pi+1=Pi+Pd となる。この位相Pi+1はJビット並列遅延回路12に
入力される。
Jビット並列遅延回路12の出力は前のサンプリング点
の位相Piとして加算器14の一方の入力端子および加
算器18の一方入力端子ならびにIビット並列遅延回路
13(通常I=J)に与えられる。Iビット並列遅延回
路13の遅延数は2であり、このIビット並列遅延回路
13の出力は現在のサンプリング点の3つ前のサンプリ
ング点の位相Pi-2となる。Iビット並列遅延回路13
の出力Pi-2は比較器14の他方入力端子に入力され、
前記Jビット並列遅延回路12の出力Piと比較され
る。この比較器14の出力は(Pi−Pi-2)となり、
係数L(0<L≦1)の係数器15に入力されて数値補
正され、(Pi−Pi-2)・Lとして出力される。
の位相Piとして加算器14の一方の入力端子および加
算器18の一方入力端子ならびにIビット並列遅延回路
13(通常I=J)に与えられる。Iビット並列遅延回
路13の遅延数は2であり、このIビット並列遅延回路
13の出力は現在のサンプリング点の3つ前のサンプリ
ング点の位相Pi-2となる。Iビット並列遅延回路13
の出力Pi-2は比較器14の他方入力端子に入力され、
前記Jビット並列遅延回路12の出力Piと比較され
る。この比較器14の出力は(Pi−Pi-2)となり、
係数L(0<L≦1)の係数器15に入力されて数値補
正され、(Pi−Pi-2)・Lとして出力される。
係数器15の出力(Pi−Pi-2)・Lはデータ変換器
16に与えられる。このデータ変換器16は、入力信号
と所定の値Limとを比較し、次の条件を満たしている
ときには予め設定された値Aを出力し、条件を満たして
いないときには入力信号をそのまま出力するものであ
る。
16に与えられる。このデータ変換器16は、入力信号
と所定の値Limとを比較し、次の条件を満たしている
ときには予め設定された値Aを出力し、条件を満たして
いないときには入力信号をそのまま出力するものであ
る。
(Pi−Pi-2)・L≧Limまたは (Pi−Pi-2)・L≦−Lim このデータ変換器16を設けたのは以下の理由からであ
る。すなわち、バースト発生等によつて入力データが無
効なものになつたときにはそれをもとの算出された位相
も無効なものとなり、2つの位相の差(Pi−Pi-2)
が正常な値の範囲を越えることになる。これは、後の位
相の算出に影響を及ぼすので、正常な値への復帰が遅く
なる。そこで(Pi−Pi-2)・Lの値が所定の範囲外
となつたときには予め設定された値に置換えるようにし
ている。
る。すなわち、バースト発生等によつて入力データが無
効なものになつたときにはそれをもとの算出された位相
も無効なものとなり、2つの位相の差(Pi−Pi-2)
が正常な値の範囲を越えることになる。これは、後の位
相の算出に影響を及ぼすので、正常な値への復帰が遅く
なる。そこで(Pi−Pi-2)・Lの値が所定の範囲外
となつたときには予め設定された値に置換えるようにし
ている。
このデータ変換器16の出力は加算器17の一方入力端
子に与えられる。この加算器17の他方入力端子にはN
/2に相当する信号が与えられる。この加算器17によ
る加算結果Pdは、 となる。加算器17の出力Pdは加算器18の他方入力
端子に与えられる。加算器18の一方入力端子には、上
述したように、前のサンプリング点の位相Piが与えら
れているので、加算器18からは(Pi+Pd)が出力
されることになる。
子に与えられる。この加算器17の他方入力端子にはN
/2に相当する信号が与えられる。この加算器17によ
る加算結果Pdは、 となる。加算器17の出力Pdは加算器18の他方入力
端子に与えられる。加算器18の一方入力端子には、上
述したように、前のサンプリング点の位相Piが与えら
れているので、加算器18からは(Pi+Pd)が出力
されることになる。
この出力(Pi+Pd)は位相ループの出力、すなわち
現在のサンプリング点の位相の予測値として加算器11
の他方入力端子に与えられる。加熱器11の一方入力端
子には、上述したように、ANDゲート10の出力が与
えられており、Ex−ORゲート3の出力Cが「1」の
場合には、このANDゲート10の出力により現在のサ
ンプリング点の位相の予測値が補正される。そして、こ
の加算器11から現在のサンプリング点の位相Pi+1が
出力される。
現在のサンプリング点の位相の予測値として加算器11
の他方入力端子に与えられる。加熱器11の一方入力端
子には、上述したように、ANDゲート10の出力が与
えられており、Ex−ORゲート3の出力Cが「1」の
場合には、このANDゲート10の出力により現在のサ
ンプリング点の位相の予測値が補正される。そして、こ
の加算器11から現在のサンプリング点の位相Pi+1が
出力される。
結局、現在のサンプリング点の位相Pi+1は次のように
与えられることになる。
与えられることになる。
0レベル交差がある場合は、 Pi+1={P−(Pi+Pd)}・K+Pi+Pd …(5) 0レベル交差がない場合は、 Pi+1=Pi+Pd
…(6) ただし、 Pは0レベル交差点から現在のサンプリング点までの位
相間隔で、式(4)により算出される。Pi+1は現在の
サンプリング点の位相を、Piは前のサンプリング点の
位相、Pi-2は3つ前のサンプリング点の位相、N/2
はチャンネルビット間隔の半分を示す値、K,Lは係数
である。
…(6) ただし、 Pは0レベル交差点から現在のサンプリング点までの位
相間隔で、式(4)により算出される。Pi+1は現在の
サンプリング点の位相を、Piは前のサンプリング点の
位相、Pi-2は3つ前のサンプリング点の位相、N/2
はチャンネルビット間隔の半分を示す値、K,Lは係数
である。
以下、第2図に示すタイミングチヤートに基づいて実際
の計算値を求める。ここで、M=7、I=J=6、N=
2I=64、K=1/4、L=1/2、Lim=16、
A=16とする。また、この発明によるディジタルデー
タ検出器に第2図のSに示すようなディジタル変調信号
が入力され、第2図のfsに示すサンプリングクロック
によりディジタルデータSi+1に変換されたとする。第
2図中のR0〜R9のそれぞれはサンプリング点を表わ
している。
の計算値を求める。ここで、M=7、I=J=6、N=
2I=64、K=1/4、L=1/2、Lim=16、
A=16とする。また、この発明によるディジタルデー
タ検出器に第2図のSに示すようなディジタル変調信号
が入力され、第2図のfsに示すサンプリングクロック
によりディジタルデータSi+1に変換されたとする。第
2図中のR0〜R9のそれぞれはサンプリング点を表わ
している。
まず、サンプリング点R3について考える。サンプリン
グ点R3とR2との間には変調信号Sがゼロレベルと交
差する点があるので、まず式(4)を用いてサンプリン
グ点とゼロクロス点との位相間隔Pを求める。その位相
間隔Pは P=(N/2)×|Si+1|/(|Si+1|+|Si|) =(N/2)×|S3|/(|S3|+|S2|) =32×|−24|/(|−24|+|18|)=1
8 となる。この値と式(5)とを用いて、現在の位相P
i+1=P3を求める。このときPd=32、P1=P2
=42とすると、Pi+1=P3は Pi+1={P−(Pi+Pd)}×K+Pi+Pd ={P−(P2+Pd)}×K+P2+Pd ={18−(42+32−64)}×1/4+10+3
2 ={18−10}×1/4+10=12=P3 (注:位相の計算は角度の計算と同様に行なわれる。N
=64=2π) となる。
グ点R3とR2との間には変調信号Sがゼロレベルと交
差する点があるので、まず式(4)を用いてサンプリン
グ点とゼロクロス点との位相間隔Pを求める。その位相
間隔Pは P=(N/2)×|Si+1|/(|Si+1|+|Si|) =(N/2)×|S3|/(|S3|+|S2|) =32×|−24|/(|−24|+|18|)=1
8 となる。この値と式(5)とを用いて、現在の位相P
i+1=P3を求める。このときPd=32、P1=P2
=42とすると、Pi+1=P3は Pi+1={P−(Pi+Pd)}×K+Pi+Pd ={P−(P2+Pd)}×K+P2+Pd ={18−(42+32−64)}×1/4+10+3
2 ={18−10}×1/4+10=12=P3 (注:位相の計算は角度の計算と同様に行なわれる。N
=64=2π) となる。
次に、サンプリング点R4について考える。サンプリン
グ点R4とR3との間にはゼロクロス点がないため、位
相Pi+1=P4の計算は式(6)を用いて行なわれる。
そこでまず、式(7)を用いてPdを求める。Pi-2=
P1=10とすると Pd=(Pi−Pi-2)×L+N/2 =(P3−P1)×L+N/2 =(12−10)×1/2+32=33 となる。ここで、(Pi−Pi-2)×Lの絶対値はLi
m=16よりも小さいため、計算にはそのまま用いてよ
い。この値と式(6)とを用いてPi+1=P4を計算す
ると Pi+1=Pi+Pd=P3+Pd =12+33=45=P4 となる。サンプリング点R5〜R6の場合も同様に R5:P5=P4+(P4−P2)×L+N/2 =45+(45−42)×1/2+32−64=14 R6:P6=P5+(P5−P3)×L+N/2 =14+(14−12)×1/2+32=47 となる。サンプリング点R7の場合はサンプリング点R
6との間にゼロクロス点があるので、サンプリング点R
3と同様にまずPを求めると P=N/2×|Si+1|/(|Si+1|+|Si|) =N/2×|S7|/(|S7|+|S6|) =32×|22|/(|22|+|−19|)=17 となる。次に、Pdを求めると Pd=(Pi−Pi-2)×L+N/2 =(P6−P4)×L+N/2 =(47−45)×1/2+32=33 となり、よつてPi+1=P7は Pi+1={P−(Pi+Pd)}×K+Pi+Pd ={P−(P6+Pd)}×K+P6+Pd ={17−(47+33−64)}×1/4 +47+33−64=16=P7 となる。サンプリング点R8,R9についてはR4など
と同様に R8:P8=P7+(P7−P5)×L+N/2 =16+(16−14)×1/2+32=49 R9:P9=P8+(P8−P6)×L+N/2 =49+(49−47)×1/2+32−64=18 となる。
グ点R4とR3との間にはゼロクロス点がないため、位
相Pi+1=P4の計算は式(6)を用いて行なわれる。
そこでまず、式(7)を用いてPdを求める。Pi-2=
P1=10とすると Pd=(Pi−Pi-2)×L+N/2 =(P3−P1)×L+N/2 =(12−10)×1/2+32=33 となる。ここで、(Pi−Pi-2)×Lの絶対値はLi
m=16よりも小さいため、計算にはそのまま用いてよ
い。この値と式(6)とを用いてPi+1=P4を計算す
ると Pi+1=Pi+Pd=P3+Pd =12+33=45=P4 となる。サンプリング点R5〜R6の場合も同様に R5:P5=P4+(P4−P2)×L+N/2 =45+(45−42)×1/2+32−64=14 R6:P6=P5+(P5−P3)×L+N/2 =14+(14−12)×1/2+32=47 となる。サンプリング点R7の場合はサンプリング点R
6との間にゼロクロス点があるので、サンプリング点R
3と同様にまずPを求めると P=N/2×|Si+1|/(|Si+1|+|Si|) =N/2×|S7|/(|S7|+|S6|) =32×|22|/(|22|+|−19|)=17 となる。次に、Pdを求めると Pd=(Pi−Pi-2)×L+N/2 =(P6−P4)×L+N/2 =(47−45)×1/2+32=33 となり、よつてPi+1=P7は Pi+1={P−(Pi+Pd)}×K+Pi+Pd ={P−(P6+Pd)}×K+P6+Pd ={17−(47+33−64)}×1/4 +47+33−64=16=P7 となる。サンプリング点R8,R9についてはR4など
と同様に R8:P8=P7+(P7−P5)×L+N/2 =16+(16−14)×1/2+32=49 R9:P9=P8+(P8−P6)×L+N/2 =49+(49−47)×1/2+32−64=18 となる。
次に、このようにして算出された各サンプリング点の位
相に基づいて、ディジタル変調信号Sに同期するクロッ
クを検出する方法について説明する。
相に基づいて、ディジタル変調信号Sに同期するクロッ
クを検出する方法について説明する。
第3図はこの実施例におけるクロック検出判定基準を説
明するための図である。第3図(a)〜(d)はディジ
タル変調信号Sのπ点(0点よりN/2進んだ点)がP
iとPi+1との間に1個ある場合の状態を示し、第3図
(e)〜(g)は前記π点がPiとPi+1との間にない
状態を示している。
明するための図である。第3図(a)〜(d)はディジ
タル変調信号Sのπ点(0点よりN/2進んだ点)がP
iとPi+1との間に1個ある場合の状態を示し、第3図
(e)〜(g)は前記π点がPiとPi+1との間にない
状態を示している。
第3図(a)においては、 Pi>Pi+1,Pi≧N/2,Pi+1≧N/2という条件
を満たしている。また、第3図(b)においては、 Pi>Pi+1,Pi<N/2,Pi+1<N/2という条件
を満たしている。さらに、第3図(c)および(d)に
おいては、 Pi<Pi+1,Pi<N/2,Pi+1≧N/2という条件
を満たしている。これらの条件を満たしているときにP
iとPi+1との間にπ点が1個あると判定する。またサ
ンプリング点が連続して0レベル交差点を横切る場合、
すなわちEx−ORゲート3が連続して「1」を出力し
た場合、PiおよびPi+1の大小比較に関係なくπ点が
あると判定する。
を満たしている。また、第3図(b)においては、 Pi>Pi+1,Pi<N/2,Pi+1<N/2という条件
を満たしている。さらに、第3図(c)および(d)に
おいては、 Pi<Pi+1,Pi<N/2,Pi+1≧N/2という条件
を満たしている。これらの条件を満たしているときにP
iとPi+1との間にπ点が1個あると判定する。またサ
ンプリング点が連続して0レベル交差点を横切る場合、
すなわちEx−ORゲート3が連続して「1」を出力し
た場合、PiおよびPi+1の大小比較に関係なくπ点が
あると判定する。
上記クロック検出条件を用いて、後述する第4図の回路
により、ディジタル変調信号に同期するクロックが抽出
される。また、このクロックに対応するデータは次の条
件により検出される。
により、ディジタル変調信号に同期するクロックが抽出
される。また、このクロックに対応するデータは次の条
件により検出される。
すなわち前記データは通常サンプリングデータSiの符
号とするが、Ex−ORゲート3の出力Cが「1」でか
つ条件 P>Pi+1−N/2 のとき、サンプリングデータSi+1の符号とする。
号とするが、Ex−ORゲート3の出力Cが「1」でか
つ条件 P>Pi+1−N/2 のとき、サンプリングデータSi+1の符号とする。
第4図は、上記クロック検出条件およびデータ判定条件
に基づいて、クロックおよびデータを検出する回路の構
成を示すブロツク図である。
に基づいて、クロックおよびデータを検出する回路の構
成を示すブロツク図である。
第4図において、ラツチ回路21,22,23には、そ
れぞれ前のサンプリング点の位相はPi、現在のサンプ
リング点の位相Pi+1、位相間隔Pが与えられる。これ
らのラッチ回路21,22,23は、それぞれPi、P
i+1、Pをサンプリング周波数fsのタイミングで保持
し、出力する。ラッチ回路21の出力は比較器24の一
方入力端子および比較器25の一方入力端子に与えられ
る。ラッチ回路22の出力は比較器25の他方入力端
子、比較器26の一方入力端子および減算器27の一方
入力端子に与えられる。また比較器24、比較器26お
よび減算器27の他方入力端子にはN/2に相当する信
号が与えられる。比較器24により、PiとN/2とが
比較され、比較器25によりPiとPi+1とが比較さ
れ、比較器26によりPi+1とN/2とが比較される。
これらの比較器24,25,26の出力およびEx−O
Rゲード3(第1図参照)の出力Cはクロック検出回路
28に与えられる。
れぞれ前のサンプリング点の位相はPi、現在のサンプ
リング点の位相Pi+1、位相間隔Pが与えられる。これ
らのラッチ回路21,22,23は、それぞれPi、P
i+1、Pをサンプリング周波数fsのタイミングで保持
し、出力する。ラッチ回路21の出力は比較器24の一
方入力端子および比較器25の一方入力端子に与えられ
る。ラッチ回路22の出力は比較器25の他方入力端
子、比較器26の一方入力端子および減算器27の一方
入力端子に与えられる。また比較器24、比較器26お
よび減算器27の他方入力端子にはN/2に相当する信
号が与えられる。比較器24により、PiとN/2とが
比較され、比較器25によりPiとPi+1とが比較さ
れ、比較器26によりPi+1とN/2とが比較される。
これらの比較器24,25,26の出力およびEx−O
Rゲード3(第1図参照)の出力Cはクロック検出回路
28に与えられる。
クロック検出回路28は、上記のクロック検出条件を満
たしているときに「1」を出力し、クロック検出条件を
満たしていないときは「0」を出力する。クロック検出
回路の出力はフリップフロップ29のデータ入力端子D
に入力され、▲▼のタイミングで取込まれる。フリ
ップフロップ29の出力はANDゲート30の一方入力
端子に与えられ、ANDゲート30の他方入力端子には
fsが与えられる。ANDゲート30は、入力信号が両
方とも「1」のときfsのタイミングで「1」を出力
し、この出力信号がクロックCKとなる。
たしているときに「1」を出力し、クロック検出条件を
満たしていないときは「0」を出力する。クロック検出
回路の出力はフリップフロップ29のデータ入力端子D
に入力され、▲▼のタイミングで取込まれる。フリ
ップフロップ29の出力はANDゲート30の一方入力
端子に与えられ、ANDゲート30の他方入力端子には
fsが与えられる。ANDゲート30は、入力信号が両
方とも「1」のときfsのタイミングで「1」を出力
し、この出力信号がクロックCKとなる。
一方、減算器27からは{Pi+1−(N/2)}相当す
る出力が導出され、出力は比較器31の一方入力端子に
与えられる。比較器31の他方入力端子にはラッチ回路
23の出力が与えられる。この比較器31はP>Pi+1
−N/2のとき「1」を出力し、その他のときには
「0」を出力する。比較器31の出力R、前のデータS
iの符号を示す信号、すなわちSiのMSBおよびEx
−ORゲート3の出力Cは、データ検出回路32に入力
される。データ検出回路32は入力された信号により上
記したデータ判定条件に基づいてデータ抽出を行なう。
すなわち、データ検出回路32は通常サンプリングデー
タSiの符号を再生データとして出力し、Ex−ORゲ
ート3の出力Cが「1」でかつRが「1」(P>Pi+1
−N/2が成立したとき)のときサンプリングデータS
i+1の符号、すなわちSiを反転した信号を再生データ
として出力する。このデータ検出回路32の出力はフリ
ップフロップ33のデータ入力端子Dに入力され、クロ
ックCKのタイミングでフリップフロップ33より出力
され、クロックCKに同期した再生データD0が検出さ
れることになる。
る出力が導出され、出力は比較器31の一方入力端子に
与えられる。比較器31の他方入力端子にはラッチ回路
23の出力が与えられる。この比較器31はP>Pi+1
−N/2のとき「1」を出力し、その他のときには
「0」を出力する。比較器31の出力R、前のデータS
iの符号を示す信号、すなわちSiのMSBおよびEx
−ORゲート3の出力Cは、データ検出回路32に入力
される。データ検出回路32は入力された信号により上
記したデータ判定条件に基づいてデータ抽出を行なう。
すなわち、データ検出回路32は通常サンプリングデー
タSiの符号を再生データとして出力し、Ex−ORゲ
ート3の出力Cが「1」でかつRが「1」(P>Pi+1
−N/2が成立したとき)のときサンプリングデータS
i+1の符号、すなわちSiを反転した信号を再生データ
として出力する。このデータ検出回路32の出力はフリ
ップフロップ33のデータ入力端子Dに入力され、クロ
ックCKのタイミングでフリップフロップ33より出力
され、クロックCKに同期した再生データD0が検出さ
れることになる。
第5A図および第5B図は、この実施例のディジタルデ
ータ検出器により算出された位相と従来のデータ検出装
置により算出された位相とを比較したものである。
ータ検出器により算出された位相と従来のデータ検出装
置により算出された位相とを比較したものである。
第5A図はディジタル変調信号の周波数変動が小さい場
合、第5B図はディジタル変調信号の周波数変動が大き
い場合を示す。ここでは、K=1/4、L=1/2、N
/2=32として各サンプリング点の位相を算出してい
る。
合、第5B図はディジタル変調信号の周波数変動が大き
い場合を示す。ここでは、K=1/4、L=1/2、N
/2=32として各サンプリング点の位相を算出してい
る。
周波数変動が小さい場合には、第5A図に示すように、
各サンプリング点の位相P1〜P7の算出結果は従来例
とこの発明とで全く同じになつている。しかし、周波数
変動が大きくなると、第5B図に示すように、各サンプ
リング点の位相P1〜P7の算出結果は従来例とこの発
明とで異なつている。なお、サンプリング点の位相は0
〜N−1の値をとるので、計算過程で位相や位相間隔が
N−1を越える値になつたときはその値からN(=6
4)を差し引くものとする。
各サンプリング点の位相P1〜P7の算出結果は従来例
とこの発明とで全く同じになつている。しかし、周波数
変動が大きくなると、第5B図に示すように、各サンプ
リング点の位相P1〜P7の算出結果は従来例とこの発
明とで異なつている。なお、サンプリング点の位相は0
〜N−1の値をとるので、計算過程で位相や位相間隔が
N−1を越える値になつたときはその値からN(=6
4)を差し引くものとする。
第5B図において、たとえばサンプリング点S4を例に
とると、サンプリング点S3とS4との間にはディジタ
ル変調信号Sと基準レベル(0レベル)とが交差する点
がない。したがつて、それぞれ(3)および式(6),
(7)を用いる。
とると、サンプリング点S3とS4との間にはディジタ
ル変調信号Sと基準レベル(0レベル)とが交差する点
がない。したがつて、それぞれ(3)および式(6),
(7)を用いる。
従来例の場合は式(3)より、 となる。P3=3、N/2=32に代入してP4=35
となる。
となる。
この実施例の場合は式(6),(7)より、 となる。P1、P3=3、L=1/2、N/2=32に
代入してP4=36となる。
代入してP4=36となる。
次に、サンプリング点S7を例にとると、サンプリング
点S6とS7との間にはディジタル変調信号Sと0レベ
ルとが交差する点がある。したがつて、まず式(4)よ
り、 となる。これにサンプリングデータS6=21、S7=
−28を代入してP=18となる。
点S6とS7との間にはディジタル変調信号Sと0レベ
ルとが交差する点がある。したがつて、まず式(4)よ
り、 となる。これにサンプリングデータS6=21、S7=
−28を代入してP=18となる。
そして、従来例の場合は式(2)より、 となる。P=18、P6=35、N/2=32、K=1
/4を代入してP7=6となる。ただし、ここでP6+
N/2=67となり、N−1の値(=63)を越えるこ
ととなるのでN(=64)を差し引いて3として計算す
る。また小数点以下は切捨てる。
/4を代入してP7=6となる。ただし、ここでP6+
N/2=67となり、N−1の値(=63)を越えるこ
ととなるのでN(=64)を差し引いて3として計算す
る。また小数点以下は切捨てる。
この実施例の場合は、まず式(7)より、 となる。P4=36、P6=38、L=1/2、N/2
=32を代入してPd=33となる。そして式(5)よ
り、 P7={P−(P6+Pd)}・K+P6+Pd となる。P=18、P6=38、Pd=33、K=1/
4を代入してP7=9となる。ただし、ここでP6+P
d=71となり、63を越えることとなるので64を差
し引いて7として計算する。
=32を代入してPd=33となる。そして式(5)よ
り、 P7={P−(P6+Pd)}・K+P6+Pd となる。P=18、P6=38、Pd=33、K=1/
4を代入してP7=9となる。ただし、ここでP6+P
d=71となり、63を越えることとなるので64を差
し引いて7として計算する。
各サンプリング点の位相を求めるための基準となる点は
0レベル交差点であるので、サンプリング点の位相P
i+1が0レベル交差点からそのサンプリング点までの位
相間隔Pに近ければ近いほど、ディジタル変調信号の周
波数変動に対してよく追従していることになる。
0レベル交差点であるので、サンプリング点の位相P
i+1が0レベル交差点からそのサンプリング点までの位
相間隔Pに近ければ近いほど、ディジタル変調信号の周
波数変動に対してよく追従していることになる。
上記計算より、従来例の場合にはP7=6となり、この
実施例の場合にはP7=9となつており、この実施例の
場合の方が位相間隔P=18に近い値となつている。し
たがつてディジタルデータの誤検出が少なくなる。
実施例の場合にはP7=9となつており、この実施例の
場合の方が位相間隔P=18に近い値となつている。し
たがつてディジタルデータの誤検出が少なくなる。
なお、上記実施例においては、入力が1チャネルの場合
について説明したが、入力がYチャネルの場合には、各
チャネルを互いにずれたタイミングでサンプリングし、
並列遅延回路2および12の遅延数をYに、並列遅延回
路13の遅延数を2Yにすることにより対応できる。
について説明したが、入力がYチャネルの場合には、各
チャネルを互いにずれたタイミングでサンプリングし、
並列遅延回路2および12の遅延数をYに、並列遅延回
路13の遅延数を2Yにすることにより対応できる。
上記実施例においては、Tmin=0.8T、tmax
=3.2T、NRZI型変調方式について述べたが、こ
の発明はこれに限定されるものではなく、たとえば、N
RZ型変調方式等の他の変調方式にも適用可能である。
=3.2T、NRZI型変調方式について述べたが、こ
の発明はこれに限定されるものではなく、たとえば、N
RZ型変調方式等の他の変調方式にも適用可能である。
[発明の効果] 以上のようにこの発明によれば、現在のサンプリング点
の位相を1つ前のサンプリング点の位相および3つ前の
サンプリング点の位相に基づいて算出しているので、ワ
ウフラツタ等によつてディジタル変調信号の周波数が大
きく変動した場合にもその周波数変動に対応することが
でき、データの誤検出が少なくなる。
の位相を1つ前のサンプリング点の位相および3つ前の
サンプリング点の位相に基づいて算出しているので、ワ
ウフラツタ等によつてディジタル変調信号の周波数が大
きく変動した場合にもその周波数変動に対応することが
でき、データの誤検出が少なくなる。
第1図はこの発明によるディジタル検出器の一実施例の
主要部を示すブロツク構成図、第2図は同実施例の各部
の信号を示すタイミングチャート、第3図(a)〜
(g)は同実施例におけるクロック抽出判定条件を説明
するための図、第4図はクロックおよびデータ検出回路
の具体的構成を示すブロック図、第5A図および第5B
図は同実施例により算出されたサンプリング点の位相と
従来例により算出されたサンプリング点の位相とを比較
するための図であり、第5A図はディジタル変調信号の
周波数変動が小さい場合、第5B図はディジタル変調信
号の周波数変動が大きい場合を示す。 図において、1はAD変換器、2はMビット並列遅延回
路、3はEx−ORゲート、4は0データ検出回路、
5,6は絶対値回路、7は演算回路、8,14は比較
器、9,15は係数器、10はANDゲート、11,1
7,18は加算器、12はJビット並列遅延回路、13
はIビット並列遅延回路、16はデータ変換器、21,
22,23はラッチ回路、24,25,26,31は比
較器、27は減算器、28はクロック検出回路、29,
33はフリップフロップ、30はANDゲート、32は
データ検出回路を示す。
主要部を示すブロツク構成図、第2図は同実施例の各部
の信号を示すタイミングチャート、第3図(a)〜
(g)は同実施例におけるクロック抽出判定条件を説明
するための図、第4図はクロックおよびデータ検出回路
の具体的構成を示すブロック図、第5A図および第5B
図は同実施例により算出されたサンプリング点の位相と
従来例により算出されたサンプリング点の位相とを比較
するための図であり、第5A図はディジタル変調信号の
周波数変動が小さい場合、第5B図はディジタル変調信
号の周波数変動が大きい場合を示す。 図において、1はAD変換器、2はMビット並列遅延回
路、3はEx−ORゲート、4は0データ検出回路、
5,6は絶対値回路、7は演算回路、8,14は比較
器、9,15は係数器、10はANDゲート、11,1
7,18は加算器、12はJビット並列遅延回路、13
はIビット並列遅延回路、16はデータ変換器、21,
22,23はラッチ回路、24,25,26,31は比
較器、27は減算器、28はクロック検出回路、29,
33はフリップフロップ、30はANDゲート、32は
データ検出回路を示す。
Claims (1)
- 【請求項1】ディジタル変調信号を一定の周波数でサン
プリングするサンプリングデータ検出手段と、 前記サンプリングデータ検出手段により検出されたサン
プリングデータに基づいて、前記ディジタル変調信号が
基準レベルと交差する点から現在のサンプリング点まで
の位相間隔を算出する位相間隔算出手段と、 前記現在のサンプリング点より1つ前のサンプリング点
の位相および3つ前のサンプリング点の位相に基づい
て、現在のサンプリング点の位相を算出する位相算出手
段と、 前記位相算出手段により算出された各サンプリング点の
位相に基づいて、前記ディジタル変調信号に同期するク
ロック信号を検出するクロック検出手段と、 前記位相間隔、前記現在のサンプリング点の位相および
前記クロック信号に基づいて、前記ディジタル変調信号
からディジタルデータを検出するデータ検出手段とを備
えたディジタルデータ検出器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62182985A JPH069106B2 (ja) | 1987-07-22 | 1987-07-22 | ディジタルデ−タ検出器 |
US07/221,871 US4910517A (en) | 1987-07-22 | 1988-07-20 | Digital data detector |
CA000572540A CA1287882C (en) | 1987-07-22 | 1988-07-20 | Digital data detector |
DE88306788T DE3882176T2 (de) | 1987-07-22 | 1988-07-22 | Digitaler Datendetektor. |
EP88306788A EP0300826B1 (en) | 1987-07-22 | 1988-07-22 | Digital data detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62182985A JPH069106B2 (ja) | 1987-07-22 | 1987-07-22 | ディジタルデ−タ検出器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6425357A JPS6425357A (en) | 1989-01-27 |
JPH069106B2 true JPH069106B2 (ja) | 1994-02-02 |
Family
ID=16127744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62182985A Expired - Lifetime JPH069106B2 (ja) | 1987-07-22 | 1987-07-22 | ディジタルデ−タ検出器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4910517A (ja) |
EP (1) | EP0300826B1 (ja) |
JP (1) | JPH069106B2 (ja) |
CA (1) | CA1287882C (ja) |
DE (1) | DE3882176T2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4006426C2 (de) * | 1990-03-01 | 1993-11-18 | Siemens Nixdorf Inf Syst | Verfahren zum Auswerten binärer Informationen einer Magnetspeicherkarte |
JPH05120813A (ja) * | 1991-10-25 | 1993-05-18 | Sony Corp | 位相ロツクループ回路 |
JP2694403B2 (ja) * | 1991-12-13 | 1997-12-24 | シャープ株式会社 | ディジタルデータ検出器 |
JP2818997B2 (ja) * | 1993-06-30 | 1998-10-30 | シャープ株式会社 | ディジタルデータ検出器 |
JP3160428B2 (ja) * | 1993-07-12 | 2001-04-25 | 株式会社東芝 | 濃度計 |
US6529460B1 (en) | 1998-01-31 | 2003-03-04 | Seagate Technology Llc | Detection of pulse peak instance and amplitude in a storage drive |
US6185174B1 (en) | 1998-01-31 | 2001-02-06 | Seagate Technology Llc | Disk drive system having hybrid analog/digital pulse peak instance/amplitude data detection channels |
CH712608A1 (de) * | 2016-06-27 | 2017-12-29 | Legic Identsystems Ag | RFID-Empfänger und Verfahren zum Extrahieren von in einem Funksignal codierten Datenbits. |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3946432A (en) * | 1974-10-10 | 1976-03-23 | Cbs Inc. | Apparatus for digitally encoding a television signal |
US4204199A (en) * | 1977-11-04 | 1980-05-20 | Mca Disco-Vision, Inc. | Method and means for encoding and decoding digital data |
JPS5992410A (ja) * | 1982-11-17 | 1984-05-28 | Sony Corp | デ−タ検出装置 |
NL8303563A (nl) * | 1983-10-17 | 1985-05-17 | Philips Nv | Inrichting voor het weergeven van digitale informatie via een overdrachtsmedium. |
IT1200426B (it) * | 1985-03-21 | 1989-01-18 | Honeywell Inf Systems | Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici |
JPS61222072A (ja) * | 1985-03-26 | 1986-10-02 | Sharp Corp | デイジタル磁気記録再生装置 |
JPH0619912B2 (ja) * | 1985-06-18 | 1994-03-16 | シャープ株式会社 | デジタル磁気記録再生装置 |
-
1987
- 1987-07-22 JP JP62182985A patent/JPH069106B2/ja not_active Expired - Lifetime
-
1988
- 1988-07-20 CA CA000572540A patent/CA1287882C/en not_active Expired
- 1988-07-20 US US07/221,871 patent/US4910517A/en not_active Expired - Lifetime
- 1988-07-22 DE DE88306788T patent/DE3882176T2/de not_active Expired - Fee Related
- 1988-07-22 EP EP88306788A patent/EP0300826B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3882176D1 (de) | 1993-08-12 |
DE3882176T2 (de) | 1994-02-10 |
CA1287882C (en) | 1991-08-20 |
EP0300826A3 (en) | 1990-05-09 |
JPS6425357A (en) | 1989-01-27 |
US4910517A (en) | 1990-03-20 |
EP0300826B1 (en) | 1993-07-07 |
EP0300826A2 (en) | 1989-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436333B2 (en) | Asynchronous sample rate converter | |
JPH069106B2 (ja) | ディジタルデ−タ検出器 | |
JPH06215487A (ja) | デジタル・データ格納チャネルの非同期デジタルしきい値検出器 | |
US4506175A (en) | Digital phase comparator circuit producing sign and magnitude outputs | |
JPH0327129B2 (ja) | ||
JPH0619912B2 (ja) | デジタル磁気記録再生装置 | |
JP2694403B2 (ja) | ディジタルデータ検出器 | |
EP0196034A2 (en) | Apparatus for recording and reproducing digital signal | |
JPH09247137A (ja) | 位相誤差検出回路及びデジタルpll回路 | |
JP3531374B2 (ja) | 変位量検出装置 | |
TWI424733B (zh) | 接收機時序資料校正裝置與方法 | |
JPH0758734A (ja) | ディジタルデータ検出器 | |
JP2959511B2 (ja) | データストローブ装置 | |
JP3465223B2 (ja) | リーク積分平均化回路及び伝送路クロック再生回路 | |
JP2760123B2 (ja) | ディジタル位相同期回路 | |
JPH0145097B2 (ja) | ||
JPS5911870B2 (ja) | サンプリングされデイジタル符号化されたアナログ信号の大きさを判別する方式 | |
JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
JPS6199437A (ja) | 同期状態判定装置 | |
EP0922332B1 (en) | Frequency dividing circuit | |
JP2553795B2 (ja) | ベロシティエラー検出装置 | |
JPH0644307Y2 (ja) | 同期信号検出装置 | |
JPS62281534A (ja) | フレ−ム同期パタ−ン相関検出回路 | |
JPH0775355B2 (ja) | 直流ドリフト補償回路 | |
JPS60182830A (ja) | デ−タ処理装置 |