JP2818997B2 - ディジタルデータ検出器 - Google Patents
ディジタルデータ検出器Info
- Publication number
- JP2818997B2 JP2818997B2 JP16203293A JP16203293A JP2818997B2 JP 2818997 B2 JP2818997 B2 JP 2818997B2 JP 16203293 A JP16203293 A JP 16203293A JP 16203293 A JP16203293 A JP 16203293A JP 2818997 B2 JP2818997 B2 JP 2818997B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- circuit
- sampling point
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Description
【０００１】
【産業上の利用分野】この発明はディジタルデータ検出
器に関し、特に、ディジタルデータ伝送系におけるディ
ジタル受信信号よりデータ検出クロックおよびディジタ
ルデータを検出するようなディジタルデータ検出器に関
する。
器に関し、特に、ディジタルデータ伝送系におけるディ
ジタル受信信号よりデータ検出クロックおよびディジタ
ルデータを検出するようなディジタルデータ検出器に関
する。
【０００２】
【従来の技術】従来より、ディジタル受信信号よりディ
ジタルデータを検出する方法が種々提案されている。そ
の一例として、すでに特願平３−３３０４２７号（特開
平５−１６７５６９号公報に対応）において提案されて
いるディジタルデータ検出器の検出方法を以下に説明す
る。すなわち、ディジタル受信信号をチャネルビットレ
ートのｍ倍（ｍ＞１，以下ｍ＝２として説明する）の周
波数でサンプリングし、現在位相を算出しようとしてい
るサンプリング点Ｒｉ＋１（以下、現在のサンプリング
点と称する）のサンプリングデータＳｉ＋１とその１つ
前のサンプリング点ＲｉのサンプリングデータＳ１とに
より受信信号がゼロレベルと交差する点（以下、ゼロク
ロス点と称する）と、現在のサンプリング点Ｒｉ＋１と
の位相間隔Ｐを第（１）式により求める。なお、Ｎはチ
ャネルビット間隔を表す位相の値である。ゼロクロス点
の位相をゼロとして基準にすれば、第（１）式で導き出
される位相間隔Ｐは、現在のサンプリング点Ｒｉ＋１の
瞬時位相（以下、現在の瞬時位相と称する）を表す。
ジタルデータを検出する方法が種々提案されている。そ
の一例として、すでに特願平３−３３０４２７号（特開
平５−１６７５６９号公報に対応）において提案されて
いるディジタルデータ検出器の検出方法を以下に説明す
る。すなわち、ディジタル受信信号をチャネルビットレ
ートのｍ倍（ｍ＞１，以下ｍ＝２として説明する）の周
波数でサンプリングし、現在位相を算出しようとしてい
るサンプリング点Ｒｉ＋１（以下、現在のサンプリング
点と称する）のサンプリングデータＳｉ＋１とその１つ
前のサンプリング点ＲｉのサンプリングデータＳ１とに
より受信信号がゼロレベルと交差する点（以下、ゼロク
ロス点と称する）と、現在のサンプリング点Ｒｉ＋１と
の位相間隔Ｐを第（１）式により求める。なお、Ｎはチ
ャネルビット間隔を表す位相の値である。ゼロクロス点
の位相をゼロとして基準にすれば、第（１）式で導き出
される位相間隔Ｐは、現在のサンプリング点Ｒｉ＋１の
瞬時位相（以下、現在の瞬時位相と称する）を表す。
【０００３】次に、１つ前のサンプリング点Ｒi の直
前、すなわち現在のサンプリング点Ｒ i+1 の１つ前のサ
ンプリング点Ｒi と２つ前のサンプリング点Ｒi-1 との
間にゼロクロス点が存在するか否かを判定する。ゼロク
ロス点が存在する場合には、１つ前のサンプリング点Ｒ
i の位相Ｐi （以下、１つ前の位相と称する）と現在の
サンプリング点Ｒi+1 の少なくとも２つ以上前のサンプ
リング点Ｒi-j の位相Ｐ i-j （以下、２つ以上前の位相
と称する）とを用いて、現在のサンプリング点Ｒ i+1 と
１つ前のサンプリング点Ｒi との位相間隔の予測値Ｐｄ
i+1 は第（２）式で求められる。なお、ｍｏｄは剰余演
算子を表す。すなわち“ｘ ｍｏｄ ｙ”の演算結果は
ｘをｙで割った余りになる。
前、すなわち現在のサンプリング点Ｒ i+1 の１つ前のサ
ンプリング点Ｒi と２つ前のサンプリング点Ｒi-1 との
間にゼロクロス点が存在するか否かを判定する。ゼロク
ロス点が存在する場合には、１つ前のサンプリング点Ｒ
i の位相Ｐi （以下、１つ前の位相と称する）と現在の
サンプリング点Ｒi+1 の少なくとも２つ以上前のサンプ
リング点Ｒi-j の位相Ｐ i-j （以下、２つ以上前の位相
と称する）とを用いて、現在のサンプリング点Ｒ i+1 と
１つ前のサンプリング点Ｒi との位相間隔の予測値Ｐｄ
i+1 は第（２）式で求められる。なお、ｍｏｄは剰余演
算子を表す。すなわち“ｘ ｍｏｄ ｙ”の演算結果は
ｘをｙで割った余りになる。
【０００４】ゼロクロス点が存在しなかった場合には、
現在のサンプリング点Ｒi+1 と１つ前のサンプリング点
Ｒi との位相間隔の予測値Ｐｄi+1 は、第（３）式に示
すように、１つ前のサンプリング点Ｒi と２つ前のサン
プリング点Ｒi-1 との位相間隔の予測値Ｐｄi に同値と
する。
現在のサンプリング点Ｒi+1 と１つ前のサンプリング点
Ｒi との位相間隔の予測値Ｐｄi+1 は、第（３）式に示
すように、１つ前のサンプリング点Ｒi と２つ前のサン
プリング点Ｒi-1 との位相間隔の予測値Ｐｄi に同値と
する。
【０００５】第（２）式または第（３）式により求めら
れた位相間隔の予測値Ｐｄi+1 と１つ前の位相Ｐi を用
いて現在の位相の予測値Ｐi+1 ′を第（４）式で求め
る。現在のサンプリング点Ｒi+1 の直前、すなわち現在
のサンプリング点Ｒi+1 と１つ前のサンプリング点Ｒi
との間にゼロクロス点が存在する場合には、第（４）式
で求めた現在の位相の予測値Ｐi+1 ′と前述の現在の瞬
時位相Ｐとを用いて、現在の位相Ｐi+1 を第（５）式の
ようにして求める。
れた位相間隔の予測値Ｐｄi+1 と１つ前の位相Ｐi を用
いて現在の位相の予測値Ｐi+1 ′を第（４）式で求め
る。現在のサンプリング点Ｒi+1 の直前、すなわち現在
のサンプリング点Ｒi+1 と１つ前のサンプリング点Ｒi
との間にゼロクロス点が存在する場合には、第（４）式
で求めた現在の位相の予測値Ｐi+1 ′と前述の現在の瞬
時位相Ｐとを用いて、現在の位相Ｐi+1 を第（５）式の
ようにして求める。
【０００６】一方、現在のサンプリング点Ｒi+1 の直前
にゼロクロス点が存在しなかった場合には、第（６）式
のように現在の位相の予測値Ｐi+1 ′をそのまま現在の
位相Ｐi+1 とする。
にゼロクロス点が存在しなかった場合には、第（６）式
のように現在の位相の予測値Ｐi+1 ′をそのまま現在の
位相Ｐi+1 とする。
【０００７】上述のようにして求めた現在の瞬時位相す
なわちゼロクロス点と現在のサンプリング点Ｒi+1 との
位相間隔Ｐ、現在の位相Ｐi+1 、１つ前の位相Ｐi とク
ロック抽出条件、データ判定条件に基づいてデータ検出
クロックおよびディジタルデータを検出する。なお、ク
ロック抽出条件、データ判定条件は第（７）式から第
（１０）式に示すようになる。
なわちゼロクロス点と現在のサンプリング点Ｒi+1 との
位相間隔Ｐ、現在の位相Ｐi+1 、１つ前の位相Ｐi とク
ロック抽出条件、データ判定条件に基づいてデータ検出
クロックおよびディジタルデータを検出する。なお、ク
ロック抽出条件、データ判定条件は第（７）式から第
（１０）式に示すようになる。
【０００８】
【数１】
【０００９】
【発明が解決しようとする課題】図５は、ディジタル受
信信号に雑音（以下、ノイズと称する）およびワウフラ
ッタが存在することによって瞬時位相Ｐが変動すること
を示した模式図であり、図５（ａ）はディジタル受信信
号にノイズおよびワウフラッタが存在しない場合、図５
（ｂ）はディジタル受信信号にワウフラッタが存在する
場合、図５（ｃ）はディジタル受信信号にノイズが存在
する場合を示している。
信信号に雑音（以下、ノイズと称する）およびワウフラ
ッタが存在することによって瞬時位相Ｐが変動すること
を示した模式図であり、図５（ａ）はディジタル受信信
号にノイズおよびワウフラッタが存在しない場合、図５
（ｂ）はディジタル受信信号にワウフラッタが存在する
場合、図５（ｃ）はディジタル受信信号にノイズが存在
する場合を示している。
【００１０】図５（ａ）の場合は正確な瞬時位相Ｐt す
なわちディジタル受信信号が基準レベルと交差する点と
現在のサンプリング点Ｒi+1 との位相間隔に対して、第
（１）式に基づいて算出される瞬時位相Ｐの誤差εは小
さい。図５（ｂ）の場合は、ディジタル受信信号自体の
変動があるので正確な瞬時位相Ｐt 自体もこの変動に伴
って変動している。第（１）式に基づいて算出される瞬
時位相Ｐもこの変動に追従しているので、正確な瞬時位
相Ｐt に対する瞬時位相Ｐの誤差εは図５（ａ）と同様
に小さい。図５（ｃ）の場合は、ディジタル受信信号自
体は変動していないが、ノイズによって瞬時位相Ｐは変
動しているために、正確な瞬時位相Ｐtに対する瞬時位
相Ｐとの誤差εは大きくなっている。
なわちディジタル受信信号が基準レベルと交差する点と
現在のサンプリング点Ｒi+1 との位相間隔に対して、第
（１）式に基づいて算出される瞬時位相Ｐの誤差εは小
さい。図５（ｂ）の場合は、ディジタル受信信号自体の
変動があるので正確な瞬時位相Ｐt 自体もこの変動に伴
って変動している。第（１）式に基づいて算出される瞬
時位相Ｐもこの変動に追従しているので、正確な瞬時位
相Ｐt に対する瞬時位相Ｐの誤差εは図５（ａ）と同様
に小さい。図５（ｃ）の場合は、ディジタル受信信号自
体は変動していないが、ノイズによって瞬時位相Ｐは変
動しているために、正確な瞬時位相Ｐtに対する瞬時位
相Ｐとの誤差εは大きくなっている。
【００１１】このようなノイズおよびワウフラッタに起
因する瞬時位相Ｐの変動を周波数域に変換してみると、
ワウフラッタによる変動は比較的低周波数帯域に存在
し、ノイズによる変動は高周波域になるにつれて大きく
なる傾向がある。したがって、ノイズおよびワウフラッ
タを伴うディジタル受信信号よりディジタルデータを検
出するディジタルデータ検出器は、ワウフラッタによる
変動の周波数帯域にのみ追従し、その他の周波数帯域に
追従しないことが望まれる。
因する瞬時位相Ｐの変動を周波数域に変換してみると、
ワウフラッタによる変動は比較的低周波数帯域に存在
し、ノイズによる変動は高周波域になるにつれて大きく
なる傾向がある。したがって、ノイズおよびワウフラッ
タを伴うディジタル受信信号よりディジタルデータを検
出するディジタルデータ検出器は、ワウフラッタによる
変動の周波数帯域にのみ追従し、その他の周波数帯域に
追従しないことが望まれる。
【００１２】近年において、たとえば磁気テープ記録再
生装置の小型化・低コストが図られているため、磁気テ
ープから再生されたディジタル受信信号の信号対雑音比
（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ、以下
ＳＮＲと称する）が劣化する傾向にある。
生装置の小型化・低コストが図られているため、磁気テ
ープから再生されたディジタル受信信号の信号対雑音比
（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ、以下
ＳＮＲと称する）が劣化する傾向にある。
【００１３】従来例に示した特願平３−３３０４２３号
によるディジタルデータ検出器は、上述のワウフラッタ
を伴うディジタルデータ受信信号に対応したものであっ
たが、ＳＮＲが劣化すると、検出したディジタルデータ
に誤りが発生しやすくなり、システムの信頼性が低下し
やすくなる。
によるディジタルデータ検出器は、上述のワウフラッタ
を伴うディジタルデータ受信信号に対応したものであっ
たが、ＳＮＲが劣化すると、検出したディジタルデータ
に誤りが発生しやすくなり、システムの信頼性が低下し
やすくなる。
【００１４】この発明は、この点に鑑み、ワウフラッタ
にのみ追従し、劣化したＳＮＲにおいてもノイズの影響
を受けにくくデータ誤りが少なくなるように対処したデ
ィジタルデータ検出器を提供することを目的とする。
にのみ追従し、劣化したＳＮＲにおいてもノイズの影響
を受けにくくデータ誤りが少なくなるように対処したデ
ィジタルデータ検出器を提供することを目的とする。
【００１５】
【課題を解決するための手段】この発明は、サンプリン
グデータ検出手段と位相間隔算出手段と基準レベル交差
検出手段と位相間隔予測値算出手段と位相算出手段とデ
ータ検出クロック検出手段とデータ検出手段とを備えて
構成される。サンプリングデータ検出手段はディジタル
受信信号を一定の周波数でサンプリングし、位相間隔算
出手段は検出されたサンプリングデータに応じてディジ
タル受信信号が基準レベルと交差する点と現在のサンプ
リング点Ｒi+1 との位相間隔Ｐを算出し、基準レベル交
差検出手段はディジタル受信信号が基準レベルと交差す
る点の位置を検出する。位相間隔予測値算出手段は現在
のサンプリング点Ｒi+1 の１つ前のサンプリング点Ｒi
の位相Ｐi と現在のサンプリング点Ｒi+1 の少なくとも
２つ以上前のサンプリング点Ｒi-j （ｊは自然数）と、
基準レベル交差検出手段によって検出されたディジタル
受信信号が基準レベルと交差する点の位置に基づいて現
在のサンプリング点Ｒi+1 とその１つ前のサンプリング
点Ｒi の位相間隔の予測値Ｐｄi+1 を算出する。位相算
出手段は、１つ前のサンプリング点Ｒi の位相Ｐi と位
相間隔の予測値Ｐｄi+1 の和である現在の位相の予測値
Ｐi+1 ′を算出し、位相間隔Ｐと現在の位相の予測値Ｐ
i+1 ′との差である現在の位相の予測誤差Ｘを周波数帯
域制限した現在の位相の帯域制限予測誤差Ｙを算出し、
現在の位相の予測値Ｐi+1 ′と現在の位相の帯域制限予
測誤差Ｙから現在の位相Ｐi+1 を算出する。データ検出
クロック検出手段は、位相算出手段によって算出された
各サンプリング点の位相に応じて、ディジタル受信信号
に同期するデータ検出クロックを検出する。データ検出
手段は位相間隔Ｐと現在の位相Ｐi+1 と検出されたサン
プリングデータに応じて、ディジタル受信信号よりディ
ジタルデータを検出する。
グデータ検出手段と位相間隔算出手段と基準レベル交差
検出手段と位相間隔予測値算出手段と位相算出手段とデ
ータ検出クロック検出手段とデータ検出手段とを備えて
構成される。サンプリングデータ検出手段はディジタル
受信信号を一定の周波数でサンプリングし、位相間隔算
出手段は検出されたサンプリングデータに応じてディジ
タル受信信号が基準レベルと交差する点と現在のサンプ
リング点Ｒi+1 との位相間隔Ｐを算出し、基準レベル交
差検出手段はディジタル受信信号が基準レベルと交差す
る点の位置を検出する。位相間隔予測値算出手段は現在
のサンプリング点Ｒi+1 の１つ前のサンプリング点Ｒi
の位相Ｐi と現在のサンプリング点Ｒi+1 の少なくとも
２つ以上前のサンプリング点Ｒi-j （ｊは自然数）と、
基準レベル交差検出手段によって検出されたディジタル
受信信号が基準レベルと交差する点の位置に基づいて現
在のサンプリング点Ｒi+1 とその１つ前のサンプリング
点Ｒi の位相間隔の予測値Ｐｄi+1 を算出する。位相算
出手段は、１つ前のサンプリング点Ｒi の位相Ｐi と位
相間隔の予測値Ｐｄi+1 の和である現在の位相の予測値
Ｐi+1 ′を算出し、位相間隔Ｐと現在の位相の予測値Ｐ
i+1 ′との差である現在の位相の予測誤差Ｘを周波数帯
域制限した現在の位相の帯域制限予測誤差Ｙを算出し、
現在の位相の予測値Ｐi+1 ′と現在の位相の帯域制限予
測誤差Ｙから現在の位相Ｐi+1 を算出する。データ検出
クロック検出手段は、位相算出手段によって算出された
各サンプリング点の位相に応じて、ディジタル受信信号
に同期するデータ検出クロックを検出する。データ検出
手段は位相間隔Ｐと現在の位相Ｐi+1 と検出されたサン
プリングデータに応じて、ディジタル受信信号よりディ
ジタルデータを検出する。
【００１６】
【作用】この発明のディジタルデータ検出器は、位相算
出手段によってワウフラッタによる変動の周波数帯域の
みを通過させ、その他の周波数帯域を阻止させることに
より、ワウフラッタの変動による周波数帯域のみ追従
し、その他の周波数帯域に追従しないことができる。
出手段によってワウフラッタによる変動の周波数帯域の
みを通過させ、その他の周波数帯域を阻止させることに
より、ワウフラッタの変動による周波数帯域のみ追従
し、その他の周波数帯域に追従しないことができる。
【００１７】
【実施例】図１は、この発明の一実施例によるディジタ
ルデータ検出器のブロック構成図である。
ルデータ検出器のブロック構成図である。
【００１８】図１を参照して、Ａ／Ｄ変換器１にはディ
ジタル受信信号が与えられ、このディジタル受信信号は
Ａ／Ｄ変換器１によってチャネルビットレートのｍ倍
（ｍ＞１，以下ｍ＝２として説明する）の周波数でサン
プリングされ、Ｍビットのディジタルデータに変換され
る。この変換は、たとえば２の補数を用いて再生信号の
極性をＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂ
ｉｔ）の“０”、“１”で表している。
ジタル受信信号が与えられ、このディジタル受信信号は
Ａ／Ｄ変換器１によってチャネルビットレートのｍ倍
（ｍ＞１，以下ｍ＝２として説明する）の周波数でサン
プリングされ、Ｍビットのディジタルデータに変換され
る。この変換は、たとえば２の補数を用いて再生信号の
極性をＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂ
ｉｔ）の“０”、“１”で表している。
【００１９】Ａ／Ｄ変換器１の出力は、現在のサンプリ
ングデータＳi+1 を表し、絶対値算出回路４に入力され
るとともにＭビット並列遅延回路２にも入力される。Ｍ
ビット並列遅延回路２はサンプリング周期に相当する遅
延量を有しているため、その出力は１つ前のサンプリン
グデータＳi として絶対値算出回路３に入力される。絶
対値算出回路３，４の出力は、それぞれ１つ前および現
在のサンプリングデータの絶対値｜Ｓi ｜，｜Ｓi+1 ｜
として演算回路５に入力される。演算回路５は、入力さ
れた１つ前および現在のサンプリングデータの絶対値｜
Ｓi ｜，｜Ｓi+ 1 ｜を用いて、前述の第（１）式に従っ
てゼロクロス点と現在のサンプリング点Ｒi+1 との位相
間隔、すなわち現在の瞬時位相Ｐを求める。
ングデータＳi+1 を表し、絶対値算出回路４に入力され
るとともにＭビット並列遅延回路２にも入力される。Ｍ
ビット並列遅延回路２はサンプリング周期に相当する遅
延量を有しているため、その出力は１つ前のサンプリン
グデータＳi として絶対値算出回路３に入力される。絶
対値算出回路３，４の出力は、それぞれ１つ前および現
在のサンプリングデータの絶対値｜Ｓi ｜，｜Ｓi+1 ｜
として演算回路５に入力される。演算回路５は、入力さ
れた１つ前および現在のサンプリングデータの絶対値｜
Ｓi ｜，｜Ｓi+ 1 ｜を用いて、前述の第（１）式に従っ
てゼロクロス点と現在のサンプリング点Ｒi+1 との位相
間隔、すなわち現在の瞬時位相Ｐを求める。
【００２０】一方、現在のサンプリング点Ｒi+1 と１つ
前のサンプリング点Ｒi との間にゼロクロス点が存在す
るか否かを判定するために、Ａ／Ｄ変換器１とＭビット
並列遅延回路２の出力のそれぞれのＭＳＢを排他的論理
和ゲート（以下、ＥＸＯＲゲートと称する）６に入力す
る。ＥＸＯＲゲート６は、２つの入力の論理が異なると
きにのみ“１”になるゼロクロス点信号Ｃを出力する。
すなわち前述のようにサンプリングデータはＭＳＢの
“１”か“０”で極性を表しているため、ＥＸＯＲゲー
ト６の出力であるゼロクロス点信号Ｃが“１”のときに
現在のサンプリング点Ｒi+1 と１つ前のサンプリング点
Ｒi との間にゼロクロス点が存在することになる。した
がって、ＥＸＯＲゲート６の出力であるゼロクロス点信
号Ｃが“１”のときにのみ演算回路５の出力である現在
の瞬時位相Ｐは有効である。
前のサンプリング点Ｒi との間にゼロクロス点が存在す
るか否かを判定するために、Ａ／Ｄ変換器１とＭビット
並列遅延回路２の出力のそれぞれのＭＳＢを排他的論理
和ゲート（以下、ＥＸＯＲゲートと称する）６に入力す
る。ＥＸＯＲゲート６は、２つの入力の論理が異なると
きにのみ“１”になるゼロクロス点信号Ｃを出力する。
すなわち前述のようにサンプリングデータはＭＳＢの
“１”か“０”で極性を表しているため、ＥＸＯＲゲー
ト６の出力であるゼロクロス点信号Ｃが“１”のときに
現在のサンプリング点Ｒi+1 と１つ前のサンプリング点
Ｒi との間にゼロクロス点が存在することになる。した
がって、ＥＸＯＲゲート６の出力であるゼロクロス点信
号Ｃが“１”のときにのみ演算回路５の出力である現在
の瞬時位相Ｐは有効である。
【００２１】現在の瞬時位相Ｐを表す演算回路５の出力
は減算回路７に入力される。減算回路７には、後で説明
する現在の位相の予測値Ｐi+1 ′を表す加算回路２０の
出力も入力されている。減算回路７の出力は現在の瞬時
位相Ｐから現在の位相の予測値Ｐi+1 ′を減じた現在の
位相の予測誤差Ｘとしてディジタルフィルタ回路８に入
力される。ディジタルフィルタ回路８には、現在の位相
の予測誤差Ｘが入力されるとともに、ＥＸＯＲゲート６
の出力であるゼロクロス点信号Ｃも入力される。ディジ
タルフィルタ回路８の出力は、後で詳しく具体的な説明
をするが現在の位相の予測誤差Ｘからノイズによる変動
の周波数帯域を阻止し、ワウフラッタによる変動の周波
数帯域のみを通過させた現在の位相の帯域制限予測誤差
Ｙとして係数回路９に入力される。
は減算回路７に入力される。減算回路７には、後で説明
する現在の位相の予測値Ｐi+1 ′を表す加算回路２０の
出力も入力されている。減算回路７の出力は現在の瞬時
位相Ｐから現在の位相の予測値Ｐi+1 ′を減じた現在の
位相の予測誤差Ｘとしてディジタルフィルタ回路８に入
力される。ディジタルフィルタ回路８には、現在の位相
の予測誤差Ｘが入力されるとともに、ＥＸＯＲゲート６
の出力であるゼロクロス点信号Ｃも入力される。ディジ
タルフィルタ回路８の出力は、後で詳しく具体的な説明
をするが現在の位相の予測誤差Ｘからノイズによる変動
の周波数帯域を阻止し、ワウフラッタによる変動の周波
数帯域のみを通過させた現在の位相の帯域制限予測誤差
Ｙとして係数回路９に入力される。
【００２２】係数回路９の出力は、現在の位相の帯域制
限予測誤差Ｙに係数Ｋ（０＜Ｋ＜１）を乗じた結果とし
て選択回路１０に入力される。選択回路１０の他方の入
力には、ＥＸＯＲゲート６の出力であるゼロクロス点信
号Ｃも入力される。先に述べたように、現在の瞬間位相
Ｐは、現在のサンプリング点Ｒi+1 と１つ前のサンプリ
ング点Ｒi との間にゼロクロス点が存在することを示す
ゼロクロス点信号Ｃが“１”のときのみ有効となるた
め、このときは選択回路１０は係数回路９の出力を選択
して出力する。一方、ゼロクロス点信号Ｃが“０”のと
きには、選択回路１０は０を選択して出力する。選択回
路１０の出力は加算回路１１に入力される。加算回路１
１の他方の入力には後で説明する現在の位相の予測値Ｐ
i+1 ′を表す加算回路２０の出力も入力されており、加
算回路１１はこの２つの値の和すなわち現在の位相Ｐ
i+1 を出力する。
限予測誤差Ｙに係数Ｋ（０＜Ｋ＜１）を乗じた結果とし
て選択回路１０に入力される。選択回路１０の他方の入
力には、ＥＸＯＲゲート６の出力であるゼロクロス点信
号Ｃも入力される。先に述べたように、現在の瞬間位相
Ｐは、現在のサンプリング点Ｒi+1 と１つ前のサンプリ
ング点Ｒi との間にゼロクロス点が存在することを示す
ゼロクロス点信号Ｃが“１”のときのみ有効となるた
め、このときは選択回路１０は係数回路９の出力を選択
して出力する。一方、ゼロクロス点信号Ｃが“０”のと
きには、選択回路１０は０を選択して出力する。選択回
路１０の出力は加算回路１１に入力される。加算回路１
１の他方の入力には後で説明する現在の位相の予測値Ｐ
i+1 ′を表す加算回路２０の出力も入力されており、加
算回路１１はこの２つの値の和すなわち現在の位相Ｐ
i+1 を出力する。
【００２３】現在の位相Ｐi+1 を表す加算回路１１の出
力はＩビット並列遅延回路１２に入力される。Ｉビット
並列遅延回路１２はサンプリング周期に相当する遅延量
を有しているため、その出力は１つ前の位相Ｐi として
Ｉビットｊ段並列遅延回路１３および減算回路１４に入
力される。Ｉビットｊ段並列遅延回路１３はサンプリン
グ周期のｊ倍（ｊは自然数）の遅延量を有しているた
め、その出力はｊ＋１前の位相Ｐi-j として減算回路１
４に入力される。減算回路１４の出力は、Ｉビット並列
遅延回路１２の出力からＩビットｊ段並列遅延回路１３
の出力を減じた結果である位相Ｐi −Ｐi-j から、Ｉビ
ットｊ段並列遅延回路１３の遅延量に相当する理想的な
サンプリング点間の位相間隔を減じた結果として係数回
路１５に入力される。理想的なサンプリング点間の位相
間隔は、Ｉビットｊ段並列遅延回路１３の段数ｊによっ
て決定され、ｊが奇数のときはＮ／２、偶数のときには
０になる。係数回路１５は減算回路１４の出力に係数Ｌ
（０＜Ｌ＜１）を乗じた結果を出力する。
力はＩビット並列遅延回路１２に入力される。Ｉビット
並列遅延回路１２はサンプリング周期に相当する遅延量
を有しているため、その出力は１つ前の位相Ｐi として
Ｉビットｊ段並列遅延回路１３および減算回路１４に入
力される。Ｉビットｊ段並列遅延回路１３はサンプリン
グ周期のｊ倍（ｊは自然数）の遅延量を有しているた
め、その出力はｊ＋１前の位相Ｐi-j として減算回路１
４に入力される。減算回路１４の出力は、Ｉビット並列
遅延回路１２の出力からＩビットｊ段並列遅延回路１３
の出力を減じた結果である位相Ｐi −Ｐi-j から、Ｉビ
ットｊ段並列遅延回路１３の遅延量に相当する理想的な
サンプリング点間の位相間隔を減じた結果として係数回
路１５に入力される。理想的なサンプリング点間の位相
間隔は、Ｉビットｊ段並列遅延回路１３の段数ｊによっ
て決定され、ｊが奇数のときはＮ／２、偶数のときには
０になる。係数回路１５は減算回路１４の出力に係数Ｌ
（０＜Ｌ＜１）を乗じた結果を出力する。
【００２４】係数回路１５の出力は加算回路１６に入力
され、サンプリング周期を表す位相値Ｎ／２が加算され
る。加算回路１６の出力は選択回路１７に入力される。
選択回路１７には、他に１ビット遅延回路１８とＩビッ
ト並列遅延回路１９の出力も入力される。１ビット遅延
回路１８には、ＥＸＯＲゲート６の出力であるゼロクロ
ス点信号Ｃが入力されており、これをサンプリング周期
に相当する時間遅延して出力する。すなわち１ビット遅
延回路１８の出力は、１つ前のサンプリング点Ｒi と２
つ前のサンプリング点Ｒi-1 との間にゼロクロス点が存
在するか否かを示すことになる。
され、サンプリング周期を表す位相値Ｎ／２が加算され
る。加算回路１６の出力は選択回路１７に入力される。
選択回路１７には、他に１ビット遅延回路１８とＩビッ
ト並列遅延回路１９の出力も入力される。１ビット遅延
回路１８には、ＥＸＯＲゲート６の出力であるゼロクロ
ス点信号Ｃが入力されており、これをサンプリング周期
に相当する時間遅延して出力する。すなわち１ビット遅
延回路１８の出力は、１つ前のサンプリング点Ｒi と２
つ前のサンプリング点Ｒi-1 との間にゼロクロス点が存
在するか否かを示すことになる。
【００２５】また、Ｉビット並列遅延回路１９には、選
択回路１７の出力が入力されており、これをサンプリン
グ周期に相当する時間遅延して出力する。選択回路１７
は、１ビット遅延回路１８の出力が“１”のとき、すな
わち１つ前のサンプリング点Ｒi と２つ前のサンプリン
グ点Ｒi-1 との間にゼロクロス点が存在するときには加
算回路１６の出力を選択して、これを現在のサンプリン
グ点Ｒi+1 と１つ前のサンプリング点Ｒi との位相間隔
の予測値Ｐｄi+1 として出力する。一方、１ビット遅延
回路１８の出力が“０”のとき、すなわち１つ前のサン
プリング点Ｒiと２つ前のサンプリング点Ｒi-1 との間
にゼロクロス点が存在しないときには、選択回路１７
は、Ｉビット並列遅延回路１９の出力を選択して、これ
を現在のサンプリング点Ｒi+1 と１つ前のサンプリング
点Ｒi との位相間隔の予測値Ｐｄi+ 1 として出力する。
また、このことによりＩビット遅延回路１９の出力は、
１つ前のサンプリング点Ｒi と２つ前のサンプリング点
Ｒi-1 との位相間隔の予測値Ｐｄi になる。選択回路１
７の出力は加算回路２０に入力される。加算回路２０の
他方の入力には、Ｉビット並列遅延回路１２の出力、す
なわち１つ前の位相Ｐ i が入力されており、加算回路２
０はこの２つの値の和を算出しこれを現在の位相の予測
値Ｐi+1 ′として出力する。
択回路１７の出力が入力されており、これをサンプリン
グ周期に相当する時間遅延して出力する。選択回路１７
は、１ビット遅延回路１８の出力が“１”のとき、すな
わち１つ前のサンプリング点Ｒi と２つ前のサンプリン
グ点Ｒi-1 との間にゼロクロス点が存在するときには加
算回路１６の出力を選択して、これを現在のサンプリン
グ点Ｒi+1 と１つ前のサンプリング点Ｒi との位相間隔
の予測値Ｐｄi+1 として出力する。一方、１ビット遅延
回路１８の出力が“０”のとき、すなわち１つ前のサン
プリング点Ｒiと２つ前のサンプリング点Ｒi-1 との間
にゼロクロス点が存在しないときには、選択回路１７
は、Ｉビット並列遅延回路１９の出力を選択して、これ
を現在のサンプリング点Ｒi+1 と１つ前のサンプリング
点Ｒi との位相間隔の予測値Ｐｄi+ 1 として出力する。
また、このことによりＩビット遅延回路１９の出力は、
１つ前のサンプリング点Ｒi と２つ前のサンプリング点
Ｒi-1 との位相間隔の予測値Ｐｄi になる。選択回路１
７の出力は加算回路２０に入力される。加算回路２０の
他方の入力には、Ｉビット並列遅延回路１２の出力、す
なわち１つ前の位相Ｐ i が入力されており、加算回路２
０はこの２つの値の和を算出しこれを現在の位相の予測
値Ｐi+1 ′として出力する。
【００２６】ここまでの位相の計算は、単なる算術演算
ではなく、Ｎを法とする演算を行なう。すなわち、たと
えば角度の計算を０度以上３６０度未満で行なうのと同
様に、位相の計算は０以上Ｎ未満の間で行なわなければ
ならない。
ではなく、Ｎを法とする演算を行なう。すなわち、たと
えば角度の計算を０度以上３６０度未満で行なうのと同
様に、位相の計算は０以上Ｎ未満の間で行なわなければ
ならない。
【００２７】上記のようにして求められた位相情報など
をもとにデータ検出クロックおよびディジタルデータを
検出する。図１において、データ検出クロック検出回路
２１には現在の位相Ｐi+1 を表す加算回路１１の出力と
１つ前の位相Ｐi を表すＩビット並列遅延回路１２の出
力が入力される。データ検出クロック検出回路２１は、
前述の第（７）式から第（９）式に示したクロック抽出
条件と２つの入力を比較し、条件を満足していれば、す
なわちそのときのディジタルデータが有効であれば
“１”を出力し、条件を満足していなければ、すなわち
そのときのディジタルデータが無効であれば“０”を出
力する。ディジタルデータ検出器の後続の回路、たとえ
ば復調回路等は、このデータ検出クロック検出回路２１
の出力すなわちデータ検出クロックに基づいて有効なデ
ィジタルデータのみを処理する。
をもとにデータ検出クロックおよびディジタルデータを
検出する。図１において、データ検出クロック検出回路
２１には現在の位相Ｐi+1 を表す加算回路１１の出力と
１つ前の位相Ｐi を表すＩビット並列遅延回路１２の出
力が入力される。データ検出クロック検出回路２１は、
前述の第（７）式から第（９）式に示したクロック抽出
条件と２つの入力を比較し、条件を満足していれば、す
なわちそのときのディジタルデータが有効であれば
“１”を出力し、条件を満足していなければ、すなわち
そのときのディジタルデータが無効であれば“０”を出
力する。ディジタルデータ検出器の後続の回路、たとえ
ば復調回路等は、このデータ検出クロック検出回路２１
の出力すなわちデータ検出クロックに基づいて有効なデ
ィジタルデータのみを処理する。
【００２８】また、データ検出回路２２には、１つ前の
サンプリングデータの極性を表すＭビット並列遅延回路
２の出力のＭＳＢと、現在の瞬間位相Ｐを表す演算回路
５の出力および、現在の位相Ｐi+1 を表す加算回路１１
の出力が入力される。データ検出回路２２は前述の第
（１０）式に示したデータ判定条件とこれらの入力とを
比較しそれぞれの条件に応じてディジタルデータを検出
する。
サンプリングデータの極性を表すＭビット並列遅延回路
２の出力のＭＳＢと、現在の瞬間位相Ｐを表す演算回路
５の出力および、現在の位相Ｐi+1 を表す加算回路１１
の出力が入力される。データ検出回路２２は前述の第
（１０）式に示したデータ判定条件とこれらの入力とを
比較しそれぞれの条件に応じてディジタルデータを検出
する。
【００２９】図２は、図１のディジタルフィルタ回路８
の一具体例のブロック構成図である。
の一具体例のブロック構成図である。
【００３０】図２に示すようなディジタルフィルタ回路
８は、一般に有限インパルスレスポンス・ディジタルフ
ィルタ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎ
ｓｅＤｉｇｉｔａｌ Ｆｉｌｔｅｒ、以下ＦＩＲフィル
タと称する）回路と呼ばれており、ｚ伝達関数Ｈ（ｚ）
は第（１１）式のように表される。なお、Ａi はフィル
タ係数、αはＦＩＲフィルタ回路の次数を表す。またこ
のディジタルフィルタ回路においてｚ-1がゼロクロス点
間隔に相当する時間の遅れを表している。図２に示すデ
ィジタルフィルタ回路の一具体例は２次のＦＩＲフィル
タ回路であり、ｚ伝達関数Ｈ（ｚ）は第（１２）式のよ
うに表される。
８は、一般に有限インパルスレスポンス・ディジタルフ
ィルタ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎ
ｓｅＤｉｇｉｔａｌ Ｆｉｌｔｅｒ、以下ＦＩＲフィル
タと称する）回路と呼ばれており、ｚ伝達関数Ｈ（ｚ）
は第（１１）式のように表される。なお、Ａi はフィル
タ係数、αはＦＩＲフィルタ回路の次数を表す。またこ
のディジタルフィルタ回路においてｚ-1がゼロクロス点
間隔に相当する時間の遅れを表している。図２に示すデ
ィジタルフィルタ回路の一具体例は２次のＦＩＲフィル
タ回路であり、ｚ伝達関数Ｈ（ｚ）は第（１２）式のよ
うに表される。
【００３１】
【数２】
【００３２】図１中の減算回路７からＦＩＲフィルタ回
路に出力された現在の位相の予測誤差Ｘは、選択回路１
０１と係数回路１０５に入力される。選択回路１０１に
は、他にゼロクロス点信号Ｃと後で説明する１つ前の位
相の予測誤差Ｘ-1（＝Ｘｚ-1）を表すＩビット並列遅延
回路１０２の出力とが入力される。選択回路１０１は、
ゼロクロス点信号Ｃが“１”のときには現在の位相の予
測誤差Ｘを選択し、ゼロクロス点信号Ｃが“０”のとき
には１つ前の位相の予測誤差Ｘ-1を選択して出力する。
選択回路１０１の出力はＩビット並列遅延回路１０２に
入力される。Ｉビット並列遅延回路１０２はサンプリン
グ周期に相当する遅延量を有しているため、１つ前の位
相の予測誤差Ｘ-1を出力する。このように選択回路１０
１とＩビット並列遅延回路１０２によって、１つ前の位
相の予測誤差Ｘ-1を保持し、ゼロクロス点信号Ｃが
“１”のときすなわち現在のサンプリング点Ｒi+1 と１
つ前のサンプリング点Ｒi との間にゼロクロス点が存在
するときに保持している１つ前の位相の予測誤差Ｘ-1を
更新する。１つ前の位相の予測誤差Ｘ-1を表すＩビット
並列遅延回路１０２の出力は、選択回路１０１の他に選
択回路１０３および係数回路１０６に入力される。選択
回路１０３には、他にゼロクロス点信号Ｃと後で説明す
る２つ前の位相の予測誤差Ｘ-2（＝Ｘｚ-2）を表すＩビ
ット並列遅延回路１０４の出力とが入力される。選択回
路１０３は、ゼロクロス点信号Ｃが“１”のときには１
つ前の位相の予測誤差Ｘ-1を選択し、ゼロクロス点信号
Ｃが“０”のときには２つ前の位相の予測誤差Ｘ-2を選
択して出力する。選択回路１０３の出力は、Ｉビット並
列遅延回路１０４に入力される。Ｉビット並列遅延回路
１０４はサンプリング周期に相当する遅延量を有してい
るため、２つ前の位相の予測誤差Ｘ-2を出力する。この
ように選択回路１０３とＩビット並列遅延回路１０４に
よって、２つ前の位相の予測誤差Ｘ-2を保持し、ゼロク
ロス点信号Ｃが“１”のときすなわち現在のサンプリン
グ点Ｒi+1 と１つ前のサンプリング点Ｒi との間にゼロ
クロス点が存在するときに保持している２つ前の位相の
予測誤差Ｘ-2を更新する。２つ前の位相の予測誤差Ｘ-2
を表すＩビット並列遅延回路１０４の出力は、選択回路
１０３の他に係数回路１０７に入力される。
路に出力された現在の位相の予測誤差Ｘは、選択回路１
０１と係数回路１０５に入力される。選択回路１０１に
は、他にゼロクロス点信号Ｃと後で説明する１つ前の位
相の予測誤差Ｘ-1（＝Ｘｚ-1）を表すＩビット並列遅延
回路１０２の出力とが入力される。選択回路１０１は、
ゼロクロス点信号Ｃが“１”のときには現在の位相の予
測誤差Ｘを選択し、ゼロクロス点信号Ｃが“０”のとき
には１つ前の位相の予測誤差Ｘ-1を選択して出力する。
選択回路１０１の出力はＩビット並列遅延回路１０２に
入力される。Ｉビット並列遅延回路１０２はサンプリン
グ周期に相当する遅延量を有しているため、１つ前の位
相の予測誤差Ｘ-1を出力する。このように選択回路１０
１とＩビット並列遅延回路１０２によって、１つ前の位
相の予測誤差Ｘ-1を保持し、ゼロクロス点信号Ｃが
“１”のときすなわち現在のサンプリング点Ｒi+1 と１
つ前のサンプリング点Ｒi との間にゼロクロス点が存在
するときに保持している１つ前の位相の予測誤差Ｘ-1を
更新する。１つ前の位相の予測誤差Ｘ-1を表すＩビット
並列遅延回路１０２の出力は、選択回路１０１の他に選
択回路１０３および係数回路１０６に入力される。選択
回路１０３には、他にゼロクロス点信号Ｃと後で説明す
る２つ前の位相の予測誤差Ｘ-2（＝Ｘｚ-2）を表すＩビ
ット並列遅延回路１０４の出力とが入力される。選択回
路１０３は、ゼロクロス点信号Ｃが“１”のときには１
つ前の位相の予測誤差Ｘ-1を選択し、ゼロクロス点信号
Ｃが“０”のときには２つ前の位相の予測誤差Ｘ-2を選
択して出力する。選択回路１０３の出力は、Ｉビット並
列遅延回路１０４に入力される。Ｉビット並列遅延回路
１０４はサンプリング周期に相当する遅延量を有してい
るため、２つ前の位相の予測誤差Ｘ-2を出力する。この
ように選択回路１０３とＩビット並列遅延回路１０４に
よって、２つ前の位相の予測誤差Ｘ-2を保持し、ゼロク
ロス点信号Ｃが“１”のときすなわち現在のサンプリン
グ点Ｒi+1 と１つ前のサンプリング点Ｒi との間にゼロ
クロス点が存在するときに保持している２つ前の位相の
予測誤差Ｘ-2を更新する。２つ前の位相の予測誤差Ｘ-2
を表すＩビット並列遅延回路１０４の出力は、選択回路
１０３の他に係数回路１０７に入力される。
【００３３】係数回路１０５は現在の位相の予測誤差Ｘ
にフィルタ係数Ａ0 を乗じ、係数回路１０６は１つ前の
位相の予測誤差Ｘ-1にフィルタ係数Ａ1 を乗じ、係数回
路１０７は２つ前の位相の予測誤差Ｘ-2にフィルタ係数
Ａ2 を乗じ、それぞれの結果は加算回路１０８に入力さ
れる。加算回路１０８は係数回路１０５、１０６および
１０７の出力をすべて加算して現在の位相の帯域制限予
測誤差Ｙを出力する。このようにして計算された現在の
位相の帯域制限予測誤差Ｙは、図１に示したディジタル
フィルタ回路８の出力として係数回路９に入力される。
にフィルタ係数Ａ0 を乗じ、係数回路１０６は１つ前の
位相の予測誤差Ｘ-1にフィルタ係数Ａ1 を乗じ、係数回
路１０７は２つ前の位相の予測誤差Ｘ-2にフィルタ係数
Ａ2 を乗じ、それぞれの結果は加算回路１０８に入力さ
れる。加算回路１０８は係数回路１０５、１０６および
１０７の出力をすべて加算して現在の位相の帯域制限予
測誤差Ｙを出力する。このようにして計算された現在の
位相の帯域制限予測誤差Ｙは、図１に示したディジタル
フィルタ回路８の出力として係数回路９に入力される。
【００３４】なお図２に示したディジタルフィルタ回路
の一具体例では２次のＦＩＲフィルタ回路を示したが、
これに限定されるものでなく適度な次数のＦＩＲフィル
タ回路を実施することができる。
の一具体例では２次のＦＩＲフィルタ回路を示したが、
これに限定されるものでなく適度な次数のＦＩＲフィル
タ回路を実施することができる。
【００３５】図３は、図１のディジタルフィルタ回路８
の他の具体例のブロック構成図である。
の他の具体例のブロック構成図である。
【００３６】図３に示すようなディジタルフィルタ回路
８は、一般に無限インパルスレスポンス・ディジタルフ
ィルタ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐ
ｏｎｓｅ Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒ、以下ＩＩＲ
フィルタと称する）回路と呼ばれており、ｚ伝達関数Ｈ
（ｚ）は第（１３）式のように表される。なお、ａi、
ｂi はフィルタ係数、αはＩＩＲフィルタ回路の次数を
表す。またこのディジタルフィルタ回路においてｚ-1は
ゼロクロス点間隔に相当する時間の遅れを表している。
図３に示すディジタルフィルタ回路の他の具体例は一次
のＩＩＲフィルタ回路であり、ｚ伝達関数Ｈ（ｚ）は第
（１４）式のように表される。
８は、一般に無限インパルスレスポンス・ディジタルフ
ィルタ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐ
ｏｎｓｅ Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒ、以下ＩＩＲ
フィルタと称する）回路と呼ばれており、ｚ伝達関数Ｈ
（ｚ）は第（１３）式のように表される。なお、ａi、
ｂi はフィルタ係数、αはＩＩＲフィルタ回路の次数を
表す。またこのディジタルフィルタ回路においてｚ-1は
ゼロクロス点間隔に相当する時間の遅れを表している。
図３に示すディジタルフィルタ回路の他の具体例は一次
のＩＩＲフィルタ回路であり、ｚ伝達関数Ｈ（ｚ）は第
（１４）式のように表される。
【００３７】
【数３】
【００３８】図１中の減算回路７からＩＩＲフィルタ回
路に出力された現在の位相の予測誤差Ｘは、加算回路２
０１に入力される。加算回路２０１には他に後で説明す
る係数回路２０４の出力も入力される。加算回路２０１
の出力は、現在の位相の予測誤差Ｘと係数回路２０４の
出力を加算した結果として、選択回路２０２と係数回路
２０５に入力される。選択回路２０２には、他に状態変
数ｗを表すＨビット並列遅延回路２０３の出力とゼロク
ロス点信号Ｃが入力される。選択回路２０２はゼロクロ
ス点信号Ｃが“１”のときには加算回路２０１の出力を
選択し、ゼロクロス点信号Ｃが“０”のときには状態変
数ｗを選択して出力する。選択回路２０２の出力はＨビ
ット並列遅延回路２０３に入力される。Ｈビット並列遅
延回路２０３はサンプリング周期に相当する遅延量を有
しているため、状態変数ｗを出力する。このように選択
回路２０２とＨビット並列遅延回路２０３によって状態
変数ｗを保持し、ゼロクロス点信号Ｃが“１”のときす
なわち現在のサンプリング点Ｒi+1 と１つ前のサンプリ
ング点Ｒi との間にゼロクロス点が存在するときに状態
変数ｗを更新する。状態変数ｗを表すＨビット並列遅延
回路２０３の出力は、選択回路２０２の他に係数回路２
０４と係数回路２０６に入力される。係数回路２０４は
状態変数ｗにフィルタ係数ｂ1 を乗じ、係数回路２０６
は状態変数ｗにフィルタ係数ａ1 を乗じ、それぞれの結
果を出力する。また係数回路２０５は加算回路２０１の
出力にフィルタ係数ａ0 を乗じた結果を出力する。係数
回路２０５と２０６の出力はともに加算回路２０７に入
力される。加算回路２０７は係数回路２０５と係数回路
２０６の出力の和を算出し、これを現在の位相の帯域制
限予測誤差Ｙとして出力する。このようにして計算され
た現在の位相の帯域制限予測誤差Ｙは、図１に示したデ
ィジタルフィルタ回路８の出力として係数回路９に入力
される。
路に出力された現在の位相の予測誤差Ｘは、加算回路２
０１に入力される。加算回路２０１には他に後で説明す
る係数回路２０４の出力も入力される。加算回路２０１
の出力は、現在の位相の予測誤差Ｘと係数回路２０４の
出力を加算した結果として、選択回路２０２と係数回路
２０５に入力される。選択回路２０２には、他に状態変
数ｗを表すＨビット並列遅延回路２０３の出力とゼロク
ロス点信号Ｃが入力される。選択回路２０２はゼロクロ
ス点信号Ｃが“１”のときには加算回路２０１の出力を
選択し、ゼロクロス点信号Ｃが“０”のときには状態変
数ｗを選択して出力する。選択回路２０２の出力はＨビ
ット並列遅延回路２０３に入力される。Ｈビット並列遅
延回路２０３はサンプリング周期に相当する遅延量を有
しているため、状態変数ｗを出力する。このように選択
回路２０２とＨビット並列遅延回路２０３によって状態
変数ｗを保持し、ゼロクロス点信号Ｃが“１”のときす
なわち現在のサンプリング点Ｒi+1 と１つ前のサンプリ
ング点Ｒi との間にゼロクロス点が存在するときに状態
変数ｗを更新する。状態変数ｗを表すＨビット並列遅延
回路２０３の出力は、選択回路２０２の他に係数回路２
０４と係数回路２０６に入力される。係数回路２０４は
状態変数ｗにフィルタ係数ｂ1 を乗じ、係数回路２０６
は状態変数ｗにフィルタ係数ａ1 を乗じ、それぞれの結
果を出力する。また係数回路２０５は加算回路２０１の
出力にフィルタ係数ａ0 を乗じた結果を出力する。係数
回路２０５と２０６の出力はともに加算回路２０７に入
力される。加算回路２０７は係数回路２０５と係数回路
２０６の出力の和を算出し、これを現在の位相の帯域制
限予測誤差Ｙとして出力する。このようにして計算され
た現在の位相の帯域制限予測誤差Ｙは、図１に示したデ
ィジタルフィルタ回路８の出力として係数回路９に入力
される。
【００３９】なお、図３に示したディジタルフィルタ回
路の他の具体例では１次のＩＩＲフィルタ回路を示した
が、これに限定されるものでなく適度な次数のＩＩＲフ
ィルタ回路を実施することができる。
路の他の具体例では１次のＩＩＲフィルタ回路を示した
が、これに限定されるものでなく適度な次数のＩＩＲフ
ィルタ回路を実施することができる。
【００４０】通常のディジタルフィルタ回路において、
ｚ伝達関数におけるｚ-1は一定間隔の時間の遅れ、たと
えばサンプリング間隔に相当する時間の遅れを表してい
る。しかしながら、図２および図３に示したディジタル
フィルタ回路においてｚ伝達関数Ｈ（ｚ）におけるｚ-1
はゼロクロス点間隔に相当する時間の遅れを表してい
る。したがって、図２および図３に示したディジタルフ
ィルタ回路は、通常のディジタルフィルタ回路の構成と
異なり、選択回路１０１，１０３および２０２を含んだ
特殊な構成となっている。
ｚ伝達関数におけるｚ-1は一定間隔の時間の遅れ、たと
えばサンプリング間隔に相当する時間の遅れを表してい
る。しかしながら、図２および図３に示したディジタル
フィルタ回路においてｚ伝達関数Ｈ（ｚ）におけるｚ-1
はゼロクロス点間隔に相当する時間の遅れを表してい
る。したがって、図２および図３に示したディジタルフ
ィルタ回路は、通常のディジタルフィルタ回路の構成と
異なり、選択回路１０１，１０３および２０２を含んだ
特殊な構成となっている。
【００４１】この発明は上述の方法によって実現可能で
あり、上述の過程を整理すると以下のようになる。
あり、上述の過程を整理すると以下のようになる。
【００４２】まず、現在のサンプリング点Ｒi+1 の直
前、すなわち現在のサンプリング点Ｒ i+1 と１つ前のサ
ンプリング点Ｒi との間にゼロクロス点が存在するか否
かを判定する。ゼロクロス点が存在する場合には、まず
現在のサンプリングデータＳi+ 1 と１つ前のサンプリン
グデータＳi とを用いてゼロクロス点と現在のサンプリ
ング点Ｒi+1 との位相間隔すなわち現在の瞬時位相Ｐを
第（１５）式のようにして求める。
前、すなわち現在のサンプリング点Ｒ i+1 と１つ前のサ
ンプリング点Ｒi との間にゼロクロス点が存在するか否
かを判定する。ゼロクロス点が存在する場合には、まず
現在のサンプリングデータＳi+ 1 と１つ前のサンプリン
グデータＳi とを用いてゼロクロス点と現在のサンプリ
ング点Ｒi+1 との位相間隔すなわち現在の瞬時位相Ｐを
第（１５）式のようにして求める。
【００４３】次に、１つ前のサンプリング点Ｒi の直
前、すなわち１つ前のサンプリング点Ｒi と２つ前のサ
ンプリング点Ｒi-1 との間にゼロクロス点が存在するか
否かを判定する。ゼロクロス点が存在する場合には１つ
前の位相Ｐi と少なくとも２つ以上前のサンプリング点
の位相Ｐi-j とを用いて現在のサンプリング点Ｒi+1 と
１つ前のサンプリング点Ｒi との位相間隔の予測値Ｐｄ
i+1 を第（１６）式で求める。ゼロクロス点が存在しな
かった場合は、現在のサンプリング点Ｒi+1 と１つ前の
サンプリング点Ｒi との位相間隔の予測値Ｐｄi+1 は、
第（１７）式に示すように、１つ前のサンプリング点Ｒ
i と２つ前のサンプリング点Ｒi-1 との位相間隔の予測
値Ｐｄi に同値とする。
前、すなわち１つ前のサンプリング点Ｒi と２つ前のサ
ンプリング点Ｒi-1 との間にゼロクロス点が存在するか
否かを判定する。ゼロクロス点が存在する場合には１つ
前の位相Ｐi と少なくとも２つ以上前のサンプリング点
の位相Ｐi-j とを用いて現在のサンプリング点Ｒi+1 と
１つ前のサンプリング点Ｒi との位相間隔の予測値Ｐｄ
i+1 を第（１６）式で求める。ゼロクロス点が存在しな
かった場合は、現在のサンプリング点Ｒi+1 と１つ前の
サンプリング点Ｒi との位相間隔の予測値Ｐｄi+1 は、
第（１７）式に示すように、１つ前のサンプリング点Ｒ
i と２つ前のサンプリング点Ｒi-1 との位相間隔の予測
値Ｐｄi に同値とする。
【００４４】上述のようにして求められた位相間隔の予
測値Ｐｄi+1 と１つ前の位相Ｐi を用いて現在の位相の
予測値Ｐi+1 ′を第（１８）式で求める。現在のサンプ
リング点Ｒi+1 の直前、すなわち現在のサンプリング点
Ｒi+1 と１つ前のサンプリング点Ｒi との間にゼロクロ
ス点が存在する場合には、このようにして求めた現在の
位相の予測値Ｐi+1 ′と前述の現在の瞬時位相Ｐにより
現在の位相の予測誤差Ｘを第（１９）式のようにして求
める。ディジタルフィルタによって、現在の位相の予測
誤差Ｘは帯域制限された現在の位相の帯域制限予測誤差
Ｙに変換される。ディジタルフィルタのｚ伝達関数をＨ
（ｚ）とすれば、現在の位相の帯域制限予測誤差Ｙは第
（２０）式のようにして求めることができる。なお、Ｘ
（ｚ）、Ｙ（ｚ）は、それぞれの現在の位相の予測誤差
Ｘのｚ変換、現在の位相の帯域制限予測誤差Ｙのｚ変換
を表し、ｚ-1はゼロクロス点間隔に相当する時間の遅れ
を表している。第（２０）式で求めた現在の位相の帯域
制限予測誤差Ｙと前述の現在の位相の予測値Ｐi+1 ′と
を用いて、現在の位相Ｐi+1 を第（２１）式のようにし
て求める。
測値Ｐｄi+1 と１つ前の位相Ｐi を用いて現在の位相の
予測値Ｐi+1 ′を第（１８）式で求める。現在のサンプ
リング点Ｒi+1 の直前、すなわち現在のサンプリング点
Ｒi+1 と１つ前のサンプリング点Ｒi との間にゼロクロ
ス点が存在する場合には、このようにして求めた現在の
位相の予測値Ｐi+1 ′と前述の現在の瞬時位相Ｐにより
現在の位相の予測誤差Ｘを第（１９）式のようにして求
める。ディジタルフィルタによって、現在の位相の予測
誤差Ｘは帯域制限された現在の位相の帯域制限予測誤差
Ｙに変換される。ディジタルフィルタのｚ伝達関数をＨ
（ｚ）とすれば、現在の位相の帯域制限予測誤差Ｙは第
（２０）式のようにして求めることができる。なお、Ｘ
（ｚ）、Ｙ（ｚ）は、それぞれの現在の位相の予測誤差
Ｘのｚ変換、現在の位相の帯域制限予測誤差Ｙのｚ変換
を表し、ｚ-1はゼロクロス点間隔に相当する時間の遅れ
を表している。第（２０）式で求めた現在の位相の帯域
制限予測誤差Ｙと前述の現在の位相の予測値Ｐi+1 ′と
を用いて、現在の位相Ｐi+1 を第（２１）式のようにし
て求める。
【００４５】一方、現在のサンプリング点Ｒi+1 の直前
にゼロクロス点が存在しなかった場合には、第（２２）
式のようにして現在の位相の予測値Ｐi+1 ′をそのまま
現在の位相Ｐi+1 とする。
にゼロクロス点が存在しなかった場合には、第（２２）
式のようにして現在の位相の予測値Ｐi+1 ′をそのまま
現在の位相Ｐi+1 とする。
【００４６】上述のようにして求めた現在の瞬時位相
Ｐ、現在の位相Ｐi+1 、１つ前の位相Ｐi とクロック抽
出条件、データ判定条件に基づいてデータ検出クロック
およびディジタルデータを検出する。クロック抽出条
件、データ判定条件は、特願平３−３３０４２３号で示
されている方法と同じで第（２３）式から第（２６）式
のようになる。
Ｐ、現在の位相Ｐi+1 、１つ前の位相Ｐi とクロック抽
出条件、データ判定条件に基づいてデータ検出クロック
およびディジタルデータを検出する。クロック抽出条
件、データ判定条件は、特願平３−３３０４２３号で示
されている方法と同じで第（２３）式から第（２６）式
のようになる。
【００４７】
【数４】
【００４８】従来例と本実施例について、磁気テープ記
録再生装置にて検出したディジタルデータの１シンボル
（変調前における８ビット、または変調後すなわち磁気
テープ上における１０ビット）あたりの誤り率（Ｓｙｍ
ｂｏｌ Ｅｒｒｏｒ Ｒａｔｅ、以下ＳＥＲと称する）
を実測した結果を図４に示す。なお、変調方式はＤＡＴ
（ディジタル・オーディオ・テープレコーダ）で用いら
れている８／１０変調、ワウフラッタは約１．２％、上
述の係数Ｋ、Ｌは従来例と本実施例ともにＫ＝１／２、
Ｌ＝１／８とし、ディジタル受信信号をチャネルビット
レートの２倍でサンプリングしている。また、本実施例
における図１のディジタルフィルタ回路８には図２に示
したＦＩＲフィルタ回路を用い、フィルタ係数Ａ0 ＝８
／１３、Ａ1 ＝４／１３、Ａ2 ＝１／１３とした。
録再生装置にて検出したディジタルデータの１シンボル
（変調前における８ビット、または変調後すなわち磁気
テープ上における１０ビット）あたりの誤り率（Ｓｙｍ
ｂｏｌ Ｅｒｒｏｒ Ｒａｔｅ、以下ＳＥＲと称する）
を実測した結果を図４に示す。なお、変調方式はＤＡＴ
（ディジタル・オーディオ・テープレコーダ）で用いら
れている８／１０変調、ワウフラッタは約１．２％、上
述の係数Ｋ、Ｌは従来例と本実施例ともにＫ＝１／２、
Ｌ＝１／８とし、ディジタル受信信号をチャネルビット
レートの２倍でサンプリングしている。また、本実施例
における図１のディジタルフィルタ回路８には図２に示
したＦＩＲフィルタ回路を用い、フィルタ係数Ａ0 ＝８
／１３、Ａ1 ＝４／１３、Ａ2 ＝１／１３とした。
【００４９】磁気テープ記録再生装置の信頼性を確保で
きる最大ＳＥＲ＝１０-3を満たすためには、従来例の場
合に約２８．５ｄＢのＳＮＲが必要である。一方本実施
例の場合には約２６ｄＢのＳＮＲで十分である。すなわ
ち本実施例は約２．５ｄＢのＳＮＲ改善効果がある。し
たがって、この発明の方法を用いることにより、従来の
方法よりディジタル受信信号から検出したディジタルデ
ータの誤りを少なくすることができる。
きる最大ＳＥＲ＝１０-3を満たすためには、従来例の場
合に約２８．５ｄＢのＳＮＲが必要である。一方本実施
例の場合には約２６ｄＢのＳＮＲで十分である。すなわ
ち本実施例は約２．５ｄＢのＳＮＲ改善効果がある。し
たがって、この発明の方法を用いることにより、従来の
方法よりディジタル受信信号から検出したディジタルデ
ータの誤りを少なくすることができる。
【００５０】なお、前述の説明は、入力は１チャネルの
場合であったが、入力が多チャネルの場合にも、たとえ
ばｈチャネルの場合には各チャネルの受信信号を互いに
ずれたタイミングでサンプリングし、Ｍビット並列遅延
回路２、Ｉビット並列遅延回路１２、１９、１０２、１
０４、１ビット並列遅延回路１８、Ｉビットｊ段並列遅
延回路１３、およびＨビット並列遅延回路２０３の段数
をｈ倍にすることで対応できる。
場合であったが、入力が多チャネルの場合にも、たとえ
ばｈチャネルの場合には各チャネルの受信信号を互いに
ずれたタイミングでサンプリングし、Ｍビット並列遅延
回路２、Ｉビット並列遅延回路１２、１９、１０２、１
０４、１ビット並列遅延回路１８、Ｉビットｊ段並列遅
延回路１３、およびＨビット並列遅延回路２０３の段数
をｈ倍にすることで対応できる。
【００５１】
【発明の効果】この発明によれば、ワウフラッタによる
変動にのみ追従し、ノイズの影響を受けにくいことによ
り、従来よりも劣化したＳＮＲおいてもデータ誤りが少
なくなることができるディジタルデータ検出器を提供で
きる。
変動にのみ追従し、ノイズの影響を受けにくいことによ
り、従来よりも劣化したＳＮＲおいてもデータ誤りが少
なくなることができるディジタルデータ検出器を提供で
きる。
【図１】この発明の一実施例によるディジタルデータ検
出器のブロック構成図である。
出器のブロック構成図である。
【図２】この発明の一実施例によるディジタルフィルタ
回路の一具体例のブロック構成図である。
回路の一具体例のブロック構成図である。
【図３】この発明の一実施例によるディジタルフィルタ
回路の他の具体例のブロック構成図である。
回路の他の具体例のブロック構成図である。
【図４】従来例と本実施例とのＳＮＲに対するＳＥＲの
実測値を示す図である。
実測値を示す図である。
【図５】ディジタル受信信号にノイズおよびワウフラッ
タが存在することによって瞬時位相Ｐが変動することを
示す模式図である。
タが存在することによって瞬時位相Ｐが変動することを
示す模式図である。
１ Ａ／Ｄ変換器 ２ Ｍビット並列遅延回路 ３，４ 絶対値算出回路 ５ 演算回路 ６ ＥＸＯＲゲート ７，１４ 減算回路 ８ ディジタルフィルタ回路 ９，１５，１０５，１０６，１０７，２０４，２０５，
２０６ 係数回路 １０，１７，１０１，１０３，２０２ 選択回路 １１，１６，２０，１０８，２０１，２０７ 加算回路 １２，１９，１０２，１０４ Ｉビット並列遅延回路 １３ Ｉビットｊ段並列遅延回路 １８ １ビット遅延回路 ２１ データ検出クロック検出回路 ２２ データ検出回路 ２０３ Ｈビット並列遅延回路
２０６ 係数回路 １０，１７，１０１，１０３，２０２ 選択回路 １１，１６，２０，１０８，２０１，２０７ 加算回路 １２，１９，１０２，１０４ Ｉビット並列遅延回路 １３ Ｉビットｊ段並列遅延回路 １８ １ビット遅延回路 ２１ データ検出クロック検出回路 ２２ データ検出回路 ２０３ Ｈビット並列遅延回路
Claims (1)
- 【請求項１】 ディジタル受信信号をチャネルビットレ
ートのｍ倍の周波数（ｍ＞１）でサンプリングするサン
プリングデータ検出手段と、 前記サンプリングデータ検出手段によって検出されたサ
ンプリングデータに応じて、前記ディジタル受信信号が
基準レベルと交差する点と現在のサンプリング点Ｒi+1
との位相間隔Ｐを算出する位相間隔算出手段と、 前記ディジタル受信信号が基準レベルと交差する点の位
置を検出する基準レベル交差検出手段と、 前記現在のサンプリング点Ｒi+1 の１つ前のサンプリン
グ点Ｒi の位相Ｐi と前記現在のサンプリング点Ｒi+1
の少なくとも２つ以上前のサンプリング点Ｒi- j の位相
Ｐi-j （ｊは自然数）と、前記基準レベル交差検出手段
によって検出された前記ディジタル受信信号が前記基準
レベルと交差する点の位置に応じて、現在のサンプリン
グ点Ｒi+1 とその１つ前のサンプリング点Ｒi との位相
間隔の予想値Ｐｄi+1 を算出する位相間隔予測値算出手
段と、 前記１つ前のサンプリング点Ｒi の位相Ｐi と、前記位
相間隔算出手段によって算出された位相間隔Ｐと、前記
位相間隔予測値算出手段によって算出された位相間隔の
予測値Ｐｄi+1 と、前記基準レベル交差検出手段よって
検出された前記ディジタル受信信号が基準レベルと交差
する点の位置に応じて、前記１つ前のサンプリング点Ｒ
i の位相Ｐi と前記位相間隔の予測値Ｐｄi+1 の和であ
る現在の予測値Ｐi+1 ′を算出し、前記位相間隔Ｐと前
記現在の位相の予測値Ｐi+1 ′との差である現在の位相
の予測誤差Ｘを周波数帯域制限した現在の位相の帯域制
限予測誤差Ｙを算出し、前記現在の位相の予測値
Ｐi+1 ′と前記現在の位相の帯域制限予測誤差Ｙから現
在の位相Ｐi+1 を算出する位相算出手段と、 前記位相算出手段よって算出された各サンプリング点の
位相に応じて、前記ディジタル受信信号に同期するデー
タ検出クロックを検出するデータ検出クロック検出手段
と、 前記位相間隔算出手段によって算出された前記ディジタ
ル受信信号が前記基準レベルと交差する点と現在のサン
プリング点Ｒi+1 との位相間隔Ｐと、前記位相算出手段
によって算出された前記現在の位相Ｐi+1 と、前記サン
プリングデータ検出手段によって検出された前記サンプ
リングデータに応じて、前記ディジタル受信信号よりデ
ィジタルデータを検出するデータ検出手段とを備えた、
ディジタルデータ検出器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16203293A JP2818997B2 (ja) | 1993-06-30 | 1993-06-30 | ディジタルデータ検出器 |
| US08/266,755 US5488636A (en) | 1993-06-30 | 1994-06-28 | Digital data detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16203293A JP2818997B2 (ja) | 1993-06-30 | 1993-06-30 | ディジタルデータ検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758734A JPH0758734A (ja) | 1995-03-03 |
| JP2818997B2 true JP2818997B2 (ja) | 1998-10-30 |
Family
ID=15746790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16203293A Expired - Fee Related JP2818997B2 (ja) | 1993-06-30 | 1993-06-30 | ディジタルデータ検出器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5488636A (ja) |
| JP (1) | JP2818997B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2891149B2 (ja) * | 1995-11-20 | 1999-05-17 | 日本電気株式会社 | 位相制御ループ方式 |
| KR100398879B1 (ko) * | 2001-07-09 | 2003-09-19 | 삼성전자주식회사 | 입력신호의 영점교차 특성을 이용한 위상오차 검출장치 |
| JP5233462B2 (ja) * | 2008-07-16 | 2013-07-10 | 富士通株式会社 | Ａｄコンバータ、データ受信装置、及びデータ受信方法 |
| US8542142B2 (en) * | 2012-02-21 | 2013-09-24 | Guzik Technical Enterprises | Interleaved analog to digital converter with reduced number of multipliers for digital equalization |
| US9351089B1 (en) * | 2012-03-14 | 2016-05-24 | Amazon Technologies, Inc. | Audio tap detection |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0640627B2 (ja) * | 1987-01-28 | 1994-05-25 | 日本電気株式会社 | 適応型ジツタキヤンセラ |
| JPH069106B2 (ja) * | 1987-07-22 | 1994-02-02 | シャープ株式会社 | ディジタルデ−タ検出器 |
| JP2694403B2 (ja) * | 1991-12-13 | 1997-12-24 | シャープ株式会社 | ディジタルデータ検出器 |
-
1993
- 1993-06-30 JP JP16203293A patent/JP2818997B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-28 US US08/266,755 patent/US5488636A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5488636A (en) | 1996-01-30 |
| JPH0758734A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481568A (en) | Data detecting apparatus using an over sampling and an interpolation means | |
| EP0593763B1 (en) | Maximum likelihood decoding method and device thereof | |
| JP2802027B2 (ja) | デジタル・データ格納チャネルの非同期デジタルしきい値検出器 | |
| JPH10200594A (ja) | ディジタル復調器におけるシンボルタイミング復元回路 | |
| EP1289152A1 (en) | Compression method and apparatus, expansion method and apparatus, compression and expansion system, recorded medium, program | |
| JP3366803B2 (ja) | 適応等化器 | |
| JP2818997B2 (ja) | ディジタルデータ検出器 | |
| JP2006286188A (ja) | データ貯蔵機器のデータ検出方法及び装置 | |
| EP0300826B1 (en) | Digital data detector | |
| JP2694403B2 (ja) | ディジタルデータ検出器 | |
| US6718511B2 (en) | Method and apparatus to detect a signal received from a channel signal | |
| JP2830806B2 (ja) | データ再生検出装置 | |
| JPH06343039A (ja) | 位相検出回路およびデジタルｐｌｌ回路 | |
| JP2927278B2 (ja) | 不連続信号内挿回路 | |
| CN1109229A (zh) | 数字数据存储通道的异步数字阀值检测器 | |
| JP2562659B2 (ja) | Ａｄｐｃｍ信号の復号装置 | |
| US7359463B2 (en) | Code sensing method and apparatus | |
| JP2824473B2 (ja) | データ検出装置 | |
| JP3060884B2 (ja) | 自動等化回路 | |
| JP2943395B2 (ja) | 信号処理回路 | |
| JPH08329626A (ja) | ディジタルデータの補間装置、再生装置、記録装置及び補間方法 | |
| JP2668451B2 (ja) | 最尤復号制御方式 | |
| JP2004192709A (ja) | 高速信号検出装置、高速信号検出プログラムおよび高速信号検出方法 | |
| JPH0630054A (ja) | ビタビ検出器 | |
| JPH066216A (ja) | ビット長拡張装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980721 |
|
| LAPS | Cancellation because of no payment of annual fees |