JP2802027B2 - デジタル・データ格納チャネルの非同期デジタルしきい値検出器 - Google Patents
デジタル・データ格納チャネルの非同期デジタルしきい値検出器Info
- Publication number
- JP2802027B2 JP2802027B2 JP5305368A JP30536893A JP2802027B2 JP 2802027 B2 JP2802027 B2 JP 2802027B2 JP 5305368 A JP5305368 A JP 5305368A JP 30536893 A JP30536893 A JP 30536893A JP 2802027 B2 JP2802027 B2 JP 2802027B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- threshold
- transition
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1536—Zero-crossing detectors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般的にはゼロ交差し
きい値検出器に関し、特に非同期サンプリング・ウィン
ドウ内の検出位置を表わすデジタル出力信号を与えるデ
ジタル・ゼロ交差検出器に関する。
きい値検出器に関し、特に非同期サンプリング・ウィン
ドウ内の検出位置を表わすデジタル出力信号を与えるデ
ジタル・ゼロ交差検出器に関する。
【０００２】
【従来の技術】データ記憶技術では、バイナリ・データ
がコーディングされ、光や磁気の一連の遷移として光媒
体や磁気媒体に記憶される。記憶データの検索では、記
録チャネル内のデコーディング・システムを検出して、
記憶媒体に隣接した磁気変換器や光変換器によって生成
されたセルフ・クロッキング型アナログ信号波形から元
のバイナリ・データと同期クロックを再生する必要があ
る。セルフ・クロッキング型データ信号から同期クロッ
クとデータを抽出する問題を解決するため、当業者から
多くの案が出されている。こうした問題には、実際の遷
移と単なるノイズ・パルスの区別、同期データ・クロッ
ク信号を正確に再生して、位相コーディングされたデー
タのデコーディングを正確にする等がある。こうした記
録チャネルの要素として重要なのは、波形の遷移すなわ
ち「ゼロ交差」の検出器であり、これは、セルフ・クロ
ッキング型波形遷移それぞれの相対的なタイミングや位
相を精密に判定するために必要である。
がコーディングされ、光や磁気の一連の遷移として光媒
体や磁気媒体に記憶される。記憶データの検索では、記
録チャネル内のデコーディング・システムを検出して、
記憶媒体に隣接した磁気変換器や光変換器によって生成
されたセルフ・クロッキング型アナログ信号波形から元
のバイナリ・データと同期クロックを再生する必要があ
る。セルフ・クロッキング型データ信号から同期クロッ
クとデータを抽出する問題を解決するため、当業者から
多くの案が出されている。こうした問題には、実際の遷
移と単なるノイズ・パルスの区別、同期データ・クロッ
ク信号を正確に再生して、位相コーディングされたデー
タのデコーディングを正確にする等がある。こうした記
録チャネルの要素として重要なのは、波形の遷移すなわ
ち「ゼロ交差」の検出器であり、これは、セルフ・クロ
ッキング型波形遷移それぞれの相対的なタイミングや位
相を精密に判定するために必要である。
【０００３】従来のアナログ・パルス検出器は、アナロ
グ電子装置に普通にみられる欠点の影響を受ける。高価
で大きく、時間と共に校正のズレに影響される。また一
般にアナログ・パルス検出器は、所定の狭い範囲のチャ
ネル・データ・レートに合わせられ、記憶媒体のデータ
検索システムはチャネル・データ・レートが大きく制限
される。これまでのデータ・パルス或いは遷移相の検出
器のデジタル・システムは、普通、周知のアナログ検出
方式を個別信号で実現したものに依存している。例えば
アナログ信号波形はまず、位相同期回路（ＰＬＬ）方式
によってサンプリングされデジタル化される。次にサン
プルがデジタルに処理され、不要な周波数成分が取除か
れ、同期クロックとデータが再生される。従来技術に
は、チャネル波形の遷移相検出器を完全にデジタル化す
る必要が想定されていることは明らかである。つまり記
録チャネルのデータ信号波形でセルフ・クロッキング型
データ・パルスを、幅広いデータ・レート範囲にわたっ
て正確に検出できるデジタル・システムである。この大
きなニーズが対象とするのは、高速なサンプリング手法
が不経済であるために、中間の非同期サンプリング・レ
ートで同期データを正確に検出することである。
グ電子装置に普通にみられる欠点の影響を受ける。高価
で大きく、時間と共に校正のズレに影響される。また一
般にアナログ・パルス検出器は、所定の狭い範囲のチャ
ネル・データ・レートに合わせられ、記憶媒体のデータ
検索システムはチャネル・データ・レートが大きく制限
される。これまでのデータ・パルス或いは遷移相の検出
器のデジタル・システムは、普通、周知のアナログ検出
方式を個別信号で実現したものに依存している。例えば
アナログ信号波形はまず、位相同期回路（ＰＬＬ）方式
によってサンプリングされデジタル化される。次にサン
プルがデジタルに処理され、不要な周波数成分が取除か
れ、同期クロックとデータが再生される。従来技術に
は、チャネル波形の遷移相検出器を完全にデジタル化す
る必要が想定されていることは明らかである。つまり記
録チャネルのデータ信号波形でセルフ・クロッキング型
データ・パルスを、幅広いデータ・レート範囲にわたっ
て正確に検出できるデジタル・システムである。この大
きなニーズが対象とするのは、高速なサンプリング手法
が不経済であるために、中間の非同期サンプリング・レ
ートで同期データを正確に検出することである。
【０００４】
【発明が解決しようとする課題】従来のデジタル・コン
ピュータ・プログラムは、アナログ記録チャネルの機能
をシミュレートするものであるが、このような方式は高
いサンプリング・レートを要するので、リアルタイム・
ハードウェアでの実現がコスト高になり難しくなる。デ
ジタル化の難しさは、部分的には非同期アナログ信号の
サンプリング・レートを低くすることによって解決でき
る。しかし、非同期サンプリング・レートを低くする
と、ゼロ交差検出時間の不確かさが大きくなる。そのた
めジッタひずみが生じ、記録チャネルのビット誤り率
（ＢＥＲ）が増加する。
ピュータ・プログラムは、アナログ記録チャネルの機能
をシミュレートするものであるが、このような方式は高
いサンプリング・レートを要するので、リアルタイム・
ハードウェアでの実現がコスト高になり難しくなる。デ
ジタル化の難しさは、部分的には非同期アナログ信号の
サンプリング・レートを低くすることによって解決でき
る。しかし、非同期サンプリング・レートを低くする
と、ゼロ交差検出時間の不確かさが大きくなる。そのた
めジッタひずみが生じ、記録チャネルのビット誤り率
（ＢＥＲ）が増加する。
【０００５】当業者は低いサンプリング・レートでジッ
タを少なくするためにサンプル間補間を改良している。
例えばH. Alfkeらによる米国特許第４４１２３３９号
は、デジタルＦＳＫモデムの等時ひずみを少なくするた
めのゼロ交差補間器を示している。Alfke らはゼロ交差
検出精度を改良するためには、高速な内部クロックを追
加して、符号変化が検出されるまで、各入力サンプル対
の間の線形勾配に沿って検出器をステップさせることを
示唆する。すなわち、この方式では同じ高速デジタル装
置が必要であり、サンプリング・レートを高くすれば不
利になる。更に、Alfke らはデジタル装置の使用を勧め
ているが、そのゼロ交差補間器の出力は、単純なアナロ
グ・タイミング・ゲートであって、アナログ式のゼロ交
差検出器の実現に影響を与える同じアナログ誤差ソース
の影響を受けやすい。
タを少なくするためにサンプル間補間を改良している。
例えばH. Alfkeらによる米国特許第４４１２３３９号
は、デジタルＦＳＫモデムの等時ひずみを少なくするた
めのゼロ交差補間器を示している。Alfke らはゼロ交差
検出精度を改良するためには、高速な内部クロックを追
加して、符号変化が検出されるまで、各入力サンプル対
の間の線形勾配に沿って検出器をステップさせることを
示唆する。すなわち、この方式では同じ高速デジタル装
置が必要であり、サンプリング・レートを高くすれば不
利になる。更に、Alfke らはデジタル装置の使用を勧め
ているが、そのゼロ交差補間器の出力は、単純なアナロ
グ・タイミング・ゲートであって、アナログ式のゼロ交
差検出器の実現に影響を与える同じアナログ誤差ソース
の影響を受けやすい。
【０００６】Arthur P. Geffonによる米国特許第４１６
５４９１号は、ノイズが存在する場合にデータ信号のゼ
ロ交差点を検出する回路を示している。ここでは、ノイ
ズから生じると仮定されるゼロ交差をなくすためのパル
ス定性方式が提案される。Geffonはしかし、デジタルに
サンプルされた信号のゼロ交差を検出する方法は考慮し
ておらず提案してもいない。
５４９１号は、ノイズが存在する場合にデータ信号のゼ
ロ交差点を検出する回路を示している。ここでは、ノイ
ズから生じると仮定されるゼロ交差をなくすためのパル
ス定性方式が提案される。Geffonはしかし、デジタルに
サンプルされた信号のゼロ交差を検出する方法は考慮し
ておらず提案してもいない。
【０００７】Donald S. Petersonらによる米国特許第４
７４９８７９号は、バイナリ・コーディングされたアナ
ログ信号波形の遷移を検出する方法を示している。Pete
rsonらが示唆するのは、第２次微分ステップによって第
２導出信号を与えることで、そのアナログ回路のノイズ
耐性を改良するということである。彼らはしかし、デジ
タル・サンプリングされた信号波形のしきい値遷移を検
出する手段は考慮していないし提案してもいない。この
他、改良されたアナログ検出器に関する同様の指摘は、
米国特許第３５９３１６６号、同第３９１６３２８号、
同第３９５５１０２号、同第４１３２９０９号、同第４
１５１４２７号、同第４２６８７６４号、同第４４８０
２００号、同第４７９５９１５号、及び同第５００１３
６４号に見られる。これまでの技術にはなお、デジタル
補間方式を取入れて、非同期サンプリング・レートを比
較的低くして正確な遷移タイミング出力を与えるデジタ
ル・ゼロ交差検出器にはっきりしたニーズがみられる。
この条件は特に、アナログ素子を使用せずに、低出力、
シングル・チップのデジタル集積回路にそっくり実現す
べき現在のデジタル記録チャネルには重要である。従来
の技術には、これに関して未解決の問題や欠点がはっき
り認められ、これは本発明によって、以下に述べるよう
にして解決される。
７４９８７９号は、バイナリ・コーディングされたアナ
ログ信号波形の遷移を検出する方法を示している。Pete
rsonらが示唆するのは、第２次微分ステップによって第
２導出信号を与えることで、そのアナログ回路のノイズ
耐性を改良するということである。彼らはしかし、デジ
タル・サンプリングされた信号波形のしきい値遷移を検
出する手段は考慮していないし提案してもいない。この
他、改良されたアナログ検出器に関する同様の指摘は、
米国特許第３５９３１６６号、同第３９１６３２８号、
同第３９５５１０２号、同第４１３２９０９号、同第４
１５１４２７号、同第４２６８７６４号、同第４４８０
２００号、同第４７９５９１５号、及び同第５００１３
６４号に見られる。これまでの技術にはなお、デジタル
補間方式を取入れて、非同期サンプリング・レートを比
較的低くして正確な遷移タイミング出力を与えるデジタ
ル・ゼロ交差検出器にはっきりしたニーズがみられる。
この条件は特に、アナログ素子を使用せずに、低出力、
シングル・チップのデジタル集積回路にそっくり実現す
べき現在のデジタル記録チャネルには重要である。従来
の技術には、これに関して未解決の問題や欠点がはっき
り認められ、これは本発明によって、以下に述べるよう
にして解決される。
【０００８】本発明の目的は、非同期サンプリング・レ
ートを低くしてゼロ交差精度を改良することである。本
発明の他の目的は、アナログ要素に依存することなく、
一連のデジタル・サンプルでしきい値交差を検出するこ
とである。
ートを低くしてゼロ交差精度を改良することである。本
発明の他の目的は、アナログ要素に依存することなく、
一連のデジタル・サンプルでしきい値交差を検出するこ
とである。
【０００９】本発明の特徴と利点は、ゼロ交差の検出が
ｎビットのデジタル・ワードの形で表現されることにあ
り、その精度はアナログ信号のタイミングをどのように
捉えるかに依存しない。
ｎビットのデジタル・ワードの形で表現されることにあ
り、その精度はアナログ信号のタイミングをどのように
捉えるかに依存しない。
【００１０】
【数１】 は以降ハットtと記載する。
【００１１】本発明は、非同期デジタル・チャネルに用
いることを想定したゼロ交差しきい値検出器をもたらす
ものである。これはセルフ・クロッキング・データがコ
ーディングされた、デジタル化された信号波形を受取
り、サンプル期間内のゼロ交差の相対時間を出力する。
このデジタル出力は（埋込まれたデータとクロック信号
の復元に用いるもの）、１９９２年１０月２８日付け米
国特許出願第９６７５８８号明細書に記載の離散的時間
制御ループ（ＤＴＣＬ）によって直接用いられるデジタ
ル形式である。
いることを想定したゼロ交差しきい値検出器をもたらす
ものである。これはセルフ・クロッキング・データがコ
ーディングされた、デジタル化された信号波形を受取
り、サンプル期間内のゼロ交差の相対時間を出力する。
このデジタル出力は（埋込まれたデータとクロック信号
の復元に用いるもの）、１９９２年１０月２８日付け米
国特許出願第９６７５８８号明細書に記載の離散的時間
制御ループ（ＤＴＣＬ）によって直接用いられるデジタ
ル形式である。
【００１２】本発明の非同期デジタルしきい値検出器
（ＡＤＴＤ）は、以下のステップにより、１つのサンプ
リング間隔内のゼロ交差到着時間を推定する。まず検出
器は、ゼロ交差が生じたかどうかを判定するために、隣
接したサンプル対の符号変化を調べる。次にサンプリン
グ・レートが上位サンプリング・レートから、上位の正
確に１／２である下位サンプリング・レートに変換され
る。その間、ＡＤＴＤは最初に新しい長いサンプリング
周期の１／２にゼロ交差が含まれているかどうかを判定
する。ＡＤＴＤは最後に予測サブセル時間を判定する。
すなわち、短いサンプリング周期内のゼロ交差の比例時
間ハットｔを判定するために、線形補間式を解く（図１
（ｂ））。検出器出力はゼロ交差点における長いサンプ
リング間隔内の経過時間の推定分数を表わすｎビットの
デジタル信号である（図１（ａ）のｔ／Ｔd）。
（ＡＤＴＤ）は、以下のステップにより、１つのサンプ
リング間隔内のゼロ交差到着時間を推定する。まず検出
器は、ゼロ交差が生じたかどうかを判定するために、隣
接したサンプル対の符号変化を調べる。次にサンプリン
グ・レートが上位サンプリング・レートから、上位の正
確に１／２である下位サンプリング・レートに変換され
る。その間、ＡＤＴＤは最初に新しい長いサンプリング
周期の１／２にゼロ交差が含まれているかどうかを判定
する。ＡＤＴＤは最後に予測サブセル時間を判定する。
すなわち、短いサンプリング周期内のゼロ交差の比例時
間ハットｔを判定するために、線形補間式を解く（図１
（ｂ））。検出器出力はゼロ交差点における長いサンプ
リング間隔内の経過時間の推定分数を表わすｎビットの
デジタル信号である（図１（ａ）のｔ／Ｔd）。
【００１３】
【実施例】図１は、サンプリング間隔（図１（ｂ）のＴ
s＝Ｔd／２）とセルフ・クロッキング・データ間隔（図
１ａのＴd ）の関係を示す。本発明のＡＤＴＤは、推定
サブセル時間ハットｔ（図１（ｂ））を判定し、ｔ／Ｔ
d 比（図１（ａ））のデジタル表現に変換する。
s＝Ｔd／２）とセルフ・クロッキング・データ間隔（図
１ａのＴd ）の関係を示す。本発明のＡＤＴＤは、推定
サブセル時間ハットｔ（図１（ｂ））を判定し、ｔ／Ｔ
d 比（図１（ａ））のデジタル表現に変換する。
【００１４】図２は、本発明のＡＤＴＤ１０と光データ
記憶媒体または磁気データ記憶媒体１２の関係を示す。
説明のためにピーク検出チャネルを実現する処理を示し
ている。媒体１２の磁気遷移または光遷移は、従来の有
用な方法により変換器１４によって検出される。変換器
出力信号１６はアナログ機能１８（普通は複数）に与え
られる。アナログ機能は、前置増幅器、自動利得制御
（ＡＧＣ）、及びアンチ・エリアス（ローパス）フィル
タリングを含む。得られるアナログ・データ信号波形２
０は、波形プレプロセッサ２２に送られ、信号の微分、
パルス定性化、及びＡ／Ｄ（アナログ／デジタル）変換
が従来の有用な方法で行われる。Ａ／Ｄ変換器２４のＡ
／Ｄサンプリング・レートはサンプリング・クロック発
生器２６によって制御される。発生器２６は、信号波形
２０のセルフ・クロッキング・データ・レートの２倍で
サンプリング・クロック信号Ｆs＝２Ｆdを生成する。デ
ジタル・サンプル信号｛Ｓ｝はサンプル・バス２８を通
してＡＤＴＤ１０に送られる。パルス認定器３０は、パ
ルス認定フラグを生成し、これがライン３２を通してＡ
ＤＴＤ１０に送られる。パルス認定フラグは、信号パル
スとノイズ・パルスを従来の有用な方法で区別し、認定
されたパルスまたは遷移を含むサンプリング間隔Ｔs毎
に生成される。
記憶媒体または磁気データ記憶媒体１２の関係を示す。
説明のためにピーク検出チャネルを実現する処理を示し
ている。媒体１２の磁気遷移または光遷移は、従来の有
用な方法により変換器１４によって検出される。変換器
出力信号１６はアナログ機能１８（普通は複数）に与え
られる。アナログ機能は、前置増幅器、自動利得制御
（ＡＧＣ）、及びアンチ・エリアス（ローパス）フィル
タリングを含む。得られるアナログ・データ信号波形２
０は、波形プレプロセッサ２２に送られ、信号の微分、
パルス定性化、及びＡ／Ｄ（アナログ／デジタル）変換
が従来の有用な方法で行われる。Ａ／Ｄ変換器２４のＡ
／Ｄサンプリング・レートはサンプリング・クロック発
生器２６によって制御される。発生器２６は、信号波形
２０のセルフ・クロッキング・データ・レートの２倍で
サンプリング・クロック信号Ｆs＝２Ｆdを生成する。デ
ジタル・サンプル信号｛Ｓ｝はサンプル・バス２８を通
してＡＤＴＤ１０に送られる。パルス認定器３０は、パ
ルス認定フラグを生成し、これがライン３２を通してＡ
ＤＴＤ１０に送られる。パルス認定フラグは、信号パル
スとノイズ・パルスを従来の有用な方法で区別し、認定
されたパルスまたは遷移を含むサンプリング間隔Ｔs毎
に生成される。
【００１５】図２のＡＤＴＤ１０は、パルス検出器３
４、２Ｘ／１Ｘ変換器３６、及び時間発生器３８を含
む。変換器３６は、発生器２６からのサンプリング・レ
ートＦsとデータ・クロックレートＦd＝Ｆs／２の２つ
のクロック・レートで動作する。ＡＤＴＤ１０は２つの
デジタル出力を与える。データ・クロック間隔（ｔ／Ｔ
d）内のしきい値遷移の相対位置を表わすデジタル信号
は、データ・バス４０に送られ、パルス検出フラグ（Ｐ
ＤＦ）がライン４２に送られる。ライン４２は、検出さ
れ変調されたしきい値遷移を含むデータ・クロック間隔
Ｔd 全体で高レベル状態である。
４、２Ｘ／１Ｘ変換器３６、及び時間発生器３８を含
む。変換器３６は、発生器２６からのサンプリング・レ
ートＦsとデータ・クロックレートＦd＝Ｆs／２の２つ
のクロック・レートで動作する。ＡＤＴＤ１０は２つの
デジタル出力を与える。データ・クロック間隔（ｔ／Ｔ
d）内のしきい値遷移の相対位置を表わすデジタル信号
は、データ・バス４０に送られ、パルス検出フラグ（Ｐ
ＤＦ）がライン４２に送られる。ライン４２は、検出さ
れ変調されたしきい値遷移を含むデータ・クロック間隔
Ｔd 全体で高レベル状態である。
【００１６】図２に示す通り、バス４０とライン４２は
ＤＴＣＬ（Discrete Time ControlLoop）４４につなが
り、先に引用した特許出願に従ってリードバック・チャ
ネルが処理される。デジタル／アナログ変換とＰＬＬ信
号処理等、この他の方法でも、データと同期クロックの
信号をＡＤＴＤ１０のデジタル出力からバス４０とライ
ン４２で抽出することができる。
ＤＴＣＬ（Discrete Time ControlLoop）４４につなが
り、先に引用した特許出願に従ってリードバック・チャ
ネルが処理される。デジタル／アナログ変換とＰＬＬ信
号処理等、この他の方法でも、データと同期クロックの
信号をＡＤＴＤ１０のデジタル出力からバス４０とライ
ン４２で抽出することができる。
【００１７】波形プレプロセッサ２２では、信号微分器
４６がデータ信号波形２０を微分し、波形のピークを従
来の有用な方法でゼロ交差遷移に変換する。媒体１２が
テープ・ドライブ４８の磁気テープまたは直接アクセス
記憶装置（ＤＡＳＤ）５０の磁気ディスク面から成る場
合、復元されたデータは波形２０にピークまたはパルス
として現われる。このパルスの検出には、信号微分器４
６内の微分が必要である。ただし、媒体が光ディスク５
２にあるような光媒体である場合、信号はＰＷＭ（ Pul
se-Width-Modulated）され、復元されたデータは、可変
且つ所定のしきい値を通して波形遷移としてコーディン
グされる。このような用途の場合、信号微分器４６は不
要であり、従来のしきい値に応じた信号処理に換える必
要がある。いずれにしろ、パルス検出器３４は、ゼロを
通過する信号波形遷移を実際に検出しなければならな
い。パルス検出器３４の動作状態は図３を参照すれば分
かりやすい。
４６がデータ信号波形２０を微分し、波形のピークを従
来の有用な方法でゼロ交差遷移に変換する。媒体１２が
テープ・ドライブ４８の磁気テープまたは直接アクセス
記憶装置（ＤＡＳＤ）５０の磁気ディスク面から成る場
合、復元されたデータは波形２０にピークまたはパルス
として現われる。このパルスの検出には、信号微分器４
６内の微分が必要である。ただし、媒体が光ディスク５
２にあるような光媒体である場合、信号はＰＷＭ（ Pul
se-Width-Modulated）され、復元されたデータは、可変
且つ所定のしきい値を通して波形遷移としてコーディン
グされる。このような用途の場合、信号微分器４６は不
要であり、従来のしきい値に応じた信号処理に換える必
要がある。いずれにしろ、パルス検出器３４は、ゼロを
通過する信号波形遷移を実際に検出しなければならな
い。パルス検出器３４の動作状態は図３を参照すれば分
かりやすい。
【００１８】図３で、ライン３２のパルス認定フラグは
レジスタ５４に格納される。レジスタ５６は、遅延した
パルス認定フラグの値を格納し、ＯＲゲート５８はライ
ン６０に活動化認定フラグを与え、現在の（ｉ）番目ま
たは直前の（ｉ−１）番目のサンプリング間隔Ｔsに認
定検出があればこのフラグが生成される。
レジスタ５４に格納される。レジスタ５６は、遅延した
パルス認定フラグの値を格納し、ＯＲゲート５８はライ
ン６０に活動化認定フラグを与え、現在の（ｉ）番目ま
たは直前の（ｉ−１）番目のサンプリング間隔Ｔsに認
定検出があればこのフラグが生成される。
【００１９】バス２８のデジタル信号はライン２８ａの
符号ビットとバス２８ｂの残りの７ビットの仮数部に２
分される。レジスタ６６、６８は、現在のサンプルＳi
の符号と直前のサンプルＳi-1 の符号を格納し、それら
が比較される。ＸＯＲゲート７０はライン７２に検出フ
ラグを与える。このラインはＳiとＳi-1に符号の違いが
ある時は高レベル状態である。ＡＮＤゲート７４はライ
ン６０の活動化認定フラグとライン７２の遷移検出フラ
グを組合わせ、出力ライン７６に検出フラグＤＦi を与
える。
符号ビットとバス２８ｂの残りの７ビットの仮数部に２
分される。レジスタ６６、６８は、現在のサンプルＳi
の符号と直前のサンプルＳi-1 の符号を格納し、それら
が比較される。ＸＯＲゲート７０はライン７２に検出フ
ラグを与える。このラインはＳiとＳi-1に符号の違いが
ある時は高レベル状態である。ＡＮＤゲート７４はライ
ン６０の活動化認定フラグとライン７２の遷移検出フラ
グを組合わせ、出力ライン７６に検出フラグＤＦi を与
える。
【００２０】７ビットのレジスタ７８、８０は、隣接し
たサンプル対（Ｓi-1、Ｓi）を表わす対になったデジタ
ル信号（ｙk-1、ｙk）を組合わせるよう働く。すなわ
ち、現在のデジタル信号ｙk はバス８２を通して引渡さ
れ（その符号はライン８２ａを送られる）、遅延したデ
ジタル信号ｙk-1 はバス８６を通して引渡される（その
符号はライン８６ａを送られる）。バス８２、８６とフ
ラグ・ライン７６は隣接したデジタル信号対と関連する
検出フラグを変換器３６（図１）に送る。
たサンプル対（Ｓi-1、Ｓi）を表わす対になったデジタ
ル信号（ｙk-1、ｙk）を組合わせるよう働く。すなわ
ち、現在のデジタル信号ｙk はバス８２を通して引渡さ
れ（その符号はライン８２ａを送られる）、遅延したデ
ジタル信号ｙk-1 はバス８６を通して引渡される（その
符号はライン８６ａを送られる）。バス８２、８６とフ
ラグ・ライン７６は隣接したデジタル信号対と関連する
検出フラグを変換器３６（図１）に送る。
【００２１】変換器３６は図４を参照すれば分かりやす
い。変換器３６は「デシメータ」（decimator ）として
機能する。つまりデジタル信号対を１つのデジタル信号
に置換える。入力レジスタ９０、９２はサンプル・クロ
ック・レートＦs でクロックされる。レジスタ９０は遅
れ信号値ｙk-1を格納する。レジスタ９２はＤＦi検出フ
ラグを格納する。これは現在のＴs間隔内の検出を指示
する。現在の信号ｙk（バス８２）は、直接、マルチプ
レクサ９４の第１入力に与えられる。遅れ信号ｙk-1 は
マルチプレクサ９４の第２入力ともう１つのマルチプレ
クサ９６の第１入力に与えられ、マルチプレクサ９６の
第２入力にはｙk-2 が与えられる。これは単に、１つ追
加されるサンプリング・クロック間隔Ｔsだけ遅れたｙ
k-1である。最後の２つのマルチプレクサ９８、１００
がその第１入力に検出フラグＤＦiを、第２入力にバイ
ナリ"０"または"１"を受取る（図４）。従って、検出フ
ラグＤＦiはレジスタ９２を通してサンプリング・クロ
ックＦsによってクロックされ、マルチプレクサ９４乃
至１００への入力はレジスタ１０２、１０４、１０６、
及び１０８に引渡される。ここで分かるように、変換器
３６はゼロ交差が生じるサブセルにおいて隣接したデジ
タル信号と検出フラグを選択する（１つのゼロ交差の最
大値は公称サンプリング周期毎に生じると仮定）。
い。変換器３６は「デシメータ」（decimator ）として
機能する。つまりデジタル信号対を１つのデジタル信号
に置換える。入力レジスタ９０、９２はサンプル・クロ
ック・レートＦs でクロックされる。レジスタ９０は遅
れ信号値ｙk-1を格納する。レジスタ９２はＤＦi検出フ
ラグを格納する。これは現在のＴs間隔内の検出を指示
する。現在の信号ｙk（バス８２）は、直接、マルチプ
レクサ９４の第１入力に与えられる。遅れ信号ｙk-1 は
マルチプレクサ９４の第２入力ともう１つのマルチプレ
クサ９６の第１入力に与えられ、マルチプレクサ９６の
第２入力にはｙk-2 が与えられる。これは単に、１つ追
加されるサンプリング・クロック間隔Ｔsだけ遅れたｙ
k-1である。最後の２つのマルチプレクサ９８、１００
がその第１入力に検出フラグＤＦiを、第２入力にバイ
ナリ"０"または"１"を受取る（図４）。従って、検出フ
ラグＤＦiはレジスタ９２を通してサンプリング・クロ
ックＦsによってクロックされ、マルチプレクサ９４乃
至１００への入力はレジスタ１０２、１０４、１０６、
及び１０８に引渡される。ここで分かるように、変換器
３６はゼロ交差が生じるサブセルにおいて隣接したデジ
タル信号と検出フラグを選択する（１つのゼロ交差の最
大値は公称サンプリング周期毎に生じると仮定）。
【００２２】変換器３６は、ゼロ交差が生じる公称サン
プル周期Ｔd＝２Ｔsの１／２に従って予測ゼロ交差時間
のＭＳＢをセットする。変換器３６はまた、バス１１０
の現在のデジタル信号ｙkとバス１１２の遅延したデジ
タル信号ｙk-1を保持し、認定された隣接するサンプル
対（Ｓi-1、Ｓi）を表わす。この対は２つのＴs 周期の
間は保持され、時間発生器３８に送られて追加処理され
る。ライン１１４のＭＳＢもＴd＝２Ｔsの間は保持さ
れ、時間発生器３８に送られて、後述するように最終遷
移時間比の最上位ビット（ＭＳＢ）になる。最後にライ
ン１１６の検出フラグＤＦiは、ライン７６のＤＦiの１
／２レートに等しい。すなわちライン１１６は、認定さ
れたしきい値遷移が、隣接した２つのサンプル間隔２Ｔ
s＝Ｔd内に検出されていれば検出フラグを伝える。
プル周期Ｔd＝２Ｔsの１／２に従って予測ゼロ交差時間
のＭＳＢをセットする。変換器３６はまた、バス１１０
の現在のデジタル信号ｙkとバス１１２の遅延したデジ
タル信号ｙk-1を保持し、認定された隣接するサンプル
対（Ｓi-1、Ｓi）を表わす。この対は２つのＴs 周期の
間は保持され、時間発生器３８に送られて追加処理され
る。ライン１１４のＭＳＢもＴd＝２Ｔsの間は保持さ
れ、時間発生器３８に送られて、後述するように最終遷
移時間比の最上位ビット（ＭＳＢ）になる。最後にライ
ン１１６の検出フラグＤＦiは、ライン７６のＤＦiの１
／２レートに等しい。すなわちライン１１６は、認定さ
れたしきい値遷移が、隣接した２つのサンプル間隔２Ｔ
s＝Ｔd内に検出されていれば検出フラグを伝える。
【００２３】図５は、時間発生器３８の実施例の詳細を
示す。発生器３８の目的は、レジスタ１０２、１０４
（図４）に保持された隣接するサンプル対（Ｓi-1、
Ｓi）を表わすデジタル信号（ｙk-1、ｙk）に遷移検出
を関係づける補間式を解くことによって、ゼロ交差到着
時間を推定することである。この対はバス１１０、１１
２から発生器３８に入力される。バス１１０の８ビット
のデジタル信号は分割され、ＭＳＢがライン１１０ｂ
に、残り７ビットの仮数部がライン１１０ａに現われる
（図５）。同様に７つのＬＳＢが図５のバス１１２ｂに
与えられる。バス１１２からのＭＳＢ（図４）は不要で
あり、ライン１１６のＤＦi とライン１１０ｂの符号ビ
ットの組合わせによって示される。
示す。発生器３８の目的は、レジスタ１０２、１０４
（図４）に保持された隣接するサンプル対（Ｓi-1、
Ｓi）を表わすデジタル信号（ｙk-1、ｙk）に遷移検出
を関係づける補間式を解くことによって、ゼロ交差到着
時間を推定することである。この対はバス１１０、１１
２から発生器３８に入力される。バス１１０の８ビット
のデジタル信号は分割され、ＭＳＢがライン１１０ｂ
に、残り７ビットの仮数部がライン１１０ａに現われる
（図５）。同様に７つのＬＳＢが図５のバス１１２ｂに
与えられる。バス１１２からのＭＳＢ（図４）は不要で
あり、ライン１１６のＤＦi とライン１１０ｂの符号ビ
ットの組合わせによって示される。
【００２４】発生器３８は、検出をサンプル対
（Ｓi-1、Ｓi）に関係づける任意の有用な補間式を解
く。本発明者は次の簡単な線形補間式を使用する。
（Ｓi-1、Ｓi）に関係づける任意の有用な補間式を解
く。本発明者は次の簡単な線形補間式を使用する。
【数２】
【００２５】ここでｙkはサンプルＳiと同等の中間デジ
タル信号である。有効なゼロ交差の場合、ｙkの符号は
ｙk-1の逆であり、上の式は次のように書き換えること
ができる。
タル信号である。有効なゼロ交差の場合、ｙkの符号は
ｙk-1の逆であり、上の式は次のように書き換えること
ができる。
【数３】
【００２６】これにより符号ビットが消去され、前の補
間式の評価が簡素化される。
間式の評価が簡素化される。
【００２７】図５で、分母｜ｙk−ｙk-1｜はまず分母信
号バス１１８で判定される。これはマルチプレクサ１２
０、１２２と加算器１２４によって次のように行われ
る。ｙk がライン１１０ｂで正の符号を持つ時、マルチ
プレクサ１２０は、現在の信号ｙkの絶対値を選択し、
マルチプレクサ１２２は遅れ信号ｙk-1の絶対値を選択
する。ｙk の符号が負のとき、これら２つのデジタル信
号の２の補数が選択される。加算器１２４は選択された
２つの７ビット・デジタル信号を加算し、分母信号｜ｙ
k−ｙk-1｜をバス１１８に与える。
号バス１１８で判定される。これはマルチプレクサ１２
０、１２２と加算器１２４によって次のように行われ
る。ｙk がライン１１０ｂで正の符号を持つ時、マルチ
プレクサ１２０は、現在の信号ｙkの絶対値を選択し、
マルチプレクサ１２２は遅れ信号ｙk-1の絶対値を選択
する。ｙk の符号が負のとき、これら２つのデジタル信
号の２の補数が選択される。加算器１２４は選択された
２つの７ビット・デジタル信号を加算し、分母信号｜ｙ
k−ｙk-1｜をバス１１８に与える。
【００２８】分母信号１１８は次に、反復マップ１２６
等、任意の有用な手段によって反転される。マップ１２
６は、２５６ビットのルックアップ・テーブル等、従来
の有用な方法で動作し、１２ビット出力の反復信号をバ
ス１２８に与える。加算器１３０は、マルチプレクサ１
２２で選択された遅れデジタル信号ｙk-1 を、その符号
ビットに応じて変調し、｜ｙk-1｜ の絶対値をバス１３
２に出力する。乗算器１３４は、バス１２８の１２ビッ
トの反復出力信号をバス１３２の７ビットの分子にか
け、結果から１４のＬＳＢを捨て、５ビットのゼロ交差
信号をバス１３６に残す。この信号は次に、レジスタ１
３８に１つのサンプル間隔に対して格納され、発生器３
８の他の部分と動作の同期をとるために必要な遅延を追
加する。出力の予測ゼロ交差信号ｔ／Ｔd は最終的にバ
ス４０に与えられ、ＭＳＢはライン４０ａに出力され、
隣接した２つのサンプリング周期Ｔs のうちどちらにイ
ベントがあるかを指示する。
等、任意の有用な手段によって反転される。マップ１２
６は、２５６ビットのルックアップ・テーブル等、従来
の有用な方法で動作し、１２ビット出力の反復信号をバ
ス１２８に与える。加算器１３０は、マルチプレクサ１
２２で選択された遅れデジタル信号ｙk-1 を、その符号
ビットに応じて変調し、｜ｙk-1｜ の絶対値をバス１３
２に出力する。乗算器１３４は、バス１２８の１２ビッ
トの反復出力信号をバス１３２の７ビットの分子にか
け、結果から１４のＬＳＢを捨て、５ビットのゼロ交差
信号をバス１３６に残す。この信号は次に、レジスタ１
３８に１つのサンプル間隔に対して格納され、発生器３
８の他の部分と動作の同期をとるために必要な遅延を追
加する。出力の予測ゼロ交差信号ｔ／Ｔd は最終的にバ
ス４０に与えられ、ＭＳＢはライン４０ａに出力され、
隣接した２つのサンプリング周期Ｔs のうちどちらにイ
ベントがあるかを指示する。
【００２９】本発明者は、図２乃至図５に示した好適な
実施例を、与えられたサンプルが認定しきい値上にある
かどうかを示すしきい値トラッキング・ビット、バス２
８の８ビット入力サンプルを使用し、６ビットの予測時
間をバス４０に、有効サンプル・フラグ（ＰＤＦ）をラ
イン４２に出力してシミュレートした。ＣＭＯＳ ＩＩ
技術で実施した場合、ＡＤＴＤ１０には約１５００のゲ
ートが必要である。好適な実施例はまた、磁気テープ・
データ記憶システムにも実現された。
実施例を、与えられたサンプルが認定しきい値上にある
かどうかを示すしきい値トラッキング・ビット、バス２
８の８ビット入力サンプルを使用し、６ビットの予測時
間をバス４０に、有効サンプル・フラグ（ＰＤＦ）をラ
イン４２に出力してシミュレートした。ＣＭＯＳ ＩＩ
技術で実施した場合、ＡＤＴＤ１０には約１５００のゲ
ートが必要である。好適な実施例はまた、磁気テープ・
データ記憶システムにも実現された。
【００３０】本発明者は更に、この実施例をＡＰＬでシ
ミュレートし、ＡＤＴＤ１０の実性能が理論上の簡単な
補間式にかなり近づくことを確認した。隣接したデジタ
ル信号対を可能な限り組合わせてＡＰＬのビット毎の回
路シミュレーションに用いた。シミュレートしたＡＤＴ
Ｄ１０の出力は、線形補間式（図５）の理論解と比較
し、結果を図６に示した。
ミュレートし、ＡＤＴＤ１０の実性能が理論上の簡単な
補間式にかなり近づくことを確認した。隣接したデジタ
ル信号対を可能な限り組合わせてＡＰＬのビット毎の回
路シミュレーションに用いた。シミュレートしたＡＤＴ
Ｄ１０の出力は、線形補間式（図５）の理論解と比較
し、結果を図６に示した。
【００３１】図６でｙkは０．５に固定し、ｙk-1は可能
な値の全範囲にわたって変化させた（範囲は全て単位に
正規化）。シミュレート結果は理論上の結果にかなり近
い。図７でｙk-1は０．５に固定し、ｙkは可能な値の全
範囲にわたって変化させた。ここでもシミュレートした
ＡＤＴＤ１０の性能は、可能な入力の全範囲にわたって
予想出力に近い。図６、図７の２つの曲線の差は量子化
誤差による。
な値の全範囲にわたって変化させた（範囲は全て単位に
正規化）。シミュレート結果は理論上の結果にかなり近
い。図７でｙk-1は０．５に固定し、ｙkは可能な値の全
範囲にわたって変化させた。ここでもシミュレートした
ＡＤＴＤ１０の性能は、可能な入力の全範囲にわたって
予想出力に近い。図６、図７の２つの曲線の差は量子化
誤差による。
【００３２】
【発明の効果】本発明のＡＤＴＤは、アナログ要素に依
存することなく、一連のデジタル・サンプルのしきい値
交差を正確に検出する。ＡＤＴＤは全てデジタルである
ので、ＣＭＯＳ技術を利用した低出力構造に組込むこと
ができる。
存することなく、一連のデジタル・サンプルのしきい値
交差を正確に検出する。ＡＤＴＤは全てデジタルである
ので、ＣＭＯＳ技術を利用した低出力構造に組込むこと
ができる。
【図１】あるサンプリング間隔の信号波形のゼロ交差を
示す図である。
示す図である。
【図２】本発明のＡＤＴＤと記録チャネルの他の要素と
の関係を示すブロック図である。
の関係を示すブロック図である。
【図３】本発明のＡＤＴＤのパルス検出器要素の好適な
実施例を示すブロック図である。
実施例を示すブロック図である。
【図４】本発明のＡＤＴＤの２Ｘ／１Ｘ変換器要素の好
適な実施例を示すブロック図である。
適な実施例を示すブロック図である。
【図５】本発明のＡＤＴＤの時間発生器要素の好適な実
施例を示すブロック図である。
施例を示すブロック図である。
【図６】本発明のＡＤＴＤの性能の１例を示す図であ
る。
る。
【図７】本発明のＡＤＴＤの性能の１例を示す図であ
る。
る。
１０ ＡＤＴＤ １２ 光／磁気媒体 １４ 変換器 １８ アナログ機能 ２２ 波形プレプロセッサ ２４ Ａ／Ｄ変換器 ２６ サンプリング・クロック発生器 ３０ パルス認定器 ３４ パルス検出器 ３６ ２Ｘ／１Ｘ変換器 ３８ 時間発生器 ４４ ＤＴＣＬ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・アレン・ハッキンス アメリカ合衆国95730、アリゾナ州ツー ソン、イースト・ニカラグア・プレイス 9797 (72)発明者 コンスタンチン・マイケル・メラス アメリカ合衆国95032、カリフォルニア 州ロス・ガトス、ケネディ・ロード 16281 (72)発明者 パンタス・スタージャ アメリカ合衆国95129、カリフォルニア 州サン・ホセ、スプリングウッド・ドラ イブ 781 (56)参考文献 特開 平１−317274（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 20/10 321
Claims (11)
- 【請求項１】データ・クロック・レートＦd の信号波形
のしきい値遷移の時間ｔを非同期に検出する方法であっ
て、 （ａ）上記信号波形を、第１のサンプリング間隔Ｔs の
逆数に等しい第１のクロック・レートＦs＝２Ｆdでサン
プリングして、ｉを正の整数とするｉ番目のサンプル信
号Ｓ i とそれに先行して隣接するサンプル信号Ｓ i-1 とを
含む上記信号波形の連続する瞬間値を表わす複数のデジ
タル・サンプル信号｛Ｓ｝を生成するステップと、 （ｂ）上記サンプル信号Ｓiと上記サンプル信号Ｓi-1の
差に応答して検出信号を生成するステップと、 （ｃ）上記第１のサンプリング間隔Ｔs を２倍にして、
上記データ・クロック・レートＦdの逆数に等しい第２
のサンプリング間隔Ｔd＝２Ｔs を生成するステップ
と、 （ｄ）上記第２のサンプリング間隔Ｔd のうち、上記検
出信号が検出された１／２の部分に対応する第１のデジ
タル信号を生成するステップと、 （ｅ）上記サンプル信号Ｓiと上記サンプル信号Ｓi-1 と
の補間によって、ｉ番目の上記第１のサンプリング間隔
Ｔs 内の上記しきい値遷移位置ｔ／Ｔ s の推定を表わ
す、第２のデジタル信号を生成するステップと、 （ｆ）上記第１及び第２のデジタル信号を組合わせて、
同時に生じる上記第２のサンプリング間隔Ｔ d 内の上記
しきい値遷移位置ｔ／Ｔ d を表わす第３のデジタル信号
を生成するステップと、 を含む、非同期検出方法。 - 【請求項２】上記第１のデジタル信号が上記第３のデジ
タル信号の最上位ビットである、請求項１記載の方法。 - 【請求項３】上記生成ステップ（ｅ）が、 （ｅ１）上記サンプル信号Ｓiを上記サンプル信号Ｓi-1
から減じて分母信号Ｄi＝Ｓi-1−Ｓiを生成するステッ
プと、 （ｅ２）上記分母信号Ｄ i の逆数を表わす逆差分信号Ｒi
＝１／Ｄiを生成するステップと、 （ｅ３）上記サンプル信号Ｓi-1に上記逆差分信号Ｒiを
かけて補間信号ＲiＳi-1を得るステップと、 （ｅ４）上記補間信号Ｒ i Ｓ i-1 から信号を棄却して第２
のデジタル信号｜ＲiＳi-1｜を生成することによって、
上記しきい値遷移位置ｔ／Ｔd ＝｜ＲiＳi-1｜を推定す
るステップと、 を含む、請求項１記載の方法。 - 【請求項４】データ・クロック・レートＦd の信号波形
のしきい値遷移の時間ｔを検出する非同期デジタルしき
い値検出器であって、 サンプリング・レートＦs ＝２Ｆdで上記信号波形の連
続する瞬間値を表わす複数のデジタル・サンプル信号
｛Ｓ｝を受取る入力手段と、 上記入力手段に接続され、隣接した上記デジタル・サン
プル信号の対（Ｓi、Ｓi-1 ）を組合わせ、上記隣接し
たデジタル・サンプル信号対（Ｓ i 、Ｓ i-1 ）の符号差
に応答して検出フラグＤＦiを生成する遷移検出手段
と、 上記遷移検出手段に接続され、上記デジタル・サンプル
信号の転送レートＦ s を２Ｆ d から上記データ・クロック
・レートＦdに縮小するデシメーション手段と、 上記デシメーション手段に接続され、上記データ・クロ
ック・レートＦd の逆数に等しい間隔Ｔd内の上記しき
い値遷移時間ｔを補間し、上記遷移の時間ｔと上記間隔
Ｔ d との比ｔ／Ｔ d を表わすデジタル信号を生成する時間
発生器手段と、 を含む、非同期デジタルしきい値検出器。 - 【請求項５】上記入力手段が、上記しきい値遷移がノイ
ズ・パルスではなく信号パルスから生じることを表わす
パルス認定フラグを受取る手段を含む、請求項４記載の
非同期デジタルしきい値検出器。 - 【請求項６】上記遷移検出手段が、 上記隣接するデジタル・サンプル信号対（Ｓ i 、Ｓ i-1 ）
の先のデジタル・サンプル信号Ｓi-1を格納する第１の
レジスタ手段と、 上記隣接するデジタル・サンプル信号対（Ｓ i 、Ｓ i-1 ）
の後のデジタル・サンプル信号Ｓiを格納する第２のレ
ジスタ手段と、 上記隣接するデジタル・サンプル信号対（Ｓi、Ｓi-1）
の符号の排他的論理和に応じた信号を生成する符号比較
器手段と、 上記隣接するデジタル・サンプル信号対（Ｓ i 、Ｓ i-1 ）
に対応する上記パルス認定フラグの両方に応答して上記
符号比較器手段からの出力を活動化する検出認定手段
と、 を含む、請求項４記載の非同期デジタルしきい値検出
器。 - 【請求項７】上記デシメーション手段が、 上記隣接するデジタル・サンプル信号対（Ｓ i 、Ｓ i-1 ）
を格納する第３のレジスタ手段と、 １つの上記間隔Ｔd 内のデジタル・サンプル信号の第１
の上記隣接するデジタル・サンプル信号対（Ｓ i 、
Ｓ i-1 ）または第２の上記隣接するデジタル・サンプル
信号対（Ｓ i+1 、Ｓ i ）を選択する手段と、 上記第１または第２の隣接するデジタル・サンプル信号
対のうちのどちらが上記選択手段によって選択されるか
を示す最上位ビット手段と、 上記デシメーション手段の入力を上記サンプリング・レ
ートＦs ＝２Ｆ d でステップさせ、該デシメーション手
段の出力を上記データ・レートＦd でステップさせる２
重クロッキング手段と、 を含む、請求項４記載の非同期デジタルしきい値検出
器。 - 【請求項８】上記時間発生器手段が、 上記隣接するデジタル・サンプル信号対（Ｓ i 、Ｓ i-1 ）
の差の絶対値の逆数を表わす逆数デジタル信号｜Ｓi-1
−Ｓi｜-1を生成する逆マップ手段と、 上記逆数デジタル信号｜Ｓ i-1 −Ｓ i ｜ -1 に上記隣接する
デジタル信号対の先の・デジタル・サンプル信号の絶対
値｜Ｓi-1｜ をかけて、上記しきい値遷移時間ｔと間隔
Ｔ d との比ｔ／Ｔd＝｜Ｓi-1｜．｜Ｓi-1−Ｓi｜-1を表
わす上記デジタル信号を得る乗算器手段と、 を含む、請求項４記載の非同期デジタルしきい値検出
器。 - 【請求項９】直接アクセス記憶装置内に一連の信号遷移
として格納されたデジタル・データが、該遷移を検出す
ることによって読取られ、データ・クロック間隔Ｔd の
逆数に等しいデータ・クロック・レートＦd と第１のし
きい値を経る遷移とを有する信号波形が生成され、該デ
ータが復元される、該直接アクセス記憶装置の磁気記録
チャネルにおける、非同期デジタルしきい値検出器であ
って、転送 レートＦS＝２Ｆdで上記信号波形の複数の連続する
瞬間値を表わす複数のデジタル・サンプル信号｛Ｓ｝を
受取る入力手段と、 上記入力手段に接続され、隣接する上記デジタル・サン
プル信号の対（Ｓi、Ｓi-1 ）を組合わせ、該隣接する
デジタル・サンプル信号対（Ｓ i 、Ｓ i-1 ）の符号差に
応じた検出フラグＤＦiを生成する遷移検出手段と、 上記遷移検出手段に接続され、上記デジタル・サンプル
信号の転送レートＦ S を２Ｆ d から上記データ・クロック
・レートＦdに縮小するデシメーション手段と、 上記デシメーション手段に接続され、上記データ・クロ
ック・レートＦd の逆数に等しい間隔Ｔd内の上記しき
い値遷移時間ｔを補間し、上記しきい値遷移時間ｔと上
記間隔Ｔ d との比ｔ／Ｔdを表わすデジタル信号を生成す
る時間発生器手段と、 を含む、非同期デジタルしきい値検出器。 - 【請求項１０】光学式パルス幅変調記憶装置に一連の信
号遷移として格納されたデジタル・データが、該遷移を
検出することによって読取られ、データ・クロック間隔
Ｔd の逆数に等しいデータ・クロック・レートＦd と第
１のしきい値を経る遷移とを有する信号波形が生成さ
れ、該データがフラグされる、該光学式パルス幅変調記
憶装置の記録チャネルにおける、非同期デジタルしきい
値検出器であって、転送 レートＦs＝２Ｆdで上記信号波形の連続する瞬間値
を表わす複数のデジタル・サンプル信号｛Ｓ｝を受取る
入力手段と、 上記入力手段に接続され、隣接する上記デジタル・サン
プル信号の対（Ｓi、Ｓi-1 ）を組合わせ、上記隣接す
るデジタル・サンプル信号対（Ｓ i 、Ｓ i-1 ）の符号差
に応じた検出フラグＤＦiを生成する遷移検出手段と、 上記遷移検出手段に接続され、上記デジタル・サンプル
信号の転送レートＦ s を２Ｆ d から上記データ・クロック
・レートＦdに縮小するデシメーション手段と、 上記デシメーション手段に接続され、上記データ・クロ
ック・レートＦd の逆数に等しい間隔Ｔd 内の上記しき
い値遷移時間ｔを補間し、上記しきい値遷移時間ｔと上
記間隔Ｔ d との比ｔ／Ｔdを表わすデジタル信号を生成
する時間発生器手段と、 を含む、非同期デジタルしきい値検出器。 - 【請求項１１】データ記憶テープ・ドライブに一連の信
号遷移として格納されたデジタル・データが該遷移を検
出することによって読取られ、データ・クロック間隔Ｔ
d の逆数に等しいデータ・クロック・レートＦd と、第
１のしきい値を経る遷移とを有する信号波形が生成さ
れ、該データが復元される、該テープ・ドライブの磁気
記録チャネルにおける、非同期デジタルしきい値検出器
であって、転送 レートＦs＝２Ｆdで上記信号波形の連続する瞬間値
を表わす複数のデジタル・サンプル信号｛Ｓ｝を受取る
入力手段と、 上記入力手段に接続され、隣接したデジタル・サンプル
信号の対（Ｓi、Ｓi-1）を組合わせ、上記隣接したデジ
タル・サンプル信号対（Ｓ i 、Ｓ i-1 ）の符号差に応じた
検出フラグＤＦi を生成する遷移検出手段と、 上記遷移検出手段に接続され、上記デジタル・サンプル
信号の転送レートＦ s を２Ｆ d から上記データ・クロック
・レートＦdに縮小するデシメーション手段と、 上記デシメーション手段に接続され、上記データ・クロ
ック・レートＦd の逆数に等しい間隔Ｔd 内の上記しき
い値遷移時間ｔを補間し、上記しきい値遷移時 間ｔと上
記間隔Ｔ d との比ｔ／Ｔdを表わすデジタル信号を生成
する時間発生器手段と、 を含む、非同期デジタルしきい値検出器。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US99584992A | 1992-12-23 | 1992-12-23 | |
| US995849 | 1992-12-23 | ||
| US08/073,921 US5315284A (en) | 1992-12-23 | 1993-06-07 | Asynchronous digital threshold detector for a digital data storage channel |
| US073921 | 1993-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06215487A JPH06215487A (ja) | 1994-08-05 |
| JP2802027B2 true JP2802027B2 (ja) | 1998-09-21 |
Family
ID=26755040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5305368A Expired - Fee Related JP2802027B2 (ja) | 1992-12-23 | 1993-12-06 | デジタル・データ格納チャネルの非同期デジタルしきい値検出器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5315284A (ja) |
| EP (1) | EP0604048A3 (ja) |
| JP (1) | JP2802027B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453714A (en) * | 1993-03-10 | 1995-09-26 | National Semiconductor Corporation | Binary FM demodulator with self-adjusting resonant operating frequency according to demodulated binary output signal duty cycle |
| KR100355838B1 (ko) * | 1993-03-10 | 2002-10-12 | 내셔널 세미콘덕터 코포레이션 | 무선 주파수 원격 통신용 송수신기 |
| US5530601A (en) * | 1993-09-30 | 1996-06-25 | International Business Machines Corporation | Tracking threshold circuit for peak detection |
| US5396479A (en) * | 1994-05-06 | 1995-03-07 | Maxoptix Corporation | Apparatus and method for setting a threshold level to maintain duty cycle in a pulse width modulated optical recording system |
| US5696639A (en) * | 1995-05-12 | 1997-12-09 | Cirrus Logic, Inc. | Sampled amplitude read channel employing interpolated timing recovery |
| US5717619A (en) * | 1995-10-20 | 1998-02-10 | Cirrus Logic, Inc. | Cost reduced time varying fir filter |
| US5760984A (en) * | 1995-10-20 | 1998-06-02 | Cirrus Logic, Inc. | Cost reduced interpolated timing recovery in a sampled amplitude read channel |
| US5726818A (en) * | 1995-12-05 | 1998-03-10 | Cirrus Logic, Inc. | Magnetic disk sampled amplitude read channel employing interpolated timing recovery for synchronous detection of embedded servo data |
| US5812336A (en) * | 1995-12-05 | 1998-09-22 | Cirrus Logic, Inc. | Fixed sample rate sampled amplitude read channel for zoned magnetic recording |
| US6819514B1 (en) | 1996-04-30 | 2004-11-16 | Cirrus Logic, Inc. | Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording |
| US5825744A (en) * | 1996-05-13 | 1998-10-20 | International Business Machines Corporation | Configurable read detection channel and method for decoding data stored within a data storage medium |
| US6317469B1 (en) | 1996-06-28 | 2001-11-13 | Lsi Logic Corporation | Method and apparatus for utilizing a data processing system for multi-level data communications providing self-clocking |
| US5802118A (en) * | 1996-07-29 | 1998-09-01 | Cirrus Logic, Inc. | Sub-sampled discrete time read channel for computer storage systems |
| US5877644A (en) * | 1997-01-08 | 1999-03-02 | International Business Machines Corporation | Programmable digital envelope following threshold generation apparatus and method |
| US6278747B1 (en) | 1998-03-13 | 2001-08-21 | International Business Machines Corporation | Method and apparatus for performing digital detection of data stored on an optical medium |
| US6385260B1 (en) | 1998-09-25 | 2002-05-07 | Hewlett-Packard Company | Asynchronous sampling digital detection (ASDD) methods and apparatus |
| US6662321B1 (en) * | 2000-03-21 | 2003-12-09 | Conexant Systems, Inc. | Modem using phase coherence to adapt for missing transmission samples |
| WO2004090892A1 (en) * | 2003-04-07 | 2004-10-21 | Koninklijke Philips Electronics N.V. | Cross-talk cancellation scheme for rll-based storage systems |
| US7839317B1 (en) | 2009-07-13 | 2010-11-23 | Don Roy Sauer | Folding comparator compatible with level-crossing sampling |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3593166A (en) * | 1969-12-17 | 1971-07-13 | Bell Telephone Labor Inc | Zero crossing detector |
| US3840753A (en) * | 1972-10-02 | 1974-10-08 | Texas Instruments Inc | Tape read amplifier and logic circuit |
| US3955102A (en) * | 1973-11-21 | 1976-05-04 | Digital Equipment Corporation | Zero crossing detecting circuit |
| US3916328A (en) * | 1974-08-19 | 1975-10-28 | Electro Corp America | Zero crossover detector with variable hysteresis |
| DE2553764C2 (de) * | 1975-11-29 | 1983-01-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Nulldurchgangsdetektor |
| US4165491A (en) * | 1976-11-08 | 1979-08-21 | Sperry Rand Corporation | Circuit for detecting zero crossing points for data signal |
| US4151427A (en) * | 1977-07-15 | 1979-04-24 | Travin Lev V | High-voltage zero-crossing detector |
| US4268764A (en) * | 1979-05-01 | 1981-05-19 | Motorola, Inc. | Zero crossover detector |
| ZA805412B (en) * | 1979-09-14 | 1981-08-26 | Plessey Overseas | Zero-crossing comparators with threshold validation |
| GB2082857A (en) * | 1980-08-27 | 1982-03-10 | Philips Electronic Associated | Determining the frequency of an alternating signal |
| JPS57115022A (en) * | 1981-01-08 | 1982-07-17 | Fuji Xerox Co Ltd | Detecting circuit for zero cross point |
| US4412339A (en) * | 1981-09-24 | 1983-10-25 | Advanced Micro Devices, Inc. | Zero-crossing interpolator to reduce isochronous distortion in a digital FSK modem |
| EP0146652B1 (de) * | 1983-12-24 | 1987-09-02 | Deutsche ITT Industries GmbH | Digitaler FM-Demodulator für digitalisierte FM-Signale |
| NL8600889A (nl) * | 1986-04-09 | 1987-11-02 | Philips Nv | Inrichting voor het terugwinnen van kanaalklokinformatie bij synchrone informatietransmissie en een inrichting voor het terugwinnen van de informatie voorzien van een dergelijke inrichting. |
| US4749879A (en) * | 1987-06-18 | 1988-06-07 | Spectra-Physics, Inc. | Signal transition detection method and system |
| US4795915A (en) * | 1987-12-14 | 1989-01-03 | Motorola, Inc. | Zero crossing noise-rejecting digital filter |
| JPH01296733A (ja) * | 1988-05-25 | 1989-11-30 | Toshiba Corp | ディジタル形位相同期回路 |
| JPH01317274A (ja) * | 1988-06-17 | 1989-12-21 | Victor Co Of Japan Ltd | デジタル信号再生装置 |
| US5181226A (en) * | 1989-03-06 | 1993-01-19 | Raytheon Company | Threshold level generator |
| US5001364A (en) * | 1989-12-11 | 1991-03-19 | Motorola, Inc. | Threshold crossing detector |
| US5182476A (en) * | 1991-07-29 | 1993-01-26 | Motorola, Inc. | Offset cancellation circuit and method of reducing pulse pairing |
-
1993
- 1993-06-07 US US08/073,921 patent/US5315284A/en not_active Expired - Lifetime
- 1993-12-03 EP EP93309709A patent/EP0604048A3/en not_active Withdrawn
- 1993-12-06 JP JP5305368A patent/JP2802027B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06215487A (ja) | 1994-08-05 |
| US5315284A (en) | 1994-05-24 |
| EP0604048A2 (en) | 1994-06-29 |
| EP0604048A3 (en) | 1995-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2802027B2 (ja) | デジタル・データ格納チャネルの非同期デジタルしきい値検出器 | |
| US5293369A (en) | Asynchronous sampling digital detector system for magnetic and optical recording channels | |
| EP0618574B1 (en) | Clock reproducing apparatus and data reproducing apparatus | |
| JP2500035B2 (ja) | 変調符号化デ―タをデ―タ・クロックに同期させる方法、位相誤差推定装置及びディジタル位相誤差推定装置 | |
| US6985543B1 (en) | Digital servo channel for recording apparatus | |
| US4626933A (en) | Method and apparatus for qualifying data | |
| JP3596827B2 (ja) | ディジタルｐｌｌ回路 | |
| US6430238B1 (en) | Digital servo channel for recording apparatus | |
| JPH0551982B2 (ja) | ||
| US5465059A (en) | Method and apparatus for timing acquisition of partial response class IV signaling | |
| JP2000515346A (ja) | 位相検出推定器 | |
| KR0155586B1 (ko) | 임계 전이 시간의 비동기 검출 방법 및 비동기 디지탈 임계치 검출기 | |
| EP0206221B1 (en) | Apparatus for recording and reproducing digital signal | |
| JP2589759B2 (ja) | データ識別装置 | |
| Melas et al. | An asynchronous fully digital channel for magnetic recording | |
| US5696793A (en) | Phase difference detection circuit for extended partial-response class-4 signaling system | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| US5367535A (en) | Method and circuit for regenerating a binary bit stream from a ternary signal | |
| JPH06343039A (ja) | 位相検出回路およびデジタルｐｌｌ回路 | |
| JP3591295B2 (ja) | 再生クロック抽出装置 | |
| JPH066217A (ja) | ビット長拡張装置 | |
| KR20020064849A (ko) | 입력신호의 위상오차 검출장치와 그 방법, 및 이를 이용한위상고정루프회로 | |
| JPH0778422A (ja) | クロック抽出回路 | |
| JP2001332033A (ja) | 位相比較器およびこれを用いる同期信号生成回路 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070710 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |