JP2589759B2 - データ識別装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はPCM信号を記録再生する装置、例えば光ディ
スク装置におけるデータ識別装置に関するものである。

従来の技術 近年、光ディスク装置は高密度記録再生が可能な大容
量データファイル装置として開発が盛んであり、その再
生信号のデータ識別装置においても再生信号中のクロッ
ク成分を高速に引き込みかつ安定に再生する位相同期回
路を有してデータを識別するデータ識別装置が開発され
ている。

光ディスク装置の記録再生においては記録信号の“1"
を表すビットの大きさが主として媒体上に結ばれた微小
光スポットの大きさで制限されるため、記録再生に用い
られれるPCM信号は２−７変調（例えば特公昭55−26494
号公報）のような最小の符号間隔Tminがビット間隔Twよ
りも大きい変調方式が用いられ、最短記録波長を極力大
きくするような工夫がなされる。ここでは符号“1"に一
つの記録ビット対応させて記録再生し、再生信号のデー
タ識別においては極大点の時間情報をもとにクロック再
生を行い、この再生クロックで表された打ち抜きクロッ
クの内、識別点最近傍のものを“1"、他を“0"とするよ
うにデータの識別が行われる。このデータ識別装置の入
力信号であるPCM再生信号は高密度記録再生装置全般に
見られるようにそのクロック成分に変動をもちかつ低域
濾波された信号波形となっている。そのためこれを一旦
微分した後、２値化し位相同期回路によるクロック再生
を行っていた。

また、高い安定性の確保、製造の容易さ、回路規模の
削減を図るためにディジタル信号処理によるデータ識別
回路も８−10変換等の変調方式においては開発されてい
た（電子通信学会、電気音響研究会資料昭和57年、EA82
−59等）。

以下、図面を参照しながら上述したような従来のデー
タ識別装置について説明を行う。第17図は従来のデータ
識別装置の第１の構成を示し、第18図はその信号波形
図、第19図は第２の構成を示し第20図はその説明図であ
る。

第17図において１は微分器、２及び３は比較器、４は
ANDゲート、５はパルス幅整形器、６は位相同期回路、
７はＤ−フリップフロップである。第19図において８は
アナログ−ディジタル変換器、9,16は遅延器、10は符号
判定器、11は位相計算器、12は減算器、13はスイッチ、
14は減衰器、15は加算器、17は位相同期回路、18はデー
タ判定器である。

まず、第18図（ａ）に示されるように2/7変調がかけ
られ記録再生された信号は低域濾波された波形となりこ
の極大点を“1"とするようにデータの識別が行われる。
入力信号は微分器１により微分されてその零交差点が比
較器２により検出される。この微分器２の出力において
は（ｂ）のように入力信号の比較的平坦な部分から疑似
ピークが発生し検出誤りの原因となる。比較器３は予め
定められた閾値を基準に入力信号レベルを検出し出力す
る。ANDゲート４は比較器２と比較器３の出力の論理積
を出力する。したがって第18図（ｃ）にあるように比較
器２の出力にふくまれる疑似ピークは除去される。パル
ス幅整形器５は単安定マルチバイブレータ等で構成され
前記ANDゲートの出力信号の符号“1"のパルスを入力信
号であるPCM信号のビット間隔に等しいパルス幅に整形
して出力する。位相同期回路６はパルス幅整形器５の出
力の立ち上がりエッジに再生クロックの立ち上がりエッ
ジが一致するようにクロック成分を再生して出力する。
Ｄフリップフロップ７はパルス幅整形器５の出力を再生
クロック信号の立ち下がりで打ち抜くデータ判定器であ
る。

また第19図は８−10変換で変調された信号に対して、
ディジタル信号処理を用いて実現されたデータ識別装置
の例である。８−10変換の場合は2/7変調を用いた場合
と異なり最小符号間間隔（Tmin）とビット間隔（Tw）は
等しく、“1"と“0"の絶対的なレベルを検出することが
必要である。まず入力信号は第20図（ａ）に示すように
低域濾波された信号であり、アナログ−ディジタル変換
器８はこれをビット間隔（Tw）の２分の１周期でサンプ
リングし量子化して出力する。以降全ての処理はこのサ
ンプリングクロックで動作する。遅延器９はアナログ−
ディジタル変換器出力を１クロック周期遅延して出力
し、アナログ−ディジタル変換器８の出力と遅延器９の
出力とで連続する２つのサンプリング値S1,S2を得る。
符号判定器10は識別点判定器でありサンプリング値S1,S
2が S1×S2≦０ かつ S2≠０ ……（１） であった時に識別点検出信号（Dec）を“1"として出力
する。位相計算器11はサプリング値S1,S2から前記識別
点の発生した時刻とサンプリングクロックの相対的時間
関係を前記識別点の発生位置を180゜と定義して、位相
同期回路に対する入力位相φ１を次式の直線補間により
計算し出力する。

減算器12は位相比較器であり、入力位相φｉと再生ク
ロック位相φｒとの差をとり誤差位相φｅとして出力す
る。スイッチ13は前記入力位相φｉが意味のある値をと
る場合即ち識別点検出信号（Dec）が“1"の時に位相誤
差φｅを出力する。減衰器14はスイッチ13の出力を減衰
して出力する。加算器15は減衰器14の出力Vpと再生クロ
ック位相φｒと180゜の位相値に対応する値を法を360゜
とする加算を行い出力する。遅延器16は加算器15の出力
を１クロック遅延して再生クロック位相φｒとして出力
する。以上の一連の動作によれば減算器12、スイッチ1
3、減衰器14、加算器15、遅延器16によって構成される
位相同期回路17は入力位相φｉを補間した類似の値をと
る全ての処理タイミングにおいて再生クロック位相φｒ
を出力する。データ判定器18はサンプリング値S1,S2、
識別点検出信号Dec、再生クロック位相φｒ、減衰器14
出力の最上位ビットMsb、加算器15の桁上げ出力（Carr
y）を入力として識別データ（Data）と打ち抜き指示信
号（Valid）を出力する。まず、打ち抜き指示信号（Val
id）は打ち抜きの発生を“1"、そうでない場合を“0"と
すると処理クロックが８−10変換のビットレートの２倍
であることから第20図（ｅ）に示すように概ね“1"と
“0"を交互にとることになる。例外として入力信号のジ
ッターによりクロック成分の周波数が本来の値よりも増
加されたときには“1"が２クロック連続して出力され、
減少した場合には“0"が連続して出力される。この時指
示信号（Valid）は Valid＝▲▼・Carry ……（３） で与えられる。但し￣は否定、・は論理積を表す。次に
識別データ（Data）については打ち抜き指示信号（Vali
d）の“1"であるタイミングに対応するサンプリング値S
1,S2の符号に従って決定されS1,S2が同符号である共に
正の時に“1"、負の時に“0"、異符号の時は再生位相φ
ｒから推定される打ち抜き時刻における入力信号の符号
を直線補間により推定する。この時識別データ（Data）
は次式のように計算される。

Data＝S1×S2＜０の時 sgn（（S1−S2）×φｒ＋S2×180゜） S1×S2＜０でない時 sgn（S1） ……（４） 但しsgn（ ）は（ ）の符号をとる操作を表す。

発明が解決しようとする課題 上記従来の第１の例のような位相同期回路は処理する
電圧の値においては“0"と“1"の２値であるが、再生ク
ロック位相である時間情報はアナログ情報として取り扱
われている。位相同期回路の安定性の主要因である電圧
制御発振器にはRC発振器が用いられ、周波数安定度が悪
く時間ジッターも多いものとなっていた。また、打ち抜
きの誤りを少なくするためにパルス幅整形器としてワン
ショットマルチバイブレータが用いられているが、この
ワンショットマルチバイブレータで発生されるパルス幅
の精度も良いものが必要であった。さらには微分回路、
比較器、位相同期回路等アナログ信号処理の多いもので
あり、加えて光ディスクの再生信号処理に必要なセクタ
ーマーク検出あるいは書き込み指示フラグ検出といった
機能の付加を考慮すると回路規模が大きくならざるを得
なかった。

また上記従来の第２の例のような方法ではデータの判
定に際して式（４）でわかるように掛け算を必要として
おり、回路規模が大きくならざるをえずまた８−10変換
で変調された信号の識別を行うように構成されており、
2/7変調のような変調方式には使えないものであった。
さらにディジタル信号処理による方法の欠点として信号
処理クロックはビット間隔の２分の１であり、識別デー
タ出力及び打ち抜き指示信号ともにその転送レートがア
ナログ信号処理によるものと比べて高くならざるを得な
いという欠点を有していた。さらに、前記（２）式の直
線補間による位相の計算では実際の識別点の時刻と計算
された結果とに誤差を持ちこれが識別マージンを悪化さ
せる原因ともなっていた。

本発明は上記課題に鑑みデータの識別を2/7変調のよ
うな最小反転間隔がビット間隔よりも大きい変調方式に
対して、比較的低いサンプリングレートでかつ簡単なデ
ィジタル信号処理によって高安定、高精度なデータ識別
装置を提供するものである。

課題を解決するための手段 この課題を達成するために本発明のデータ識別装置
は、アナログ−ディジタル変換器と、識別点検出器と、
位相計算器と、位相同期回路と、データ判定器とから構
成されている。さらには処理クロック変換ゲート、レー
ト変換器とが付加され、加えて位相計算の非線形化が図
られた構成となっている。

作用 本発明は上記構成によってアナログ−ディジタル変換
器で入力PCM信号のクロック周波数に等しいクロックで
アナログ−ディジタル変換し、以降の処理クロックをこ
のサンプリングクロックで行い、変換されたPCM信号か
らサンプリング時刻に対する識別点の時間的位置を示す
識別点位相を位相計算器により計算し、これを入力とし
て識別点検出器によって識別点が検出される都度位相追
従動作するディジタル位相同期回路によりのクロック再
生を行い、これらの各部動作信号であるその識別点位相
及び再生クロック位相及び位相誤差及び打ち抜き数信号
を入力とするデータ判定器でこれの組み合わせによって
データ識別を行うことにより比較的低い処理クロックで
かつ簡単な構成でデータ識別装置を実現するものであ
る。また、NRZI変調された信号に対してはデータの識別
と同時にNRZI復調を行い、さらには、位相同期回路以降
の処理クロック周波数を低くし、出力データの転送レー
トの低減を行い、加えて位相計算の誤差補正による精度
向上を図るものである。

実施例 以下本発明の実施例のデータ識別装置について、図面
を参照しながら説明する。

第１図は本発明の一実施例におけるデータ識別装置の
基本構成を示すものであり、第２図、第３図，第４図，
第５図及び第６図はその信号説明図、第７図は第２図に
第１の機能を付加した実施例の構成図、第８図及び第９
図はその信号説明図、第10図はNRZI復調の説明図、第11
図は第２図の付加部分の実施例の説明図、第12図及び第
13図はその信号波形図、第14図は位相計算器の構成図、
第15図及び第16図はその説明図である。以降、これらの
図中同一機能を有するものは同一の番号を付加しその説
明を省略して説明する。

第１図において50はアナログ−ディジタル変換器であ
り、51は識別点検出器、52は位相計算器、53は減算器、
54はスイッチ、55は低域濾波器、56は加算器、57は遅延
器、58は位相同期回路、59はデータ判定器である。第７
図において60,62は遅延器、61は減算器、63は識別点検
出器、64はバッファゲート、65は位相計算器、66はデー
タ判定器である。第11図において67,69はＤフリップフ
ロップ、68は２分周器、70はレート交換ゲートである。
第14図において71は遅延器、72は減算器、73は割り算
器、74はインバータ、75は非線形掛け算器、76は位相計
算器である。

以上のように構成されたデータ識別装置について、以
下その動作について説明する。

まず、第１図において2/7変調され、記録再生された
入力信号はそのクロック周波数に等しい固定のクロック
でサンプリング、量子化されて出力される。ここで本デ
ータ識別装置は入力信号の極大点を識別点として動作す
る。識別点検出器51はアナログ−ディジタル変換器出力
の連続する３点の値S1,S2,S3の間に識別点が発生した場
合、即ち、 S2−S1≧０ かつ S3−S2＜０ ……（５） であり、さら疑似ピークの除去のために適当な閾値Ref
を設定して （S2−S1）−（S3−S2）＞Ref ……（６） の場合に識別点の検出信号Decを“1"として出力する。
位相計算器52はサンプリング値S1,S2,S3から第２図
（ｃ）に示すようにその識別点の発生時刻を０゜位相と
してサンプリング時刻との相対的時間間隔を位相同期回
路への入力位相φｉとして次式で計算して出力する。

減算器53は位相比較器出あり、入力位相φｉと再生ク
ロック位相φｒとの差を位相誤差φｅとして出力する。
スイッチ54は識別点検出信号（Dec）が“1"であった
時、即ち式（７）によって正しい入力位相φｉが計算さ
れた時に前記位相誤差φｅを出力する。また加算器56は
低域濾波器55の出力Vpと遅延器57の出力を加算し、前記
再生クロック位相φｒとして法を360゜とする剰余を出
力すると同時に、打ち抜き数を示す桁上げ信号（Carr
y）として剰余を取る際の変化が（０゜,360゜）の範囲
にある場合には“0"を、その範囲を越えて変化した場合
には、“1"を出力する。加算器56と遅延器57とで電圧制
御発振器が構成され、第２図（ｅ）に示されるように入
力Vpがスイッチ54によって印加されない場合或いはVpと
して０が印加された場合には前記再生クロック位相φｒ
の値をホールドし、０でないVpが印加された場合にはこ
れを累積即ち積分する形で前記再生クロック位相φｒを
出力することになる。結果として、再生クロック位相φ
ｒは入力位相φｉに追従動作し、φｉの値を全てのサン
プリング時刻において補間した信号となる。本データ識
別装置のこの入力信号であるPCM信号の打ち抜き情報は
この電圧制御発振器から得られる。、サンプリングクロ
ック周波数が入力PCM信号のクロック周波数と略一致し
たものであるから、概ね１サンプリング周期に１個の打
ち抜き点があり、再生信号の時間軸変動により０個ない
し２個に変化するが、これは加算器56のCarryと一方の
入力であるVpの符号で表される。入力信号のサンプリン
グ周波数がそのクロック周波数とほぼ等しいものである
から通常はデータの打ち抜きは１サンプリング間隔内に
１回であるが、記憶再生に伴う時間ジッターによって０
回ないしは２回の場合が発生する。例えば入力信号のク
ロック周波数が１％高い場合には100サンプリング周期
中に打ち抜きクロック数は101個有るはずであるから100
クロック周期中に打ち抜き回数が２回となる場合が１回
発生する。以上の一連の動作により位相同期回路58は個
々のサンプリングクロックにおける識別点位相として入
力位相φｉを、入力PCM信号の瞬時位相として再生クロ
ック位相φｒを、打ち抜き数を表す信号としてCarry及
びVpを、さらに位相誤差φｅを出力する。データ判定器
59は、この打ち抜き点の個数を表す打ち抜き数指示信号
と識別データを表す符号位置指示信号を出力するもので
あり、この機能を以下に説明する。

打ち抜き数が１処理クロック中に０回の場合をDown＝
“1"、２回の場合をUp＝“1"としそれ以外の場合をDow
n、Upともに“0"としてUp,Downをデータの打ち抜き数信
号として表し、加算器56の最上位ビットをVpとするとU
p,Downは Up＝▲▼・Carry Down＝Vp・▲▼ ……（８） で与えられ、第２図（ｃ）に示すように入力信号に識別
点が発生する度に識別点位相φｉが出力され、また減算
器53、スイッチ54、低域濾波器55、加算器56、遅延器57
により構成される位相同期回路58によって再生クロック
位相φｒ及び位相誤差φｅ及び打ち抜き数指示信号Up,D
ownが得られる。したがって、データの判定は識別点位
相φｉで与えられる識別点の位置と、再生クロック位相
φｒによって与えられる打ち抜きクロックの位置との対
応を求めることになる。

今、Up,Downともに“0"の時には当該信号処理クロッ
ク周期内での打ち抜き点個数は１であり、識別点の発生
時刻を中心にビット間隔の幅±Tw/2〔秒〕の範囲、即ち
〔−180゜,180゜〕の範囲にある打ち抜き点を符号
“1"、それ以外の打ち抜き点を符号“0"と判断すれば良
い。但し、範囲記号〔X,Y〕はＸ≦Ｚ＜ＹなるＺの範囲
を表す。この場合、識別点位相φｉと再生クロック位相
φｒの相対的関係から判定することができ、その差を表
す位相誤差φｅを用い、また前述の判定範囲が〔−180
゜,180゜〕であることから特に位相誤差の最上位ビット
に注目して判定を行うことが出来る。具体的にはデータ
の判定は請求項（３）記載のデータ識別装置にあるよう
に、識別点位相φｉ、再生クロック位相φｒ、位相誤差
φｅの最上位ビットを各々φi,φr,φｅとすると、第３
図（ｂ）に示すように、識別点が検出された時に正しい
識別点位相が位相計算器52によって計算され、識別点が
検出されたクロック時刻においてこれより以前の１クロ
ック期間中の（ｄ）に示される再生クロック位相でその
位置が表される打ち抜き点に、この識別点が対応する場
合をPresent、識別点が検出されたクロックより１クロ
ック前のに対応する打ち抜き点に対応する場合をPresen
t、１クロック前の打ち抜き点に対応する場合をPastと
して次式となる。

Present＝▲▼・▲▼＋▲▼・φｒ・φｅ＋φｉ・▲▼・φｅ Past＝φｉ・φｒ＋φｉ・▲▼・▲▼＋▲▼・φr.▲▼ ……
（９） 但し、＋は論理和を、・は論理積を表す。

データの判定はさらに、Up,Downが“1"の場合、即ち
当該クロックに打ち抜き点が２個あるいは０個の場合を
考慮する必要がある。この説明を、低域濾波器55を前記
従来例のように減衰器とし、この減衰器出力を“＋1",
“0",“＋1"の３値に制限して簡単化して行う。この場
合、電圧制御発振器出力である再生クロック位相φｒは
急峻な変化は起こらない。第４図にUp＝“1"の場合を、
第５図にDown＝“1"の場合の例を示す。この時のデータ
の判定は第２図（ｆ）及び（ｇ）に示すように上記Pres
ent,PastとUp,Downの組合せから行われ、データ判定器5
9は、当該処理クロックにおける打ち抜き点の個数を表
す打ち抜き点数指示信号であるUp,Downと、これらによ
り与えらえる打ち抜き点に符号“0"及び"1"を対応させ
る符号位置指示信号Pos1、Pos2の都合４ビットとなる。
これらのとり得る組合わせを第６図に示す。この判定式
を表すと次式となる。

Post1＝Dnorm・Dpresent・Dpeak＋Dup・Dpeak＋Ddown・Normt・Peak＋Dnorm・No
rm・Past・Peak Post2＝Dup・Norm・Past・Peak＋Ddown・Up・Dpeak……
（10） 但し、 Norm＝Up・Downであり、 Dup,Ddown,Dnorm,Dpresent,Dpast,Dpeakは各々Up,Down,
Norm,Presnt,Past,Peakを処理クロックの１周期だけ遅
延させたものである。また、打ち抜き数指示信号として
はUp,Downを出力するものとする。

以上の一連の動作によれば、識別点とサンプリングク
ロックの相対的時間関係である識別点位相の計算、ディ
ジタル位相同期回路によるクロック成分の再生、識別デ
ータの判定出力を行うことが出来る。

このデータ識別装置において、位相同期回路の自走周
波数の安定度は処理クロックに依存し、従って水晶精度
とすることができ、高安定である。このため入力信号で
ある再生信号にドロップアウトが生じた場合にも再生ク
ロック位相φｒを保持動作することにより、再生クロッ
ク位相の誤差を極めて小さくできる。またデータの識別
は請求項（３）記載の各位相信号の最上位ビット及び打
ち抜き数指示信号の組合わせで実現でき、簡単な回路構
成で実現できる。さらにこの場合の処理クロックは従来
例の８−10変換の場合と比べてPCM信号のクロック周波
数に等しい周波数であり、比較的低い周波数でよいとい
うデータ識別装置が実現出来る。

なお、本実施例では2/7変調された入力信号のピーク
検出によるデータ識別に際して、ディジタル信号処理で
ピークである識別点を求めたが、前記従来例の微分器を
記憶再生装置の内に含まれるとみなして、前記アナログ
−ディジタル変換の前で前記従来例の微分器を用いて識
別点を立ち下がり零交差点に変換した信号を本データ識
別装置の帯域制限された入力信号として、アナログ−デ
ィジタル変換してデータ識別を行っても差し支えなく、
この場合の位相計算器の機能は前述の例で正のピークの
位置を求めたのに対して、立ち下がりの零交差点の位置
を求めるものであり、識別点検出器が正のピークの発生
を検出したものであるに対して立ち下がり零交差点の発
生を検出したものとなる。

2/7変調の場合最小符号間隔はビット間隔の３倍であ
るため識別点の発生は少なくとも２クロック以上離れた
ものとなる。入力位相φｉが加わらないときには位相同
期回路の再生クロック位相φｒは保持動作しており、従
って位相同期回路の動作クロック周期は前記処理クロッ
ク周期の２倍であっても良い。請求項（２）記載のデー
タ識別装置はこの性質を利用したものであり、第７図の
構成図及び第８図の信号説明図に示すように位相同期回
路の処理クロック周期をサンプリング周期の２倍とする
ものである。第７図においては第１図の位相計算器52の
第（７）式の計算に際して（S2−S1）及び（S3−S2）の
計算を遅延器60と減算器61による差分器と遅延器62で実
現し、 （S2−S1）＝X1、（S3−S2）＝X2 ……（11） として、式（５）及び（６）を識別点検出器51により X1≧０ かつ X2＜０ ……（12） X1−X2＞REF ……（13） とし、式（７）を位相計算器65により として計算したものであり、基本的動作は同一であり、
遅延器60,62、減算器61、識別点検出器63及び位相計算
器65は位相計算器52及び識別点検出器51の詳細を示すも
のである。

サンプリングクロック及び識別点検出器の処理クロッ
ク等を処理クロック１、位相同期回路の処理クロックを
処理クロック２とすると、処理クロック２の１周期に対
して処理クロック１は２周期となるため、バッファゲー
ト64により識別点発生のタイミングを分けて考え、処理
クロック２においても、識別点が前側の半周期、即ち処
理クロック１の１周期に発生した場合に前側識別点検出
器信号Decfを後側の１周期に発生した場合に後側識別点
検出信号Decrによって識別点発生のタイミングを指示す
る。この場合、位相同期回路58のスイッチ54の制御入力
信号Decは、 Dec＝Decf＋Decr ……（15） となる。バッファゲート64は同時に前記連続するX1,X2
を出力保持する。この場合、処理クロック２の１周期内
にデータの打ち抜きは通常２個あり、Upが“1"の時には
３個、Downが“1"の時には１個あることになり、データ
の定は当該処理クロックにおいて前述のデータの判定方
法と同様に行なう。具体的には,Up,Down共に“0"の場合
には、存在する２個の打ち抜きを各々前側識別点検出信
号及び後側識別点信号で特定しさらに前述の式（９）で
求められるPast,Presentを用いて補正する。またUpある
いはDownが“1"である場合にも前述の式（７）と同様に
識別データを判定する。この時の判定式をFpeak、Rpeak
が得られた当該処理クロックにおけるUp,DownをUp2,Dow
n2とし１クロック以前のUp,DownをUp1,Down1として次式
に示す。

Pos1＝Dup1・Dnorm2＋Dnorm1・Ddown2＋Dup1・Ddown2）・Drpeak ＋（Down1・Dnorm2＋Dnorm1・Dup2＋Ddown1・Dup2）・Dfpuak ＋Up1・Norm2・Fpeak＋Up1・Down2・Fpeak＋Dnorm1・Dnorm2・（Dpresent・Dfpe
ak ＋Dpast・Drpeak）＋Norm1・Norm2・Past・Fpeak Pos2＝Ｄ（Ddown1・Dnorm2＋Dnorm1・Dup2＋Ddown1・Dup2）・Drpeak ＋Dnorm1・Ddown2・Dfpeak＋Up1・Norm2・Fpeak＋Up1・Down2 Fpeak ＋Dnorm1・Dnorm2・Dpresent・Rpeak ……（15） 但し、 Norm1＝Up1・Down1,Norm2＝Up2・Down2であり、Dup1,
Dup2,Ddown1,Ddown2,Dfpeak,Dpresent,Dpastは各々Up1,
Up2,Down1,Down2,Fpeak,Present、Pastを処理クロック
２の１周期だけ遅延させたものである。ここで打ち抜き
数指示信号はDup1,Ddown1,Dup2,Ddown2を出力するもの
とする。

この時出力信号は第８図（ｉ）に示すように符号位置
指示信号であるPos1,Pos2の２ビットと打ち抜き信号で
あるUp,Down2ビットの計４ビットとなり、これらの組合
わせは第９図に示す場合に分けることが出来る。

なお、上述のデータ識別装置の動作においては請求項
（４）記載のように識別点は極大値のみである必要はな
くて極小点でも良く、さらにその両方であっても良い。
例えば固定磁気ディスクの再生信号のデータ識別装置に
おいては記録再生特徴が微分特性を示すためにNRZI変調
された信号が記録再生され、再生信号の極大点及び極小
点が識別点とされるが、このような場合にも本発明のデ
ータ識別装置は有効である。

光ディスクにおいては第10図（ａ）に示すように2/7
変調がかけられたデータが記憶され、（ｂ）に示すよう
な再生信号の極大点の検出によりデータの識別が行われ
る。さらに記録密度を向上させるためには、（ｃ）に示
すように、前述の2/7変調に加えてノンリターンツーゼ
ロ変調（Non Return to zero、以下NRZI変調）がかけら
れ最短記録波長を大きくしつつビット記録密度の増加が
図られる。この場合、通常は再生信号において前述の第
２の従来例のようなレベル検出を行った後、NRZI復調が
行われる、請求項（５）記載のデータ識別装置において
はその構成は第１図と同様であるが、適当な閾値を設け
て連続する２サンプリング値から入力信号がこの閾値と
交差したときに識別点検出信号を出力し、位相計算器は
前述の従来例第14図の位相計算器と同様に識別点の発生
時刻とサンプリング時刻との相対的時間間隔を出力す
る。位相計算以降位の相同期回路及びデータ判定器は前
述の第１図あるいは第７図のデータ識別装置と同様の動
作を行う。この場合、識別データ出力はNRZI復調された
データが出力される。

第11図は請求項（６）記載のデータ識別装置の一実施
例のレート変換部を示したものであり、第13図はその動
作信号波形を示している。第１図あるいは第７図のデー
タ判定器出力にさらにこのレート変換器が接続されてデ
ータ識別装置が構成される。データ判定器の出力である
打ち抜き数指示信号２ビット符号位置指示信号２ビット
識別データ出力１ビット、再生クロック信号１ビットの
合計２ビットにパラレル−シリアル変換するレート変換
器の構成図であり、Ｎ＝４の場合である。Ｄフリップフ
ロップ67は第13図（ａ）に示される符号位置指示信号及
び（ｂ）で示される打ち抜き数指示信号を１クロック遅
延して出力する。２分周器68は処理クロック２を２分周
し処理クロック３として出力し、Ｄフリップフロップ69
は処理クロック３によって前記符号位置指示信号、打ち
抜き数指示信号及びＤフリップフロップ67の出力とを保
持して出力し、したがってＤフリップフロップ69の出力
には（ｄ）及び（ｅ）のように処理クロック１の４周期
分の識別データ出力が得られる。第12図にこれらの関数
を示す。ゲート70の処理クロック３は処理クロック１の
５倍の周波数であり、Ｄフリップフロップ69の出力であ
ると打ち抜き数指示信号の加算値を再生クロック数とし
て（ｉ）のように出力すると同時に、前記Ｄフリップフ
ロップ69の出力である符号位置指示信号から再生クロッ
ク位置に対応した識別データを（ｈ）のように出力す
る。以上の一連の動作によれば識別データ信号及び再生
クロック信号を本来のビットレートの４分の５倍で出力
することができ、従来のデータ識別装置と同程度の転送
レートで出力できる。

また、位相計算器により計算される識別点位相の値は
式（７）による２次補間によるため、第15図に示すよう
に最大32.9゜程度の誤差を持つ。これは直接的に識別マ
ージンの悪化をきたし、識別誤りの原因となる。第14図
はこれを改善する請求項（６）記載の位相計算器の構成
を示すものである。図は第７図の実施例における位相計
算器の詳細図であり、入力信号の連続する３サンプリン
グ値から識別点位相φｉを求める場合を示している。ま
ず、遅延器71は第７図の遅延器62に対応する遅延器であ
り、サンプリングされた差分がとられた信号X1,X2を得
る。減算器72は（X2−X1）を計算し、割り算器73は式
（５）の第１項の割り算を行う割り算器であり、インバ
ータ74は割り算器73の出力の最上位ビットを反転させる
ことによって第２項の180゜の加算を行う。非線形掛け
算器75は次式の計算を行い出力する。

第16図（ａ）及び（ｂ）は真の位相値に対する誤差を
各各式（７）と式（14）の場合について示したものであ
り、上述（14）で計算されるψｉを位相計算器出力とす
ることによって誤差の絶対値を最大７゜以下にすること
が可能であり、その構成も場合分けのための比較器と一
定の係数を乗ずるための複数の加算器で実現できる。

発明の効果 本発明は、自走周波数が水晶精度と高安定であり、ま
た識別点位相、再生クロック位相、位相誤差の最上位ビ
ット、及び打ち抜き情報の組合せによってデータの識別
を行うことにより簡便な構成で実現できるデータ識別装
置を提供するものである。さらに信号処理クロック周波
数も比較的低くてすみ、加えて位相同期部及びデータ判
定部の処理クロック周期を入力信号のクロック周期の２
倍とし出力を４ビットのパラレルデータとすることによ
りその出力転送レートも低く設定でき、識別点位相計算
も演算の組合わせで実現できる集積化に適した優れたデ
ータ識別装置が実現できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデータ識別装置の構
成を示すブロック図、第２図，第３図，第４図，第５図
及び第６図はその信号波形図である。第７図は第２の実
施例の構成図、第８図及び第９図はその信号説明図、第
10図は第３の実施例の信号波形図、第11図は第４の実施
例の要部構成図、第12図及び第13図はその信号説明図で
ある。第14図は第５の実施例の要部構成図、第15図及び
第16図は位相計算誤差の説明図である。第17図は従来の
データ識別装置の第１の構成図、第18図はその信号波形
図、第19図は第２の構成図、第20図はその信号波形図で
ある。 １……微分器、2,3……比較器、４……ANDゲート、５…
…パルス幅整形器、6,17,58……位相同期回路、7,67,69
……Ｄ−フリップフロップ、8,50……アナログ−ディジ
タル変換器、9,16,57,60,62,71……遅延器、10……符号
判定器、11,52,65,76……位相計算器、12,53,61,72……
減算器、13,54……スイッチ、14……減衰器、15,56……
加算器、18,59,66……データ判定器、51,63……識別点
検出器、55……低域炉波器、64……バッファゲート、68
……２分周器、70……レート変換ゲート、73……割り算
器、74……インバータ、75……非線形掛け算器。

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】帯域制限されたPCM信号を入力信号としそ
   のクロック周波数に等しいサンプリングクロックでサン
   プリングし量子化して出力するアナログ−ディジタル変
   換器と、前記アナログ−ディジタル変換器の出力からの
   前記入力信号に識別点が発生したことを検出し出力する
   識別点検出器と、前記サンプリングクロックを処理クロ
   ックとして前記アナログ−ディジタル変換器出力から前
   記入力信号の識別点の発生時刻と前記サンプリング時刻
   との相対値である識別点位相を計算して出力する位相計
   算器と、前記位相計算器出力及び前記識別点検出器出力
   を入力とし前記処理クロックにおける前記入力信号のク
   ロック成分の瞬時位相を表す再生クロック位相を前記識
   別点位相との差である位相誤差を０にするように位相追
   従させて出力すると同時に前記各々の処理クロック間に
   おける前記PCM入力信号のクロック数の推定値を表すデ
   ータ打ち抜き数を出力しさらに前記再生クロック位相及
   び前記識別点位相と前記位相誤差を出力する位相同期回
   路と、前記識別点検出器出力と前記識別点位相と前記打
   ち抜き数と前記再生クロック位相と前記位相誤差とを入
   力としてこれら信号の特定の組み合わせによって識別デ
   ータと打ち抜きクロック信号とを出力するデータ判定器
   とを備えたデータ識別装置。
2. 【請求項２】最小符号間隔がそのビット間隔の３倍以上
   である変調方式で変調された入力信号に対して、識別点
   検出器出力とアナログ−ディジタル変換器出力とを入力
   とし、その処理クロックを奇偶タイミングにわけて奇数
   番目に識別点が発生したときに１クロック保持して出力
   すると同時に前側識別点信号を出力し、偶数番目に発生
   したときにはこれを保持せず出力すると同時に後側識別
   点信号を出力するバッファを付加し、前記バッファ出力
   を入力とし前記処理クロック周期の２倍の処理クロック
   周期で位相計算器及び位相同期回路及びデータ判定器と
   を動作させる請求項（１）記載のデータ識別装置。
3. 【請求項３】データ判定器は識別点位相の最上位ビット
   及び打ち抜き数及び再生クロック位相の最上位ビット及
   び位相誤差の最上位ビットを入力としこれらの組み合わ
   せによって識別データ及び打ち抜きクロック信号を出力
   する請求項（１）または（２）記載のデータ識別装置。
4. 【請求項４】入力信号はNRZI変調された信号であり、識
   別点はレベル交差点であって、連続する２サンプリング
   値の関係により識別点を検出し、前記連続する２サンプ
   リング点より識別点を検出し、前記連続する２サンプリ
   ング点より求まり、NRZI復調した結果を出力することを
   特徴とする請求項（１）記載のデータ識別装置。
5. 【請求項５】データ判定器出力をPCM信号クロックのＮ
   周期分記憶し、識別データと再生クロックをN/（Ｎ＋
   １）倍の周期で出力するレート変換器を備えた請求項
   （１）または（２）記載のデータ識別装置。
6. 【請求項６】位相計算器はその２つの連続するサンプリ
   ング値あるいはその減算値の２つの連続する値の減算を
   行う減算器と、前記２つの入力信号の一方と前記減算器
   と割り算を行う割り算器と、前記減算器と割り算器によ
   り発生する位相計算の誤差特性の逆特性に類似の特性を
   乗じることによりその位相計算誤差を補正する非線形補
   正器とによりなることを特徴とする請求項（１）または
   （２）記載のデータ識別装置。