JP2942696B2 - 光ディスクからのデータ再生システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光磁気ディスク装置等
の光ディスク装置に適用可能な記録データ再生システム
に係り、詳しくは、パーシャルレスポンス特性に基づい
てデータの記録がなされた光ディスクから再生される信
号波形から記録データに対応したデータ信号を生成する
データ再生システムに関する。

【０００２】

【従来の技術】外部メモリユニット、例えば、光磁気デ
ィスク装置においては、大容量化を図るため、パーシャ
ルレスポンス最尤復号方式（ＰＲＭＬ：Partial Respon
se Maximum Likelihood）によるデータの記録再生が提
案されている。パーシャルレスポンス特性によるデータ
の記録では、符号間干渉を積極的に利用しており、予め
定められた符号間干渉のパターンに従って記録データを
コード化している。そして、最尤復号（ＭＬＳＥ：Maxi
mum likelihood Sequence Estimation）では、複数の信
号値から最も確からしい信号値が得られるように再生信
号を復調している。

【０００３】上記パーシャルレスポンス最尤復号方式に
よるデータの記録再生が行なわれる光磁気ディスク装置
の基本的な構成が図２２に示される。図２２では、デー
タの記録再生に関係のない構成部分は省略されている。
図２２において、記録媒体となる光磁気ディスク４がス
ピンドルモータ６によって所定の速度で回転されるよう
になっている。光磁気ディスク４に隣接して、光源とな
るレーザダイオードを含む光磁気ヘッドアッセンブリ３
及び光磁気ディスク４の面に垂直な方向に磁界を生成す
る磁界発生ユニット５が設けられている。データの記録
系は、プリコーダ１及び駆動回路２を有している。プリ
コーダ１は、コントロールユニット（図示せず）から供
給される記録データを所定のパーシャルレスポンス特性
に基づいてコード化する。駆動回路２はプリコーダ１か
らのコードデータに基づいて光磁気ヘッドアセンブリ３
のレーザダイオードを駆動する。レーザダイオードから
のレーザ光による加熱作用と磁界発生ユニット５にて発
生される磁界により、光磁気ディスク４に、上記コード
データに対応した磁化パターンに従って配列された記録
マークが形成される。データの再生系は、ＰＬＬ（Phas
e Locked Loop ）回路７、データ用ＰＬＬ回路８、遅延
回路９及び最尤データ検出回路１０を有している。光磁
気ディスク４には、サーボ用のピット（ウォブルドピッ
ト）が形成されており、データの読出し時において、光
磁気ヘッドアッセンブリ３からは、該サーボ用のピット
でのレーザ反射光に対応した周期的な信号（ウォブルド
ピット信号）が出力されている。ＰＬＬ回路７は、基準
クロック信号を当該ウォブルドピット信号に位相同期さ
せることにより、クロック信号を生成する。そして、こ
のクロック信号が更に、データ用ＰＬＬ回路８及び遅延
回路９にて処理されて、最尤データ検出回路１０に供給
される。最尤データ検出回路１０は、上記クロック信号
に同期して動作し、最尤復号方式に従って、光磁気ヘッ
ドアッセンブリ３からの再生信号波形からデータ記録マ
ークのエッジに対応したデータ信号を再生している。最
尤データ検出回路１０では、クロック信号に同期してサ
ンプリングされた信号値に基づいて、最も確からしい信
号値の遷移パスを定め、その遷移パスに基づいて再生す
べき信号値を確定している。

【０００４】

【発明が解決しようとする課題】しかし、光磁気ディス
クの感度むら、データ記録時における環境温度変化、光
点制御の変動によって、光磁気ディスクに記録されるマ
ークの大きさ（トラックが延びる方向の長さ）が変動す
る。このように、光磁気ディスクに記録されるマークの
大きさが変動すると、該光磁気ディスクから得られる再
生信号波形が変動する。特に、最尤データ検出回路１０
にてデータ記録マークのエッジに対応したデータ信号を
再生しているので、前エッジに対応した再生データ信号
と後エッジに対応した再生データ信号では、マークの大
きさの変動に伴う位相の変化方向が異なる。従って、記
録マークの大きさの変動に影響されずに外部からのクロ
ックを用いて正確なデータ信号を再生することが難し
い。そこで、本発明の課題は、記録マークのエッジに対
応したデータ信号をより正確に再生できるようなデーだ
再生システムを提供することである。

【０００５】

【課題を解決するための手段】上記課題を解決するた
め、本発明は、請求項１に記載されるように、記録すべ
きデータを所定のパーシャルレスポンス特性に対応した
規則に従って変調された信号を記録した光ディスク記録
媒体からヘッドを介して再生信号を得、その再生信号に
基づいて記録データに対応したデータ信号を生成するデ
ータ再生システムにおいて、上記再生信号に基づいて同
期クロックを生成するクロック生成手段と、上記クロッ
ク生成手段によって生成される同期クロックに同期して
動作し、再生信号のレベルをサンプリングしてそのサン
プリングレベルから最尤復号方式に従ってデータ信号を
生成する信号生成手段とを備え、上記クロック生成手段
は、再生信号の立ち上がり点に基づいて位相同期された
第一の同期クロックを生成する第一のクロック生成手段
と、再生信号の立ち下がり点に基づいて位相同期された
第二の同期クロックを生成する第二のクロック生成手段
とを有し、上記信号生成手段は、第一のクロック生成手
段からの第一の同期クロックに同期して再生信号のレベ
ルをサンプリングし、そのサンプリングレベルから最尤
復号方式に従って再生信号の前エッジに対応した第一の
データ信号を生成する第一の最尤データ検出手段と、第
二のクロック生成手段からの第二の同期クロックに同期
して再生信号のレベルをサンプリングし、そのサンプリ
ングレベルから最尤復号方式に従って再生信号の後エッ
ジに対応した第二のデータ信号を生成する第二の最尤デ
ータ検出手段と、上記第一及び第二の最尤データ検出手
段からの第一及び第二のデータ信号を合成して出力すべ
きデータ信号を生成する信号合成手段とを有するように
構成される。また、上記課題を解決するため、本発明
は、請求項６に記載されるように、記録すべきデータを
所定のパーシャルレスポンス特性に対応した規則に従っ
て変調された信号を記録した光ディスク記録媒体からヘ
ッドを介して再生信号を得、その再生信号に基づいて記
録データに対応したデータ信号を生成するデータ再生シ
ステムにおいて、上記再生信号に基づいて同期クロック
を生成するクロック生成手段と、上記クロック生成手段
によって生成される同期クロックに同期して動作し、再
生信号のレベルをサンプリングしてそのサンプリングレ
ベルから最尤復号 方式に従ってデータ信号を生成する信
号生成手段とを備え、上記クロック生成手段は、再生信
号の立ち上がり点に基づいて位相同期された第一の同期
クロックを生成する第一のクロック生成手段と、再生信
号の立ち下がり点に基づいて位相同期された第二の同期
クロックを生成する第二のクロック生成手段と、該第一
の同期クロックと該第二の同期クロックとを合成して合
成クロックを出力するクロック合成手段とを有し、上記
信号生成手段は、クロック合成手段からの合成クロック
に同期して再生信号のレベルをサンプリングするサンプ
リング手段と、サンプリング手段からのサンプリングレ
ベルから最尤複合方式に従って再生信号の立ち上がりに
対応した前エッジデータ信号を生成する第一の手段と、
サンプリング手段からのサンプリングレベルから最尤複
合方式に従って再生信号の立ち下がりに対応した後エッ
ジデータ信号を生成する第二の手段と、上記前エッジデ
ータ信号と後エッジデータ信号を合成して出力すべきデ
ータ信号を合成するデータ合成手段とを有するように構
成される。

【０００６】

【作用】記録時の環境温度の変動、記録媒体の感度のむ
ら等により、記録媒体に記録されるデータの状態が変動
すると、再生信号波形が変動する。第一及び第二の同期
クロック及びレベル信号は再生信号波形に基づいて生成
されるため、再生信号波形の変動に基づいた第一及び第
二の同期クロックとレベル信号の相対的なずれは小さ
い。従って、上記第一及び第二の同期クロックに基づい
て該レベル信号から生成されるデータ信号は、正しく記
録媒体に記録されたデータに正しく対応する。

【０００７】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。実施例に係る光磁気ディスク装置は、図２２に示
すものと同様の記録／再生機構（光磁気ヘッドアッセン
ブリ３、光磁気ディスク４、磁界発生ユニット５、スピ
ンドルモータ６）、及び記録系（プリコーダ１、駆動回
路２）を有している。光磁気ヘッドアッセンブリ３から
出力される再生信号に基づいて信号データを生成する再
生系の構成は、図１に示すようになっている。

【０００８】図１に示す再生系は、同期クロックを生成
するための第一の系とデータ信号を生成するための第二
の系とによって構成されている。まず、第一の系は、セ
ンタレベル二値化回路２１、エッジ検出回路２２、第一
のＰＬＬ回路２３、第二のＰＬＬ回路２４及び反転回路
２８を有する。センタレベル二値化回路２１は、再生信
号波形（１）の振幅の中点に対応した基準レベル
（Ｌ_C ）を用いて、該再生信号波形を二値化している。
エッジ検出回路２２は、センタレベル二値化回路２１か
ら供給される二値化信号（２）の立ち上がり及び立ち下
がりを検出し、該立ち上がりに対応した前エッジ検出信
号（３）及び該立ち下がりに対応した後エッジ検出信号
（４）を出力する。そして、第一のＰＬＬ回路２３は前
エッジ検出信号（３）に基づいて前エッジ同期クロック
（５）を生成し、第二のＰＬＬ回路２４は後エッジ検出
信号（４）に基づいて後エッジ同期クロック（６）を生
成する。そして、反転回路３５が後エッジ同期クロック
（６）を反転して同期クロック（１０）を生成する。

【０００９】上記各信号（１）〜（６）の状態が図２に
示される。センタレベル二値化回路２１から出力される
二値化信号（２）は、再生信号波形が基準レベル
（Ｌ_C ）以上のときハイレベルとなる。そして、前エッ
ジ同期クロック（５）の位相が二値化信号（２）の立ち
上がり点に基づいて同期され、後エッジ同期クロック
（６）の位相が二値化信号（２）の立ち下がり点に基づ
いて同期される。

【００１０】上記のように生成された前エッジ同期クロ
ック（５）、第二の同期クロック（６）及び反転回路２
８から出力される同期クロック（１０）がデータ信号を
生成するための第二の系に供給される。第二の系は、第
一の最尤データ検出回路２５ａ、第二の最尤データ検出
回路２５ｂ、オア回路２６、及びデータ弁別回路２７を
有している。第一の最尤データ検出回路２５ａは、第一
のＰＬＬ回路２３からの前エッジ同期クロック（５）に
同期して動作し、最尤復号方式に従って、再生信号波形
（１）の前エッジに対応した前エッジデータ信号（７）
を生成する。第二の最尤データ検出回路２５ｂは、第二
のＰＬＬ回路２４からの後エッジ同期クロック（６）に
同期して動作し、最尤復号方式に従って、再生信号波形
（１）の後エッジに対応した後エッジデータ信号（８）
を生成する。オア回路２３は、第一の最尤データ検出回
路２５ａから出力される前エッジデータ信号（７）及び
第二の最尤データ検出回路２５ｂから出力される後エッ
ジデータ信号（８）の論理和をとり、それらの合成信号
（９）を出力する。データ弁別回路２７は、同期クロッ
ク（１０）に基づいてオア回路２６からの合成信号
（９）のデータ弁別を行う。そして、このデータ弁別回
路２７からの出力信号が再生データ信号（１１）として
復調ユニット（図示せず）に供給される。復調ユニット
は、同期信号（１０）に同期して動作し、再生データ信
号（１１）から記録データを復調する。

【００１１】ところで、記録系においては、記録データ
（ビット列）を１／７変調し、それによって得られた１
／７変調データをプリコーダ１がパーシャルレスポンス
クラス１の特性に対応するように〔１／（１＋Ｄ）〕mo
d2変調している。そして、〔１／（１＋Ｄ）〕mod2によ
って得られたデータに基づいて駆動回路２がレーザダイ
オードを駆動している。上記各データの状態は、例え
ば、図５（１），（２），（３），（４）に示される。
この図から明らかなように、１／７変調データ（２）
は、記録信号（レーザ駆動信号）（４）のエッジに対応
したビットが“１”になっている。即ち、上記再生系で
は、第一及び第二の最尤データ検出回路２５ａ，２５ｂ
が再生信号波形のエッジ（前エッジ、後エッジ）に対応
したデータ信号を生成する。この生成されるデータ信号
は１／７変調データに対応している。

【００１２】上述した各最尤データ検出回路２５ａ，２
５ｂでは、入力信号から確からしいデータを検出したと
きに、その検出データに至る最も確からしいデータ遷移
パスを確定し、そのパス上のデータを再生すべき記録信
号データとして確定する。記録信号データ“＋１”と
“０”の間においては、“１”から“１”へのデータ遷
移パス，“０”から“０”へのデータ遷移パス，“１”
から“０”へのデータ遷移パス及び“０”から“１”へ
のデータ遷移パスがとり得る。“１”から“１”へのデ
ータ遷移パスは、図５（６）で示すように、（１＋Ｄ）
変換で得られた信号の“＋２”に対応し、このデータ遷
移の状態を＋merge （プラスマージ）と定義する。
“０”から“０”へのデータ遷移パスは、上記（１＋
Ｄ）変換で得られた信号の“−２”に対応し、このデー
タ遷移の状態を−merge （マイマスマージ）と定義す
る。また、“０”から“１”および“１”から“０”へ
の遷移パスは上記（１＋Ｄ）変換で得られた信号の
“０”に対応し、これらのデータ遷移のいずれかである
かが確定していない状態をno merge（ノーマージ）と定
義する。

【００１３】上述したような第一及び第二の最尤データ
検出回路２５ａ，２５ｂは、例えば、図３に示すように
構成されている。図３において、各最尤データ検出回路
２５ａ，２５ｂは、同期クロック（５），（６）に同期
して、再生信号（アナログ信号）をディジタル信号に変
換するＡ／Ｄ変換器２５０、第一の加算器２５１、第一
の比較器２５２、第一の符号反転器２５３、第二の加算
器２５４、Δメモリ２５５、第二の比較器２５６、第二
の符号反転器２５７、スイッチ回路ＳＷ₁ 及び第三の加
算器２５８を有している。この最尤データ検出回路２５
ａ，２５ｂは更に、メモリ制御器２５９、データメモリ
２６０、比較器２６１、レジスタ２６２、（１＋Ｄ）mo
d2変換器２６３、出力レジスタ２６４及びエッジ検出回
路２６５を有している。

【００１４】第一の加算器２５１はＡ／Ｄ変換器２５０
からの入力データｙ（ノイズを含んだ再生信号に対応）
と後述する基準値Δとを加算して、加算値Ｚ（＝ｙ＋
Δ）を出力する。第一の比較器２５２は、加算値ＺがＺ
＞１，Ｚ＜−１及び−１≦Ｚ≦１のいずれの範囲にある
かを判別し、Ｚ＞１のとき“＋１”，Ｚ＜−１のとき
“−１”，及び−１≦Ｚ≦１のとき“０”を出力する。
第一の符号反転器２５３は、第一の比較器２５２からの
出力値の符号を反転してデータａを出力する。即ち、第
一の比較器２５２からの出力値が“＋１”のときには、
第一の符号反転器２５３から“−１”のデータａ（ａ＝
−１）が出力され、第一の比較器２５２からの出力値が
“−１”のときには、第一の符号反転器２５３から“＋
１”のデータａ（ａ＝＋１）が出力される。また、第一
の比較器２５２からの出力値が“０”のときには、第一
の符号反転器２５３から“０”のデータａ（ａ＝０）が
出力される。第二の加算器２５４はＡ／Ｄ変換器２５０
からの入力データｙと上記データａを加算して加算値ｙ
＋ａを出力する。スイッチ回路ＳＷ₁ は、第二の符号反
転回路２５７に接続された端子（１）と第二の加算器２
５４に接続された端子（２）とを有し、端子（１）又は
端子（２）がデータａの状態に応じて選択される。デー
タａが“０”でないとき（ａ＝＋１またはａ＝−１）端
子（２）が選択され、第二の加算器２５４からの加算値
ｙ＋ａが基準値Δとしてスイッチ回路ＳＷ₁ を介してΔ
メモリ２５５に格納される（Δ＝ｙ＋ａ）。一方、デー
タａが“０”のとき端子（１）が選択され、Δメモリ２
５５からの基準値Δの符号を反転する第二の符号反転器
２５７からの出力値−Δが新たな基準値としてスイッチ
回路ＳＷ₁ を介してΔメモリ２５５に格納される（Δ＝
−Δ）。第二の比較器２５６は、Δメモリ２５５から供
給される基準値Δの符号ＳＧＮ（Δ）が正であるか負で
あるかを判別する。基準値Δの符号ＳＧＮ（Δ）が正の
とき第２の比較器２５６は判別信号“＋１”を出力し、
基準値Δの符号ＳＧＮ（Δ）が負のとき第二の比較器２
５６は判別信号“−１”を出力する。第三の加算器２５
８は、第一の比較器２５２からの判別信号（０，±１）
と第二の比較器２５６からの判別信号（±１）とを加算
してその加算値（０，±１，±２）をメモリ制御器２５
９に供給する。

【００１５】第二の比較器２５６からの判別信号（＋１
又は−１）がデータメモリ２６０に書込まれる。そし
て、メモリ制御器２５９は、加算値（０，±１，±２）
を制御信号として入力し、表１に示すアルゴリズムに従
ってデータメモリ２６０を制御する。

【００１６】

【表１】

【００１７】データメモリ２６０に書込まれた各データ
（＋１又は−１”）は比較器２６１にて基準値“０”と
比較され、“＋１”が“１”に“−１”が“０”に夫々
変換される。この比較器２６１にて得られた２値データ
はレジスタ２６２にセットされ、そのセットデータがレ
ジスタ２６２から（１＋Ｄ）mod2変換器２６３に供給さ
れる。そして、（１＋Ｄ）mod2変換器２６３は入力デー
タに対して（１＋Ｄ）mod2変換を行ない、元の１／７変
調されたデータが得られる。１／７変調されたデータは
出力レジスタ２６４にセットされる。出力レジスタ２６
４にセットされた１／７変調データは、エッジ検出回路
２６５に供給され、エッジ検出回路２６５は、レジスタ
２６２にセットされるデータの状態に基づいて１／７変
調データにおける再生信号のエッジに対応したビット
“１”を検出する。即ち、第一の最尤データ検出回路２
５ａにおけるエッジ検出回路２６５からは、再生信号の
前エッジに対応したビット“１”が前エッジ同期クロッ
ク（５）に同期して前エッジデータ信号として出力さ
れ、第二の最尤データ検出回路２５ｂにおけるエッジ検
出回路２６５からは、再生信号の後エッジに対応したビ
ット“１”が後エッジ同期クロック（６）に同期して後
エッジデータ信号として出力される。

【００１８】上記のように構成された各最尤データ検出
回路２５ａ，２５ｂは、図４に示すフローチャートに従
って動作する。各最尤データ検出回路２５ａ，２５ｂの
動作を図６（１０）〜（１８）に示す例を参照して説明
する。 Ａ／Ｄ変換器２５０からの入力データｙ_k が、図６（１
０）に示すように、 ｋ ｙ_k ｋ ｙ_k １ −１．９８ ８ −０．１ ２ −２．０５ ９ ＋１．９ ３ ０．１ １０ ＋２．０ ４ ＋１．９５ １１ ＋２．１ ５ ＋１．８５ １２ ＋０．１ ６ −０．１ １３ −１．９ ７ −２．１ と変化する。この入力データｙ_k は図５（６）に示す再
生データのサンプリング値であり、ノイズ成分を含んで
いる。

【００１９】例えば、ｋ＝２において、入力データｙ_k
＝−２．０５が入力すると（Ｓ１００）、第一の加算器
２５１がΔメモリ２５５からのｋ＝１で得られた基準値
Δ＝−０．９８と入力データｙ_k ＝−２．０５とを加算
してその加算値Ｚ＝−３．０３（＝−０．９８−２．０
５）を出力する（Ｓ１０１）。ここで、この加算値Ｚは
−１より小さいのでデータ遷移の状態が−merge である
と判定され（Ｓ１０２，Ｓ１０３）、第一の比較器２５
２から判定結果“−１”が出力される。その結果、“＋
１”のデータａが符号反転器２５３から第二の加算器５
４に供給される（Ｓ１１０）。また、Δメモリ２５５か
らの基準値Δ（＝−０．９８）が負であるので、第二の
比較器２５６から判定結果“−１”が出力される（Ｓ１
１１）。上記“＋１”のデータａによりスイッチ回路Ｓ
Ｗ₁ は端子（２）を選択しており、第二の加算器２５４
での加算値ｙ＋ａ（＝−２．０５＋１＝−１．０５）が
Δメモリ２５５に格納される（Ｓ１１３）。そして、メ
モリ制御器２５９は、第三の加算器２５８から制御信号
“−２”を入力しており、データメモリ２６０のポイン
タＰを“０”にリセットする（Ｓ１１４）（表１参
照）。そして、データメモリ２６０内のデータがａ_i →
ａ_i-1 となるようシフトされると共に、第二の比較器２
５６から出力される判定結果“−１”（ＳＧＮ（Δ））
がデータメモリ２６０のａ₀ （ｐ＝０に対応）に書込ま
れる（Ｓ１０５）。

【００２０】次に、ｋ＝３において、入力データｙ_k ＝
０．１が入力すると（Ｓ１００）、第一の加算器２５１
がΔメモリ２５５からのｋ＝２で得られた基準値Δ＝−
１．０５と入力データｙ_k ＝０．１を加算してその加算
値Ｚ＝−０．９５（−１．０５＋０．１）を出力する
（Ｓ１０１）。ここで、この加算値Ｚは−１≦Ｚ≦１の
範囲にあるので、データ遷移の状態がno mergeであると
判定され（Ｓ１０２，Ｓ１０３）、第一の比較器２５２
から判定結果“０”が出力される。その結果、“０”の
データａが符号反転器２５３から出力され、このデータ
ａ（“０”）によってスイッチ回路ＳＷ₁ が端子（２）
から端子（１）に切換えられる。このとき、第二の比較
器２５６からは、Δメモリ２５５内の基準値Δ＝−１．
０５に基づいた判定結果“−１”（ＳＧＮ（Δ））が出
力されている。従って、メモリ制御器２５９は、第三の
加算器２５８から制御信号“−１”を入力しており、デ
ータメモリ２６０のポインタＰをＰ＋１にインクリメン
トする（Ｓ１０４）（表１参照）。そして、Δメモリ２
５５に格納された基準値Δ＝−１．０５の符号が第二の
符号反転器５７によって反転され、新たな基準値Δ＝
１．０５がΔメモリ２５５に格納される（Ｓ１０４）。
この新たな基準値Δ＝１．０５はΔメモリ２５５から第
二の比較器２５６に供給され、第二の比較器２５６は判
定結果“＋１”を出力する。その後、データメモリ２６
０内のデータがａ_i →ａ_i-1 となるようにシフトされ、
第二の比較器２５６から出力される判定結果“＋１”
（ＳＧＮ（Δ））がデータメモリ２６０のａ₀ に書込ま
れる（Ｓ１０５）。

【００２１】更に、ｋ＝４において、入力データｙ_k ＝
＋１．９５が入力すると（Ｓ１００）、第一の加算器２
５１がΔメモリ２５５からのｋ＝３で得られた基準値Δ
＝１．０５と入力データｙ_k ＝１．９５を加算してその
加算値Ｚ＝３．０（＝１．０５＋１．９５）を出力する
（Ｓ１０１）。

【００２２】ここで、この加算値Ｚは１より大きいの
で、データ遷移の状態が＋merge であると判定され（Ｓ
１０２）、第一の比較器２５２から判定結果“＋１”が
出力される。その結果、“−１”のデータａが符号反転
器２５３から第二の加算器２５４に供給される（Ｓ１２
０）。また、Δメモリ２５５からの基準値Δ（＝１．０
５）が正であるので、第二の比較器２５６から判定結果
“−１”（ＳＧＮ（Δ））が出力される（Ｓ１２１）。
上記“−１”のデータａによりスイッチ回路ＳＷ₁ は端
子（１）から端子（２）に切換わり、第二の加算器２５
４での加算値ｙ＋ａ（＝＋１．９５−１＝０．９５）が
Δメモリ２５５に格納される（Ｓ１２３）。そして、メ
モリ制御器２５９は、第三の加算器２５８から制御信号
“＋２”を入力しており、データメモリ２６０のポイン
タＰ（＝１）が“０”にリセットされる（Ｓ１１４）
（表１参照）。そして、データメモリ２６０内のデータ
がａ_i→ａ_i-1 となるようにシフトされると共に、第二
の比較器２５６から出力される判定結果“＋１”（ＳＧ
Ｎ（Δ））がデータメモリ２６０のａ₀ （Ｐ＝０に対
応）に書込まれる（Ｓ１０５）。

【００２３】上記のような処理が繰り返し行なわれる。
その処理の過程で、ポインタＰが“０”にリセットされ
るごとにデータメモリ２６０の内容が確定する。上述し
たように、no merge状態である場合には、ポインタＰが
インクリメントされると共に、基準値Δの符号に対応し
た“＋１”又は“−１”が順次データメモリ２６０に書
込まれる。その後、＋merge の状態で基準値Δが正又は
−merge の状態で基準値Δが負になると、no merge状態
にてデータメモリ２６０に格納されたデータ及び、その
後の＋merge 又は− merge状態でデータメモリに格納さ
れたデータが確定する。一方、no merge状態の後におい
て、＋merge の状態で基準値Δが負又は− mergeの状態
で基準値Δが正になるなど、本来、受け入れられない状
態（disagree) になると、no mergeの状態でデータメモ
リ２６０に格納されたデータａ₀〜ａ_P （Ｐはポインタ
Ｐの値）の補数が演算され（Ｓ１１２，Ｓ１２２），デ
ータメモリ２６０内のデータａ₀ 〜ａ_P がその補数に書
換えられる。その後、ポインタＰが“０”にリセットさ
れて（Ｓ１１３，Ｓ１２３）データメモリ２６０の内容
が確定する。

【００２４】上記の処理は、no mergeの状態では、デー
タ遷移パスが確定していないことに基づいている。即
ち、＋ mergeの状態になるか又は− mergeの状態になる
かに応じてそのno merge状態でのデータ遷移パスが０→
１又は１→０に確定される。このようにして、最も確か
らしい遷移パスが確定する。

【００２５】データメモリ２６０には、上述したよう
に、“＋１”又は“−１”が格納される。各データ
（“＋１”又は“−１”）が比較器２６１によって基準
値“０”と比較されることによって“１”又は“０”に
変換され、その比較器２６１の出力データ（図６（１
７）参照）はレジスタ２６２に格納される。このレジス
タ２６２内に格納されたデータ列は、図５（８）に示す
データ遷移パスに対応している。その後、（１＋Ｄ）mo
d2変換器２６３がレジスタ２６２内のデータを（１＋
Ｄ）mod2に従って変換し、その変換データが出力レジス
タ２６４に格納される（図６（１８）参照）。この（１
＋Ｄ）mod2変換にて得られるデータは、元の１／７変調
されたデータ（図５（２）参照）に対応している。

【００２６】上記のような再生系では、図７に示すよう
に、第一の最尤データ検出回路２５ａから前エッジ同期
クロック（５）に同期して再生信号の前エッジに対応し
た前エッジデータ信号（７）が出力され、第二の最尤デ
ータ検出回路２５ｂから後エッジ同期クロック（６）に
同期して再生信号の後エッジに対応した後エッジデータ
信号（８）が出力される。そして、オア回路２６から出
力されるそれらの合成データ（９）が同期クロック（１
０）によってデータ弁別され、上述した１／７変調デー
タに対応した再生データ信号（１１）が得られる。

【００２７】上記実施例において、光磁気ディスク４上
に形成される各記録マークの大きさ（トラックの周方向
の大きさ）がデータ記録時の種々の条件によって変動し
ても、隣接する記録マークの前エッジ間の距離、及び後
エッジ間の距離はほぼ一定である。従って、記録マーク
の大きさが変動しても、記録マークの配列に対応した波
形となる再生信号の前エッジに同期するようにした前エ
ッジ同期クロック（５）及び再生信号の後エッジに同期
するようにした後エッジ同期クロック（６）が安定な状
態に維持される。また、上記前エッジ同期クロック
（５）及び後エッジ同期クロック（６）は、再生信号波
形（１）に基づいて生成されている。従って、記録マー
クの大きさの変動によって再生信号波形（１）が変動し
ても、再生信号波形（１）と各同期クロック（５），
（６）の相対的な位相関係は変動しない。その結果、前
エッジ再生データ信号（７）は常に記録マークの前エッ
ジに正しく同期し、後エッジ再生データ信号（８）は常
に記録マークの後エッジに正しく同期する。すなわち、
これらを合成した再生データ信号（１／７変調データ）
もまた、正しく再生信号波形（１）に対応したものとな
る。

【００２８】なお、データ弁別回路２７で用いられるク
ロック（１０）は特願平５−９６１６４で提案されるよ
うな、クロック（５）、クロック（６）の位相ズレ中点
に同期したクロックを反転させたものでもよい。図８は
再生系の他の構成例を示し、図１０はそのタイミングチ
ャートを示す。図８において、センタレベル二値化回路
２１、エッジ検出回路２２、第一のＰＬＬ回路２３及び
第二のＰＬＬ回路２４が、図１に示すものと同様に設け
られ、センタレベル二値化回路２１から出力される二値
化信号の立ち上がりに対応した前エッジ信号（２）に同
期する前エッジ同期クロック（４）及び該二値化信号の
立ち下がりに対応した後エッジ信号（３）に同期する後
エッジ同期クロック（５）が夫々第一のＰＬＬ回路２１
及び第二のＰＬＬ回路２４から出力される。

【００２９】この再生系は、更に、最尤データ検出回路
５０、クロック切換え回路５１、フリップフロップ回路
５２及びオア回路５３を有している。クロック切換え回
路５１は、フリップフロップ回路５２からの出力信号Ｑ
（切換信号）の状態に応じた前エッジ同期クロック
（４）及び後エッジ同期クロック（５）の切換えにより
合成クロック（９）を出力する。最尤データ検出回路５
０は、切換え回路５１からの合成クロック（９）に同期
して動作し、最尤復合処理により、再生信号波形（１）
の立ち上がりに対応した前エッジデータ（６）及び再生
信号波形（１）の立ち下がりに対応した後エッジデータ
（７）を検出する。フリップフロップ回路５２は、最尤
データ検出回路５０からの前エッジデータ（６）により
プリセットされ（ハイレベル）、その後エッジデータ
（７）よりクリアされる（ローレベル）。従って、フリ
ップフロップ回路５２からの出力信号Ｑ（切換え信号）
は、前エッジデータ（６）が出力されてから後エッジデ
ータ（７）が出力されるまでの間セットされた状態（ハ
イレベル）であり、また後エッジデータ（７）が出力さ
れてから次の前エッジデータ（６）が出力されるまでの
間クリアされた状態（ローレベル）である。そして、ク
ロック切換え回路５１は、フリップフロップ回路５２か
らの出力信号Ｑ（切換え信号）がセットされた状態（ハ
イレベル）のときに後エッジ同期クロック（５）を選択
し、その出力信号Ｑ（切換え信号）がクリアされた状態
（ローレベル）のときに前エッジ同期クロック（４）を
選択する。即ち、前エッジデータ（６）が最尤データ検
出回路５０から出力された直後に、前エッジ同期クロッ
ク（４）から後エッジ同期クロック（５）に切換えら
れ、また後エッジデータ（７）の出力の直後に、後エッ
ジ同期クロック（５）から前エッジ同期（４）に切換え
られる。

【００３０】上述したような切換動作を行なうクロック
切換え回路５１は、例えば、図９に示すように構成され
る。図９において、オア回路６１、インバータ６２、Ｄ
型フリップフロップ回路６３、アンド回路６４，６５及
びオア回路６６が設けられている。前エッジ同期クロッ
ク（４）と後エッジ同期クロック（５）とがオア回路６
１に入力し、このオア回路６１の出力信号がインバータ
６２に入力している。従って、インバータ６２からは前
エッジ同期クロック（４）と後エッジ同期クロック
（５）との位相差に対応したパルス信号（１１）が出力
される。インバータ６２からのパルス信号がＤ型フリッ
プフロップ回路６３のクロック（ＣＬＫ）端子に入力
し、前述したフリップフロップ回路５２からの切換え信
号（８）がＤ型フリップフロップ回路６３のデータ入力
端子（Ｄ）に入力している。Ｄ型フリップフロップ６３
の出力信号Ｑ（１２）と後エッジ同期クロック（５）が
アンド回路６４に入力し、Ｄ型フリップフロップ６３の
反転出力信号

【００３１】

【外１】

【００３２】（１３）と前エッジ同期クロック（４）が
アンド回路６５に入力している。そして、各アンド回路
６４，６５からの出力信号（１４），（１５）がオア回
路６６に入力し、このオア回路６６から合成クロック信
号（９）が出力される。上記各信号（１）〜（１５）の
状態が図１０及び図１１に示される。

【００３３】上記のようなクロック切換回路５１では、
クロック切換信号（８）（フリップフロップ回路５２の
出力信号）がインバータ６２からのパルス信号（１１）
に同期して作動するＤ型フリップフロップ６３によって
遅延されて得られる信号Ｑがアンド回路６４に入力し、
その反転信号

【００３４】

【外２】

【００３５】がアンド回路６５に入力する。その結果、
クロック切換信号（８）がハイレベルとなると、前エッ
ジ同期クロック（４）がアンド回路６５によってマスク
され、後エッジ同期クロック（５）がアンド回路６４、
オア回路６６を介して合成クロック信号（９）として出
力される。一方、クロック切換信号（８）がローレベル
となると、後エッジ同期クロック（５）がアンド回路６
４によってマスクされ、前エッジ同期クロック（４）が
アンド回路６５、オア回路６６を介して合成クロック信
号（９）として出力される。

【００３６】上記のようにして得られた合成クロック信
号（９）に同期して作動する最尤データ検出回路５０か
ら出力される前エッジデータ（６）及び後エッジデータ
（７）がオア回路５３によって合成され、再生データ
（１０）が得られる。上記最尤データ検出回路５０は、
例えば、図１２に示すように構成される。

【００３７】図１２において、最尤データ検出回路５０
は、アナログ信号である再生信号（１）を上記合成クロ
ック信号（９）に同期してデジタルデータに変換するＡ
／Ｄ変換器１３を有すると共に、マージ（Ｍｅｒｇｅ）
判定ユニット１４１、中心値演算ユニット１４２、基準
値演算ユニット１４３及びマージ（Ｍｅｒｇｅ）検出ユ
ニット１４４を有している。マージ判定ユニット１４１
は、Ａ／Ｄ変換器１３からの出力データｙ_k と後述する
基準値演算ユニット１４３からの基準値Δ_k とを用いて
当該入力データｙ_k に対するマージ判定を行い、その判
定値Ｍ_k を出力する。

【００３８】このマージ判定ユニット１４１は、図１３
に示すフローに従った処理を行う。すなわち、新たな入
力データｙ_k と基準値Δ_k とを用いてＺ_k （＝ｙ_k −Δ
_k ）を演算し、その値に応じて＋ｍｅｒｇｅ，−ｍｅｒ
ｇｅ，ｎｏ ｍｅｒｇｅを判定する。＋ｍｅｒｇｅ（Ｚ
_k ＞１）のとき判定値Ｍ_k ＝（ｍｋ１，ｍｋ２）＝０１
を出力し、−ｍｅｒｇｅ（Ｚ_k ＜−１）のとき判定値Ｍ
_k ＝１０を出力し、更に、ｎｏ ｍｅｒｇｅ（−１＜Ｚ
_k ＜１）のとき判定値Ｍ_k ＝００を出力する。このマー
ジ判定ユニット１４１での処理は、図４におけるステッ
プＳ１００〜Ｓ１０３に対応する。上記のような処理を
実現するため、マージ判定ユニット１４１は、例えば、
図１７に示すように減算器１４１１（Ｚ_k ＝ｙ_k −
Δ_k ）、第一の比較器１４１２（Ｚ_k ＜−１）及び第二
の比較器１４１３（Ｚ_k ＞１）にて構成される。

【００３９】中心値演算ユニット１４２は、図１４に示
すフローに従って処理を行う。すなわち、新たな入力信
号ｙ_k が与えられると、マージ判定ユニット１４１で得
られたＺ_k 値に応じた中心値データＣ_kdを演算する。Ｚ
_k ＞２の場合、中心値データＣ_kdが、 Ｃ_kd＝ｙ_k −２ に従って演算され、−２＜Ｚ_k ＜２の場合、中心値デー
タＣ_kdが、 Ｃ_kd＝Ｃ_k-1ave に従って演算され、また、Ｚ_k ＜−２の場合、中心値デ
ータＣ_kdが、 Ｃ_kd＝ｙ_k ＋２ に従って演算されるＺ_k ＞２の場合とは、確実に入力デ
ータｙ_k が＋ｍｅｒｇｅの状態であるので、その入力デ
ータｙ_k から理想的な振幅値“２”を減ずることによ
り、中心値データＣ_kdを求めている（図５（６）参
照）。Ｚ_k ＜−２の場合とは、確実に入力ｙ_k が−ｍｅ
ｒｇｅの状態であるので、その入力データｙ_k から理想
的な負の振幅値“−２”を減ずることにより、中心値デ
ータＣ_kdを求めている。また−２＜Ｚ_k ＜２の場合と
は、確実に＋ｍｅｒｇｅ又は−ｍｅｒｇｅと判定できな
い場合（ｎｏ ｍｅｒｇｅを含む）であるので、後述す
るように演算された前回の中心値Ｃ_k-1aveを中心値デー
タＣ_kdとして用いる。上記のように演算された中心値デ
ータＣ_kdと前回得られている中心値Ｃ_k-1aveを用いて、
中心値Ｃ_kaveが、 Ｃ_kave＝［（ｎ−１）Ｃ_k-1ave＋Ｃ_kd］／ｎ に従って、演算される。このように演算される中心値Ｃ
_kaveは、ｎ個の中心値データＣ_kdの平均値に相当する。
中心値Ｃ_kaveを連ねた曲線は図２１に示す再生信号の中
心値Ｃ_k を表わす。

【００４０】上記のような処理を実現するため、中心値
演算ユニット１４２は、例えば、図１９に示すように構
成される。図１９において、中心値演算ユニット１４２
は、Ｚ_k ＜−２を判定する第一の比較器１４２１、Ｚ_k
＞２を判定する第二の比較器１４２２、定数出力回路１
４２３（Ｒ_k ）、加算器１４２４、マルチプレクサ１４
２５、減算器１４２６、除算器１４２７、加算器１４２
８、乗算器１４２９及び定数値ｎがセットされるレジス
タ１４３０を有している。第一の比較器１４２１からの
Ｚ_k ＜−２の判定結果ｌ₁ と第二の比較器１４２２から
のＺ_k ＞２の判定結果ｌ ₂ に応じて定数出力回路１４２
３が定数Ｒ_k （例えば８ビットデータ）を出力する。こ
の定数Ｒ_k は、−２（ｌ₁ ＝０、ｌ₂ ＝１）又は２（ｌ
₁ ＝１、ｌ₂ ＝０）である。加算器１４２４は入力デー
タｙ_k と定数Ｒ_k （−２又は２）を加算する。マルチプ
レクサ１４２５は第一及び第二の比較器１４２１，１４
２２からの判定結果Ｌ_k ＝（ｌ₁ ，ｌ₂ ）に応じて加算
器１４２４からの加算結果ｙ_k ＋Ｒ_k 又は加算器１４２
８にて前回演算された中心値Ｃ_k-1aveのいずれかを中心
値データＣ_kdとして選択する。該判定結果Ｌ_k ＝
（ｌ₁ ，ｌ₂ ）が（０，０）のときに前回演算された中
心値Ｃ_k-1aveが選択される。減算器１４２６はマルチプ
レクサ１４２５からの中心値データＣ_kdから前回演算さ
れた中心値Ｃ_k-1aveを減算する。除算器１４２７は減算
器１４２６からの演算結果Ｃ_kd−Ｃ_k-1aveをレジスタ１
４３０にセットされた定数値ｎにて除し、演算値（［Ｃ
_kd−Ｃ_k-1ave］／ｎ）を出力する。加算器１４２８は除
算器１４２７からの演算値（［Ｃ_kd−Ｃ_k-1ave］／ｎ）
及び前回演算された中心値Ｃ_k-1aveを加算して今回の中
心値Ｃ_kave Ｃ_kave＝Ｃ_k-1ave＋［Ｃ_kd−Ｃ_k-1ave］／ｎ を出力する。乗算器１４２９は加算器１４２８からの中
心値Ｃ_kaveを２倍して２Ｃ_kaveを出力する。この２倍の
中心値２Ｃ_kaveは基準値演算ユニット１４３にて用いら
れる。

【００４１】基準値演算ユニット１４３は、例えば、図
１５に示すフローに従って処理を行う。即ち、マージ判
定ユニット１４１からの判定値Ｍ_k に応じた基準値Δ
_k+1 を出力する。判定値Ｍ_k ＝０１（Ｚ_k ＞１：＋ｍｅ
ｒｇｅ）の場合、基準値Δ_k+1＝２Ｃ_kave−ｙ_k ＋１が
出力される。判定値Ｍ_k ＝１０（Ｚ_k ＜−１：−ｍｅｒ
ｇｅ）の場合、基準値Δ_k+1 ＝２Ｃ_kave−ｙ_k −１が出
力される。また、判定値Ｍ_k ＝００の場合（−１＜Ｚ＜
１：ｎｏ ｍｅｒｇｅ）の場合、基準値Δ_k+1 ＝２Ｃ
_kave−Δ_k が出力される。これらの基準値Δ_k+1 は、図
４の処理にて得られる基準値（Δ_k+1 ＝ｙ_k −１）、
（Δ_k+1 ＝ｙ_k ＋１）及び（Δ_k+1 ＝−Δ_k ）を中心値
Ｃ_kaveで補正したものである。

【００４２】上記のような処理を実現するため、基準値
演算ユニット１４３は、例えば、図１８に示すように構
成される即ち、基準値演算ユニット１４３は、定数出力
回路１４３１、加算器１４３２、マルチプレクサ１４３
３及び減算器１４３４にて構成されている。定数出力回
路１４３１は、判定値Ｍ_k に応じた定数Ｑ_k （例えば８
ビットデータ）を出力する。判定値Ｍ_k ＝０１（＋ｍｅ
ｒｇｅ）の場合、定数Ｑ_k ＝−１が出力され、判定値Ｍ
_k ＝１０（−ｍｅｒｇｅ）の場合、定数Ｑ_k ＝１が出力
され、更に、判定値Ｍ_k ＝００（ｎｏ ｍｅｒｇｅ）の
場合、定数Ｑ_k＝０が出力される。加算器１４３２は、
入力データｙ_k と定数出力回路１４３１からの定数Ｑ_k
を加算してその加算値ｙ_k ＋Ｑ_k を出力する。マルチプ
レクサ１４３３は、マージ判定器１４１からの判定値Ｍ
_k に従って加算器１４３２からの加算値ｙ_k ＋Ｑ_k 又は
減算器１４３４からの前回演算された基準値Δ_k のいず
れかを選択する。即ち、Ｍ_k ＝０１及び１０のとき、加
算器１４３２からの加算値ｙ_k ＋Ｑ_k が選択され、判定
値Ｍ_k ＝００のとき、前回演算された基準値Δ_k が選択
される。減算器１４３４は、中心値演算ユニット１４２
からの２Ｃ_kaveからマルチプレクサ１４３３にて選択さ
れた値Ｗ_k （ｙ_k ＋Ｑ_k 又はΔ_k ）を減算して前述した
次回の基準値Δ_k+1 を出力する。

【００４３】マージ検出ユニット１４４は、マージ判定
ユニット１４１からの判定値Ｍ_k に基づいて入力データ
ｙ_k の−ｍｅｒｇｅから＋ｍｅｒｇｅへの変化及び＋ｍ
ｅｒｇｅから−ｍｅｒｇｅへの変化を検出する。マージ
検出ユニット１４４の具体的な処理は、図１６に示すフ
ローに従って行われる。当該処理において、変数Ａ_k＝
（ａ_k1，ａ_k2）≠（０，０）（１，１）が定義され、Ｍ
_k ＝００（ｎｏ ｍｅｒｇｅ）及びＭ_k ＝Ａ_k （＋ｍｅ
ｒｇｅ又は−ｍｅｒｇｅで変化なし）の場合、前回の変
数Ａ_k を変化させない（Ａ_k ＝Ａ_k+1 ）。またＭ_k ≠Ａ
_k （＋ｍｅｒｇｅから−ｍｅｒｇｅへの変化又は−ｍｅ
ｒｇｅから＋ｍｅｒｇｅへの変化）の場合、変数Ａ_k+1
は前回の判定値Ｍ_k に設定される（Ａ_k+1 ＝Ｍ_k ）そし
て、前エッジデータｄｅｆ_k が、

【００４４】

【数１】

【００４５】に従って演算され、後エッジデータｄｅｒ
_k が、

【００４６】

【数２】

【００４７】に従って演算される。前エッジデータｄｅ
ｆ_k は入力データｙ_k の−ｍｅｒｇｅから＋ｍｅｒｇｅ
への変化がある場合にｄｅｆ_k ＝１となり、それ以外の
場合にはｄｅｆ_k ＝０となる。また、後エッジデータｄ
ｅｒ_k は入力データｙ_k の＋ｍｅｒｇｅから−ｍｅｒｇ
ｅへの変化がある場合にｄｅｒ_k ＝１となり、それ以外
の場合には、ｄｅｒ_k ＝０となる。

【００４８】上記のような処理を実現するために、マー
ジ検出ユニット１４４は、例えば、図２０に示すように
構成される。即ち、マージ検出ユニット１４４は、判定
値Ｍ_k とＡ_k+1 とからａ_k+11を

【００４９】

【数３】

【００５０】に従って演算する第一の演算器１４４１、
ａ_k+12を

【００５１】

【数４】

【００５２】に従って演算する第二の演算器１４４２、
前エッジデータｄｅｆ_k を

【００５３】

【数５】

【００５４】に従って演算する第三の演算回路１４４３
及び後エッジデータｄｅｒ_k を

【００５５】

【数６】

【００５６】に従って演算する第四の演算回路１４４４
を有している。上記のような構造の最尤データ検出回路
５０では、前エッジ同期クロック（４）にて同期してサ
ンプリングされたデータｙ_k に基づいてマージ検出ユニ
ット１４４の第三の演算回路１４４３からｄｅｆ_k ＝１
となる前エッジデータ（６）が出力され、後エッジ同期
クロック（５）に同期してサンプリングされたデータｙ
_k に基づいてマージ検出ユニット１４４の第四の演算回
路１４４４からｄｅｒ_k＝１となる後エッジデータ
（７）が出力される。

【００５７】上記実施例によれば、再生信号の立ち上が
りに対応した前エッジ同期クロックと再生信号の立ち下
がりに対応した後エッジ同期クロックとを切換えて得ら
れる合成クロック信号に同期して最尤データ検出回路５
０が前エッジデータｄｅｆ_k及び後エッジデータｄｅｒ
_k の双方を検出している。即ち、前エッジデータ検出を
行なうときは、再生信号の前エッジに同期したクロック
（前エッジ同期クロック）を用い、後エッジデータ検出
を行なうときは、再生信号の後エッジに同期したクロッ
ク（後エッジ同期クロック）を用いるようにクロックの
切換えが行なわれる。従って、図１に示すような前記実
施例のように、エッジデータ検出用の最尤データ検出回
路２５ａと後エッジデータ検出用の最尤データ検出回路
２５ｂとを別々に設ける必要がなく、再生系の回路規模
を小さくすることができる。

【００５８】また、図９に示したクロックの切換回路５
１によれば、前エッジデータ及び後エッジデータが出力
された直後に状態が判定するクロック切換え信号を遅延
させた信号

【００５９】

【外３】

【００６０】により前エッジ同期クロック及び後エッジ
同期クロックの出力制御を行なっているので、前エッジ
同期クロックに対して後エッジ同期クロックの位相が進
んでいてもまた遅れていても適切なタイミングで同期ク
ロックの切換えができる。

【００６１】

【発明の効果】以上、説明してきたように、本発明によ
れば、パーシャルレスポンス特性に基づいてデータの記
録がなされた記録媒体から、その記録されたデータに対
応したデータ信号を生成する際に、再生信号波形の立ち
上がり及び立ち下がりに基づいて第一及び第二の同期信
号を生成し、その第一及び第二の同期信号を用いて該デ
ータ信号を生成するため、記録するデータを表す記録マ
ークの大きさが変動しても、データ信号を正確に生成す
ることができる。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示すブロック図であ
る。

【図２】同期クロックの生成を示すタイミングチャート
である。

【図３】図１に示す最尤データ検出回路の構成例を示す
ブロック図である。

【図４】図３に示す最尤データ検出回路の動作を示すフ
ローチャートである。

【図５】記録系及び再生系での信号処理を示すタイミン
グチャート（その１）である。

【図６】再生系での信号処理を示すタイミングチャート
（その２）である。

【図７】再生データの生成を示すタイミングチャートで
ある。

【図８】本発明の第二の実施例を示すブロック図であ
る。

【図９】図８に示すクロック切換え回路の構成を示すブ
ロック図である。

【図１０】再生データの生成を示すタイミングチャート
である。

【図１１】合成クロック信号の生成を示すタイミングチ
ャートである。

【図１２】図８に示す最尤データ検出回路の構成を示す
ブロック図である。

【図１３】図１２に示すマージ判定ユニットでの処理を
示すフローチャートである。

【図１４】図１２に示す中心値演算ユニットでの処理を
示すフローチャートである。

【図１５】図１２に示す基準値演算ユニットでの処理を
示すフローチャートである。

【図１６】図１２に示すマージ検出ユニットでの処理を
示すフローチャートである。

【図１７】図１２に示すマージ判定ユニットの構成を示
すブロック図である。

【図１８】図１２に示す基準値演算ユニットの構成を示
すブロック図である。

【図１９】図１２に示す中心値演算ユニットの構成を示
すブロック図である。

【図２０】図１２に示すマージ検出ユニットの構成を示
すブロック図である。

【図２１】記録系及び再生系での信号処理を示すタイミ
ングチャートである。

【図２２】従来の光磁気ディスク装置の一例を示す図で
ある。

【符号の説明】

１ プリコーダ ２ 駆動回路 ３ 光磁気ヘッドアッセンブリ ４ 光磁気ディスク ５ 磁界発生ユニット ６ スピンドルモータ １０ 最尤データ検出回路 ２１ センタレベル二値化回路 ２２ エッジ検出回路 ２３ 第一のＰＬＬ回路 ２４ 第二のＰＬＬ回路 ２５ａ 第一の最尤データ検出回路 ２５ｂ 第二の最尤データ検出回路 ２６ オア回路 ２７ データ弁別回路 ２８ 反転回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11B 20/10,20/14 G11B 20/18

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】記録すべきデータを所定のパーシャルレス
   ポンス特性に対応した規則に従って変調された信号を記
   録した光ディスク記録媒体からヘッドを介して再生信号
   を得、その再生信号に基づいて記録データに対応したデ
   ータ信号を生成するデータ再生システムにおいて、 上記再生信号に基づいて同期クロックを生成するクロッ
   ク生成手段と、 上記クロック生成手段によって生成される同期クロック
   に同期して動作し、再生信号のレベルをサンプリングし
   てそのサンプリングレベルから最尤復号方式に従ってデ
   ータ信号を生成する信号生成手段とを備え、 上記クロック生成手段は、再生信号の立ち上がり点に基
   づいて位相同期された第一の同期クロックを生成する第
   一のクロック生成手段と、再生信号の立ち下がり点に基
   づいて位相同期された第二の同期クロックを生成する第
   二のクロック生成手段とを有し、 上記信号生成手段は、第一のクロック生成手段からの第
   一の同期クロックに同期して再生信号のレベルをサンプ
   リングし、そのサンプリングレベルから最尤復号方式に
   従って再生信号の前エッジに対応した第一のデータ信号
   を生成する第一の最尤データ検出手段と、第二のクロッ
   ク生成手段からの第二の同期クロックに同期して再生信
   号のレベルをサンプリングし、そのサンプリングレベル
   から最尤復号方式に従って再生信号の後エッジに対応し
   た第二のデータ信号を生成する第二の最尤データ検出手
   段と、上記第一及び第二の最尤データ検出手段からの第
   一及び第二のデータ信号を合成して出力すべきデータ信
   号を生成する信号合成手段とを有するようにしたデータ
   再生システム。
2. 【請求項２】請求項１記載のデータ再生システムにおい
   て、 上記信号合成手段は、上記第一のデータ信号及び第二の
   データ信号の論理和信号を生成する論理和合成手段と、
   論理和合成手段からの論理和信号を所定の同期クロック
   に基づいてデータ弁別するデータ弁別手段とを有するよ
   うにしたデータ再生システム。
3. 【請求項３】請求項２記載のデータ再生システムにおい
   て、 上記データ弁別手段は、データ弁別に用いる同期クロッ
   クを上記第一及び第二 の同期クロックの少なくともいず
   れか一方に基づいて生成する弁別クロック生成手段を有
   するようにしたデータ再生システム。
4. 【請求項４】請求項３記載のデータ再生システムにおい
   て、 上記弁別クロック生成手段は、第一又は第二の同期クロ
   ックのいずれかを反転する反転回路を有するようにした
   データ再生システム。
5. 【請求項５】請求項１乃至４のいずれかに記載のデータ
   再生システムにおいて、 上記クロック生成手段は、再生信号の振幅の実質的に中
   央となるレベルを基準として二値化信号を生成する二値
   化信号生成手段と、二値化信号生成手段からの二値化信
   号のエッジを検出するエッジ検出手段とを有し、上記第
   一のクロック生成手段及び上記第二のクロック生成手段
   は、エッジ検出手段で検出されたエッジに同期した第一
   及び第二の同期クロックを生成するようにしたデータ再
   生システム。
6. 【請求項６】記録すべきデータを所定のパーシャルレス
   ポンス特性に対応した規則に従って変調された信号を記
   録した光ディスク記録媒体からヘッドを介して再生信号
   を得、その再生信号に基づいて記録データに対応したデ
   ータ信号を生成するデータ再生システムにおいて、 上記再生信号に基づいて同期クロックを生成するクロッ
   ク生成手段と、 上記クロック生成手段によって生成される同期クロック
   に同期して動作し、再生信号のレベルをサンプリングし
   てそのサンプリングレベルから最尤復号方式に従ってデ
   ータ信号を生成する信号生成手段とを備え、 上記クロック生成手段は、再生信号の立ち上がり点に基
   づいて位相同期された第一の同期クロックを生成する第
   一のクロック生成手段と、再生信号の立ち下がり点に基
   づいて位相同期された第二の同期クロックを生成する第
   二のクロック生成手段と、該第一の同期クロックと該第
   二の同期クロックとを合成して合成クロックを出力する
   クロック合成手段とを有し、 上記信号生成手段は、クロック合成手段からの合成クロ
   ックに同期して再生信号のレベルをサンプリングするサ
   ンプリング手段と、サンプリング手段からのサンプリン
   グレベルから最尤複合方式に従って再生信号の立ち上が
   りに対応した前 エッジデータ信号を生成する第一の手段
   と、サンプリング手段からのサンプリングレベルから最
   尤複合方式に従って再生信号の立ち下がりに対応した後
   エッジデータ信号を生成する第二の手段と、上記前エッ
   ジデータ信号と後エッジデータ信号を合成して出力すべ
   きデータ信号を合成するデータ合成手段とを有するデー
   タ再生システム。
7. 【請求項７】請求項６記載のデータ再生システムにおい
   て、 上記クロック合成手段は、上記信号生成手段における第
   一の手段から前エッジデータ信号が出力された直後に第
   一の同期クロックから第二の同期クロックに切換え、上
   記信号生成手段における第二の手段から後エッジデータ
   信号が出力された直後に第二の同期クロックから第一の
   同期クロックに切換えるクロック切換え手段を有するデ
   ータ再生システム。
8. 【請求項８】請求項７記載のデータ再生システムにおい
   て、 クロック切換え手段は、前エッジデータ信号の出力時か
   ら後エッジデータ信号の出力時までは第一の状態を保持
   し、後エッジデータ信号の出力時から前エッジデータ信
   号の出力時までは第二の状態を保持する切換信号を生成
   する切換信号生成手段と、切換信号生成手段からの切換
   信号を遅延させる遅延手段と、遅延された切換信号が第
   一の状態であるときに、第二の同期クロックを出力し、
   該遅延された切換信号が第二の状態であるときに、第一
   の同期クロックを出力する出力制御手段とを有するデー
   タ再生システム。
9. 【請求項９】請求項６乃至８のいずれかに記載のデータ
   再生システムにおいて、 上記クロック生成手段は、再生信号の振幅の実質的に中
   央となるレベルを基準として二値化信号を生成する二値
   化信号生成手段と、二値化信号生成手段からの二値化信
   号のエッジを検出するエッジ検出手段とを有し、上記第
   一のクロック生成手段及び上記第二のクロック生成手段
   は、エッジ検出手段で検出されたエッジに同期した第一
   及び第二の同期クロックを生成するようにしたデータ再
   生システム。
10. 【請求項１０】請求項１乃至９のいずれかに記載のデー
    タ再生システムにおいて、光ディスク記録媒体は、光磁
    気ディスクであるデータ再生システム。