KR100419598B1

KR100419598B1 - 적응 등화 회로

Info

Publication number: KR100419598B1
Application number: KR10-2001-0015591A
Authority: KR
Inventors: 니시무라고우이찌로; 히로세고우이찌
Original assignee: 가부시키가이샤 히타치세이사쿠쇼
Priority date: 2000-05-11
Filing date: 2001-03-26
Publication date: 2004-02-19
Also published as: US20010043651A1; CN1232047C; CN1324149A; JP3928332B2; TW498637B; KR20010106167A; US6904086B2; JP2001319423A

Abstract

등화 오차를 계산하는데 사용하는 기준값을 변경시키지 않고서도 진폭이 변동되는 입력에 대해 안정적인 적응 등화 동작이 실현될 수 있는 적응 등화 회로를 제공한다. 입력 신호는 입력 신호의 기준 클럭으로부터 1/2 주기만큼 위상 이동된 타이밍 신호에서 샘플되어 홀드된다. 등화 출력은, 얻어진 샘플 데이터로부터 계산된다. 제로 크로싱 후의 최초 출력값에 대해서만, 임의로 설정된 기준값의 차이를 계산하고 이 계산된 값을 등화 오차로서 설정한다. 적응 등화 회로의 계수는 등화 오차 및 샘플 데이터로부터 갱신된다. 또한, 입력 신호의 대칭의 변동에 대해, 적응 등화 회로의 후단을 구성하는 이진화 회로의 이진화 임계값의 변동에 대응하여 적응 등화 회로의 기준값이 변화된다.

Description

적응 등화 회로{ADAPTIVE EQUALIZER CIRCUIT}

본 발명은 기록 매체에 광학적으로 정보를 기록 및 재생할 수 있는 광학 정보 기록 및 재생 장치의 파형 등화 회로에 관한 것이다.

광 디스크의 기록 및 재생 시스템은 광학 픽업의 경우에 레이저 파장 및 렌즈의 개구율에 의해 결정되는 "광학 전달 함수(OTF : Optical Transfer Function)"라고 지칭되는 전송 특성을 가진다. 이 OTF는 일종의 저역 통과 필터의 특성을 가진다. 따라서, 광 디스크의 기록 용량을 증가시키기 위해 광 디스크에 기록되는 데이터의 기록 밀도를 증가시키면, 전송 대역은 좁아지게 되므로, 인접하는 마크를 재생해야 할 경우에 각각의 재생 파형이 서로 간섭을 일으키는 부호간 간섭이 발생된다. 이러한 부호간 간섭을 감쇠시키기 위한 기술로서, 재생 신호의 고역성분을 강조하는 파형 등화 회로가 사용된다. 그러나, 광학 전송 특성은 디스크와 픽업간의 관계에 따라 변화하기 때문에, 등화 특성이 고정되어 있으면, 디스크의 틸트 등의 요인으로 인해 부호간 간섭이 발생하고 재생 신호가 훼손된다. 또한, CAV 등과 같은 가변속 재생에 있어서는 광학 전송 특성의 대역이 디스크의 재생 속도에 따라 변화하므로, 디스크의 재생 속도에 따라 등화 특성을 변경시킬 필요가 있게 된다. 이러한 문제를 해결하기 위해서, 적응 등화 회로를 채용한 파형 등화 기술이 사용된다. 적응 등화 회로는 입력 신호 시스템의 전송 특성 변화에 대응하여 등화 특성을 변경시키고, 출력 신호 시스템에 적절한 신호를 전송한다.

종래의 적응 등화 회로의 예가 도 2에 도시되어 있다. 광 디스크(도시되지 않음)로부터 판독된 판독 신호(200)를 샘플 홀드 회로(205)에서 샘플링하여 얻어진 샘플값 입력(201)은 n 개의 종속 접속된 단위 지연 소자(D1-Dn)를 포함하는 시스템에 입력된다. 단위 지연 소자(D1-Dn)는 상기 샘플값의 샘플링 주기와 동일한 시간 지연을 가지고, 하나의 단위 지연 소자의 출력은 하나 이전 샘플링의 입력이 된다. 승산 회로(M0-Mn)에서, 신호(201) 및 각각의 지연 소자로부터 출력된 샘플값과 계수 제어 회로(C0-Cn)에서 계산된 계수의 승산치가 계산되고, 이 승산치는 가산 회로(203)에 입력된다. 가산 회로(203)의 출력은 적응 등화 회로의 출력값(202)으로서 출력되는 동시에 감산 회로(204)에 입력된다. 감산 회로(204)에서, 출력값 Vo와 임의의 기준값의 차가 적응 오차값으로서 출력된다. 이 기준값은 적응 등화 회로의 등화 특성이 목표 전송 특성이 되도록 결정된다. 이의 결정 방법은 이후 상세하게 설명하기로 한다. 감산 회로(204)에서 얻어진 오차값은 계수 제어 회로(C0-Cn)에 입력된다. 각 계수 제어 회로는 승산 회로 및 적분 회로를 포함한다. 예를 들면, 계수 제어 회로(C0)에서, 입력 샘플값(201)과 상기 오차값의 승산치는 승산 회로(L0)에서 계산되고, 이 계산된 값은 적분 회로(S0)에서 평균화되어 계수로서 승산 회로(M0)에 출력된다.

이 방식에서, 적응 등화 회로는 유한 임펄스 필터(FIR: Finite Impulse Response)의 계수를 순차적으로 갱신하여 적응 특성을 목표 전송 특성에 맞춘다.

이어서, 상기 기준값에 대해 설명하기로 한다. 여기서, 적응 등화 회로의 입력으로서, 예를 들면 도 3에 도시된 신호가 고려된다. 이 파형에서, 제로 크로싱점(301) 근방의 샘플값은 전송 특성이 적절하게 등화되면 0이 된다. 따라서, 제로 크로싱 점 근방에서 적응 등화 회로의 출력 Vo를 가지는 샘플이 추출되고, 상기 Vo와 기준값의 차는 기준값을 0으로 가정하여 계산되며, 계산된 값은 등화 오차로서 계수 제어 회로에 입력되는데, 이때 도 3에 도시된 입력 파형에 대해 적절한 등화 계수가 얻어질 수 있다. 또한, 기준값을 설정하는 다른 기술로서, 도4에 도시된 바와 같이, 임계값 +Vth와 -Vth를 설정하고 적응 등화 회로의 출력 Vo와 임계값의 크기를 비교하여 그 비교 결과에 따라 기준값을 변경시킨다.

예를 들면, 도 4에 도시된 예에서, 적응 등화 회로의 출력 Vo이 Vo < -Vth로 설정될 때, 기준값은 -1로 설정되고, 적응 등화 회로의 출력 Vo가 -Vth < Vo < Vth로 설정될 때, 기준값은 0으로 설정되고, 적응 등화 회로의 출력 Vo이 Vo > Vth로 설정될 때, 기준값은 1로 설정된다.

이러한 구성으로 인해, 적응 등화 회로의 모든 출력값에 대해 계수를 갱신할 수 있게 되어, 제로 크로싱 점 근방의 출력값을 추출할 필요가 없게 된다.

이러한 기준값의 설정과 적응 등화 회로의 동작 방식은 일본 공개 공보321671/1997에 상세하게 설명되어 있다.

본 발명에서는 종래의 예와 같이 적응 등화 회로(adaptive equalizer circuit)의 기준값을 설정하는 기술이 광 디스크(optical disc)의 재생에 채용된 경우를 고려한다.기록가능 광 디스크를 구성하는 DVD-RAM 디스크에서, 주소 정보는 물리적 식별 데이터(PID: Physical Identification Data) 영역에 미리 기록된다.PID 영역이 디스크에 불연속적으로 존재하므로, 기준 클럭과 동기화시키기 위해서는, 가변 주파수 발진기(VFO: Variable Frequency Oscillator) 구간이라 지칭되는 단일 주파수 신호가 기록된 영역이 존재한다. 이 VFO 구간에서 재생된 파형에 있어서는 제로 크로싱 점(zero-crossing point) 근방의 출력값만을 사용하여 계수 갱신을 수행할 때, 도 5에 도시된 바와 같이 데이터 샘플링 주기와 동기화되고 파형의 진폭이 다른 파형에서는, 제로 크로싱 부분(501-505)에서 샘플링된 데이터로부터 계산된 등화 오차는 모두 0이 된다. 그러나, 제로 크로싱 점이외의 영역에서는 아무 제어도 수행되지 않고, 도 5에 도시된 바와 같이 상기 특성을 만족시키는 파형은 무수히 많다. 이는 무수히 많은 수렴점들이 존재하여 적응 등화 회로의 특성이 불안정해진다는 것을 의미한다.또한, 광 디스크에서, 광 디스크의 광학 특성을 사용하여 트래킹 서보(tracking servo) 및 회전 서보(rotary servo)가 구동된다. 따라서, 콤팩트 디스크(CD: compact disc)에서는, 8 비트 데이터가 14 비트 데이터로 변환되도록 변조되고, 1 비트가 기준 클럭 주기 1 Tw로 설정되어 있으면 이는 3 - 11 Tw의 반복 데이터가 된다. 이와 동일한 방식으로, 디지털 비디오 디스크(DVD: digital video disc)에서는, 8 비트 데이터가 16 비트 데이터로 변환되도록 변조되고, 이는 1 비트가 기준 클럭 주기 1 Tw로 설정되어 있으면 이는 3 - 14 Tw의 반복 데이터가 된다. 이러한 변조로 인해, 0과 1로 된 동일 비트의 긴 연속을 방지할 수 있어서 트래킹 서보 및 로터리 서보가 안정되게 구동될 수 있다. 그러나, 신호의 대역은 넓어진다. 특히, DVD는 광학 전송 특성의 상한 근방의 신호 대역 부분을 사용한다.도 6은 0.6 개구율을 가지고, DVD 1배속 재생시에 650 nm의 레이저 파장에서의 광학 전송 특성을 도시한다. DVD에 의한 1배속 재생의 경우에, 최고 주파수를 가진 3 Tw 신호의 반복 주파수는 4.36 MHz이고, 진폭은 최저 주파수를 가진 14 Tw 신호(주파수 0.96 MHz)의 대략 30 %가 된다. 도 7은 DVD 재생시의 아이 패턴을 도시한다.이러한 파형에 대해, 점선으로 표시된 기준 클럭 주기에서 샘플링된 모든 샘플값에서 적응 등화 회로의 계수 갱신을 수행하는데 있어서, 기준으로서 14 Tw 신호를 사용하여 임계값 Vth 및 기준값을 설정할 때, 3 Tw 신호에 대한 등화 오차는 커지고, 이는 과잉 등화로 인해 그룹 지연 특성을 불규칙하게 만들고 적응 등화 회로의 계수 수렴 성능을 저하시킨다.이러한 현상에 대처하기 위해서는 복수의 Vth 및 양과 음의 기준값을 제공하는 것을 고려해 볼 수 있다. 그러나, 신호 주기의 추정이 불가능하므로, 적응 등화 출력값을 메모리와 같은 저장 수단에 저장하고 신호 주기를 측정하는 동안 기준값을 설정할 필요가 생긴다. 따라서, 계수 갱신의 타이밍과 메모리 등의 저장 수단을 관리해야하는 번거로운 처리가 필요하게 된다.따라서, 본 발명의 목적은, 진폭이 변동하는 시스템에서 진폭에 기초하여 등화 오차를 계산하는 기준값을 변화시키지 않고 안정된 적응 등화 동작을 실현하는 것이다.

상기 문제를 해결하기 위하여, 본 발명의 적응 등화 회로는, 소정의 등화 특성을 전송 경로를 통해 입력된 신호에 가산하고 얻어진 출력과 소정의 기준값에 기초한 연산을 수행하여 얻어진 등화 오차가 최소화되어 등화 특성을 얻도록 제어를 수행하는 적응 등화 회로인 본 발명의 적응 등화 회로에서 기준 클럭 신호와 1/2 클럭 주기 만큼 위상차를 가진 신호와 동기하여 연산이 수행되고 적응 등화 회로의 출력의 부호가 양에서 음으로 또는 음에서 양으로 변화한 후의 최초 출력값 및 상기 기준값에 기초하여 등화 오차를 계산하여 등화 특성이 변경되도록 구성된다.

또한, 등화 특성을 변경시키는 상기 구성에서는, 적응 등화 회로의 출력의 부호가 양에서 음으로 변화한 후의 최초 출력값 및 제1 기준값에 기초하여 등화 특성이 변경되고, 적응 등화 회로의 출력의 부호가 음에서 양으로 변화한 후의 최초 출력값 및 제2 기준값에 기초하여 등화 특성이 변경된다.

또한, 적응 등화 회로의 등화 특성의 상기 변경 동작 외에도, 적응 등화 회로는 적응 등화 회로의 출력 부호가 양에서 음으로 변화하기 직전의 출력값 및 제2 기준값에 기초하여 등화 특성이 변경되고, 적응 등화 회로의 출력 부호가 음에서 양으로 변화하기 직전의 출력값 및 제1 기준값에 기초하여 등화 특성이 변경되도록 구성된다.

또한, 등화 특성이 변경되는 상기 구성에서, 적응 등화 회로의 출력 부호값이 양에서 음으로 또는 음에서 양으로 변화한 후의 최초 출력값 및 제1 기준값에 기초하여 등화 특성이 변경되고, 적응 등화 회로의 출력 부호값이 양에서 음으로 또는 음에서 양으로 변화하기 직전의 출력값 및 제2 기준값에 기초하여 등화 특성이 변경된다.

또한, 상기 제2 기준값은 상기 제1 기준값의 부호를 반전시킨 값으로 설정된다.

또한, 적응 등화 회로는 적응 등화 회로가 입력 신호와 동기인 기준 클럭 신호와 1/2 클럭 주기만큼 다른 위상을 가진 신호로 입력 신호를 샘플링하도록 동작되고, 등화 특성이 적응 등화 회로의 출력값에 기초하여 변경되도록 구성된다.

또한, 상기 적응 등화 회로는 적응 등화 회로가 입력 신호와 동기인 기준 클럭 신호와 1/2 클럭 주기만큼 다른 위상을 가진 신호로 입력 신호를 샘플링하도록 동작되고, 적응 등화 회로가 기준 클럭 신호와 1/2 클럭 주기만큼 다른 위상을 가진 신호와 동기인 적응 등화 회로의 출력값을 보간화하여 계산하고, 이 계산된 값을 사용하여 등화 특성을 변경시키도록 동작된다.

또한, 적응 등화 회로는 적응 등화 회로의 출력을 이진화할 때 상기 기준값이 임계값의 변화에 대응하여 변화하도록 구성된다.

도 1은 본 발명의 제1실시예를 도시하는 적응 등화 회로의 회로 블록도.

도 2는 종래의 적응 등화 회로의 회로 블록도.

도 3은 전송 시스템에 의해 얻어진 파형의 예를 도시하는 파형도.

도 4는 적응 등화 회로의 입력 파형의 예를 도시하는 파형도.

도 5는 다양한 진폭을 가진 단위 주기의 파형을 도시하는 파형도.

도 6은 DVD 디스크의 광학 전송 특성예를 도시하는 그래프.

도 7은 DVD 디스크의 재생 아이 패턴을 도시하는 개략도.

도 8은 본 발명의 제1 실시예의 적응 등화 출력의 데이터 시리즈를 도시하는 도면.

도 9는 본 발명의 제2 실시예를 도시하는 적응 등화 회로의 회로 블록도.

도 10은 본 발명의 제2 실시예의 적응 등화 출력의 데이터 시리즈를 도시하는 도면.

도 11은 본 발명의 제3 실시예의 적응 등화 회로의 회로 블록도.

도 12는 본 발명의 제4 실시예의 적응 등화 회로의 회로 블록도.

도 13은 본 발명의 제5 실시예의 적응 등화 회로의 회로 블록도.

도 14는 등화 회로 출력의 아이 패턴의 최대 진폭과 최소 진폭을 가진 파형을 도시하는 파형도.

<도면의 주요 부분에 대한 부호의 설명>

101 : PLL 회로102 : 1/2 클럭 주기 지연 회로

103 : 제로 크로싱 부호 판정 회로105, 106, 108 : 스위치203, 1303 : 가산 회로204 : 감산 회로

205 : 샘플 홀드 회로

1301 : 2진화 회로

도 1은 본 발명의 제1 실시예의 적응 등화 회로의 블록도를 도시한다. 이 도면에서, 도 2의 블록들과 동일한 기능을 가진 블록은 동일한 부호로 표시되어 있다. 도 1의 회로의 동작에서, 종래의 예를 도시한 도 2의 회로와 다른 부분의 동작에 대해 이하에서 설명하기로 한다. 광 디스크(도시되지 않음)로부터 재생되고 DC 성분이 제거된 신호(200)는 종래와 마찬가지로 샘플 홀드(S/H : Sample hold) 회로(205)에 입력된다. 샘플 홀드 회로(205)를 포함하는 승산 회로 및 적분 회로는 동작 타이밍 신호 DCLK에 기초하여 동작한다.

동작 타이밍 신호 DCLK는 입력 신호의 제로 크로싱 점과 동기화된 위상 동기 루프(PLL: Phase Locked Loop) 회로(101) 및 PLL 회로(101)에 의해 얻어진 클럭 신호의 1/2 주기의 지연량을 가진 D/2 지연 소자(102)로부터 생성된다. 샘플 홀드 회로(205)로부터 출력된 샘플값은 1 클럭 주기의 지연량을 가진 지연 소자(D1-Dn) 및 승산 회로(M0-Mn)를 포함하는 유한 임펄스 응답(FIR: finite inpulse response) 필터에 입력된다. 여기서, 승산, 적분, 가산 및 감산을 수행하는 각각의 회로는 회로 지연이 없다고 가정한다.

FIR 필터의 계수 갱신 동작을 이하에서 설명한다. 도 1의 스위치(105)는 초기에는 흑색점에 설정되어 있고 0이 등화 오차로서 계수 제어 회로의 승산 회로(L0-Ln)에 입력된다. 이 경우, 승산 회로(L0-Ln)의 출력은 0이 되고 적분 회로(S0-Sn)의 출력은 변화하지 않는다. 따라서, 계수값(C0s-Cns)도 변화하지 않는다. 도 8은 상기 FIR 필터의 출력 데이터의 예를 도시한다. 도 8의 점선은 기준 클럭 주기를 도시한다. 이 실시예의 파형 등화 회로에서, 출력은 상기 동작 타이밍 신호 DCLK로 샘플링을 수행하여 계산된다. 따라서, 기준 클럭으로부터 1/2 주기를 지연시켜 얻은 도 8의 백색점으로 표시된 부분에서의 데이터 시리즈는 FIR 필터로부터 출력된다. 데이터 시리즈는 제로 크로싱 부호 판정 회로(103)에 입력된다. 제로 크로싱 부호 판정 회로(103)는 데이터 시리즈에서 부호가 음에서 양으로 변화한 후의 최초 데이터를 검출하고 이 데이터를 계수 갱신 샘플로서 가정한다. 도 8에서, 데이터(801, 802)가 계수 갱신 샘플이 된다. 계수 갱신 샘플이 검출되면, 스위치(105)는 제어 신호(104s)에 응답하여 백색점으로 절환하고 계수 갱신 샘플 및 기준값 Vref에 기초하여 계산된 등화 오차는 계수 제어 회로의 승산 회로(L0-Ln)에 입력된다. 따라서, 적분 회로(S0-Sn)의 출력이 변화하고 계수(C0s-Cns)가 갱신된다. 계수 갱신 샘플이 검출되지 않으면, 스위치(105)는 흑색점에 연결되어 계수(C0s-Cns)의 갱신을 중지한다.

이러한 구성에서는, 도 8에 도시된 바와 같이 신호 진폭이 신호 주기에 대응하여 변화할 때 조차도, 제로 크로싱 이후 1/2 클럭 주기에서 신호 진폭에 거의 차이가 없으므로, 등화 오차를 계산하기 위해 제공된 기준값 Vref이 일정값으로 설정될 수 있어서 진폭이 변동하는 입력 신호에 대해서도 안정된 적응 등화를 수행할 수 있다. 또한, 신호의 제로 크로싱 데이터에 기초하여 계수 갱신을 하지 않으므로, 도4에 도시된 단위 주파수 신호에 대해서도 안정된 적응 등화를 수행할 수 있다.

도 9는 본 발명의 제2 실시예의 적응 등화 회로의 회로 블록도를 도시한다.이 도면에서, 도 1의 블록들과 동일한 기능을 가진 블록들은 동일한 부호로 표시되고 이에 대한 상세한 설명은 생략한다.

이하, 도 10을 사용하여 이 실시예의 적응 등화 회로의 계수 갱신 동작에 대해 설명한다. 도 10은 도 9에 도시된 적응 등화 회로의 출력(202)에서 얻어진 데이터 시리즈를 도시한다. 출력(202)에서, 제1 실시예에서와 같이 기준 클록으로부터 1/2 주기 지연되어 얻어진 도 10의 백색점 데이터 시리즈가 얻어질 수 있다. 얻어진 데이터 시리즈는 제1실시예에서와 같이 제로 크로싱 부호 판정 회로(103)에 입력된다. 제로 크로싱 부호 판정 회로(103)에서는 데이터 시리즈에서 제로 크로싱 후의 최초 데이터가 계수 갱신 샘플로서 추출된다. 도 10에서는, 데이터(1001-1004)가 계수 갱신 샘플이 된다. 추출된 데이터는 각각 부호 판정을 받는다. 부호 판정에서, 스위치(106)는 추출된 데이터의 부호가 양일 때는 양의 제1 기준값(Vref1>0)이 선택되고 추출된 데이터의 부호가 음일 때는 음의 제2 기준값(Vref2<0)이 선택되도록 제어 신호(107s)에 기초하여 제어된다. 도 9의 경우에, 데이터(1001, 1003)에서는 제2 기준값 Vref2가 선택되고, 데이터(1002, 1004)에서는 제1 기준값 Vref1이 선택된다.

이러한 구성으로 인하여, 제1 실시예와 같은 효과를 가지면서, 또한 제로 크로싱 후의 모든 최초 데이터를 계수 갱신 데이터로서 사용함으로써 계수 수렴 성능을 개선할 수 있다.

도 11은 본 발명의 제3 실시예의 적응 등화 회로의 회로 블록도를 도시한다. 이 도면에서, 도 1 및 9의 블록들과 동일한 기능을 가진 블록들은 동일한 부호로 표시되고 이에 대한 설명은 생략된다.

이하, 본 실시예의 적응 등화 회로의 계수 갱신 동작에 대해 설명한다. 제1 및 제2 실시예와 마찬가지 방식으로 출력(202)에서 얻어진 데이터 시리즈는 제로 크로싱 부호 판정 회로(103)에 입력된다. 제로 크로싱 부호 판정 회로(103)에서는 제2 실시예에서와 마찬가지 방식으로 계수 갱신 샘플 추출 및 부호 판정을 수행한다. 부호 판정의 결과로서, 스위치(108)는 제어 신호(107s)에 기초하여 제어된다. 부호 판정 결과가 양일 때, 스위치(108)는 백색점, 즉, 1을 선택하고, 부호 판정 결과가 음일 때, 스위치(108)는 흑색점, 즉 -1을 선택한다. 이러한 구성으로 인하여, 본 실시예는 복수의 기준값을 제공하지 않고서도 제2 실시예에서 얻어진 것과 마찬가지의 효과를 얻을 수 있다.

도 12는 본 발명의 제4 실시예의 적응 등화 회로의 회로 블록도를 도시한다. 이 도면에서, 도 9의 블록들과 동일한 기능을 가진 블록들은 동일한 부호로 표시되고 이에 대한 설명은 생략된다. 단위 지연 소자(D(n+1))는 단위 지연 소자(D0-Dn)과 유사한 기능을 가진 단위 지연 소자를 표시한다.

이하, 본 실시예의 적응 등화 회로의 계수 갱신 동작에 대해 설명한다. 제2 실시예와 마찬가지 방식으로, 타이밍 신호 DCLK로 샘플링된 데이터에 기초하여 계산된 FIR 필터로부터의 출력 데이터(202)는 제로 크로싱 부호 판정 회로(103)에 입력된다. 예로써, 제2 실시예에서와 유사한 방식으로 도 10의 데이터(901)가 제로 크로싱 이후 계수 갱신 데이터로서 추출될 때의 동작이 설명된다. 데이터(901)가 추출될 때, 스위치(105)는 백색점으로 선택되고 계수 갱신이 수행된다. 여기서, 데이터(901)의 부호가 음으로 판정되어도, 단위 지연 회로(DCZ)에 의해 데이터(901)보다 한 클럭 주기 앞서는 데이터(904)는 등화 오차를 계산하는 감산 회로(204)에 입력된다. 데이터(904)의 부호가 데이터(901)의 부호와 반대이므로, 기준값으로서 데이터(901)의 부호와 반대 부호를 가진 양의 제1 기준값 Vref1이 선택된다. 따라서, 계산된 등화 오차는 계수 제어 회로(CE0-CEn)에 입력된다. 여기서, 각 계수 제어 회로(CE0-CEn)에는, 데이터(904)를 계산하는데 사용된 입력 샘플 데이터 및 상기 등화 오차에 기초하여 계수를 갱신할 필요가 있다. 따라서, 입력 데이터를 1 클럭 주기만큼 지연시킨 데이터(DD0)가 계수(CS0)를 계산하는데 사용된다. 데이터(DD0)는 데이터(904)를 계산할 때에 사용된 입력 데이터와 동일하다. 계수(CS1)를 계산하기 위해서, 입력 데이터를 2 클럭 주기만큼 지연시킨 데이터(DD1)가 사용된다. 이 데이터(DD1)는 데이터(904)를 계산한 시간에서 입력 데이터를 1 클럭 주기만큼 지연시킨 데이터와 동일하다. 동일한 방식으로, 계수(CSn)을 계산하기 위해서, 입력 데이터를 (n+1) 클럭 주기만큼 지연시킨 데이터(DD(n+1))가 사용된다. 따라서, 계수(CSn)는 적절한 계수 갱신 계산이 데이터(904)에 기초하여 수행될 수 있도록 데이터(904) 및 상기 등화 오차를 계산할 때 n 클럭 주기 지연시킨 데이터에 기초하여 계산될 수 있다. 이어서, 1 클럭 주기 후에, 데이터(901)이 감산 회로(204)에 입력된다. 이 입력과 동기하여, 제어 신호(107s)에 기초하여, 스위치(106)가 데이터(901)와 동일한 부호를 가진 음의 제2 기준값 Vref2로 절환된다. 여기서, 스위치(105)를 백색점에 유지하는 동안, 데이터(901)에 기초하여 계수가 갱신된다. 데이터(901) 및 제2 기준값에 기초하여 계산된 등화 오차는 계수 제어 회로(CE0-CEn)에 입력된다. 여기서, 각각의 계수 제어 회로(CE0-CEn)에 입력된 입력 샘플 데이터(DD0-DDn)는 데이터(904)를 계산하는 시간의 데이터와 비교하여 한 클럭 주기만큼 지연된 데이터로 변환되고 이 데이터들은 데이터(901)를 계산하는데 사용된 데이터와 동일하다. 따라서, 데이터(901)를 사용하여 적절하게 계수가 갱신된다.

이러한 구성으로 인하여, 제2 실시예 및 제3 실시예에 비해 하나의 단위 지연 소자가 추가되지만, 이 실시예는 제로 크로싱 전후의 데이터를 사용하여 계수를 갱신할 수 있다. 따라서, 계수 갱신을 제로 크로싱 후의 데이터만 사용하여 수행하는 제1 내지 제3 실시예와 비교하면, 이 실시예는 제1 내지 제3 실시예와 같은 효과를 가지면서 계수 수렴 성능을 더 개선할 수 있다.

본 실시예에서는 제2 기준값을 사용하는 적응 등화 회로가 설명되었지만, 제3 실시예에서 설명한 바와 같이 기준값의 부호를 제어하는 구성이 사용될 수 있다.

도 13은 본 발명의 제5 실시예의 적응 등화 회로의 회로 블록도를 도시한다. 이 도면에서, 도 11과 동일한 기능을 가진 블록은 동일한 부호로 표시되고 이에 대한 설명은 생략하기로 한다. 이 도면에서, 이진화 회로(1301)는 출력(201)에서 얻어진 데이터 시리즈를 이진화한다. 이 회로에서, 이진화할 때의 임계값 Vslth은 신호(1302s)로서 가산 회로(1303)로 출력된다. 임계값 Vslth는 선택 후에 제1 기준값 Vref1 및 제2 기준값 Vref2에 가산된다. 이러한 구성으로 인하여, 도 10의 제1 기준값 Vref1 및 제2 기준값 Vref2이 적응 등화 회로의 입력 신호의 대칭의 변동을 따르도록 하는 것이 가능해지므로, 안정된 등화 특성을 보장할 수 있다.

본 실시예에서는 제2 기준값을 사용하는 적응 등화 회로가 설명되었지만, 제3 실시예에서 설명된 바와 같은 기준값의 부호를 제어하는 구성이 사용될 수 있다.

도 14는 등화 회로 출력 신호의 아이 패턴으로부터 추출된 최소 진폭 및 최대 진폭을 가진 아이 패턴을 도시하는 도면이다. 예를 들면, 이 도면이 DVD-ROM 디스크의 재생 신호를 도시한다면, 참조부호(1401)는 3T 주기 신호를 표시하고, 참조부호(1402)는 14T 주기 신호를 표시한다. 이 파형에 대하여 제로 크로싱 후 T1의 타이밍에서 등화 회로의 계수 갱신이 수행되면, 이 타이밍에서의 진폭은 파형(1401)에서 a1이 되고 파형(1402)에서 a2가 된다. 계수 갱신은 각 진폭과 기준값 Vref의 차이에 기초하여 수행된다. 기준값 Vref가 적절하게 설정되었다면, 진폭비 b=(a2-a1)/a2가 커질수록 등화 회로의 계수 갱신을 수행할 때의 각 진폭과 기준값의 차이가 커지고, 진폭비 b가 작을수록 차이가 작아진다. 가능한 진폭비 b는 등화 회로의 계수 갱신을 수행하기 위한 루프 이득, 지터, 등화 파형 등에 기초하여 계산될 수 있는 가능한 등화 오차에 기초하여 결정된다.

따라서, 제1 실시예에서는 계수 갱신의 타이밍 T1이 1/2 클럭 주기로 설정되었지만, 타이밍 T1은 상기 진폭비 b의 가능한 값 범위에서 임의로 선택될 수 있다. 또한, 도 14에서는 제로 크로싱 후의 타이밍에서만 계수 갱신을 수행하는 예가 도시되어 있지만, 제2 내지 제5 실시예에서와 같이 제로 크로싱 전후의 타이밍에서 계수 갱신을 수행하는 기술에서도 유사하게 진폭비 b를 정의할 수 있어 이 진폭비 b의 가능한 값 범위에서 계수 갱신을 수행하는 타이밍이 임의로 선택될 수 있다. 여기서, 제로 크로싱 전후로 동일한 간격의 타이밍에서 계수 갱신을 수행하여 제3 실시예와 같은 효과를 얻을 수 있다.

또한, 본 발명에 따른 등화 특성의 갱신 수단은 상기 실시예에 한정되지 않는다. 또한, 각 회로 요소가 타이밍 신호 DCLK에 기초하여 동작하는 디지털 회로 동작에 대해 상기 실시예에서 설명되었지만, 등화 회로는 아날로그 회로로 구성될 수 있고, 등화 오차를 계산하기 위한 감산 회로 및 계수 제어 회로의 입력에 상기 실시예에서 사용된 타이밍 신호 DCLK에 기초하여 동작되는 샘플 홀드 회로가 제공된다.

비록 본 발명이 상기의 상세한 설명에 의해 특별히 도시되고 설명되었지만, 첨부된 특허 청구 범위에 의해 정의된 발명의 본질과 범위에서 벗어나지 않고서도 당해 기술 분야에서 통상의 지식을 가진 자가 다양한 다른 변형을 가할 수 있다는 것은 자명하다.

본 발명의 적응 등화 회로에 따르면, 적응 등화 회로의 등화 특성은 제로 크로싱에서 1/2 클럭 주기 후 또는 제로 크로싱에서 1/2 클럭 주기 전후 전송 시스템으로부터 얻어진 입력 신호의 기준 클럭 신호와 동기되어 얻어진 적응 등화 회로 출력 및 임의의 기준값에 기초하여 계산된 등화 오차를 사용하여 갱신된다. 따라서, 진폭이 변동하는 시스템에서, 진폭에 기초하여 등화 오차를 계산하는 기준값을 변화시키지 않고 안정된 적응 등화 동작이 실현될 수 있다. 또한, 등화 회로의 후단을 구성하는 이진화 회로의 임계값과 기준 값을 연동시켜, 입력 신호의 대칭 변동에 대해서 안정된 등화 특성을 실현할 수 있다.

Claims

전송 경로를 통해 입력된 신호에 대해 소정의 등화 특성을 부가하고, 얻어진 출력 및 소정의 기준값에 기초하여 연산을 수행하여 얻어진 등화 오차가 최소화되도록 제어하여 등화 특성이 얻어지는 적응 등화 회로(adaptive equalizer circuit)에 있어서,

상기 적응 등화 회로의 연산은 기준 클럭 신호와 1/2 클럭 주기만큼 위상차를 가진 신호와 동기되어 수행되고, 상기 적응 등화 회로의 출력의 부호가 양에서 음으로 또는 음에서 양으로 변화한 후의 최초 출력값 및 상기 소정의 기준값에 기초하여 등화 오차를 계산하여 등화 특성을 변경시키는 구성을 가진 적응 등화 회로.
제1항에 있어서, 상기 등화 특성을 변경시키는 구성은 상기 적응 등화 회로 출력의 상기 부호가 양에서 음으로 변화한 후의 상기 최초 출력값 및 제1 기준값에 기초하여 상기 적응 등화 회로의 상기 등화 특성이 변경되고, 상기 적응 등화 회로 출력의 상기 부호가 음에서 양으로 변화한 후의 상기 최초 출력값 및 제2 기준값에 기초하여 상기 적응 등화 회로의 상기 등화 특성이 변경되는 구성인 적응 등화 회로.
제2항에 있어서, 상기 적응 등화 회로의 상기 등화 특성의 변화 동작에 부가하여, 상기 적응 등화 회로 출력의 부호가 양에서 음으로 변화하기 직전의 출력값 및 상기 제2 기준값에 기초하여 상기 적응 등화 회로의 상기 등화 특성이 변경되고, 상기 적응 등화 회로 출력의 부호가 음에서 양으로 변화되기 직전의 출력값 및 상기 제1 기준값에 기초하여 상기 적응 등화 회로의 상기 등화 특성이 변경되도록 구성되는 적응 등화 회로.
제1항에 있어서, 상기 등화 특성을 변경시키는 상기 구성은 상기 적응 등화 회로 출력의 부호가 양에서 음으로 또는 음에서 양으로 변화한 후의 상기 최초 출력값 및 상기 제1 기준값에 기초하여 상기 적응 등화 회로의 상기 등화 특성이 변경되고, 상기 적응 등화 회로 출력 부호가 양에서 음으로 또는 음에서 양으로 변화하기 직전의 상기 출력값 및 상기 제2 기준값에 기초하여 상기 적응 등화 회로의 상기 등화 특성이 변경되는 구성인 적응 등화 회로.
제2항에 있어서, 상기 제2 기준값은 상기 제1 기준값의 부호를 반전시킨 값으로 설정되는 적응 등화 회로.
제1항에 있어서, 상기 적응 등화 회로는 입력 신호와 동기하는 상기 기준 클럭 신호와 1/2 클럭 주기만큼 위상차를 가진 신호로 상기 입력 신호를 샘플링하도록 동작하고, 상기 적응 등화 회로의 상기 출력값에 기초하여 상기 등화 특성이 변경되는 적응 등화 회로.
제1항에 있어서, 상기 적응 등화 회로는 입력 신호와 동기하는 기준 클럭 신호로 상기 입력 신호를 샘플링하도록 동작하고, 상기 기준 클럭 신호와 1/2 클럭 주기만큼 위상차를 가진 신호와 동기하는 상기 적응 등화 회로의 출력값을 보간화(interpolation)하여 계산하며, 상기 계산된 값을 사용하여 상기 적응 등화 회로의 상기 등화 특성을 변경시키는 적응 등화 회로.
제1항에 있어서, 상기 기준값은 상기 적응 등화 회로의 출력을 이진화할 때의 임계값의 변화에 대응하여 변화되는 적응 등화 회로.
제1항에 있어서, 상기 적응 등화 회로에 입력된 상기 신호는 기록 매체로부터 광학적으로 판독된 신호인 적응 등화 회로.