CN1232047C - 自适应均衡器电路 - Google Patents

自适应均衡器电路 Download PDF

Info

Publication number
CN1232047C
CN1232047C CNB011121823A CN01112182A CN1232047C CN 1232047 C CN1232047 C CN 1232047C CN B011121823 A CNB011121823 A CN B011121823A CN 01112182 A CN01112182 A CN 01112182A CN 1232047 C CN1232047 C CN 1232047C
Authority
CN
China
Prior art keywords
adaptive equalizer
equalizer unit
signal
output
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011121823A
Other languages
English (en)
Other versions
CN1324149A (zh
Inventor
西村孝一郎
广濑幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Consumer Electronics Co Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1324149A publication Critical patent/CN1324149A/zh
Application granted granted Critical
Publication of CN1232047C publication Critical patent/CN1232047C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H04L2025/03617—Time recursive algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

一种自适应均衡器电路，以一个定时信号使输入信号保持作为样值中，该定时信号相对于输入信号的基准时钟信号相位偏移1/2时钟周期。均衡输出是从一个得到的样值数据中计算出的。对过零点之后的只是第一个输出值与一个任意设定的基准值之间的差值进行计算，将计算出的值作为一个均衡误差。根据均衡误差和样值数据对自适应均衡器电路的系数进行更新。

Description

自适应均衡器电路
技术领域
本发明涉及一种光信息记录和重放装置中的一个波形均衡器电路，该装置能以光学方式对一种记录媒体进行信息记录和重放。
背景技术
光盘的记录和重放系统中有一种称为“光传递函数(OTF)”的传输特性，它决定于激光波长和光拾取头透镜的数值孔径。OTF具有一种低通滤波器类型的特性。因此，当增加光盘上所记录数据的记录密度以增大光盘的记录容量时，传输频带将变得不足够，使得在重放的相邻符号中会产生符号间干扰，即有关的重放波形中有相互间干扰。减小符号间这种干扰的一种通常技术是采用波形均衡器电路，它能够使重放信号的高端频带成分得到强化。然而，由于光传输特性的变化依赖于光盘与光拾取头之间的关系，所以若均衡特性固定时，因光盘倾斜之类的因素所造成的符号间干扰，将会使重放信号劣化。此外，由于光传输特性之频带的变化在诸如CAV(恒定角速度)之类的可变线速度重放中依赖于光盘的信号重放线速度，所以随着光盘的信号重放线速度变化，必需要改变均衡特性。为了解决这样的问题，使用了依靠自适应均衡器电路的波形均衡技术。响应于输入信号系统中光传输特性的变化，自适应均衡器电路将改变均衡特性，对输出信号系统传输出正常的信号。
一个通常的自适应均衡器电路的例子示明于图2中。从光盘(未示出)读出的取样读出信号200通过一个取样保持(S/H)电路205形成样值输入201，输入至由n个单位延时单元D1-Dn组成的系统上，D1-Dn是纵向地互相连接的。各个单位延时单元D1-Dn的延时值等于上述各样值的取样周期，一个单位延时单元的输出是其先前输入的一个样值。在相乘电路M0-Mn中，计算出信号201和各别延时单元输出之样值与由系数控制电路C0-Cn计算得的各系数间的乘积，各个乘积输入至相加电路203中。自相加电路203来的一个输出被输出，作为自适应均衡器电路的一个输出值202，它同时输入至相减电路204上。从相减电路204上，输出在一个输出值与一个随意给定的基准值之间的差值，将它作为自适应误差值。基准值是这样确定的，能使得该自适应均衡器电路的均衡特性变成为目标的传输特性。
后面，将详细说明这里的判定方法。由相减电路204给出的误差值输入至各个系数控制电路C0-Cn上。每个系数控制电路由一个相乘电路和一个积分电路组成。例如，系数控制电路C0中，由相乘电路L0计算出输入样值201与上述误差值之积，由积分电路S0对得到的乘积值进行积分平均，而后作为一个系数输出至相乘电路M0上。
这样，通过顺序地更新一个FIR(有限脉冲响应)滤波器的各个系数，该自适应均衡器电路能将均衡特性设定于目标的传输特性上。
接着，说明上述的基准值。这里，考虑图3中所示的一个信号，它例如作为对自适应均衡器电路的一个输入。在此波形中，当传输特性正确地均衡好时，由数字301指明的一个过零点的邻近内样值将变为0。因此，将过零点邻近内具有的自适应均衡器电路之输出值V。的样值提取出来，然后，在假定基准值为0下计算出上述值V。与基准值之间的差值，将计算值输入至系数控制电路作为均衡器误差，由此，可得到一个对于图3中所示输入波形的正确的均衡器系数。此外，作为设定基准值的另一种技术，示明于图4中，它设定了阈值+Vth和-Vth，将自适应均衡器电路的输出V。与阈值两者的量值进行比较，根据所得的结果改变基准值。
例如，对于图4中所示的例子，当自适应均衡器电路的输出V。设定于V。＜-Vth时，将基准值设定于-1，当自适应均衡器电路的输出V。设定于-Vth＜Vo＜+Vth时，将基准值设定于0，而当自适应均衡器电路的输出V。设定于+Vth＜V。时，将基准值设定于1上。
由于这样一种构成，对于自适应均衡器电路的所有输出值有可能实现系数的更新，使得在过零点邻近内提取出输出值的工作变成不需要了。
这些基准值的设定以及自适应均衡器电路的工作情况，详细地说明于日本专利公开321671/1997中。
考虑一个案例，其中，将自适应均衡器电路基准值设定用的技术作为一个平常的例子应用于光盘的信号重放中。
在构成一种可记录光盘的DVD-RAM中，将地址信息预先地记录在称为PID(物理识别数据)区的区域中。
由于各个PID区在光盘中是不连续地存在的，为了与基准时钟保持同步，存在一个称为VFO(可变频率振荡器)的区段，在其中记录一个个单一频率的信号。当仅仅应用过零点邻近内的输出值相对于在此VFO区段内重放的波形来实现各个系数的更新时，如图5中所示，对于在与数据取样周期同步的波形中有不同振幅的各个波形来说，从过零点部分501-505上取样的数据中计算出的各个均衡器误差都变为0。然而，由于在过零点之外的区域中不实行控制，如图5中所示，将存在有数不清数目的波形能满足上述的特性。这意味着，存在着数不清数目的倒转点，从而使自适应均衡器电路的特性变得不稳定。
此外，在光盘中，借助于利用光盘的光学特性来驱动一个跟踪伺服和一个旋转伺服。因此，对于CD来说，调制是这样地实施的，将8比特数据变换成14比特数据，只要将1比特设定为基准时钟一周1Tw，则经8-14比特变换将成为3-11Tw重复的数据。以相同的方式，对于DVD来说，调制是这样地实施的，将8比特数据变换成16比特数据，只要将1比特设定为基准时钟一周1Tw，则经8-16比特变换将成为3-14Tw重复的数据。由于采用了这类调制，就可能避免由0或1之相同比特形成的长结构，因而能以一种稳定的状态来驱动跟踪伺服和旋转伺服。在另一方面，信号的频带加宽了。特别地，DVD中使用着光传输特性上限频率附近内的一部分信号频带。
图6示出DVD以相同的倍率速度重放信号期间，数据孔径为0.6和激光波长为650nm时的光传输特性。由DVD以相同的倍率速度重放出信号的场合下，具有最高频率的3Tw信号之重复频率为4.36MHz，其振幅大约是具有最低频率之14Tw信号(频率0.96MHz)的30％。图7示出DVD重放出信号期间的一种眼图。
针对虚线指明的基准时钟循环中取样的所有样值，该自适应均衡器电路的系数更新按这样的波形来实施，当应用14Tw信号作为基准来设定阈值Vth和基准值时，对于3Tw信号来说均衡误差将变大，这将导致群延时特性的不规则性，并由于过量的均衡会使自适应均衡器电路的系数收敛性能变差。
为了解决这个问题，可以考虑给出多个Vth值设定以及正和负的基准值。然而，由于不可能估计出信号循环，所以需要借助于诸如存储器之类的存储装置来保持自适应均衡输出的值，并在测量信号循环时设定基准值。因此，对于管理系数更新之定时上的麻烦处理以及诸如存储器之类的存储装置，都变为必需的了。
发明内容
为了解决上述的问题，一种自适应均衡器电路中将给定的均衡特性加到通过一个传输通路输入的信号上，并实施一种控制，使得根据所得到的输出和给定的基准值所实现的一个算术运算中，给出的均衡误差最小，由此形成均衡特性，本发明的自适应均衡器电路这样构成，一种算术运算的实施是与一个信号同步的，该信号与上述信号的基准时钟信号相位相差1/2时钟周期，而均衡特性的改变借助于计算一个均衡误差，计算时是根据自适应均衡器电路之输出的量值符号从正到负或者从负到正变化之后的第一个输出值以及上述给定的基准值进行的。
此外，在改变均衡特性的上述构成中，均衡特性的改变是根据上述自适应均衡器电路之输出的符号从正到负变化之后的第一个输出值以及第一基准值，又，均衡特性的改变是根据上述自适应均衡器电路之输出的符号从负到正变化之后的第一个输出值以及第二基准值。
此外，除了自适应均衡器电路上述的均衡特性可变化的运算之外，自适应均衡器电路这样构成，均衡特性的改变是根据自适应均衡器电路之输出的符号从正到负变化之瞬间前的输出值以及第二基准值，又，均衡特性的改变是根据自适应均衡器电路之输出的符号从负到正变化之瞬间前的输出值以及第一基准值。
此外，在改变均衡特性的上述构成中，均衡特性的改变是根据上述自适应均衡器电路之输出的符号从正到负或者从负到正变化之后的第一个输出值以及第一基准值，又，均衡特性的改变是根据上述自适应均衡器电路之输出的符号从正到负或者从负到正变化之瞬间前的输出值以及第二基准值。
此外，上述第二基准值设定为它是对上述第一基准值作符号反转的一个值。
此外，上述自适应均衡器电路这样构成，使自适应均衡器电路工作中以一个信号对输入信号进行取样，这个信号与同步于输入信号的基准时钟信号相位相差1/2时钟周期，而均衡特性的改变是根据自适应均衡器电路的一个输出值。
此外，上述自适应均衡器电路工作中以一个信号对输入信号进行取样，这个信号与同步于输入信号的基准时钟信号相位相差1/2时钟周期，自适应均衡器电路对于与一个信号同步的该自适应均衡器电路的输出值进行计算，应用该计算值来改变均衡特性，而那个信号与基准时钟信号的相位通过一个内插而相差1/2时钟周期。
此外，自适应均衡器电路这样构成，上述基准值的改变对应于上述自适应均衡器电路之输出在进行二值化时阈值的改变。
附图说明
图1是示明本发明第一实施例的一个自适应均衡器电路的电路框图。
图2是一个通常的自适应均衡器电路的电路框图。
图3示明由一个传输系统得到的一种波形例子。
图4示明该自适应均衡器电路一个输入波形的例子。
图5示明具有不同振幅的一些周期的波形。
图6示明一个DVD光盘之光传输特性的例子。
图7概略地示明DVD光盘信号重放的眼图。
图8示明本发明第一实施例中自适应均衡输出的一种数据串。
图9是示明本发明第二实施例的一个自适应均衡器电路的电路框图。
图10示明本发明第二实施例中自适应均衡输出的一种数据串。
图11是示明本发明第三实施例的一个自适应均衡器电路的电路框图。
图12是示明本发明第四实施例的一个自适应均衡器电路的电路框图。
图13是示明本发明第五实施例的一个自适应均衡器电路的电路框图。
图14示明一个均衡器电路输出的眼图中具有最大振幅和最小振幅的波形。
具体实施方式
在结合附图详细说明本发明之自适应均衡器电路的构成和工作情况之前，先表述清楚这些附图中的符号。
这些附图中，数字101指明一个PLL(锁相环路)电路，数字102指明一个1/2时钟周期延时电路，数字103指明一个过零点正负号判定电路，数字105指明一个转换开关，数字106指明一个转换开关，数字108指明一个转换开关，D0-Dn指明单位时钟周期延时电路，D(n+1)指明单位时钟周期延时电路，DCZ指明一个单位时钟周期延时电路，M0-Mn指明相乘电路，L0-Ln指明相乘电路，S0-Sn指明积分电路，数字203指明一个相加电路，数字1302指明一个相加电路，数字204指明一个相减电路，数字205指明一个取样保持(S/H)电路，以及数字1302指明一个二值化电路。
图1示出本发明第一实施例之一个自适应均衡器电路的方框图。图中，具有与图2中相同功能的那些方框给以同样的符号。图1中所示电路的工作中，与表明了常规例子的图2之电路中不相同部分的工作，在下面予以说明。自光盘(图中未示出)上重放出的、经直流成分去除的信号200，象常规例子中的情况那样输入至取样保持电路205上。包括取样保持电路205在内的相乘电路和积分电路都基于运行定时信号DCLK进行工作的。
运行定时信号DCLK产生自与输入信号之过零点同步的PLL电路101和延时量为PLL电路101给出的时钟信号之1/2周期的一个D/2延时单元102。自取样保持电路205输出的样值输入至一个FIR滤波器上，该滤波器由延时量各为1个时钟周期的各个延时单元D0-Dn和诸相乘电路M0-Mn组成。这里，假定实现相乘、积分、相加和相减的有关电路都不引入电路延时。
下面，说明FIR滤波器上的系数更新工作。图1中的开关105初始时设置于黑点一侧，0(零)值作为均衡误差输入至系数控制电路中相乘电路L0-Ln上。在此场合下，各个相乘电路L0-Ln的输出都变为0，各个积分电路S0-Sn的输出值不变。因此，各个系数值C0s-Cns不变化。图8示出自上述FIR滤波器来的一个输出的数据例子。图8中的虚线示明了一个基准时钟周期。本实施例的波形均衡器电路中，以上述运行定时信号DCLK实施的取样来计算输出。因此，从FIR滤波器上输出由图8中白点处所指明位置上的数据串，它们是相对于基准时钟延时1/2时钟周期而得到的。该数据串输入至过零点正负号判定电路103上。过零点正负号判定电路103对数据串中其符号从负到正改变之后的第一个数据进行检测，并将这类数据取作为系数更新样值。图8中，数据801和数据802变为系数更新样值。当检测到系数更新样值时，响应于控制信号104s，转换开关105转换到白点一侧，根据系数更新样值和基准值Vref计算出的均衡误差输入至系数控制电路中相乘电路L0-Ln上。因此，积分电路S0-Sn的输出将改变，系数C0s-Cns得到更新。当未检测到系数更新样值时，转换开关105连接于黑点一侧，从而停止系数COs～-Cns的更新。
在这样一种构成中，对应于如图8中所示的信号周期，即使当信号振幅变化时，由于当过零点之后的1/2时钟周期处在信号振幅中没有显著差别，所以提供来计算均衡误差的基准值Vref可以设定于一个固定值上，使得即使在输入信号上有振幅起伏时也能实现稳定的自适应均衡。此外，根据信号的过零点数据，由于没有系数更新，所以在图4中所示的单位频率信号上可实现稳定的自适应均衡。
图9示明本发明第二实施例的一个自适应均衡器电路的电路框图。图中，具有与图1中相同功能的那些方框给以同样的符号，并省略对它们的说明。
本实施例之自适应均衡器电路的系数更新工作在下面应用图10予以说明。图10示出在图9中所示自适应均衡器电路的一个输出202上得到的数据串。在输出202上，可以得到图10中的白小点数据串，它们是象第一实施例中的情况那样相对于基准时钟有一个1/2时钟周期延时而得到的。象第一实施例中的情况那样，得到的数据串输入至过零点正负号判定电路103上。在过零点正负号判定电路103中，将数据串中过零点后的第一个数据提取出来作为系数更新样值。图10中，数据1001-1004变为系数更新样值。使提取出的这种数据分别受到正负号判定。在正负号判定中，根据控制信号107s来控制转换开关106，使得当提取出的数据之符号为正时，选择出第一个正基准值(Vref1＞0)，当提取出的数据之符号为负时，选择出第二个负基准值(Vref2＞0)。在图9的场合，第二基准值Vref2在数据1001、1003上选择出，第一基准值Vref1在数据1002、1004上选择出。
由于这样一种构成，在确保从第一实施例中可得到的类似的有利效果的同时，本实施例通过应用过零点之后的所有第一个数据作为系数更新数据，还提高了系数收敛性能。
图11示明本发明第三实施例的一个自适应均衡器电路的电路框图。图中，具有与图1和图9中相同功能的那些方框给以同样的符号，并省略对它们的说明。
本实施例之自适应均衡器电路的系数更新工作在下面说明。象第一实施例和第二实施例中那样相同情况下在输出202上得到的数据串，输入至过零点正负号判定电路103上。在过零点正负号判定电路103中，以第二实施例中那样相同的方式实施系数更新样值提取和正负号判定。作为正负号判定的结果，根据控制信号107s对转换开关108进行控制。当正负号判定结果为正时，转换开关108选择白点，也即连接数值1，而当正负号判定的结果为负时，转换开关108选择黑点，也即连接数值-1。由于这样一种构成，它不需要提供多个基准值，而能得到与图2中类似的有利效果。
图12示明本发明第四实施例之一个自适应均衡器电路的电路框图。图中，具有与图9中相同功能的那些方框给以同样的符号，并省略对它们的说明。图中的D(n+1)指明一个单位延时单元，它具有类似于单位延时单元D0-Dn那样的功能。
本自适应均衡器电路的系数更新工作在下面说明。以第二实施例中那样相同的方式，根据由定时信号DCLK取样的数据计算出的输出数据202自FIR滤波器中输入至过零点正负号判定电路103上。作为一个例子，说明以第二实施例中那样相同之方式的工作，这是在图10中数据901时刻上进行提取，所得到的值作为过零点之后的系数更新数据。当提取出数据时，转换开关105连接至白点一侧，实现系数更新。这里，尽管数据901的符号判定为负，但在数据901之前一个时钟周期上的数据904借助于一个单位延时电路DCZ输入至相减电路204上，由相减电路204计算均衡误差。由于数据904的符号与作为基准值的数据901的符号相反，所以，将其符号与数据901之符号相反的第一个正基准值(Vref1)选择出来。由此所计算出的均衡误差输入至系数控制电路CEO-CEn上。这里，在各别的系数控制电路CEO-CEn中，根据那些应用来计算数据904和上述均衡误差的输入样值数据，需对各个系数进行更新，因此，将输入数据经延时1个时钟周期的数据DDO应用来计算系数CSO，数据DDO等于在计算数据904的时间上应用的输入数据。为了计算系数CS1，应用了输入数据经延时2个时钟周期的数据DD1。此数据DD1等于这样的数据，它是计算数据904的时间上输入数据延时1个时钟周期后的数据。按同样方式，为了计算系数CSn，应用了输入数据经延时(n+1)个时钟周期的数据DD(n+1)。因此，根据在计算数据904和前述的均衡误差的时间上延时n个时钟周期的数据，可以计算出系数CSn，从而根据数据904能够实现正确的系数更新计算。随后，在1个时钟周期之后，数据901输入至相减电路204上。在与该输入同步的情况下，根据控制信号107s，转换开关106转换至负的第二基准值(Vrcf2)一侧，它有着与数据901那样相同的符号。这里，在使转换开关105保持于白点一侧的同时，基于数据901实现系数更新。根据数据901和第二基准值计算出的均衡误差输入至系数控制电路CEO-CEn上。这里，输入至各别的系数控制电路CEO-CEn上的输入样值数据DD0-DDn转变成比之在计算出数据904时的数据有1个时钟周期延时的数据，而这些数据的数值等于用作计算数据901的数据。因此，应用数据901可以实现正确的系数更新。
由于这样一种构成，虽然与第二实施例和第三实施例相比较这里增加了一个单独延时单元，但本实施例能够应用过零点之前和之后的数据来实现系数更新。因此，与仅仅应用过零点之后的数据来实现系数更新的第一至第三的实施例相比较，本实施例能够进一步提高系数收敛性能，而仍然可得到类似于第一至第三的实施例中的那些有利效果。
尽管在本实施例中说明了应用第二基准值的自适应均衡器电路，但也可应用第三实施例中说明的控制基准值符号的构成方式。
图13示明本发明第五实施例之一个自适应均衡器电路的电路框图。图中，具有与图11中相同功能的那些方框给以同样的符号，并省略对它们的说明。图中，数字130指明一个二值化电路，它使输出201上得到的数据串进行二值化。该电路中，在进行二值化时应用的一个阈值Vslth作为信号1302s输出至相加电路1303上。该阈值相加到经选择出的第一基准值Vref1或第二基准值Vrcf2上。由于这样一种构成，它有可能使图10中的第一基准值Vrcf1和第二基准值Vrof2对自适应均衡器电路输入信号在对称性上的偏移进行跟踪，因而能确保稳定的均衡特性。
尽管在本实施例中说明了应用第二基准值的自适应均衡器电路，但也可应用第三实施例中说明的控制基准值符号的构成方式。
图14是从均衡器电路输出信号之眼图中提取出的、具有最小振幅和最大振幅的眼图波形。例如，假定此图表示一个DVD-ROM光盘的重放信号，数字1401指明一个3T循环的信号，数字1402指明一个14T循环的信号。当对于一个均衡器电路的系数更新以过零点之后的T1时刻针对此波形来实施时，则此时刻的振幅在波形1401上为a1，而在波形1402上为a2。系数更新是根据有关的振幅与基准值Vref之间的差值来实现的。假定正确地设定了基准值Vref，则当振幅比值b＝(a2-a1)/a2越大时，实现均衡器电路系数更新之时刻上有关振幅与基准值间的差值变得越大，而当振幅比值b越小时，差值变得越小。振幅比值b其容许值的确定依据于均衡误差的容许值，对之可以根据在实施均衡器电路系数更新中的环路增益、均衡波形抖动等来计算。
因此，虽然系数更新的时刻T1在第一实施例中设定于1/2时钟周期上，但在上述振幅比值b的容许值范围内时刻T1是能任意选择的。此外，虽然图14中示明的例子仅仅在过零点之后的时刻上实施系数更新，但在第二至第五的实施例场合下采用过零点之前和之后的时刻来实施系数更新的技术中，可以类似地规定出振幅比值b，实施系数更新的时刻可以在该振幅比值b的容许值范围内任意地选择。这里，通过在过零点之前和之后相等的时间间隔点上实施系数更新，能够得到类似于第三实施例中那样的有利效果。
此外，按照本发明的均衡特性更新装置并不限制于上述各实施例。进一步，在上述各实施例中尽管说明了有关的电路单元在基于定时信号DCLK工作中的数字电路运行，但均衡器电路也可以用一个模拟电路来构成，并且在上述各实施例中应用的、基于定时信号DCLK进行工作的取样保持电路可以提供至一个用于计算均衡误差的相减电路和一个系数控制电路的输入端上。
按照本发明的自适应均衡器电路，该自适应均衡器电路的均衡特性是应用基于自适应均衡器电路的输出和任意地给定的基准值所计算得的均衡误差进行更新的，均衡器电路输出的得到是同步于传输系统中来的输入信号之基准时钟信号的，同步于过零点之后的1/2时钟周期处或是过零点之前或之后的1/2时钟周期处。因此，在振幅有起伏的系统中也能够做到稳定的自适应均衡工作，而不需要对基准值作出改变来计算基于振幅起伏的均衡误差。此外，通过使基准值与构成均衡器电路后级的二值化电路之阈值进行互锁，能够做到均衡特性对于输入信号对称性的偏移可呈现出良好的稳定性。

Claims (10)

1.一种自适应均衡器单元，具有
取样保持电路；
与输入信号之过零点同步的PLL电路；
延时量为PLL电路给出的时钟信号之1/2周期的一个D/2延时单元；
FIR滤波器，该FIR滤波器由各个延时单元D1-Dn和诸相乘电路M0-Mn组成；
过零点正负号判定电路，
该自适应均衡器单元对通过一个传输通路输入的信号加上给定的均衡特性，并实施一种控制，使得借助于根据一个得到的输出和一个给定的基准值而实施一种算术运算所得出的均衡误差最小化，由此得到均衡特性，其中，
该自适应均衡器单元改变均衡特性，其中，自适应均衡器单元的算术运算是与一个信号相同步地实现的，该信号的相位与基准时钟信号相位相差1/2时钟周期，又，
在自适应均衡器单元输出的符号从正到负或从负到正改变之后，根据第一输出值以及所述给定的基准值计算均衡误差，从而改变均衡特性。
2.按照权利要求1的自适应均衡器单元，其特征在于，对均衡特性进行改变的构成是这样一种构成，其自适应均衡器单元均衡特性的改变是根据该自适应均衡器单元输出的符号从正到负改变之后的第一个输出值以及一个第一基准值，又，其自适应均衡器单元均衡特性的改变是根据该自适应均衡器单元输出的符号从负到正改变之后的第一个输出值以及一个第二基准值。
3.按照权利要求2的自适应均衡器单元，其特征在于，在自适应均衡器单元进行均衡特性改变的操作上，该自适应均衡器单元这样构成，即自适应均衡器单元均衡特性的改变是根据其自适应均衡器单元输出的符号从正到负改变之瞬间前的输出值以及该第二基准值，又，自适应均衡器单元均衡特性的改变是根据其自适应均衡器单元输出的符号从负到正改变之瞬间前的输出值以及该第一基准值。
4.按照权利要求1的自适应均衡器单元，其特征在于，所述改变均衡特性的构成是这样一种构成，该自适应均衡器单元均衡特性的改变是根据其自适应均衡器单元输出的符号从正到负或从负到正改变之后的第一个输出值以及该第一基准值，又，该自适应均衡器单元均衡特性的改变是根据其自适应均衡器单元输出的符号从正到负或从负到正改变之瞬间前的输出值以及该第二基准值。
5.按照权利要求2的自适应均衡器单元，其特征在于，第二基准值设定为它是对第一基准值作符号反转的一个值。
6.按照权利要求1的自适应均衡器单元，其特征在于，该自适应均衡器单元工作中以一个信号对输入信号进行取样，这个信号与同步于输入信号的基准时钟信号相位相差1/2时钟周期，而均衡特性的改变是根据自适应均衡器单元的输出值。
7.按照权利要求1的自适应均衡器单元，其特征在于，该自适应均衡器单元工作中以一个同步于输入信号的基准时钟信号对该输入信号进行取样，并对于与一个信号同步的自适应均衡器单元的输出值进行计算，应用该计算值来改变该自适应均衡器单元的均衡特性，而那个信号与基准时钟信号的相位通过一个内插而相差1/2时钟周期。
8.按照权利要求1的自适应均衡器单元，其特征在于，基准值的改变对应于该自适应均衡器单元之输出在进行二值化时阈值的改变。
9.按照权利要求1的自适应均衡器单元，其特征在于，输入至该自适应均衡器单元的信号是从一种记录媒体上以光学方式读出的信号。
10.按照权利要求1的自适应均衡器单元，其特征在于，
通过在与信号之过零点相差1/2时钟周期的点进行数据取样来实现同步。
CNB011121823A 2000-05-11 2001-03-28 自适应均衡器电路 Expired - Fee Related CN1232047C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000143398A JP3928332B2 (ja) 2000-05-11 2000-05-11 適応等化回路
JP143398/00 2000-05-11
JP143398/2000 2000-05-11

Publications (2)

Publication Number Publication Date
CN1324149A CN1324149A (zh) 2001-11-28
CN1232047C true CN1232047C (zh) 2005-12-14

Family

ID=18650228

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011121823A Expired - Fee Related CN1232047C (zh) 2000-05-11 2001-03-28 自适应均衡器电路

Country Status (5)

Country Link
US (1) US6904086B2 (zh)
JP (1) JP3928332B2 (zh)
KR (1) KR100419598B1 (zh)
CN (1) CN1232047C (zh)
TW (1) TW498637B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047303A1 (fr) * 2000-12-04 2002-06-13 Fujitsu Limited Procede et dispositif d'egalisation temporelle
US7194026B2 (en) * 2001-04-26 2007-03-20 Thomson Licensing Blind equalization method for a high definition television signal
US7305028B2 (en) * 2002-03-18 2007-12-04 Cornell Research Foundation, Inc. Methods and system for equalizing data
US7230984B2 (en) * 2002-03-18 2007-06-12 Cornell Research Foundation, Inc. Methods and system for equalizing data in multicarrier receiver systems
US6968170B2 (en) 2002-07-16 2005-11-22 Narad Networks, Inc. Adaptive correction of a received signal frequency response tilt
JP4263553B2 (ja) * 2003-08-19 2009-05-13 パイオニア株式会社 マルチパスひずみ除去フィルタ
US7313181B2 (en) 2003-09-10 2007-12-25 Intel Corporation Calibration of scale factor in adaptive equalizers
JP2005135563A (ja) * 2003-10-31 2005-05-26 Sanyo Electric Co Ltd 適応等化器
KR100640591B1 (ko) * 2004-10-23 2006-11-01 삼성전자주식회사 감소된 면적을 가지는 부분 탭 적응 등화기
KR100801669B1 (ko) * 2006-08-30 2008-02-11 연세대학교 산학협력단 적응형 주파수 영역 등화기 및 주파수 영역 등화 방법
US7916779B1 (en) 2007-09-20 2011-03-29 Integrated Device Technology, Inc. Adaptive decision feedback equalizer for high data rate serial link receiver
JP2012079385A (ja) * 2010-10-04 2012-04-19 Sony Corp データ検出装置、再生装置、データ検出方法
US8625226B2 (en) * 2011-11-23 2014-01-07 International Business Machines Corporation Fixing tap coefficients in a programmable finite-impulse-response equalizer
KR101418046B1 (ko) 2012-12-18 2014-07-10 연세대학교 산학협력단 듀티 사이클 보정 장치 및 방법, 그리고 그를 이용하는 수신기
US10313165B2 (en) * 2017-03-08 2019-06-04 Credo Technology Group Limited Finite impulse response analog receive filter with amplifier-based delay chain

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2025135C (en) * 1989-09-13 1993-06-29 Shousei Yoshida Frequency tracking circuit using samples equalized at different sampling instants of same clock period
JP3251023B2 (ja) * 1991-02-27 2002-01-28 日本電気株式会社 自動等化器
JP3382639B2 (ja) * 1992-07-15 2003-03-04 日本電気株式会社 適応フィルタ制御回路
JPH0676477A (ja) * 1992-08-26 1994-03-18 Hitachi Ltd 適応等化回路を有するデータ再生装置
US5467370A (en) * 1994-03-24 1995-11-14 Silicon Systems, Inc. Method and apparatus for an adaptive three tap transversal equalizer for partial-response signaling
US5999355A (en) * 1996-04-30 1999-12-07 Cirrus Logic, Inc. Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording
JP3366803B2 (ja) * 1996-05-28 2003-01-14 パイオニア株式会社 適応等化器
JPH1091964A (ja) * 1996-09-13 1998-04-10 Pioneer Electron Corp 記録情報再生装置の適応等化器
JP3428329B2 (ja) * 1996-10-31 2003-07-22 日本ビクター株式会社 波形等化回路
US6414990B1 (en) * 1998-09-29 2002-07-02 Conexant Systems, Inc. Timing recovery for a high speed digital data communication system based on adaptive equalizer impulse response characteristics
KR100580166B1 (ko) * 1999-11-04 2006-05-15 삼성전자주식회사 등화기의 필터 계수를 조절하여 재생 성능을 높이는 장치및 방법

Also Published As

Publication number Publication date
US6904086B2 (en) 2005-06-07
CN1324149A (zh) 2001-11-28
TW498637B (en) 2002-08-11
JP2001319423A (ja) 2001-11-16
JP3928332B2 (ja) 2007-06-13
KR100419598B1 (ko) 2004-02-19
US20010043651A1 (en) 2001-11-22
KR20010106167A (ko) 2001-11-29

Similar Documents

Publication Publication Date Title
CN1232047C (zh) 自适应均衡器电路
CN100405489C (zh) 数字记录数据再生装置
KR930002879B1 (ko) 누화제거용 2차원 등화기를 구비한 데이터기록/재생장치
CN1136573C (zh) 调节均衡器的滤波器系数改善性能的数据再现设备和方法
JP2999759B1 (ja) デジタル再生信号処理装置
CN1240068C (zh) 数字再生信号处理装置
CN101523497B (zh) 记录/再现装置、评估值运算方法和评估值运算装置
JP3233485B2 (ja) ディジタル信号検出回路
US7274645B2 (en) Reproduction signal processing apparatus and optical disc player including the same
CN1220183C (zh) 使用多检测器再现光存储介质上的数据的装置
CN1182519C (zh) 光盘重放装置
US7002890B2 (en) High density analog recording using write symbols having distinguishable readout waveforms
JP4324198B2 (ja) 再生信号処理装置
CN1540658A (zh) 信息再生方法以及采用了这种方法的信息再生装置
KR100331560B1 (ko) 비터비 검출기를 구비하는 광 디스크 재생 장치
CN1296262A (zh) 波形均衡器
CN1131595C (zh) 维特比检测器及维特比检测方法
CN100444274C (zh) 相位调整电路以及解调电路
JP3319161B2 (ja) スキュー制御装置
JP2792082B2 (ja) ディスク記録信号の復調装置
KR100739792B1 (ko) 비터비 디코더 및 비터비 디코딩 방법
CN1338742A (zh) 一种光学储存媒体读取通道的取样系统及取样方法
KR980011083A (ko) 광디스크 기록재생기
CN101908356B (zh) 一种双调制编码方法
JPH10255214A (ja) デジタル信号復号装置、磁気情報再生装置および磁気情報の再生信号の波形歪補正方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20130820

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130820

Address after: Tokyo, Japan

Patentee after: Hitachi Consumer Electronics Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi Manufacturing Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051214

Termination date: 20140328