CN1131595C - 维特比检测器及维特比检测方法 - Google Patents

Abstract

一种部分响应最大相似的信号处理装置的Viterbi检测器，适用于高倍速光盘系统中，并可用于不同参数的PR均衡动作。此Viterbi检测器包括一输入缓冲器、一支路矩阵值计算电路、一加法比较选择电路、一路径存储单元与一时钟脉冲缓冲器。将PR均衡器中不同参数的PR均衡动作的格状图联集之后，得到一联集后的格状图，以完成本发明的Viterbi检测器的设计。本发明的Viterbi检测器可以达到节省硬件空间的优点，并达到易于切换不同PR均衡动作的功效。

Description

维特比检测器及维特比检测方法

本发明涉及一种部分响应最大相似的信号处理装置的Viterbi检测器，特别涉及一种使用单一硬件，以实现不同的取样速度与不同参数的部分响应最大相似的信号处理装置的维特比(Viterbi)检测器。

将信息码(information code)记录于记录媒体中的方式有很多种，为了提高信息存取密度的目的，部分响应最大相似(Partial Response MaximumLikelihood，PRML)的信号处理方法已广泛在光盘系统中使用。

在信号传输的过程当中，当通道(channel)的频宽低于所传输的信号的频宽时，接收端信号中的前后位间会产生信号互扰(ISI，inter-symbolinterference)。当ISI较严重时即导致时序扰动(jitter)。随着盘片记录密度提高，ISI导致的时序扰动益趋严重，便增加了锁相的难度。部分响应(PartialResponse，PR)通道的原理是通过对于光盘通道的了解，将通道的影响适当的均衡为PR多项式描述的通道响应的型式，使ISI被控制在可预期的型式，以降低ISI产生的时序扰动，进而改变锁相的性能，因此PRML具有提高记录密度的潜力。

而PRML的信号处理方法则包括有下列步骤：首先，当从光盘片读取出信息码信号之后，接着，将此信息码信号输入至一部分响应(Partial Response，PR)均衡器(equalizer)以进行波形均衡(waveform equalized)的动作。然后，再将部分影响均衡器的输出信号以Viterbi演算法进行检测的动作。

参照图1，其为用以达到ME记录方式的PRML的信号处理装置的方块图。调变后的信息码信号E首先输入至翻转不归零(Non Return to ZeroInversion，NRZI)电路102中，将信息码信号E经由NRZI的一异或门104与一延迟单元106的处理之后，NRZI电路102输出一NRZI电路的输出信号F。接着，NRZI电路的输出信号F则记录于记录媒体108，例如光盘片。其中，每当信息码信号E的信号电平有上升边(rising edge)，则NRZI电路的输出信号F改变其电平，例如是由0变成1，或是由1变为0。

其中，图1是以对NRZI电路的输出信号F进行PR(1，2，1)均衡动作，且最小码反距离(minimum code reversal distance)δ等于2为例做说明。最小码反距离δ等于2是表示，即在NRZI电路的输入信号E中，在两个“1”之间的“0”的个数至少是以2个以上。

参照图2，其为图1中信息码信号、NRZI电路的输出信号、激光二极管(Laser Diode，LD)驱动信号、重现信号、PR均衡器输出信号与Viterbi检测器输出信号的相关波形以及相对应的光盘片凹槽(pits)的示意图。其中，(a)为信息码信号E，(b)为NRZI电路的输出信号F，(c)为根据NRZI电路的输出信号F所产生的LD驱动信号，用以控制一LD(图中未示出)以对光盘片进行写入的动作。(d)为LD对光盘片执行写入动作后的光盘片凹槽的示意图。(e)为光学读取头从光盘片中读取信息后所产生的重现信号G。(f)为经过PR均衡器110的PR(1，2，1)均衡动作的PR均衡器输出信号J′。而(g)则为将PR均衡器输出信号J′输入至Viterbi检测器112后所得的Viterbi检测器输出信号Z。其中，PR均衡器110与Viterbi均衡器合称为重现信号处理单元114。

其中，令Viterbi检测器112的输出信号为NRZI的信号时，每当NRZI电路的输出信号F的信号电平有上升边(rising edge)或下降边(falling edge)产生时，则所对应的Viterbi检测器输出信号Z为1，否则为0。

在图2中，当NRZI电路的输出信号F为1时，则LD驱动信号为高电平。此时，则相对应地在光盘片中产生一个记录凹槽。重现信号处理单元114是用以从重现信号G中产生与信息码信号E相同的Viterbi检测器输出信号Z。PR均衡器110是用以执行PR(1，2，1)均衡动作。PR(1，2，1)均衡动作的特性为，时间点t时PR均衡器110所输出的PR均衡器输出信号J′的值等于0.25乘以时间点t-1的重现信号G的值、0.5乘以时间点t时的重现信号G的值、与0.25乘以下一个时间点t+1的重现信号G的值的和。如图2(f)所示的PR均衡器输出信号J′在每个时间点上的值均接近于{0，0.25，0.75，1}四个电平(level)之一。然后，将PR均衡器输出信号J′输入至Viterbi检测器112之后，得到与信息码信号E相同的Viterbi检测器输出信号Z。

其中，Viterbi检测器112中还存储了每个时间点上对应至PR均衡器输出信号J′的信号电平的转变模式(transition pattems)，其是以格状形式(form ofa trellis)存储的。并且，在每个时间点上Viterbi检测器112仅输出一位的二元码0或1。另外，当PR均衡器输出信号J′中包含噪音时，Viterbi检测器112还选择了一个最接近的转变模式，存储在Viterbi检测器112中。

参照图3，其为图1中传统的PR均衡器110的结构方块图。PR均衡器110包括多个延迟单元(例如是延迟单元302、304与306)、多个乘法器(例如是乘法器308、310、312与314)以及一个加法器316。此些延迟单元是以串列的方式相连，且此些延迟单元各对其输入信号进行延迟一个时间单元T的动作。而信号i_N、i_N-1、i_N-2...i₁是为信号G延迟不同时间区段后的结果。信号i_N、i_N-1、i_N-2...i₁各分别与系数C₁、C₂、C₃...C_N相乘之后，再输入至加法器316。其和(i_NC₁+i_N-1C₂+i_N-2C₃+...+i₁C_N)则用以作为PR均衡器110的输出信号J′。其中，系数C₁、C₂、C₃...C_N的值是与PR均衡动作的参数有关。

参照图4，其为图1中Viterbi检测器112的结构方块图。Viterbi检测器112包括一支路矩阵值(branch matrix)计算电路402、一加法比较选择电路404以及一路径存储单元406。支路矩阵值计算电路402用以接收PR均衡器输出信号J′，并计算支路矩阵值B000₁、B000₂、B001₁、B011₁、B100₁、B110₁、B111₁、与B111₂。加法比较选择电路404用以根据多个支路矩阵值，得到路径控制信号H000与H111。而路径存储单元406则由路径控制信号H000与H111所控制，并输出Viterbi检测器输出信号Z。

参照图5，其为图4中支路矩阵值计算电路402的电路方块图。支路矩阵值计算电路402包括4个减法器502、4个乘法器504、以及4组寄存器506。减法器502是用以分别计算J′-0、J′-025、J′-0.75、以及J′-1。接着，经过乘法器504的处理之后，支路矩阵值计算电路402将PR均衡器输出信号J′与4个均衡目的值(equalization aimed values){0，0.25，0.75，1}之差的平方值各自存储在延迟单元506中，并分别输出支路矩阵值B000₁、B000₂、B001₁、B011₁、B100₁、B110₁、B111₁、与B111₂。其中，在每个时间点下的支路矩阵值分别为：

B000₁＝B000₂＝(0-J′)²

B001₁＝B100₁＝(0.25-J′)²

B011₁＝B110₁＝(0.75-J′)²

B111₁＝B111₂＝(1.0-J′)²    (1)

这些支路矩阵值是接着输入至加法比较选择电路404，而这些支路矩阵值是代表着实际所得的重现信号G经过PR均衡器110的PR(1，2，1)均衡动作处理后的PR均衡器输出信号J′，与理想状况下(例如是无噪音干扰的重现信号G)的PR(1，2，1)均衡后的信号的相似与接近的程度。

参照图6，其为图4中加法比较选择电路404的电路方块图。加法比较选择电路404中是使用了6个路径矩阵值：P000、P001、P011、P100、P110、与P111。将其初始值均设定为0。加法比较选择电路404藉由时间点t-1的支路矩阵值来得到目前的时间点t的路径矩阵值，并比较P000(t)+B000₁(t)和P100(t)+B100₂(t)，以及P011(t)+B111₁(t)和P111(t)+B111₂(t)的大小来分别得到路径控制信号H000(t)与H111(t)的值。

其中，当P000(t)+B000₁(t)＝min{P000(t)+B000₁(t)，P100(t)+B000₂(t)}时，H000(t)为0；而当P100(t)+B000₂(t)＝min{P000(t)+B000₁(t)，P100(t)+B000₂(t)}时，H000(t)为1。

其中，当P011(t)+B111₁(t)＝min{P011(t)+B111₁(t)，P111(t)+B111₂(t)}时，H111(t)为0；当P111(t)+B111₂(t)＝min{P011(t)+B111₁(t)，P111(t)+B111₂(t)}时，H111(t)为1。

加法比较选择器404还对6个路径矩阵值：P000(t+1)、P001(t+1)、P011(t+1)、P100(t+1)、P110(t+1)、与P111(t+1)进行更新动作：

P000(t+1)＝min{P000(t)+B000₁(t)，P100(t)+B000₂(t)}；

P001(t+1)+P000(t)＝B001₁(t)；

P011(t+1)+P001(t)＝B011₁(t)；

P100(t+1)+P110(t)＝B100₁(t)；

P1100(t+1)+P111(t)＝B110₁(t)；以及

P111(t+1)＝min{P011(t)+B111₁(t)，P111(t)+B111₂(t)}。

其中，加法器602是用以进行加法运算，而比较器604与选择器606用以执行min{x，y}函数的运算(亦即是将参数x与y比较之后，选择x，y中的较小值)。而寄存器608则是用以保持住这些路径矩阵值。

参照图7，其为图4中路径存储单元406的电路方块图。路径存储单元406包括n个检测循序切换器(detection sequence switches)702₁到702_n，6(n-1)个延迟单元704。相邻的两个检测循序切换器702间是以6个延迟单元704相连。另外，路径控制信号H000与H111是分别输入至此些检测循序切换器702中。其中，在每个时间点t上，路径存储单元406中输出一位的二元码0或1。

参照图8A～8D，其为图7中检测循序切换器702内部的输入端与输出端的连接与切换关系的示意图。实线表示检测循序切换器702的输入端与输出端为相连，而虚线则表示检测循序切换器的输入端与输出端为不相连。图8A～8D是分别表示路径控制信号(H000，H111)＝(0，0)、(0，1)、(1，0)、(1，1)的检测循序切换器702的输入端与输出端相连的情形。

其中，图7是以路径控制信号(H000，H111)＝(0，0)时的检测循序切换器702为例做说明。延迟单元704分别接收检测循序切换器702的输出值，并将其值延迟一个时间单元T后输入至下一个检测循序切换器702。每个检测循序切换器702包括6个输入端，分别为输入端X1、X2、X3、X4、X5、与X6，并包括6个输出端，分别为输出端Y1、Y2、Y3、Y4、Y5、与Y6。而路径存储单元406是以检测循序切换器702_n的输出端Y1的输出信号作为输出，以得到为{0，1}的Viterbi检测器输出信号Z。

参照图9，其为信号电平的转变规则(transition rule)的格状(trellis)图。在图9中，经过PR(1，2，1)均衡动作之后的PR均衡器输出信号J′(NRZI)的最小码反距离δ等于2的转变规则是示于图2中。图7的检测循序切换器702中的连接方法是基于图9的格状图而决定。图9中，当Viterbi检测器112的输出为NRZI的信号时，其输出位与参考电平是标示于支路(000，000)902、支路(100，000)904、支路(000，001)906、支路(001，011)908、支路(110，100)910、支路(111，110)912、支路(011，111)914、与支路(111，111)916之后。而当Viterbi检测器112的输出为翻转不归零(NRZI)或不归零(Non Return to Zero，NRZ)的信号时其输出信号如各图中所示。

每个圆形是代表此格状图的一个状态，而这些支路则分别连接时间点t的状态与时间点t-1的状态。这些支路的连接方式是定义了检测循序切换器702的连接规则。经PR均衡器输出信号J′的状态有6种，分别是状态S000、S001、S011、S100、S110、与S111。图9中的参考电平分别定义了图5中4个均衡目的值{0，0.25，0.75，1}，而输出位则定义了图7的V1、V2、V3、V4、V5、与V6的值。

其中，支路(x，y)代表信号由时间点t-1的状态Sx，在时间点t时转变成状态Sy。且支路(000，000)902、支路(100，000)904、支路(000，001)906、支路(001，011)908、支路(110，100)910、支路(111，110)912、支路(011，111)914、与支路(111，111)916分别对应到图6的支路矩阵值B000₁、B000₂、B001、B011、B100、B110、B111₁、B111₂。

其中，支路矩阵值的另一个意义是，由时间点t-1的状态转变至时间点t的状态所需的“成本”。而Viterbi检测器112则是通过路径矩阵值将每个支路的成本累计起来，并得到一使成本为最小的路径控制信号(H000，H111)。由路径控制信号(H000，H111)来选择检测循序切换器702₁到702_n的输入与输出的连接关系为图8A～8D之一，以得到Viterbi检测器输出信号Z。

在上述的传统的PRML结构中，其是用以改善读取信息时的信息正确率，例如是读取光盘片的信息时的信息正确率。然而，在高倍速的光盘系统中，例如是16倍速的数字录像盘(Digtal Video Disk，DVD)系统，每笔信息的间隔只有2.4ns(10^-9sec)，将使得传统的PRML的结构难以实现。

而且，当PR均衡动作需要以其他参数来进行时，例如是进行PR(1，1)、PR(1，2，1)、PR(1，1，1，1)或是PR(1，2，0，2，1)均衡动作时，必须改变Viterbi检测器112的硬件结构，将因此而造成使用上与设计上的不便。

有鉴于此，本发明的目的就是在提供一种部分响应最大相似的信号处理装置的Viterbi检测器。其可适用于高倍速的光盘系统中，而且，本发明的Viterbi检测器可使用在不同参数的PR均衡动作。如此，可以达到节省硬件空间的优点，并达到易于切换不同的PR均衡动作的功效。

根据本发明的目的，提出一种Viterbi检测器，用以装设在一部分响应最大相似(Partial Response Maximum Likelihood，PRML)的信号处理装置中。Viterbi检测器用以接收PRML的信号处理装置中的一部分响应(PartialResponse，PR)均衡器输出的串行式(serial)的一PR均衡器输出信号。该PR均衡器是操作于一第一频率下，而该Viterbi检测器是操作于一第二频率下。其中，Viterbi检测器是可用以针对PR均衡器中不同参数的PR均衡动作进行Viterbi检测动作，该检测器包括一输入缓冲器、一支路矩阵值计算电路、一加法比较选择电路、一路径存储单元与一时钟脉冲缓冲器。输入缓冲器用以接收PR均衡器输出信号，并根据第一频率与第二频率选择性的并行式(parallel)输出PR均衡器输出信号或串行式输出PR均衡器输出信号。支路矩阵值计算电路用以接收输入缓冲器输出的PR均衡器输出信号，并接收一参考电平记录器中的一参考电平值，以得到多个支路矩阵值。加法比较选择电路用以接收这些支路矩阵值，计算多个路径矩阵值，并得到多个路径控制信号。路径存储单元用以接收这些路径控制信号，并以一记录单元中所记录的一输出位值以作为路径存储单元中的一检测循序切换器的输入，且输出一Viterbi检测器输出信号。而时钟脉冲缓冲器则用以产生第二频率的时钟脉冲信号，并将第二频率的脉冲信号输出至支路矩阵值计算电路、加法比较电路、与路径存储单元。

其中，经由将PR均衡器操作于该第一频率下，该Viterbi检测器操作于该第二频率下，针对PR均衡器中不同参数的PR均衡动作的格状图(trellis)联集之后，得到一联集后的格状图。联集后的格状图包括不同参数的PR均衡动作的多组输出位与多组参考电平。这些输出位是记录于记录单元中，而这些参考电平则记录在参考电平记录器中。记录单元与参考电平记录器是分别根据第一频率及第二频率，与PR均衡动作的参数，来输出输出位值与参考电平值。另外，检测循序切换器是基于联集后的格状图而得。

为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：

图1为用以达到MC记录方式的PRML的信号处理装置的方块图。

图2为图1中信息码信号、NRZI电路的输出信号、激光二极管(LaserDiode，LD)驱动信号、重现信号、PR均衡器输出信号与Viterbi检测器输出信号的相关波形以及相对应的光盘片凹槽的示意图。

图3为图1中传统的PR均衡器的结构方块图。

图4为图1中Viterbi检测器的结构方块图。

图5为图4中支路矩阵值计算电路的电路方块图。

图6为图4中加法比较选择电路的电路方块图。

图7为图4中路径存储单元的电路方块图。

图8A～8D为图7中检测循序切换器内部的输入端与输出端的连接与切换关系的示意图。

图9为信号电平的转变规则(transition rule)的格状(trellis)图。

图10A～10C为对应于PR(1，1)均衡动作的Viterbi检测器的格状图。

图11A～11C为对应于PR(1，a，1)均衡动作的Viterbi检测器的格状图。

图12A～12C为对应于PR(1，b，b，1)均衡动作的Viterbi检测器的格状图。

图13A～13C为使用PR(1，d，c，d，1)均衡动作的Viterbi检测器的格状图。

图14为将EQ(T)_VD(2T)模式与EQ(2T)_VD(2T)模式的PR(1，1)、PR(1，a，1)、PR(1，b，b，1)三种均衡动作的格状图合并之后的格状图。

图15a～15b绘示乃对应至图14的格状图，分别为NRZI与NRZ于EQ(T)_VD(2T)模式与EQ(2T)_VD(2T)模式下，PR(1，1)、PR(1，a，1)、PR(1，b，b，1)等均衡动作的所有支路的输出位与参考电平的相关图。

图16为图14的格状图与图13B、13C相较，并将之合并与修改后的格状图。

图17a～17b为对应到图16的格状图，分别为NRZI与NRZ在EQ(T)_VD(2T)模式与EQ(T)_VD(2T)模式下，PR(1，1)、PR(1，a，1)、PR(1，b，b，1)、与(1，c，d，c，1)均衡动作的所有支路的输出位与参考电平的相关图。

图18为依照本发明一较佳实施例的一种PRML的信号处理装置的Viterbi检测器方块图。

图19为图18中支路矩阵值计算电路的电路结构方块图。

图20为图18中路径存储单元的电路方块图。

图21为EQ(T)_VD(2T)模式下P(1，2，1)的支路矩阵值计算电路的电路结构方块图。

当光盘系统的速度过快时，例如是16倍速的数字录像盘(Digital VideoDisk，DVD)系统，其信息读取速率约为420MHz，时钟脉冲宽度约为2.4ns(10^-9sec)，其Viterbi检测器难以实现而且所消耗的功率过大。为了解决这个问题，可以将整个PRML的信号处理装置操作于1/2T的速度之下，其中，T为系统时钟脉冲的周期。亦即是，使Viterbi检测器在一个输入端的条件之下，每两个信息点取一个信息点。

而另一种解决的方式是，让PR等均衡器仍旧操作于1/T之下，而Viterbi检测器则操作于1/2T之下，并使用两个输入端(P_t-1，P_t)，以实现PRML的信号处理装置。

现定义由PR等均衡器与Viterbi检测器所组成的重现信号处理单元是操作于下列三种模式：

(a)EQ(T)_VD(T)模式：PR均衡器是操作于频率1/T之下，而Viterbi检测器亦操作于频率1/T之下。此时Viterbi检测器使用一输入端P_t，用以接收PR均衡器输出信号J′_t。

(b)EQ(T)_VD(2T)模式：PR均衡器是操作于频率为1/T之下，而Viterbi检测器操作于频率为1/2T之下。Viterbi检测器具有二输入端(P_t-1，P_t)，用以接收PR均衡器输出信号(J′_t-1，J′_t)。

(c)EQ(2T)_VD(2T)模式：PR均衡器是操作于频率1/2T之下，而Viterbi检测器亦操作于频率1/2T之下。Viterbi检测器使用一输入端P_t，用以接收PR均衡器输出信号J′_t。

由现有技术可以得知对应于PR(1，1)均衡动作的Viterbi检测器的格状图如图10A～10C所示，对应于PR(1，a，1)均衡动作的Viterbi检测器的格状图如图11A～11C所示，对应于PR(1，b，b，1)均衡动作的Viterbi检测器的格状图如图12A～12C所示，而对应于PR(1，d，c，d，1)均衡动作的Viterbi检测器的格状图则如图13A～13C所示。其中，图10A、11A、12A、与13A是为重现信号处理单元操作于EQ(T)VD(T)模式下的格状图，图10B、11B、12B、与13B是重现信号处理单元是操作于EQ(T)VD(2T)模式下的格状图，而图10C、11C、12C、与13C则为重现信号处理单元是操作于EQ(2T)_VD(2T)模式下的格状图。

其中，PR(1，1)均衡动作的参考电平的计算方式例如为，当时间点(t-1，t)的NRZI输入信号F为(p，q)时，则均衡后的参考电平为(1*p+1*q)/(1+1)。PR(1，a，1)均衡动作的参考电平的计算方式例如为，当时间点(t-2，t-1，t)的NRZI输入信号F为(p，q，r)时，则均衡后的参考电平为(1*p+a*q+1*r)/(1+a+1)。PR(1，b，b，1)均衡动作的参考电平的计算方式例如为，当时间点(t-3，t-2，t-1，t)的NRZI输入信号F为(p，q，r，s)时，则均衡后的参考电平为(1*p+b*q+b*r+1*s)/(1+b+b+1)。而PR(1，c，d，c，1)均衡动作的参考电平的计算方式例如为，当时间点(t-4，t-3，t-2，t-1，t)的NRZI输入信号F为(p，q，r，s，t)时，则均衡后的参考电平为(1*p+c*q+d*r+c*s+1*t)/(1+c+d+c+1)。其中，p、q、r、s、t为0或1。

为了达到仅使用单一电路结构，即可实现前述的PR(1，1)、PR(1，a，1)、PR(1，b，b，1)、PR(1，d，c，d，1)四种部分响应均衡动作，以及不同取样频率的EQ(T)_VD(T)模式、EQ(T)_VD(2T)模式、与EQ(2T)_VD(2T)模式的重现信号处理单元的操作模式的目的，现将不同参数的各种均衡动作与不同取样频率的模式的合并方式分述于下。

首先，只要将EQ(T)_VD(T)模式下的Viterbi检测器的单一串行式的输入端P_t改成两个并行式(parallel)的输入端(P_t-1，P_t)，并且将脉冲周期增加两倍，则与EQ(T)_VD(2T)模式相同。如此，EQ(T)_VD(T)模式与EQ(T)_VD(2T)模式可使用同一种电路结构。

以EQ(T)_VD(T)模式下使用PR(1，1)均衡动作的Viterbi检测器为例做说明。在图10A中，输出位(t)与参考电平(t)是标示于支路(000，000)1001、支路(100，000)1002、支路(000，001)1003、支路(001，011)1004、支路(110，100)1005、支路(111，110)1006、支路(011，111)1007、与支路(111，111)1008之后。将EQ(T)_VD(T)模式下的Viterbi检测器的单一串行式的输入端Pt改成两个并行式的输入端(P_t-1，P_t)之后，EQ(T)_VD(T)模式下使用PR(1，1)均衡动作的Viterbi检测器的格状图便如图10B所示。在图10B中，输出位(t-1，t)与参考电平(t-1，t)是标示于支路(000，000)1010、支路(100，000)1011、支路(110，000)1012、支路(000，001)1013、支路(100，001)1014、支路(000，011)1015、支路(111，100)1016、支路(011，110)1017、支路(111，110)1018、支路(001，111)1019、支路(011，111)1020、与支路(111，111)1021之后，且这些支路则分别对应至支路矩阵值B000₁、B000₂、B000₃、B001₁、B001₂、B011₁、B100₁、B110₁、B110₂、B111₁、B111₂、B111₃。

同理，将EQ(T)_VD(T)模式下的Viterbi检测器的单一串行的输入端P_t改成两个并行式的输入端(P_t-1，P_t)之后，EQ(T)_VD(T)模式下使用PR(1，a，1)均衡动作的Viterbi检测器的格状图便如图11B所示。将EQ(T)_VD(T)模式下的Viterbi检测器的单一串行式的输入端P_t改成两个并行式的输入端(P_t-1，P_t)之后，EQ(T)_VD(T)模式下使用PR(1，b，b，1)均衡动作的Viterbi检测器的格状图便如图12B所示。将EQ(T)VD(T)模式下的Viterbi检测器的单一串行式的输入端P_t改成两个并行式的输入端(P_t-1，P_t)之后，EQ(T)_VD(T)模式下使用PR(1，d，c，d，1)均衡动作的Viterbi检测器的格状图便如图13B所示。

接着，EQ(T)VD(2T)模式与  EQ(2T)VD(2T)模式的PR(1，1)、PR(1，a，1)、PR(1，b，b，1)三种均衡动作的格状图的所有支路所连接的时间点t-1的状态与时间点t的状态是相同的，所以图10B、10C、11B、11C、12B、与12C可合并成图14。而每个支路于不同模式与不同参数的均衡动作下的输出位(t-1，t)与参考电平(t-1，t)或参考电平(t)则在图15a～15b中。其中，图15a～15b所绘示乃对应至图14的格状图，分别为NRZI与NRZ于EQ(2T)_VD(2T)模式与EQ(T)_VD(2T)模式下，PR(1，1)、PR(1，a，1)、PR(1，b，b，1)均衡动作的所有支路的输出位与参考电平的相关图。

因为EQ(T)_VD(2T)模式与EQ(2T)_VD(2T)模式的PR(1，1)、PR(1，a，1)、PR(1，b，b，1)三种均衡动作的格状图是可合并成图14，所以，对于Viterbi检测器的使用而言，其加法比较电路和路径存储单元是可以共用的。而在支路矩阵值计算电路中，于不同模式不同均衡动作之下，只要参考图15a～15b，使用不同的参考电平来产生所对应的支路矩阵值即可。如此，藉由以上的调整，EQ(T)_VD(2T)模式与EQ(2T)_VD(2T)模式的PR(1，1)、PR(1，a，1)、PR(1，b，b，1)三种均衡动作可共用同一个Viterbi检测器。

接着，再将图14的格状图与图13B、13C相比较，并找出其联集的部分。在图13B与13C中，经PR(1，c，d，c，1)均衡动作的PR均衡器输出信号J′的状态有8种，分别是状态S0000、S0001、S0011、S0111、S1000、S1100、S1110、与S1111。输出位(t-1，t)与参考电平(t-1，t)或参考电平(t)是标示于支路(0000，0000)1301、支路(1000，0000)1302、支路(1100，0000)1303、支路(0000，0001)1304、支路(1000，0001)1305、支路(1100，0001)1306、支路(0000，0011)1307、支路(1000，0011)1308、支路(0001，0111)1309、支路(1110，1000)1310、支路(0111，1100)1311、支路(1111，1100)1312、支路(0011，1110)1313、支路(0111，1110)1314、支路(1111，1110)1315、支路(0011，1111)1316、支路(0111，1111)1317、与支路(1111，1111)1318之后。在图14中，状态S000是对应至图13B至13C的状态S0000与S0001，状态S001是对应至状态S0011，状态S011是对应至状态S0111，状态S100是对应至状态S1000，状态S110是对应至状态S1110，状态S111是对应至状态S1110与S1111。所以，将图14的格状图与图13B、13C相比较，并将之合并与修改之后，可以得到图16。图16中，则包括了与图13B与13C相同支路1301至1318，以及仅出现于图14中的支路1601与1602。而对应至图16的格状图，分别为NRZ1与NRZ于EQ(2T)_VD(2T)模式与EQ(T)_VD(2T)模式下，PR(1，1)、PR(1，a，1)、PR(1，b，b，1)、与P(1，c，d，c，1)均衡动作的所有支路的输出位与参考电平则如图17a～17b的相关图所示。

其中，支路(0000，0000)1301、支路(1000，0000)1302、支路(1100，0000)1303、支路(0000，0001)1304、支路(1000，0001)1305、支路(1100，0001)1306、支路(0000，0011)1307、支路(1000，0011)1308、支路(0000，0111)1601、支路(0001，0111)1309、支路(1110，1000)1310、支路(1111，1000)1602、支路(0111，1100)1311、支路(1111，1100)1312、支路(0011，1110)1313、支路(0111，1110)1314、支路(1111，1110)1315、支路(0011，1111)1316、支路(0111，1111)1317、与支路(1111，1111)1318分别对应至支路矩阵值B0000₁、B0000₂、B0000₃、B0001₁、B0001₂、B0001₃、B0011₁、B0011₂、B0111₁、B0111₂、B1000₁、B1000₂、B1100₁、B1100₂、B1110₁、B1110₂、B1110₃、B1111₁、B1111₂、与B1111₃。

在图17a～17b中，“in”代表让参考电平等于输入电压，则该支路矩阵值将等于零而可忽略。而当参考电平设为“∞”时，其所对应的计算得到的支路矩阵值将为无限大，在加法比较选择电路选择路径时，此路径将永远不被选上，如此则表示其所对应的支路不存在。而EQ(T)_VD(2T)模式与EQ(2T)_VD(2T)模式的PR(1，1)、PR(1，a，1)、PR(1，b，b，1)三种均衡动作的支路矩阵值B0001₁、B0001₂、及B0001₃与B1110₁、B1110₂、及B1110₃的所对应的参考电平均为无限大，则表示PR(1，1)、PR(1，a，1)、PR(1，b，b，1)三种均衡动作的状态S0001与S1110是不存在的。如果，将图17a～17b中，PR(1，1)、PR(1，a，1)、PR(1，b，b，1)三种均衡动作的不存在的支路与状态去掉的话，将会回复成图14所示的格状图。

同理，EQ(T)_VD(2T)模式与EQ(2T)_VD(2T)模式的PR(1，c，d，c，1)均衡动作的支路矩阵值B0111₁、及B1000₂所对应的参考电平为无限大，表示支路B(0000，0111)与B(1111，1000)是不存在的。如果，将支路B(0000，0111)与B(1111，1000)从图17a～17b去掉的话，将会回复成图13B与13C的格状图。

参照图18，其绘示依照本发明一较佳实施例的一种PRML的信号处理装置的Viterbi检测器方块图。依照本发明的精神的Viterbi检测器1800包括一输入缓冲器1802、一支路矩阵值计算电路1804、一加法比较选择电路1806、路径存储单元1808、与一时钟脉冲缓冲器1810。Viterbi检测器1800接收PR均衡器输出信号J′之后，经由输入缓冲器1802处理之后，得到并行式PR均衡器输出信号J。将之输入至支路矩阵值计算电路1804之后，求得支路矩阵值B。加法比较选择电路1806则由支路矩阵值B得到路径矩阵值P，并输出路径控制信号H。路径存储单元1808接收路径控制信号H之后，接着输出Viterbi检测器输出信号Z。而时钟脉冲缓冲器1810则用以针对不同模式下的时钟脉冲频率做调整，以输入适当的频率的时钟脉冲信号至支路矩阵值计算电路1804、加法比较电路1806、与路径存储单元1808。

参照图19，其为图18中支路矩阵值计算电路1804的电路结构方块图。经由输入缓冲器1802将串行式的PR均衡器输出信号J′转换成并行式的PR均衡器输出信号J之后，其并行式PR均衡器输出信号J分别并行式输入至支路矩阵值计算电路1804的输入端P_t与P_t-1。其中，并行的PR均衡器输出信号J包括有信号J_t与信号J_t-1。

在EQ()T)_VD(T)模式与EQ(T)_VD(2T)模式下，其是使用相同的硬件。Viterbi检测器1800同时使用两个并行式的输入端(P_t-1，P_t)，并且时钟脉冲周期为图1的传统作法的两倍。此时，任一支路矩阵值B000₀～B1111₃是等于(J_t-L_i)²+(J_t-1-L_j)²。其中，L_i与L_i是分别为图17a～17b中，EQ(T)_VD(2T)模式下不同参数的PR(1，1)、PR(1，a，1)、PR(1，b，b，1)、PR(1，c，d，c，1)对于所计算的支路矩阵值对应的时间点t与时间点t-1的参考电平。

此时，开关1902是切换至N1端以连接至输入端P_t-1，而开关是切换至N4端以连接至切换器1906。切换器1906是用以根据所使用的四种PR(1，1)、PR(1，a，1)、PR(1，b，b，1)、PR(1，c，d，c，1)均衡动作之一来选择参考电平记录器1912、1914、1916、及1916。参考电平记录器1912是记录了PR(1，1)均衡动作的参考电平，其内容值L1₁＝0，L2₁＝0.5，而L3₁＝1。参考电平记录器1914是记录了PR(1，a，1)均衡动作的参考电平，其内容值L1₂＝0，L2₂＝1/(a+2)，L3₂＝(a+1)/(a+2)，而L4₂＝1。同理，也可从图17a～17b中推得参考电平记录器1916与1918的内容值L1₃～L5₃以及L1₄～L8₄的值，在此不予赘述。

所选定的参考电平记录器1912、1914、1916、1918之一的内容值是输入至减法平方运算单元1908，并经由开关1904输入至减法平方运算单元1910。在减法平方运算单元中，是分别进行信号J_t与信号J_t-1与各个参考电平相减后平方的运算，并将其运算的结果输入至支路对应器1920。而支路对应器(branch mapper)1920则输出图17a～17b中的所有支路矩阵值B0000₁～B1111₃。

而在EQ(2T)_VD(2T)模式之下时，仅需使用一个输入端P_t。此时，开关1902是切换至N2端，而开关1904则切换至N3端。如此，减法平方运算单元1910将进行J₁-J_t的运算，其结果为0。所以，支路对应器1920将仅接收减法平方运算单元1908的输出，而任一支路矩阵值B000₀～B1111₃是等于(J₁-L_i)²。其中，L_i为图17a～17b中，EQ(2T)VD(2T)模式下不同参数的PR(1，1)、PR(1，a，1)、PR(1，b，b，1)、PR(1，c，d，c，1)对于所计算的支路矩阵值对应的时间点t的参考电平。

在图18的加法比较选择电路1806中，其是由支路矩阵计算电路1804所得到的支路矩阵值B0000₁～B1111₃来计算出路径矩阵值P0000、P0001、P0011、P0111、P1000、P1100、P1110、与P1111，并输出路径控制信号H0000、H0001、H0011、H0111、H1000、H1100、H1110、与H1111。其中，路径矩阵值P0000、P0001、P0011、P0111、P1000、P1100、P1110、与P1111的初始值均为0，且路径控制信号H0000、H0001、H0011、H0111、H1000、H1100、H1110、与H1111的计算式如下：

H0000＝0/1/2，当P0000+B0000₁/P1000+B0000₂/P1100+B0000₃＝min{P0000+B0000₁，P1000+B0000₂，P1100+B0000₃}；

H0001＝0/1/2，当P0000+B0001₁/P1000+B0001₂/P1100+B0000₃＝min{P0000+B0001₁，P1000+B0001₂，P1100+B0000₃}；

H0011＝0/1，当P0000+B0011₁/P1000+B0011₂＝min{P0000+B0011₁，P1000+B0011₂}；

H0111＝0/1，当P0000+B0111₁/P0001+B0111₂＝min{P0000+B0111₁，P0001+B0111₂}；

H1000＝0/1，当P1110+B1000₁/P1111+B1000₂＝min{P1110+B1000₁，P1111+B1000₂}；

H1100＝0/1，当P0111+B1100₁/P1111+B1100₂＝min{P0111+B1100₁，P1111+B1100₂}；

H1110＝0/1/2，当P0011+B1110₁/P0111+B1110₂/P1111+B1110₃＝1nin{P0011+B1110₁，P0111+B1110₂，P1111+B1110₃}；以及

H1111＝0/1/2，当P0011+B1111₁/P0111+B1111₂/P1111+B1111₃＝min{P0011+B1111₁，P0111+B1111₂，P1111+B1111₃}。

加法比较选择电路1806输出路径控制信号H0000、H0001、H0011、H0111、H1000、H1100、H1110、与H1111之后，接着对路径矩阵值P0000、P0001、P0011、P0111、P1000、P1100、P1110、与P1111进行更新动作。其计算式如下：

P0000(t+1)＝min{P0000(t)+B0000₁(t)，P1000(t)+B0000₂(t)，P1100(t)+B0000₃(t)}；

P0001(t+1)＝min{P0000(t)+B0000₁(t)，P1000(t)+B0001₂(t)，P1100(t)+B0001₃(t)}；

P0011(t+1)＝min{P0000(t)+B0011₁(t)，P1000(t)+B0011₂(t)}；

P0111(t+1)＝min{P0000(t)+B0111₁(t)，P0001(t)+B0111₂(t)}；

P1000(t+1)＝min{P1110(t)+B1000₁(t)，P1111(t)+B1000₂(t)}；

P1100(t+1)＝min{P0111(t)+B1100₁(t)，P1111(t)+B1100₂(t)}；

P1110(t+1)＝min{P0011(t)+B1110₁(t)，P0111(t)+B1110₂(t)，P1111(t)+B1110₃(t)}；以及

P1111(t+1)＝min{P0011(t)+B1111₁(t)，P0111(t)+B1111₂(t)，P1111(t)+B1111₃(t)}。

参照图20，其为图18中，路径存储单元1808的电路方块图。路径存储单元1808包括n个检测循序切换器2002₁到2002_n，8(n-1)个延迟单元2004。相邻的两个检测循序切换器2002间是以8个延迟单元2004相连。另外，路径控制信号H(包括路径控制信号H0000、H0001、H0011、H0111、H1000、H1100、H1110、与H1111)是分别输入至这些检测循序切换器2002中。其中，在每个时间点t上，路径存储单元1808中是输出一位的二元码0或1。

由图17a～17b可知，EQ(2T)_VD(2T)与EQ(2T)_VD(2T)模式下的PR(1，1)、PR(1，a，1)、PR(1，b，b，1)与PR(1，c，d，c，1)的支路矩阵值所对应的输出位是不相同。亦即是，状态B0000、B0001、B0011、B0111、B1000、B1100、B1110、与B1111是分别对应至PR(1，1)、PR(1，a，1)、PR(1，b，b，1)的NRZI输出位(00，xx，01，11，00，10，xx，11)、NRZ输出位(00，xx，01，00，00，01，xx，00)与对应至PR(1，c，d，c，1)的NRZI输出位(00，01，11，11，00，00，10，11)、NRZ输出位(00，01，00，00，00，00，01，00)，并将之分别记录在记录单元2006、2008与2012、2014之中。而切换器2010则用以针对不同参数的均衡动作，来选择对应的记录单元2006、2008、2012与2014之一，以作为图20中的检测循序切换器2002₁的输入端的X1、X2、X3、X4、X5、X6、X7、及X8的输入。

其中，图20是以路径控制信号(H0000，H0001，H0011，H0111，H10000，H1100，H1110，H1111)＝(0，0，0，0，0，0，0，0)时的检测循序切换器2002为例做说明。而路径存储单元1808是以检测循序切换器2002_n的输出端Y1的输出信号作为输出，以得到为NRZI或NRZ的{0，1}的Viterbi检测器输出信号Z。

其中，图20的检测循序切换器2002中的连接方法是基于图16的格状图而决定。以路径控制信号H0000为例做说明。当P0000+B0000₁为P0000+B0000₁、P1000+B0000₂、与P1100+B0000₃三者中的最小时，H0000＝0，此时路径控制信号H0000选择B0000₁所对应的支路B(0000，0000)，并使检测循序切换器2002中输入端X1与输出端Y1相连。其余的路径控制信号的动作原理亦复如是，在此不予赘述。

针对图19的电路图，现举一例以做说明。参照图21，其为在EQ(T)_VD(2T)模式下P(1，2，1)的支路矩阵值计算电路1804的电路结构方块图。减法平方运算单元2102与2104分别计算出J_t-1.0、J_t-0.75、J_t-0.25、及J_t-0与J_t-1-1.0、J_t-1-0.75、J_t-1-0.25、及J_t-1-0的平方值。并分别由加法器2108的运算之后，得到支路矩阵值B0000、B0001、B0011、B0111、B1000、B1100、B1110、与B1111。其中，所有的加法器2108与其连结关系形成支路对应器2106。

本发明上述实施例所揭露的部分响应最大相似的信号处理装置的Viterbi检测器，其可使用于各种不同部分响应的系统中，如硬盘系统、磁带系统或光盘系统等。当不同的系统进行不同参数的PR均衡动作时，往往需不同的Viterbi检测器的设计，意即有不同的格状图或是不同的参考电平。本发明的实施例已揭示了将不同的格状图合并成一个联集后的格状图的例子，然而其并不足以限制本发明。本发明的Viterbi检测器可使用单一硬件来完成不同的格状图或不同的参考电平的Viterbi检测动作。可以达到节省硬件空间的优点，并达到易于切换不同的PR均衡动作的功效。

综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围应当以权利要求范围所界定的为准。

Claims (11)

1.一种维特比检测器，用以装设在一部分响应最大相似的信号处理装置中，该维特比检测器用以接收该部分响应最大相似的信号处理装置中的一部分响应均衡器输出的串行式的一部分响应均衡器输出信号，该部分响应均衡器是操作于一第一频率下，该维特比检测器是操作于一第二频率下，其中，该维特比检测器是可用以针对部分响应均衡器中不同参数的部分响应均衡动作进行维特比检测动作，该检测器包括：

一输入缓冲器，用以接收该部分响应均衡器输出信号，并根据该第一频率与该第二频率选择性地并行式输出该部分响应均衡器输出信号或串行式输出该部分响应均衡器输出信号；

一支路矩阵值计算电路，用以接收该输入缓冲器输出的该部分响应均衡器输出信号，并接收一参考电平记录器中的一参考电平值，以得到多个支路矩阵值；

一加法比较选择电路，用以接收该些支路矩阵值，计算多个路径矩阵值，并得到多个路径控制信号；

一路径存储单元，用以接收该些路径控制信号，并以一记录单元中所记录的一输出位值以作为该路径存储单元中的一检测循序切换器的输入，且输出一维特比检测器输出信号；以及

一时钟脉冲缓冲器，用以产生该第二频率的时钟脉冲信号，并将第二频率的时钟脉冲信号输出至该支路矩阵值计算电路、该加法比较电路、与该路径存储单元；

其中，经由将该部分响应均衡器操作于该第一频率下，该维特比检测器操作于该第二频率下，针对部分响应均衡器中不同参数的部分响应均衡动作的格状图联集之后，得到一联集后的格状图，该联集后的格状图包括不同参数的部分响应均衡动作的多组输出位与多组参考电平，该些输出位是记录在该记录单元中，而该些参考电平则记录在该参考电平记录器中，该记录单元与该参考电平记录器是分别根据该第一频率及该第二频率，与PR均衡动作的参数，来输出该输出位值与该参考电平值；

其中，该检测循序切换器是基于该联集后的格状图而得。

2.如权利要求1所述的维特比检测器，其中，该联集后的格状图包括多个支路，该些支路所对应的该些参考电平是可设为无限大时，以代表该些支路不存在。

3.如权利要求1所述的维特比检测器，其中，该第一频率为该第二频率的两倍。

4.如权利要求3所述的维特比检测器，其中，该输入缓冲器并行式输出该部分响应均衡器输出信号。

5.如权利要求1所述的维特比检测器，其中，该第一频率等于该第二频率。

6.如权利要求5所述的维特比检测器，其中，该输入缓冲器直接输出串行式的该部分相应均衡器输出信号。

7.如权利要求1所述的维特比检测器，其中，该维特比检测器的输出为翻转不归零的信号或是不归零的信号。

8.一种维特比检测方法，用以应用在一部分响应最大相似的信号处理装置中，该维特比检测方法是处理该部分响应最大相似的信号处理装置中的一部分响应均衡器输出的串行式的一部分响应均衡器输出信号，该部分响应均衡器是操作于一第一频率下，该维特比检测方法是使用于一第二频率下，其中，该维特比检测方法是可用以针对部分响应均衡器中不同参数的部分响应均衡动作进行维特比检测动作，该检测方法包括：

将部分响应均衡器中不同参数的部分响应均衡动作的格状图进行联集，以得到一联集后的格状图，其中，该联集后的格状图包括不同参数的部分响应均衡动作的多组输出位与多组参考电平，该些组输出位是记录在一记录单元中，而该些组参考电平则记录在一参考电平记录器中，该记录单元与该参考电平记录器是分别根据该第一频率及该第二频率，与部分响应均衡动作的参数，来输出一输出位值与一参考电平值；

将该部分响应均衡器输出信号输入至一输入缓冲器，并根据该第一频率与该第二频率选择性地得到并行式的该部分响应均衡器输出信号或串行式的该部分响应均衡器输出信号；

将该部分响应均衡器输出信号输入至一支路矩阵值计算电路，并根据该参考电平记录器输出的该参考电平值，以得到多个支路矩阵值；

将该些支路矩阵值输入至一加法比较选择电路，以计算多个路径矩阵值，并得到多个路径控制信号；以及

将该些路径控制信号输入至一路径存储单元，并将该记录单元中所输出的该输出位值输入至该路径存储单元中的一检测循序切换器，以得到一维特比检测器输出信号，其中，该检测循序切换器是对应至该联集后的格状图。

9.如权利要求8所述的维特比检测方法，其中，该联集后的格状图包括多个支路，该些支路所对应的该些参考电平是可设为无限大时，以代表该些支路不存在。

10.如权利要求8所述的维特比检测方法，其中，该第一频率为该第二频率的两倍。

11.如权利要求8所述的维特比检测方法，其中，该第一频率等于该第二频率。

Images