JP3634842B2 - デジタル信号復号装置及びデジタル信号復号方法 - Google Patents
デジタル信号復号装置及びデジタル信号復号方法 Download PDFInfo
- Publication number
- JP3634842B2 JP3634842B2 JP2002382260A JP2002382260A JP3634842B2 JP 3634842 B2 JP3634842 B2 JP 3634842B2 JP 2002382260 A JP2002382260 A JP 2002382260A JP 2002382260 A JP2002382260 A JP 2002382260A JP 3634842 B2 JP3634842 B2 JP 3634842B2
- Authority
- JP
- Japan
- Prior art keywords
- metric
- metric value
- time
- branch
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1863—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information wherein the Viterbi algorithm is used for decoding the error correcting code
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の属する技術分野】
この発明は、光ディスク装置等のデジタル信号再生装置に適用されるデジタル信号復号装置及びデジタル信号復号方法に関する。特に、PRML技術を利用した信号再生回路に適用されるデジタル信号復号装置及びデジタル信号復号方法に関する。
【0002】
【従来の技術】
デジタルデータを記録および再生することが可能な記録媒体として、DVD(Digital Versatile Disk)に代表される光ディスクがあげられる。たとえば、DVDの一つであるDVD−RAMの記録媒体は信号記録層を備えており、この信号記録層に適切なエネルギーを持つレーザー光を照射することで記録層の結晶状態を変化させる。この記録層に再度適切なエネルギーのレーザー光を照射すると、記録層の結晶状態に応じた量の反射光が得られる。この反射光を検出することでデジタルデータの記録再生を行う。
【0003】
ところで、近年、記録密度を上げるためにPRML技術が採用されている(特許文献1)。PRML技術について、以下、簡単に内容を説明する。
【0004】
パーシャルレスポンス(PR)は、符号間干渉(隣り合って記録されているビットに対応する再生信号同士の干渉)を積極的に利用して必要な信号帯域を圧縮しつつデータ再生を行う方法である。この時の符号間干渉の発生のさせかたによってさらに複数種類クラスに分類できるが、例えばクラス1の場合、記録データ“1”に対して再生データが“11”の2ビットデータとして再生され、後続の1ビットに対して符号間干渉を発生させる。また、ビタビ復号方式(ML)は、いわゆる最尤系列推定方式の一種であって、再生波形のもつ符号間干渉の規則を有効に利用し、複数時刻にわたる信号振幅の情報に基づいてデータ再生を行う。この処理のために、記録媒体から得られる再生波形に同期した同期クロックを生成し、このクロックによって再生波形自身をサンプルし振幅情報に変換する。その後適切な波形等化を行うことによってあらかじめ定めたパーシャルレスポンスの応答波形に変換し、ビタビ復号部において過去と現在のサンプルデータを用い、最も確からしいデータ系列を再生データとして出力する。以上のパーシャルレスポンス方式とビタビ復号方式(最尤復号)を組み合わせる方式をPRML方式とよぶ。パーシャルレスポンスでは、記録データ列に対して予め定めたパーシャルレスポンスクラスのインパルス応答を畳み込み演算することによって、再生信号列を計算することができる。すなわち、記録から再生までの過程をN状態(予め定めたパーシャルレスポンスの応答の長さをmとした時にN=2m−1となる)を持つ任意の有限状態マシン(finite state machine)として表現できる。この有限状態マシンのある時刻kの状態(N個)を縦方向にならべたノードで表現し、各状態から時刻(k+1)の各状態への遷移をブランチとして表現する2次元グラフをトレリス線図という。再生信号列から記録信号列を求める、すなわちこのトレリス線図上で最短パスを探索するのに用いられるのがビタビ・アルゴリズムで、多段決定過程に対する動的プログラミング問題と等価となる。このアルゴリズムに基づくビタビ復号器は、符号間干渉を有し帯域制限のあるチャネルにおける伝送系列の最尤推定を行うのに用いられる。すなわち、可能な符号系列の中から、例えば、受信信号の系列の自乗誤差の総和など、受信信号の系列に関する距離メトリック(距離関数)を最小化する符号系列を選択する。このPRML技術を実用化するためには、再生信号が予め定めたPRクラスの応答となるようにする高精度の適応等化技術およびこれを支える高精度のクロック再生技術を必要とする。
【0005】
次にPRML技術で用いられるラン長制限符号について説明する。PRML再生回路では、記録媒体から再生された信号自身から、これに同期したクロックを生成する。安定したクロックを生成するために、記録信号は予め定めた時間以内で極性が反転する必要がある。同時に、記録信号の最高周波数を下げるために予め定めた時間中では記録信号の極性が反転しないようにする。ここで、記録信号の極性が反転しない最大データ長を最大ラン長と呼び、極性が反転しない最小データ長を最小ラン長と呼ぶ。最大ラン長が8ビットで、最小ラン長が2ビットである変調規則を(1,7)RLLと呼び、最大ラン長が8ビットで、最小ラン長が3ビットである変調規則を(2,7)RLLと呼ぶ。光ディスクで用いられる代表的な変調・復調方式として(1,7)RLLやEFM Plus(特許文献2)があげられる。
【0006】
近年、光ディスク装置等のデータ再生速度は急速に上昇し、500MHz以上の動作速度を必要としている。ここでデータ再生回路の消費電力は動作速度に比例して増加する。また、記録線密度の上昇により、より高次のPRML信号処理を必要としている。高次のPRMLを用いることによりさらに複雑な信号処理が必要になり、より大規模な回路を必要とする。しかしながら、ノート型PCの普及などによって消費電力の低い光ディスク装置が望まれており、PRML再生回路の消費電力を大幅に削減する必要がある。さらに、PRML再生回路の一部であるビタビ復号器は、回路が複雑な上にACS処理と呼ばれるフィードバックループ処理を行うため、処理速度を上げる際のボトルネックとなることが知られている。
【0007】
このような問題に対して、ビタビ復号器の回路を簡単にする技術が開示されている(特許文献3)。さらに、特許文献3に開示された技術にRadix−4 と呼ばれる先読み処理を加えることで回路規模を抑えつつ演算速度を改善する技術も開示されている(特許文献4)。さらに、ビタビ復号器の動作速度を向上する技術も開示されている(非特許文献1)。
【0008】
【特許文献1】
特開平9−17130号公報
【0009】
【特許文献2】
米国特許第5,696,505号明細書
【0010】
【特許文献3】
特許第2755375号公報
【0011】
【特許文献4】
特開平10−22840号公報
【0012】
【非特許文献1】
“A New architecture for the fast Viterbi algorithm”, Inkyu Lee, Sonntag, J.L., Global Telecommunications Conference, 2000, GLOBECOM ’00. IEEE, Volume:3, 2000, pp.1664−1668
【0013】
【発明が解決しようとする課題】
特許文献3に開示された技術によると、一般的なビタビアルゴリズムを用いるビタビ復号器より回路は簡単になるものの、演算速度は改善されないという問題点が残される。
【0014】
また、特許文献4に開示された技術によると、先読み処理は演算語長の増大を招き処理速度の改善以上に消費電力が増加するという問題があった。
【0015】
さらに、特許文献5に開示された技術によると、ビタビアルゴリズム特有の加算処理と比較処理を並行して行うことが可能になり、動作速度を向上できる。しかしながら、並列処理を行う為、回路の複雑さは著しく増加し、消費電力の増加を招くという問題があった。
【0016】
そこで、本発明の目的は、上記の問題を解決するために、低消費電力で高速動作可能なデジタル信号復号装置及びデジタル信号復号方法を提供することにある。
【0017】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、この発明のデジタル信号復号装置及びデジタル信号復号方法は、以下のように構成されている。
【0018】
(1)この発明は、畳み込み符号化された入力信号系列から最尤推定によって2進符号の系列を生成するデジタル信号復号装置であって、毎時刻の前記入力信号系列からブランチメトリック値を計算する計算手段と、所定のブランチメトリック値より一時刻前の二つのメトリック値のみを比較し、この比較処理とは独立してこれら二つのメトリック値各々に対して前記所定のブランチメトリック値を加算し、これら二つのメトリック値の比較結果に応じて二つの加算結果のうちの一方を選択し、次の時刻で用いるメトリック値として出力する加算比較選択手段とを備えている。
【0019】
(2)この発明は、畳み込み符号化された入力信号系列から最尤推定によって2進符号の系列を生成するデジタル信号復号方法であって、毎時刻の前記入力信号系列から計算された所定のブランチメトリック値より一時刻前の二つのメトリック値のみを比較し、この比較処理とは独立してこれら二つのメトリック値各々に対して前記所定のブランチメトリック値を加算し、これら二つのメトリック値の比較結果に応じて二つの加算結果のうちの一方を選択し、次の時刻で用いるメトリック値として出力する。
【0020】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【0021】
まず、Transformed Viterbi アルゴリズムについて説明する。このアルゴリズムは、各時刻でのサンプル・データに関するメトリック演算を、トレリス線図上のメトリック比較およびパス選択の演算の外側にシフトするという変形を行ったトレリス線図に変換し、(a)現時刻の各ノードが持つメトリック間の差分と、再帰的なステップと無関係な一定の値との比較をすることにより、次の時刻における各状態に至る生き残りパスが選択されるステップ、(b)各ノードにおいて、シフトされたブランチ・メトリックを加算するステップとからなるものである。
【0022】
例として、チャネルのインパルス応答が(1221)であり、(1,7)RLL符号を用いた場合の通常のビタビ復号器について図5および図6を用いて説明する。図5は、PR(1221)に対応する通常のトレリス線図を表す。PR(1221)で(1,7)RLL符号を用いる場合は、その内部状態数が6個となる。この内部状態をそれぞれ、S0,S1,S3,S4,S6,S7 とする。また、理想のチャネル出力振幅値を{−3,−2,−1,0,1,2,3}、時刻kでの実際のチャネル出力振幅をY(k)とする。時刻kで状態S0に達するパスのメトリックをM0、状態S1に達するパスのメトリックをM1、状態S3に達するパスのメトリックをM3、状態S4に達するパスのメトリックをM4、状態S6に達するパスのメトリックをM6、状態S7に達するパスのメトリックをM7とする。時刻kから時刻k+1の遷移において、状態S0からは状態S0およびS1に分岐し、状態S1からはS3へ達し、状態S3からは状態S6およびS7に分岐し、状態S4からは状態S0およびS1に分岐し、状態S6からは状態S4に達し、状態S7からは状態S6およびS7に分岐する。時刻k+1で各状態に達するパスのうち最も確からしいパス(最尤パス)の選択および時刻k+1での各状態のメトリック値は以下の式に従い決定される。
【0023】
M0(k)+(Yk+3)2 < M4(k)+(Yk+2)2 の場合、
S0(k) −> S0(k+1) を選択する。M0(k+1)=M0(k)+(Yk+3)2 −Yk2
M0(k)+(Yk+3)2 >= M4(k)+(Yk+2)2 の場合、
S4(k) −> S0(k+1) を選択する。M0(k+1)=M4(k)+(Yk+2)2 −Yk2
M0(k)+(Yk+2)2 < M4(k)+(Yk+1)2 の場合、
S0(k) −> S1(k+1) を選択する。M1(k+1)=M0(k)+(Yk+3)2 −Yk2
M0(k)+(Yk+3)2 >= M4(k)+(Yk+2)2 の場合、
S4(k) −> S0(k+1) を選択する。M1(k+1)=M4(k)+(Yk+2)2 −Yk2
M3(k)+(Yk−1)2 < M7(k)+(Yk−2)2 の場合、
S3(k) −> S6(k+1) を選択する。M6(k+1)=M3(k)+(Yk−1)2 −Yk2
M3(k)+(Yk−1)2 >= M7(k)+(Yk−2)2 の場合、
S7(k) −> S6(k+1) を選択する。M6(k+1)=M7(k)+(Yk−2)2 −Yk2
M3(k)+(Yk−2)2 < M7(k)+(Yk−3)2 の場合、
S3(k) −> S7(k+1) を選択する。M7(k+1)=M3(k)+(Yk−2)2 −Yk2
M3(k)+(Yk−2)2 >= M7(k)+(Yk−3)2 の場合、
S7(k) −> S7(k+1) を選択する。M7(k+1)=M7(k)+(Yk−3)2 −Yk2
また以下のパス選択およびメトリックの更新は無条件に行われる。
【0024】
S1(k) −> S3(k+1) を選択。M3(k+1)=M1(k)+(Yk)2 −Yk2
S6(k) −> S4(k+1) を選択。M4(k+1)=M6(k)+(Yk)2 −Yk2
この比較・選択処理を毎時刻に行うことで、ビタビ復号器は最も確からしい系列を求める。
【0025】
図5は、上記の処理フローを表すトレリス線図である。時刻k+1で状態S0に達するパスは、時刻kで状態S0からの遷移と時刻kで状態S4からの遷移の二つである。この二つのパスの確からしさはそれぞれ、時刻kでの確からしさであるメトリックM0およびM4にそれぞれの遷移経路(ブランチ)の確からしさを加えた結果である M0+6*Y(k)+9, M4+4*Y(k)+4 になる。この両者を比較して値の小さいほうが時刻(k+1)での状態S0のメトリックM0となる。
【0026】
同様に、時刻k+1で状態S1に達するパスは、時刻kで状態S0からの遷移と時刻kで状態S4からの遷移の二つである。この二つのパスの確からしさはそれぞれ、時刻kでの確からしさであるメトリックM0およびM4にそれぞれの遷移経路(ブランチ)の確からしさ(ブランチメトリック)を加えた結果である M0+4*Y(k)+4, M4+2*Y(k)+1 になる。この両者を比較して値の小さいほうが時刻(k+1)での状態S1のメトリックM1となる。
【0027】
同様に、時刻k+1で状態S3に達するパスは、時刻kで状態S1からの遷移だけである。よって、時刻k+1でのメトリックM3は、M1に状態S1からS3への遷移のブランチメトリックを加えた M1+0 である。
【0028】
同様に、時刻k+1で状態S4に達するパスは、時刻kで状態S6からの遷移だけである。よって、時刻k+1でのメトリックM4は、M6に状態S6からS4への遷移のブランチメトリックを加えた M6+0 である。
【0029】
同様に、時刻k+1で状態S6に達するパスは、時刻kで状態S3からの遷移と時刻kで状態S7からの遷移の二つである。この二つのパスの確からしさはそれぞれ、時刻kでの確からしさであるメトリックM3およびM7にそれぞれの遷移経路(ブランチ)の確からしさを加えた結果である M3−2*Y(k)+1, M7−4*Y(k)+4 になる。この両者を比較して値の小さいほうが時刻(k+1)での状態S6のメトリックM6となる。
【0030】
同様に、時刻k+1で状態S7に達するパスは、時刻kで状態S3からの遷移と時刻kで状態S7からの遷移の二つである。この二つのパスの確からしさはそれぞれ、時刻kでの確からしさであるメトリックM3およびM7にそれぞれの遷移経路(ブランチ)の確からしさを加えた結果である M3−4*Y(k)+4, M7−6*Y(k)+6 になる。この両者を比較して値の小さいほうが時刻(k+1)での状態S7のメトリックM7となる。
【0031】
以上の処理を行うビタビ復号器の各時刻での演算内容を状態S0に達する場合ついて整理すると、以下の3ステップに分解できる。
(1) 加算(Add)
M0 + 6*Y(k) +9
M4 + 4*Y(k) +4
これら二つの演算は独立であり、並列に処理を行うことが可能である。
(2) 比較(Compare)
M0 + 6*Y(k) +9 : M4 + 4*Y(k) +4
第1の処理で得られた値に対して比較を行う。
(3) 選択(Select)
M0 + 6*Y(k) +9 < M4 + 4*Y(k) +4 の場合
M0(k+1) = M0 + 6*Y(k) +9
M0 + 6*Y(k) +9 >= M4 + 4*Y(k) +4 の場合
M0(k+1) = M4 + 4*Y(k) +4
第2の処理(比較)の結果に従い、第1の処理(加算)の結果のいずれかを選択する。
【0032】
以上のACSと呼ばれる三つの処理を必要とする。ここで明らかなように、この三つの処理は順次行う必要があり、高速転送を行うための処理速度のボトルネックとなる。これが通常のビタビ復号処理のあらましである。
【0033】
次に、Transformed Viterbi アルゴリズムについて説明する。このアルゴリズムは、演算順序を変更して類似の演算を纏めることで全体の処理の簡略化を行う。この詳細を、図8、図9、図10の2状態トレリスの場合を例に説明する。
【0034】
図8は、通常の2状態トレリス線図(対称2状態バタフライトレリス)を表す図であり、基本構造は図6のトレリス線図と同じである。この図において、M1(k),M2(k)は、時刻kでの二つの状態の確からしさを表すメトリックである。状態S1から状態S1への遷移の重み(ブランチメトリック)は ak であり、状態S1から状態S2への遷移の重み(ブランチメトリック)は bk であり、状態S2から状態S1への遷移の重み(ブランチメトリック)は ck であり、状態S2から状態S2への遷移の重み(ブランチメトリック)は dk である。この図において、時刻(k+1)のメトリックM1(k+1)、M2(k+1)は以下の式に従って求める。
【0035】
M1(k+1) = Min[M1(k)+ak, M2(k)+ck]
M2(k+1) = Min[M1(k)+bk, M2(k)+dk]
この演算は、図9に示すように、ブランチメトリック ak, ck を纏めることができる。すなわち、
M1(k+1) = Min[M1(k)+ak, M2(k)+ck]
M2(k+1) = Min[M1(k)+ak+(−ak+bk), M2(k)+ck+(−ck+dk)]
さらに、図10に示すように、ブランチメトリック bk, dk を纏めることができる。すなわち、
M1(k+1) = Min[M1(k)+ak, M2(k)+ck]
M2(k+1) = Min[M1(k) +ak +(−ak +bk), M2(k) +ck +(−ck +dk)]
このように変形することで、M1の選択処理においては、分岐するブランチの重みを必要としないので処理を簡略化することが可能になる。図11は、図10の処理を複数回繰り返す場合について説明する。この図において、時刻(k+1)でのメトリックを求める演算は、以下の式である。
【0036】
M1(k+1) = Min[M1(k), M2(k)] + A(k)
M2(k+1) = Min[M1(k), M2(k)+C(k)] + B(k)
ただし、
A(k) = ak+1
B(k) = (−ak +bk) +ck+1
C(k) = (ak −bk −ck +dk)
A(k),B(k),C(k) を求める演算は、Compare−Select 処理と独立に並行して行えるので、処理の簡略化が可能である。以上が、Transformed Viterbi アルゴリズムのあらましである。
【0037】
このような Transformed Viterbi アルゴリズムを先ほどのPR(1221)の場合に適応した例が、図6のトレリス線図である。この図において、S0,S1,S3,S4,S6,S7は PR(1221)に対応する六つの状態を表し、M0,M1,M3,M4,M6,M7 は、それぞれの状態に達するメトリックである。この図において、時刻(k+1)の各状態のメトリックは以下の演算によって求める。
【0038】
M0(k+1) = Min[M0(k)+5, M4(k)] +4*Y(k) +2*Y(k+1) +4
M1(k+1) = Min[M0(k)+3, M4(k)] +2*Y(k) +1
M3(k+1) = M1(k)
M4(k+1) = M6(k)
M6(k+1) = Min[M3(k), M7(k)+3] −2*Y(k) +1
M7(k+1) = Min[M3(k), M7(k)+5] −4*Y(k) −2*Y(k+1) +4
上記の演算中において、Compare−Select 処理は、過去のメトリック値と定数のみの演算となるので、回路の大幅な簡略化が可能になる。しかしながら、各サイクルの処理時間の制約となるクリティカルパスは、依然として定数加算(Add)−比較(Cpmpare)−選択(Select)であり、処理速度としては図5の構成に比べて大幅な改善はない。
【0039】
図12は、図6のトレリス線図に基ずくACS処理を行うハードウエアを示すブロックである。この図において、S0, S1, S3, S4, S6, S7 は、図6のS0, S1, S3, S4, S6, S7 と同じく状態を表す記号である。M0,M1,M3,M4,M6,M7 は、図6におけるメトリック値の M0,M1,M3,M4,M6,M7 と同じである。図中の左側のM0,M1,M3,M4,M6,M7は、1時刻前に決定されたメトリック値であり、図中右側のM0,M1,M3,M4,M6,M7は、ACS処理によって決定された新しいメトリック値である。また、BM0,BM1,BM6,BM7 は、それぞれ図6のトレリス線図上で右側に纏めたブランチの重みであり、
BM0 = 4*Y(k) +2*Y(k+1) +4
BM1 = 2*Y(k) +1
BM6 = −2*Y(k) +1
BM7 = −4*Y(k) −2*Y(k+1) +4
である。
【0040】
図12に示すように、ビタビ復号器のACS部は、加算器201〜212、比較器213〜216、選択回路217〜220を備えている。
【0041】
加算器201は、メトリックM0と定数5の和を計算する。比較器213は、加算器201による加算結果とメトリックM4の値を比較する。これと同時に、加算器205は加算器201の出力とBM0を加算し、加算器206はメトリックM4とBM0を加算する。選択回路217は、比較器213の第1の入力値が第2の入力値よりも小さい場合、選択回路217に対する第1の入力を出力し、比較器213の第1の入力値が第2の入力値よりも大きい場合は、選択回路217に対する第2の入力を出力する。たとえば、比較器213の比較結果で[M0+5 < M4]の場合は、選択器217の出力は加算器205の出力となる。逆に、比較器213の比較結果で[M0+5 >= M4]の場合は、選択器217の出力は加算器206の出力となる。このように選択された結果は、次の時刻のメトリックM0として使われる。
【0042】
同様に、加算器202は、(M0+3)の演算を行なう。比較器214は、(M0+3)とM4の値を比較する。これと同時に、加算器207は加算器202の出力とBM1を加算し、加算器208はメトリックM4とBM1を加算する。選択回路218は、比較器214の第1の入力値が第2の入力値よりも小さい場合、選択回路218に対する第1の入力を出力し、比較器214の第1の入力値が第2の入力値よりも大きい場合は、選択回路218に対する第2の入力を出力する。たとえば、比較器214 の比較結果が [M0+3 < M4] の場合は、選択回路218で加算器207の出力が選択される。逆に、比較器214 の比較結果が [M0+3 >= M4] の場合は、選択回路218で加算器208の出力が選択される。
【0043】
同様に、加算器203は、(M7+3)の演算を行なう。比較器215は、(M7+3)とM3の値を比較する。これと同時に、加算器209はメトリックM3とBM6を加算し、加算器210は加算器203の出力とBM6を加算する。選択回路219は、比較器215の第1の入力値が第2の入力値よりも小さい場合、選択回路219に対する第1の入力を出力し、比較器215の第1の入力値が第2の入力値よりも大きい場合は、選択回路219に対する第2の入力を出力する。たとえば、比較器215 の比較結果が [M7+3 <= M3] の場合は、選択回路219で加算器210の出力が選択される。逆に、比較器215 の比較結果が [M7+3 > M4] の場合は、選択回路219で加算器209の出力が選択される。
【0044】
同様に、加算器204は、(M7+5)の演算を行なう。比較器216は、(M7+5)とM3の値を比較する。これと同時に、加算器211はメトリックM3とBM7を加算し、加算器212は加算器204の出力とBM7を加算する。選択回路220は、比較器216の第1の入力値が第2の入力値よりも小さい場合、選択回路220に対する第1の入力を出力し、比較器216の第1の入力値が第2の入力値よりも大きい場合は、選択回路220に対する第2の入力を出力する。たとえば、比較器216 の比較結果が [M7+5 <= M3] の場合は、選択回路220で加算器212の出力が選択される。逆に、比較器216 の比較結果が [M7+5 > M4] の場合は、選択回路220で加算器211の出力が選択される。
【0045】
以上のようにして、Transformed Viterbi アルゴリズムに対応するACS処理を実現する。
【0046】
次に、前述の Transformed Viterbi アルゴリズムを改良した、本発明によるビタビ復号処理について説明する。本発明では、Transformed Viterbi アルゴリズムに加えて、Double State Viterbi アルゴリズムを併用する。すなわち、トレリス線図上において分岐するブランチに重みがある場合に、分岐するブランチを複数に分割し、すべてのマージするブランチにおいて事前の加算処理が必要ないようにする。具体的な例をこれまでと同様に、PR(1221)に対応するトレリス線図を用いて図7に示す。本発明による高速Viterbiアルゴリズムを用いる場合の、時刻(k+1)の各メトリック値を求める演算は、以下の式である。
【0047】
M0_0(k+1) = Min[M0_0(k), M4(k)] +4*Y(k) +2*Y(k+1) +9
M0_1(k+1) = Min[M0_0(k), M4(k)] +4*Y(k) +2*Y(k+1) +7
M1(k+1) = Min[M0_1(k), M4(k)] +2*Y(k) +1
M3(k+1) = M1(k)
M4(k+1) = M6(k)
M6(k+1) = Min[M3(k), M7_0(k)] −2*Y(k) +1
M7_0(k+1) = Min[M3(k), M7_1(k)] −4*Y(k) −2*Y(k+1) +7
M7_1(k+1) = Min[M3(k), M7_1(k)] −4*Y(k) −2*Y(k+1) +9
上記の処理では、全ての比較・選択式に各時刻のサンプル値(Y(k))に依存する部分が存在しないため、ブランチメトリックの演算と独立に並行して処理を行うことができる。また、Transformed Viterbi 特有の演算の共通化によって、ブランチメトリックの演算が簡略化されている。
【0048】
次に、本発明に係る記録再生回路の構成を図2に示す。図2に示すように記録再生回路は、光ピックアップ101、記録補償テーブル102、記録補償制御部103、(1,7)RLL変調器106、低域通過フィルタ107、A/D変換器108、適応型等化器109、ビタビ復号器110、(1,7)RLL復調器111、適応学習回路112、PLL回路113を備えている。
【0049】
以下、記録再生回路における記録および再生時の動作とともに回路の動作を説明する。(1,7)RLL変調器106は、記録データを(1,7)RLLのラン長制限を満たすように変調する。記録補償制御部103は、(1,7)RLL変調器106で生成された記録データの個々のラン長に対して、記録補償テーブル102を参照しながら適切なタイミングで記録パルスを発生する。記録補償制御部103で生成された記録パルスは、光学ピックアップ101で光信号となって光ディスク100に照射される。光ディスク100では、照射される光の強さに応じて記録層の結晶状態が変化する。以上がデータ記録時の一連の動作である。
【0050】
次にデータ再生時の動作を説明する。光学ピックアップ101は、適切な強さのレーザー光を光ディスク100に照射する。このレーザー光の照射の結果、光ディスク100から記録データに応じた強さの光が反射する。光学ピックアップ101は、この反射光を検出し反射光の光量に応じた電気信号を出力する。この電気信号は、低域通過フィルタ107において、適切な帯域制限が行われる。低域通過フィルタ107の出力信号は、A/D変換器108においてデジタル信号に変換される。A/D変換器108の出力信号は、適応等化器109にて目標のPRクラスに応じた応答波形に波形等化される。このときの等化特性は、適応学習回路112によって調整される。適応等化器109の出力は、ビタビ復号器110によってデータの’1’または’0’の判定が行われバイナリデータとなる。得られたバイナリデータは、(1,7)RLL復調器111により(1,7)RLL変調の逆の処理(復調)が行われ、記録したデータを得ることができる。これらの動作と同時に、PLL回路113では、適応型等化器109の出力にしたがい、A/D変換器108でのサンプリングのタイミングが適切になるように、サンプリングクロックの制御を行う。
【0051】
次に、ビタビ復号器110の内部構成について図3を用いて説明する。図3に示すように、ビタビ復号器110は、ブランチメトリック演算器121、比較・選択器122、メトリックレジスタ124、パスメモリ123の四つのブロックを備えている。
【0052】
ブランチメトリック演算器121は、連続する2時刻の適応等化器109の出力信号Y(k)およびY(k+1)から、ブランチメトリックBM00−BM71を計算する。前述のPR(1221)の場合では以下の式である。
【0053】
BM00 = 4*Y(k) +2*Y(k+1) +9
BM01 = 4*Y(k) +2*Y(k+1) +7
BM1 = 2*Y(k) +1
BM6 = −2*Y(k) +1
BM70 = −4*Y(k) −2*Y(k+1) +7
BM71 = −4*Y(k) −2*Y(k+1) +9
メトリックレジスタ124は、各時刻で求めた最小メトリック値を保持し、このメトリック値は次の時刻での比較・選択処理に利用される。同時に、メトリック値のオーバーフローを避けるための処理を行う。
【0054】
図4は、メトリックレジスタ124の構成を示す一例である。図4に示すように、メトリックレジスタ124は、フリップフロップ161〜168、シフト回路169、加算回路170〜177を備えている。フリップフロップ161〜168は、各時刻において比較・選択器122で求めたメトリック値を保持する。シフト回路169は、フリップフロップ161が保持する値の1/2の値を求める。加算回路170〜177は、フリップフロップ161〜168が保持する値からシフト回路169の出力値を引き、新たなメトリック値とすることでメトリック値のオーバーフローを防ぐ。
【0055】
比較・選択器122は、一時刻前のメトリックに現時刻のブランチメトリックの加算処理を行うと同時に、一時刻前のメトリック値を比較し、確からしさの大きいメトリックの選択を行う。同様に、PR(1221)の場合で説明すると、
M0_0(k+1) = Min(M0_0(k), M4(k)) +BM00
M0_1(k+1) = Min(M0_0(k), M4(k)) +BM01
M1(k+1) = Min(M0_1(k), M4(k)) +BM1
M3(k+1) = M1(k)
M4(k+1) = M6(k)
M6(k+1) = Min(M3(k), M7_0(k)) +BM6
M7_0(k+1) = Min(M3(k), M7_1(k)) +BM70
M7_1(k+1) = Min(M3(k), M7_1(k)) +BM71
パスメモリ123は、比較・選択器122の選択結果を予め定めた長さだけ貯え、一定時刻経過後に最終的なバイナリデータとして出力する。
【0056】
次に、本発明に係るPR(1221)対応ビタビ復号器の加算・比較・選択器(ACS)の内部構造を図1を用いて説明する。この図1において、BM00, BM01, BM1, BM6, BM70, BM71 は、各ブランチメトリックの値であり、ブランチメトリック演算器121の出力信号である。M0_0, M0_1, M1, M4, M6, M7_0, M3, M7_1 は、メトリック値であり、メトリックレジスタ124の出力信号である。
【0057】
図1に示すように、ビタビ復号器122は、加算回路131〜142、比較器143〜146、選択回路147〜152を備えている。
【0058】
加算回路131〜142は、二つの入力値の和を求める。比較器143〜146は、二つの入力値の大小比較を行う。選択回路147〜152は、比較回路143〜146の比較結果に基づいて二つの入力値のいずれかを出力する。
【0059】
加算器131,132、比較器143、選択回路147の組み合わせによって、次の比較・選択処理を実現する。
【0060】
M0_0(k+1) = Min(M0_0(k), M4(k)) +BM00
同様に、加算器133,134、比較器143、選択回路148の組み合わせによって、次の比較・選択処理を実現する。
【0061】
M0_1(k+1) = Min(M0_0(k), M4(k)) +BM01
同様に、加算器135,136、比較器144、選択回路149の組み合わせによって、次の比較・選択処理を実現する。
【0062】
M1(k+1) = Min(M0_1(k), M4(k)) +BM1
同様に、加算器137,138、比較器145、選択回路150の組み合わせによって、次の比較・選択処理を実現する。
【0063】
M6(k+1) = Min(M3(k), M7_0(k)) +BM6
同様に、加算器139,140、比較器146、選択回路151の組み合わせによって、次の比較・選択処理を実現する。
【0064】
M7_0(k+1) = Min(M3(k), M7_1(k)) +BM70
同様に、加算器141,142、比較器146、選択回路152の組み合わせによって、次の比較・選択処理を実現する。
【0065】
M7_1(k+1) = Min(M3(k), M7_1(k)) +BM71
選択回路147〜152の出力は、新しいメトリック値としてメトリックレジスタ124の入力信号となる。比較器143〜146の出力、つまり比較結果は、パスメモリ123の入力信号となる。
【0066】
以上のようにして、本発明によるビタビ復号器の比較・選択処理が実施される。
【0067】
ここで、図13に、本発明のデジタル信号復号方法の主要部分の処理についてまとめる。即ち、ブランチメトリック演算器121及び比較・選択器122の処理についてまとめる。図13に示すように、ブランチメトリック演算器121は、毎時刻の入力信号系列からブランチメトリック値(BM00, BM01, BM1, BM6, BM70, BM71)を計算する(ST1)。比較・選択器122は、ブランチメトリック演算器121の計算結果に基づき、加算比較選択処理(ACS)を実行する(ST2)。即ち、所定のブランチメトリック値(例えばBM00)を求めた時より一時刻前の二つのメトリック値(例えばM0_0、M4)を比較し、この比較処理とは独立してこれら二つのメトリック値各々(例えばM0_0、M4)に対して所定のブランチメトリック値(例えばBM00)を加算し、これら二つのメトリック値の比較結果に応じて(例えば比較器143の出力)二つの加算結果のうちの一方を選択し(例えば選択回路147)、次の時刻で用いるメトリック値として出力する。
【0068】
さらに詳しく説明すると、以下の第1の処理と第2の処理を並列に実行する。第1の処理とは、所定の条件により複数に分割されたブランチメトリック値(例えばBM00、BM01)のうちの第1のブランチメトリック値(例えばBM00)を求めた時より一時刻前の二つのメトリック値(例えばM0_0、M4)のみを比較し(例えば比較器143)、この比較処理とは独立してこれら二つのメトリック値各々(例えばM0_0、M4)に対して第1のブランチメトリック値(例えばBM00)を加算し、これら二つのメトリック値の比較結果に応じて(例えば比較器143の出力)二つの加算結果のうちの一方を選択し(例えば選択回路147)、次の時刻で用いるメトリック値として出力する処理である。
【0069】
第2の処理とは、所定の条件により複数に分割されたブランチメトリック値(例えばBM00、BM01)のうちの第2のブランチメトリック値(例えばBM01)より一時刻前の二つのメトリック値(例えばM0_0、M4)のみを比較し(例えば比較器143)、この比較処理とは独立してこれら二つのメトリック値各々(例えばM0_0、M4)に対して第2のブランチメトリック値(例えばBM01)を加算し、これら二つのメトリック値の比較結果に応じて(例えば比較器143の出力)二つの加算結果のうちの一方を選択し(例えば選択回路148)、次の時刻で用いるメトリック値として出力する処理である。
【0070】
以上の、第1の処理と第2の処理を毎時刻ごとに繰り返し処理を行う。
【0071】
以上の実施例ではPR(1221)の場合について説明したが、本発明はこれに限らず、他のクラスのパーシャルレスポンスについても同様に適用できるものである。本発明のポイントは、第1のステップとして Transform 処理を行った簡素なトレリス線図を作成し、第2のステップとして作成したトレリス線図において分岐するブランチメトリックに重みがある場合に二つの状態に分割し、それぞれ並列にACS処理を行うように変更する。このようにして作成したトレリス線図に従ってハードウエアを構成することで、高速処理と低消費電力を兼ね備えるビタビ復号器を実現することができる。
【0072】
なお、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0073】
【発明の効果】
この発明によれば、低消費電力で高速動作可能なデジタル信号復号装置及びデジタル信号復号方法を提供できる。
【図面の簡単な説明】
【図1】本発明の一例に係るAdd−Compare−Select部の構造を示す図である。
【図2】本発明の一例に係るAdd−Compare−Select部を備えたビタビ復号器を適用した記録再生回路の構成を示す図である。
【図3】本発明の一例に係るAdd−Compare−Select部を備えたビタビ復号器の構成を示す図である。
【図4】本発明の一例に係るメトリックレジスタの構成を示す図である。
【図5】PR(1221)対応のトレリス線を示す図である。
【図6】PR(1221)対応の Transformed トレリス線を示す図である。
【図7】本発明の一例に係るPR(1221)対応のトレリス線を示す図である。
【図8】対称な2状態バタフライトレリス線を示す図である。
【図9】分岐メトリックの左シフト加算を示す図である。
【図10】最大/最小ノード上における分岐メトリックの右シフト加算を示す図である。
【図11】分岐メトリックがシフトされた2回反復トレリス線を示す図である。
【図12】PR(1221)対応 Transformed ビタビ復号器のACS部の構造の一例を示す図である。
【図13】本発明の一例に係るデジタル信号復号方法の概要を説明するフローチャートである。
【符号の説明】
101…光ピックアップ、102…記録補償テーブル、103…記録補償制御部、106…(1,7)RLL変調器、107…低域通過フィルタ、108…A/D変換器、109…適応型等化器、110…ビタビ復号器、111…(1,7)RLL復調器、112…適応学習回路、113…PLL回路、121…ブランチメトリック演算器、122…比較・選択器、123…パスメモリ、124…メトリックレジスタ、131〜142…加算器、143〜146…比較器、147〜152…選択回路
Claims (5)
- 畳み込み符号化された入力信号系列から最尤推定によって2進符号の系列を生成するデジタル信号復号装置であって、
毎時刻の前記入力信号系列からブランチメトリック値を計算する計算手段と、
前記所定のブランチメトリック値を求めた時刻より一時刻前の二つのメトリック値のみを比較し、この比較処理とは独立してこれら二つのメトリック値各々に対して前記所定のブランチメトリック値を加算し、これら二つのメトリック値の比較結果に応じて二つの加算結果のうちの一方を選択し、次の時刻で用いるメトリック値として出力する加算比較選択手段と、
を備えたことを特徴とするデジタル信号復号装置。 - 畳み込み符号化された入力信号系列から最尤推定によって2進符号の系列を生成するデジタル信号復号装置であって、
毎時刻の前記入力信号系列から第1及び第2のブランチメトリック値を計算する計算手段と、
前記第1のブランチメトリック値を求めた時刻より一時刻前の二つのメトリック値のみを比較し、この比較処理とは独立してこれら二つのメトリック値各々に対して前記第1のブランチメトリック値を加算し、これら二つのメトリック値の比較結果に応じて二つの加算結果のうちの一方を選択し、次の時刻で用いるメトリック値として出力する第1の処理と、前記第2のブランチメトリック値を求めた時刻より一時刻前の二つのメトリック値のみを比較し、この比較処理とは独立してこれら二つのメトリック値各々に対して前記第2のブランチメトリック値を加算し、これら二つのメトリック値の比較結果に応じて二つの加算結果のうちの一方を選択し、次の時刻で用いるメトリック値として出力する第2の処理とを並列に実行する加算比較選択手段と、
を備えたことを特徴とするデジタル信号復号装置。 - 請求項2に記載のデジタル信号復号装置の前記比較選択加算手段は、
前記第1のブランチメトリック値と一時刻前の第1のメトリック値とを加算する第1の加算手段と、
前記第1のブランチメトリック値と一時刻前の第2のメトリック値とを加算する第2の加算手段と、
前記第2のブランチメトリック値と一時刻前の前記第1のメトリック値とを加算する第3の加算手段と、
前記第2のブランチメトリック値と一時刻前の前記第2のメトリック値とを加算する第4の加算手段と、
前記第1のメトリック値と前記第2のメトリック値のみを比較し、どちらか一方のメトリック値を出力する比較手段と、
前記比較手段による比較結果に応じて、前記第1及び第2の加算手段による加算結果のうちのどちらか一方の加算手段による加算結果を選択し、次の時刻で用いる前記第1のメトリック値として出力する第1の選択手段と、
前記比較手段による比較結果に応じて、前記第3及び第4の加算手段による加算結果のうちのどちらか一方の加算手段による加算結果を選択し、次の時刻で用いる前記第2のメトリック値として出力する第2の選択手段と、
を備えている。 - 畳み込み符号化された入力信号系列から最尤推定によって2進符号の系列を生成するデジタル信号復号方法であって、
毎時刻の前記入力信号系列から計算された所定のブランチメトリック値より一時刻前の二つのメトリック値のみを比較し、この比較処理とは独立してこれら二つのメトリック値各々に対して前記所定のブランチメトリック値を加算し、これら二つのメトリック値の比較結果に応じて二つの加算結果のうちの一方を選択し、次の時刻で用いるメトリック値として出力する、
ことを特徴とするデジタル信号復号方法。 - 畳み込み符号化された入力信号系列から最尤推定によって2進符号の系列を生成するデジタル信号復号方法であって、
毎時刻の前記入力信号系列から計算された第1のブランチメトリック値より一時刻前の二つのメトリック値のみを比較し、この比較処理とは独立してこれら二つのメトリック値各々に対して前記第1のブランチメトリック値を加算し、これら二つのメトリック値の比較結果に応じて二つの加算結果のうちの一方を選択し、次の時刻で用いるメトリック値として出力する第1の処理と、毎時刻の前記入力信号系列から計算された第2のブランチメトリック値より一時刻前の二つのメトリック値のみを比較し、この比較処理とは独立してこれら二つのメトリック値各々に対して前記第2のブランチメトリック値を加算し、これら二つのメトリック値の比較結果に応じて二つの加算結果のうちの一方を選択し、次の時刻で用いるメトリック値として出力する第2の処理とを並列に実行する、
ことを特徴とするデジタル信号復号方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002382260A JP3634842B2 (ja) | 2002-12-27 | 2002-12-27 | デジタル信号復号装置及びデジタル信号復号方法 |
US10/740,531 US7370266B2 (en) | 2002-12-27 | 2003-12-22 | Digital signal decoding device and digital signal decoding method |
CNB2003101243093A CN1306515C (zh) | 2002-12-27 | 2003-12-26 | 数字信号解码设备和数字信号解码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002382260A JP3634842B2 (ja) | 2002-12-27 | 2002-12-27 | デジタル信号復号装置及びデジタル信号復号方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004214965A JP2004214965A (ja) | 2004-07-29 |
JP3634842B2 true JP3634842B2 (ja) | 2005-03-30 |
Family
ID=32677461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002382260A Expired - Fee Related JP3634842B2 (ja) | 2002-12-27 | 2002-12-27 | デジタル信号復号装置及びデジタル信号復号方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7370266B2 (ja) |
JP (1) | JP3634842B2 (ja) |
CN (1) | CN1306515C (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050264906A1 (en) * | 2004-05-25 | 2005-12-01 | Haratsch Erich F | Method and apparatus for reduced-state Viterbi detection in a read channel of a magnetic recording system |
JP4261334B2 (ja) * | 2003-12-26 | 2009-04-30 | 株式会社東芝 | ディスク装置及びディスク再生方法 |
TWI255622B (en) * | 2004-10-21 | 2006-05-21 | Mediatek Inc | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof |
JP2006344294A (ja) * | 2005-06-09 | 2006-12-21 | Hitachi Ltd | 情報再生装置及び再生信号処理回路 |
KR20080012434A (ko) * | 2006-08-03 | 2008-02-12 | 삼성전자주식회사 | 입력 메시지의 특성을 고려한 복호 장치 및 방법 |
EP1903702A1 (en) * | 2006-09-19 | 2008-03-26 | STMicroelectronics N.V. | Method and device for estimating the drift between two clocks, in particular for ranging applications in UWB-LDR technology |
US20080152044A1 (en) * | 2006-12-20 | 2008-06-26 | Media Tek Inc. | Veterbi decoding method for convolutionally encoded signal |
TW200828823A (en) * | 2006-12-29 | 2008-07-01 | Tatung Co Ltd | High speed Radix-4 butterfly module and method of performing Viterbi decoding using the module |
US20100177615A1 (en) * | 2007-02-21 | 2010-07-15 | Akira Yamamoto | Maximum likelihood decoder and information reproduction apparatus |
US9323534B2 (en) | 2013-03-15 | 2016-04-26 | Freescale Semiconductor, Inc. | Method and apparatus for detecting a collision between multiple threads of execution for accessing a memory array |
US9116799B2 (en) | 2013-06-30 | 2015-08-25 | Freescale Semiconductor, Inc. | Method for detecting bank collision at a memory and device therefor |
US9747161B2 (en) * | 2014-10-30 | 2017-08-29 | Fujifilm Corporation | Signal processing device, magnetic information playback device, and signal processing method |
CN109412600A (zh) * | 2018-09-03 | 2019-03-01 | 何祥果 | 一种基于磁性特征的标识号编码方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5040211A (en) * | 1988-10-13 | 1991-08-13 | Massachusetts Institute Of Technology | Reliable television transmission through analog channels |
US5430744A (en) | 1993-09-30 | 1995-07-04 | International Business Machines Corporation | Method and means for detecting partial response waveforms using a modified dynamic programming heuristic |
SK283798B6 (sk) * | 1994-02-15 | 2004-01-08 | Koninklijke Philips Electronics N.V. | Spôsob premeny postupností m-bitových informačných slov na modulovaný signál, kódovacie zariadenie, dekódovacie zariadenie a nosič záznamu |
JP3351088B2 (ja) * | 1994-03-28 | 2002-11-25 | 松下電工株式会社 | 電源装置 |
JP3015832B2 (ja) | 1995-06-27 | 2000-03-06 | 富士通株式会社 | データ再生装置 |
JP3344221B2 (ja) | 1996-06-28 | 2002-11-11 | 株式会社日立製作所 | デジタル信号復号装置及びそれに用いる復号方法 |
US5870471A (en) * | 1996-11-27 | 1999-02-09 | Esco Electronics Corporation | Authentication algorithms for video images |
JP3300246B2 (ja) | 1997-02-21 | 2002-07-08 | 株式会社日立製作所 | ビタビ復号器およびそれを用いた信号再生装置 |
-
2002
- 2002-12-27 JP JP2002382260A patent/JP3634842B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-22 US US10/740,531 patent/US7370266B2/en not_active Expired - Fee Related
- 2003-12-26 CN CNB2003101243093A patent/CN1306515C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7370266B2 (en) | 2008-05-06 |
CN1306515C (zh) | 2007-03-21 |
JP2004214965A (ja) | 2004-07-29 |
US20040133843A1 (en) | 2004-07-08 |
CN1523601A (zh) | 2004-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2693256B2 (ja) | 記録装置用ビタビ等化器及び記録装置 | |
US7653868B2 (en) | Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced state Viterbi detector | |
US7702991B2 (en) | Method and apparatus for reduced-state viterbi detection in a read channel of a magnetic recording system | |
JP2755375B2 (ja) | 動的プログラミングを使用するパーシャル・レスポンス波形検出方法 | |
JP3634842B2 (ja) | デジタル信号復号装置及びデジタル信号復号方法 | |
US5548600A (en) | Method and means for generating and detecting spectrally constrained coded partial response waveforms using a time varying trellis modified by selective output state splitting | |
US6678862B1 (en) | Detection apparatus | |
US7487432B2 (en) | Method and apparatus for multiple step Viterbi detection with local feedback | |
US8271863B2 (en) | Forward decision aided nonlinear Viterbi detector | |
EP1056084B1 (en) | Data decoding apparatus and data decoding method | |
US7426681B2 (en) | Viterbi detector | |
JP4099730B2 (ja) | ディジタル信号再生装置 | |
JP4261334B2 (ja) | ディスク装置及びディスク再生方法 | |
US7653154B2 (en) | Method and apparatus for precomputation and pipelined selection of intersymbol interference estimates in a reduced-state Viterbi detector | |
JP3653391B2 (ja) | ビタビ検出器及びこれを用いたディジタル磁気記録再生装置 | |
JPH10112130A (ja) | データ再生装置 | |
KR100238322B1 (ko) | 비터비 검출방법 및 장치 | |
JPH10336045A (ja) | ビタビ復号器 | |
JPH10233702A (ja) | ビタビ復号器およびそれを用いた信号再生装置 | |
Kovintavewat | ROBUSTNESS OF PER-SURVIVOR ITERATIVE TIMING RECOVERY AGAINST PATTERN-DEPENDENT NOISE IN PERPENDICULAR RECORDING CHANNELS | |
JPH1031866A (ja) | データ検出回路 | |
JPH10150371A (ja) | ビタビ復号器 | |
JP2002008324A (ja) | 信号処理方法およびそれを用いた記録再生装置 | |
JPH06275031A (ja) | 磁気記録装置のビタビ復号器 | |
JP2013246839A (ja) | 再生装置およびその動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |