JP3300246B2 - ビタビ復号器およびそれを用いた信号再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号処理装置に係
わり、特に磁気記録再生装置等のデジタル信号再生装置
に適用して有効なビタビ復号器に関するものである。

【０００２】

【従来の技術】ビタビアルゴリズムは、図１に示すよう
なトレリス線図のブランチに沿って最も尤もらしいパス
を決定する反復法を提供する。トレリスは、垂直方向に
〇印で示すように、状態数(図１の例ではＳ０ないしＳ
７の８個)分のノードを持ち、各ノードＳ０ないしＳ７
は各時刻における符号器の状態を示す。水平方向は処理
単位時間を表し、各ノードに出入りする直線で示す各ブ
ランチは、処理単位時間ごとの状態遷移を示す。

【０００３】図１の時間間隔（ｋ，ｋ＋１）でのトレリ
スに対し、２ステップ分（ｋ，ｋ＋１，ｋ＋２）のトレ
リス線図である図２は、時間間隔（ｋ，ｋ＋２）を処理
単位時間としたとき、図３のような状態遷移図に書き直
される。この場合、時刻ｋ＋２での各ノードへのブラン
チ入力数が増加し復号アルゴリズムとしては複雑化する
が、処理単位時間も増加するため実効的な回路の処理速
度は増加する。

【０００４】トレリスの各ブランチは、入力信号値に対
しそれぞれ重み付けが行われ、これらの累積値をもとに
最大尤度となるパスを決定する。より具体的に述べる
と、ビタビアルゴリズムは以下の復号シーケンスを実行
する。

【０００５】（１）入力信号をもとに、各ブランチの尤
度を算出する （２）ブランチの尤度であるブランチメトリックを加算
する（加算） （３）各入力信号をもとに、各ブランチの尤度を算出す
る各ノードごとの尤度比較に際し、その直前のノードま
でのパスの尤度累積値であるパスメトリックとノード間
のノードに至る複数のパスの尤度とを前記の加算値を用
いて比較する（比較） （４）尤度比較結果よりパスを選択し、選択したパスに
対する前記加算値を次ステップでのパスメトリックとす
る（選択） （５）各ノードでの比較結果を用い最尤パスを決定す
る。

【０００６】図４は、上記ビタビアルゴリズムを実行す
るビタビ復号器の基本構成を示す。上記（１）の尤度算
出はブランチメトリックユニット（ＢＭＵ）１０におい
て、また、上記（２）、（３）、（４）の加算（Ａｄ
ｄ）、比較（Ｃｏｍｐａｒｅ）、選択（Ｓｅｌｅｃｔ）
の各処理は、加算・比較・選択ユニット（ＡＣＳＵ）１
１において、さらに、上記（５）の最尤パスの決定はパ
スメモリ（ＰＭ）１２において、それぞれ実行される。

【０００７】図５は、ＡＣＳＵ１１の従来例を示す。従
来のＡＣＳＵ１１は、パスメトリックとブランチメトリ
ックの加算を行いパスの尤度を演算する加算部２０と、
加算結果から選択されたパスがどれかを復号決定するデ
コーダ２３と、デコード結果をもとにあらかじめ加算部
２０において演算された尤度を選択、出力するセレクタ
２２とから構成されている。デコーダ２３の出力は、ラ
ッチ１３を介して加算部２０の一方の入力に接続されて
いる。

【０００８】上記したように、ビタビアルゴリズムはＡ
ＣＳＵ１１において再帰演算を伴うため、このＡＣＳＵ
１１における処理時間が実効的に復号器の動作速度を左
右する。このビタビアルゴリズムにパーシャルレスポン
ス（ＰＲ）チャネルを組み合わせる、いわゆるＰＲＭＬ
（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ
Ｌｉｋｌｉｈｏｏｄ）は、磁気記録再生装置等に広く
用いられる。パーシャルレスポンスクラス４（ＰＲ４）
で知られるチャネルのシステム多項式は、 Ｇ(Ｄ)＝１−Ｄ² （Ｄは遅延演算子） で示されるが、これは実質的に偶数番目のサンプルと奇
数番目のサンプルが独立であることを意味する。したが
ってＭＬは、これら偶数番目および奇数番目のデータの
みをもとにマスタクロックの半分の周波数である動作ク
ロックで復号処理を行う並列構成をとることができる。
このような構成では、動作クロック周期が従来の倍にな
るため演算時間が増加し、結果として復号処理の高速化
が可能となる。

【０００９】このＰＲＭＬのインタリーブ構成は「ＩＥ
ＥＥ Ｔｒａｎｓ． ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏ
ｎｓ」Ｃｏｍ−３４巻、第５号、１９８６年５月に掲載
されている「Ｖｉｔｅｒｂｉ Ｄｅｔｅｃｔｉｏｎ ｏ
ｆ Ｃｌａｓｓ ４ Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓ
ｅ ｏｎ ａ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ
Ｃｈａｎｎｅｌ」の論文中に記されている。

【００１０】さらに、高密度記録波形に対しては、ＰＲ
４チャネルの代わりに拡張パーシャルレスポンスクラス
４（ＥＰＲ４）を採用する動きもある。しかし、ＥＰＲ
４チャネルのシステム多項式は Ｇ（Ｄ）＝１−Ｄ−Ｄ²−Ｄ³ であり前記のＰＲＭＬのように偶数・奇数サンプルが独
立ではなくインタリーブ構成をとることができない。し
たがって、ビタビアルゴリズムの構成が等しければＥＰ
ＲＭＬではＰＲＭＬの半分の処理速度しか達成できない
ことになる。

【００１１】

【発明が解決しようとする課題】したがって、本発明の
目的は、従来の構成に比べ処理速度が向上する拡張パー
シャルレスポンスクラス４対応のビタビ復号器を提供す
ることである。これにより、ＰＲ及びＥＰＲチャネルに
応じた２つのビタビ復号器を持つような系において、そ
れぞれの処理速度の差を解消し、効率的な処理速度を持
つ系を提供することである。

【００１２】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の拡張パーシャルレスポンスクラス４対応
のビタビ復号器は複数ステップごとに尤度演算をまとめ
て実行する。

【００１３】クロック周期に占めるラッチのセットアッ
プ、ホールドおよびクロックスキューは固定遅延であ
り、周期が長くなるほどその割合が減少し実効的な演算
時間が増加する。また、従来技術においてシーケンシャ
ルに実行されていたＡＣＳＵでの加算・比較処理を並列
に実行する。これらの組み合わせにより、処理速度が従
来に比べ向上する。

【００１４】一般的にビタビ復号において状態数の増加
は回路規模の増大および消費電力の増加とともに演算遅
延の増加、すなわち処理速度の低下につながる。したが
って、本発明の複数のビタビ復号器を備える系では状態
数の多い復号器に上記の構成を適応することで系全体の
処理速度の差を解消し、結果として効率的な処理速度を
持つ系を設計できる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００１６】図６は、本発明の実施の形態の一例である
ビタビ復号器を示すブロック図である。本実施の形態例
のビタビ復号器は、入力信号をもとに各ブランチのメト
リック値を演算するＢＭＵ１０と、ＢＭＵ１０からの信
号をもとに尤度を演算するＡＣＳＵ１１と、生き残りパ
スを決定するＰＭ１２とからなり、ＡＣＳＵ１１はパス
メトリックとブランチメトリックとの加算を行いパスの
尤度を演算する加算部２０と、尤度比較が行われるメト
リック値に対しその内のすべての二組の差分を演算する
比較部２１１と、すべての比較結果から選択されたパス
がどれかを復号決定するデコーダ２３と、デコード結果
をもとにあらかじめ加算部２０において演算された尤度
を選択、出力するセレクタ２２とから構成される。

【００１７】ＢＭＵ１０では、ビタビ復号器への入力信
号ｙ_kに応じブランチメトリックを算出する。

【００１８】ＥＰＲ４におけるブランチメトリック値
は、下記数式（数１）の演算により生成される。

【００１９】 ｂｍ＝（ ｙ_k −ｃ） ² ＝ｙ_k ²−２ｃｙ_k＋ｃ²………………………………………………（数１） ここで、ｃは｛-２，-１，０，１，２｝の５値をとる。

【００２０】ＡＣＳＵではメトリック値の絶対値ではな
く差分が重要となるので、上式（数１）において、簡略
化のため各メトリック値に共通なｙ_k ²を消去し、２ｙ_k
をｙ_kに置き直すと数１のメトリック値は、上記ｃの５
つの値に応じて（数２）ないし（数６）のようになる。

【００２１】 ｂｍ＝２ｙ_k＋４……………………………………………………………（数２） ＝ｙ_k＋１………………………………………………………………（数３） ＝０ ……………………………………………………………………（数４） ＝−ｙ_k＋１……………………………………………………………（数５） ＝−２ｙ_k＋４…………………………………………………………（数６） したがって、各ノードでのパスメトリック値とブランチ
メトリック値を加算したメトリック値は２ステップ演算
の場合、時刻ｋ，ｋ−１の入力データｙ_k，ｙ_{k -1}および
前ステップで算出されたノードｎのパスメトリック値Ｓ
ｎを含む図１１に示すような値をとる。

【００２２】比較部２１１は、選択されるパスを決定す
るためメトリック値の比較を行う。１ステップ演算では
比較対象は各ノード毎に２つであるが、これが複数
（ｎ）ステップを一括して行う場合、（２のｎ乗）の比
較対象を各比較器で持つことになる。このような多数の
比較対象入力の比較処理を高速に行うため、比較器はＮ
（＝２のｎ乗）個のパス入力に対しその組み合わせ数_NC
₂個からなる２入力比較器で構成する。

【００２３】図７は比較器の第１の実施例として、全加
算器を用いて構成した場合を示す。図７に示される比較
器２１１ａは、上記において、ｎ＝２の場合を示し、全
加算器４０からなり、その演算処理シーケンスは、
（１）選ばれた２つのパスにおいて、パスメトリックと
ブランチメトリックを加算し尤度を演算、（２）各パス
の尤度の差分値を演算、の２ステップからなる。この場
合、処理時間は全加算器２段分を要する。

【００２４】そこで、図８の比較器２１１ｂで示される
ように、半加算器４１と全加算器４０からなる３項加算
器を、_NC₂個用いることで処理時間の短縮を図ることが
できる。この場合演算手順を変形し、（１）選ばれた２
つのパスにおいて、パスメトリックの差分値、および、
ブランチメトリックの差分値を演算し、（２）両差分値
を加算する、というシーケンスになる。

【００２５】ここでブランチメトリックの差分演算ｂｍ
０＝ｂｍ１は、ＡＣＳの帰還ループには直接含まれず、
これを事前に演算して１つの値にすることで比較器入力
数を減らすことができる。

【００２６】デコーダ２３は、上記_NC₂個の２入力比較
器の比較結果を受け、加算部２０で生成されたＮ個のメ
トリック値の内の１つを選択するセレクト信号を生成す
る。これは、各パスについて、Ｎ−１個の比較器出力の
論理積を取ることで実現できる。

【００２７】図９に示すような２ステップ演算時の４入
力比較の場合、その演算時間はインバータおよび３入力
ＡＮＤのゲート数段分で構成できる。セレクト信号は、
選択部２２およびＰＭ１２に出力され、選択部２２にお
いては加算部２０で生成したメトリック値の選択信号と
なり、またＰＭ１２では復号の際の図示しない内部セレ
クタの選択信号となる。

【００２８】加算部２０は、Ｎ個の入力すべてについて
の尤度を演算する。４入力比較時は図１１に示すすべて
のメトリック値の演算を行う。加算部２０は、２入力全
加算器で構成され、その一方の入力にはラッチ１３を介
したセレクタ２２の出力であるパスメトリック値を入力
する。加算部２０の処理時間を低減するために、再帰演
算のループに含まれないＢＭＵにおいてもう一方の入力
となるデータをあらかじめ演算しておき、加算部２０で
はこれと前記パスメトリック値の２入力加算を行うこと
で図１１に示すメトリック値が算出できるようにする。
この加算部２０を比較部２１１と並列に配置することで
従来に比べＡＣＳＵでの処理時間が短縮できる。

【００２９】また、図１０に示すように、加算部２０に
正規化回路２４の出力を入力し、パスメトリック値の正
規化を行うことができる。この場合、加算部１０は３入
力になり、例えば比較部２１１ｂと同様３項加算器を用
いて構成することができる。したがってこの正規化回路
出力を入力したとしても、デコーダでの遅延がある分比
較部・デコーダを通るパスの方が時間的にクリティカル
であり正規化回路挿入による全体の処理時間の増加は生
じない。

【００３０】正規化回路２４は各ノードのパスメトリッ
ク値を入力しその値に応じた正規化値を出力する帰還型
の構成、または、パスメトリック値によらず固定値もし
くは決められたノードのパスメトリック値を出力する構
成を取ることができる。また正規化回路２４は、任意の
時間間隔でその出力を生成することができる。これらの
構成は、回路上パスメトリック値がオーバーフローしな
い範囲内で自由な選択が可能である。

【００３１】選択部２２は、加算部で演算された複数の
尤度の内の１つを比較部出力であるセレクト信号で選
択、出力するセレクタで構成される。その出力はラッチ
１３を介し比較部２１３、加算部２０に入力され、次の
ステップにおける尤度演算に使用される。

【００３２】上記の通り、このＡＣＳＵ１１のクリティ
カルパスは、３項加算器２１１ｂ、セレクタ２２、及び
デコーダ２３での数段のゲート遅延であり、一方、従来
の加算・比較をシーケンシャルで行う構成では加算およ
び比較それぞれに必要な２項加算器が２段およびセレク
タである。本方式が３項加算である分、入力信号のビッ
ト数増に対する処理時間増の影響は少なく、実際に十分
な性能を得るために必要な演算ビット数では明らかに処
理時間が短縮する。また、本方式においてはデコーダお
よびセレクタでのゲート遅延は処理ステップ数により多
少の変化はあるものの基本的には演算時間は一定であ
り、処理ステップ数を増やすほど実効的な演算速度は向
上する。このＡＣＳＵは各ノードごとに１つ必要とな
る。

【００３３】上記した構成では処理ステップ数が増すほ
ど実効的な演算速度は向上するが、その分並列化を繰り
返すことより回路規模および消費電力も増大する。ま
た、状態数についても同様であり、復号性能の良さから
今後用いられるであろうＥＰＲＭＬ,Ｅ²ＰＲＭＬなど状
態数の多い復号構成では、回路規模、消費電力が増すと
いう問題がある。

【００３４】このような状態数による回路規模依存を減
らすため、各状態の比較部構成について再考する。前記
したＥＰＲチャネルを例にとると、比較部の３項加算器
で演算される各ノードのメトリック値は図１２のように
示される。各ノードでの加算器数６×ノード数８の計４
８の内、加算結果の等しい組み合わせは１０通りであ
る。したがって、現状では１０個の加算器出力を共通し
て用いるとしても全体では３８個もの３項加算器が必要
となる。

【００３５】しかし、ここでパスメトリック値Ｓ０〜Ｓ
７や入力信号ｙ_k-1，ｙ_kなどの変数部の共通した組み合
わせに注目すると、これらは図１３に示すように表左の
１２通りの共通項とその他の各ノード毎に異なる固定項
で構成されていることがわかる。したがって、これら１
２通りの３項加算を共通化し、その出力を再度固定値と
比較することで前記した３８個の３項加算器で構成され
る比較部は１２個の３項加算器と固定値加算と構成でき
回路規模の大幅な削減を図ることができる。

【００３６】図１４は上記した変数加算を共通化したＥ
ＰＲＭＬ比較部の構成である。比較部２１２は、ＢＭＵ
１０であらかじめ演算された入力信号ｙ_k、ｙ_k-1を含む
関数と、ラッチ１３を介してセレクタ２２から出力され
る２つのパスメトリック値との計３値を入力し、前記図
１３に示す共通項を演算する１２個の３項加算器２１１
ｂ、１２個の加算器出力と図１３に示す各ノード毎に定
まった固定値との比較を行いその比較結果をデコーダ２
３に出力する３８個の固定値比較器２１１ｃで構成さ
れ、各固定値比較器２１１ｃの出力である比較結果をも
とに８つのデコーダ２３は各ノードにおける選択情報を
復号し、セレクタ２２によってパスメトリック値をラッ
チ１３に出力する。

【００３７】図１３では、１２個の共通項を２つのパス
メトリック値、及び入力信号ｙ_k、ｙ_k-1といった変数の
みの関数で表しているが、回路で構成する上では図１４
に示すように各３項加算器２１１ｂの出力を共にする固
定値加算器２１１ｃの内の１つが０との比較になるよう
に共通項、及び固定項を変形できる。例えば、Ｓ０−Ｓ
４− ｙ_kを共通項に持つ場合、固定値比較器では固定値
−１と＋１に対し比較を行うことになるが、ここで共通
項をＳ０−Ｓ４−ｙ_k−１に置き換えることで固定値０
と＋２に対する比較を実行すればよいことになる。この
場合、固定値０との比較を行う１２個の固定値比較器は
比較器２１１ｂ出力の符号を用いることで大小判定が可
能となるため実際には設ける必要ない。

【００３８】したがって、固定値比較器は、実質、３８
−１２＝２６個のみで良いことになる。このように、図
１４の構成は、３項加算器２１１ｂの数が減った分、新
たに固定値比較器２１１ｃが増加するが、この固定値比
較器２１１ｃは固定値に対する大小判定を行うものであ
り、例えば固定値加算結果の符合判定といったハードワ
イヤー化することで回路規模、演算遅延の少なくすむ構
成を取ることができるのでトータルの回路規模としては
大幅に削減される。

【００３９】さらに、上記の構成では比較演算を３項加
算で行っているが、これを演算手順の変更により２項加
算で実現することもできる。図１５に示すトレリス線図
において、共通のノードから分かれるブランチのメトリ
ック共通項を事前に演算すると図１６のようなトレリス
線図に変更でき、さらに同様の手順を行うと図１７のよ
うに置き換えることができる。次に、共通のノードに合
流するブランチのメトリック共通項を事後に演算すると
図１８のようなトレリス線図に変更でき、さらに同様な
手順を行うと図１９のように置き換えることができる。

【００４０】この結果、最終的に得られる図２０のトレ
リス線図では、時刻ｋからｋ＋３までの入力信号ｙｋか
らｙ_k+3の関数であるメトリック値は比較選択されたパ
スのメトリック値にたし込まれるのみある。したがっ
て、比較演算はこれら入力に依存した値を用いることな
くパスメトリック値の差分と固定値との比較のみで行う
ことができる。図２１にこのアルゴリズムを実現するた
めの構成を示す。

【００４１】図２１は、入力信号をもとに前記図２０に
示される比較結果後加算される各ブランチのメトリック
値を演算するＢＭＵ１０、ＢＭＵからの信号をもとに尤
度を演算するＡＣＳＵ１１と、生き残りパスを決定する
ＰＭ１２からなり、ＡＣＳＵ１１は尤度比較が行われる
メトリック値に対しその内のすべての二組の差分を演算
する比較部２１３と、すべての比較結果から選択された
パスがどれかを復号決定するデコーダ２３と、デコード
結果をもとに最も尤度の大きいパスのパスメトリック値
を選択、出力するセレクタ２２と、選択されたパスメト
リックとブランチメトリックの加算を行い新たなパスの
尤度を演算する加算部２０とから構成される。

【００４２】２ステップトレリスの場合、比較部２１３
は図２２に示すパスメトリック値の差分と固定値との比
較を行い、また、加算部２０は図２３に示すメトリック
値を事前に演算しセレクタ２２に入力する。したがっ
て、この場合のクリティカルパスは比較部２１３、デコ
ーダ２３、セレクタ２２を経由するパスとなるが、前記
したように比較部２１３が２項加算と固定値加算で実現
でき、従来構成および上記３項加算を用いる構成に対し
て演算速度の向上を図ることができる。

【００４３】図２４は、本発明による信号再生装置の実
施の形態として、パーシャルレスポンスクラス４（ＰＲ
４）のビタビ復号器と、拡張パーシャルレスポンスクラ
ス４（ＥＰＲ４）のビタビ復号器とを併用した磁気記録
再生装置を示すものである。同図において、磁気記録再
生装置は、磁気ディスク部３０、リード系信号処理部３
１、ライト系信号処理部３２、コントローラ３３、上位
コンピュータとのインタフェース３４および全体を制御
するＣＰＵ３５からなる。磁気ディスク部３０におい
て、３０１は磁気記録媒体である磁気ディスクで、磁気
ヘッド３０２によって、信号が読み書きされる。３０３
は、読み出し書き込み増幅器、３０４は、サーボ制御部
３０５によって制御されるディスクモーターである。読
み出し書き込み増幅器３０３は、リード系信号処理部３
１、ライト系信号処理部３２に接続されている。本発明
が関係する信号再生部である、リード系信号処理部３１
において、３１１は、自動利得制御回路ＡＧＣ、アナロ
グ−ディジタル変換器Ａ／Ｄ、パーシャルレスポンス波
形等価器ＰＲＥＱＬおよび位相同期回路ＰＬＬからな
り、読み出し書き込み増幅器３０３からの読み出し信号
からパーシャルレスポンス波形を得る読み出し信号波形
変換部でる。読み出し信号波形変換部３１１の出力は、
パーシャルレスポンスクラス４（ＰＲ４）のビタビ復号
器３１２Ｎまたは拡張パーシャルレスポンスクラス４
（ＥＰＲ４）のビタビ復号器３１２Ｅでビタビ復号さ
れ、復調器３１３で復調される。

【００４４】前記したように本発明による拡張パーシャ
ルレスポンスクラス４（ＥＰＲ４）のビタビ復号器３１
２Ｅは、処理速度が早く、構成が簡潔であるから、パー
シャルレスポンスクラス４のビタビ復号器と併用する際
にも信号再生装置全体の小型化および動作速度のネック
となることがない。

【００４５】

【発明の効果】以上説明したように、本発明によれば、
高速な処理が可能となる拡張パーシャルレスポンスクラ
ス４のビタビ復号器を提供でき、パーシャルレスポンス
クラス４のビタビ復号器と併用する際にも装置全体の動
作速度のネックとなることを回避できる。

【図面の簡単な説明】

【図１】従来技術による拡張パーシャルレスポンスクラ
ス４のトレリス線図。

【図２】従来技術による２ステップ分の拡張パーシャル
レスポンスクラス４のトレリス線図。

【図３】図２のトレリス線図を１ステップにまとめた結
果を表すトレリス線図。

【図４】従来技術によるビタビ復号器のブロック図。

【図５】従来技術によるＡＣＳＵを示すブロック図。

【図６】本発明によるビタビ復号器を示すブロック図。

【図７】図６に示す比較部の構成を示すブロック図。

【図８】図６に示す比較部の構成を示すブロック図。

【図９】図６に示す比較部とデコーダを示す回路ブロッ
ク図。

【図１０】本発明によるＡＣＳＵを示すブロック図。

【図１１】本発明による加算部の演算結果を示す図表。

【図１２】本発明による比較部の演算結果を示す図表。

【図１３】本発明による比較部の演算結果を示す図表。

【図１４】本発明による比較部の詳細を示す回路ブロッ
ク図。

【図１５】従来技術による２ステップ分の拡張パーシャ
ルレスポンスクラス４のトレリス線図。

【図１６】図１５のトレリス線図を変形したものを示す
トレリス線図。

【図１７】図１６のトレリス線図を変形したものを示す
トレリス線図。

【図１８】図１７のトレリス線図を変形したものを示す
トレリス線図。

【図１９】図１８のトレリス線図を変形したものを示す
トレリス線図。

【図２０】図１９のトレリス線図を変形したものを示す
トレリス線図。

【図２１】本発明によるビタビ復号器を示すブロック
図。

【図２２】図２１の比較部の演算を示す図表。

【図２３】図２１の加算部の演算を示す図表。

【図２４】本発明によるビタビ復号器を用いた磁気記録
再生装置を示すブロック図。

【符号の説明】

１…ビタビ復号器、１０…ＢＭＵ、１１…ＡＣＳＵ、１
２…ＰＭ、１３…ラッチ、２０…加算部、２１、２１
１、２１２、２１３…比較部、２２…セレクタ、２３…
デコーダ、２４…正規化回路、３０…磁気ディスク部、
３１…リード系信号処理部、３１２Ｎ…パーシャルレス
ポンスクラス４のビタビ復号器、３１２Ｅ…拡張パーシ
ャルレスポンスクラス４のビタビ復号器 、４０…全加
算器、４１…半加算器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三田 誠一 神奈川県小田原市国府津2880番地株式会 社日立製作所 ストレージシステム事業 部内 (72)発明者 澤口 秀樹 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所 中央研究所内 (56)参考文献 特開 平８−37466（ＪＰ，Ａ) 特開 平７−183819（ＪＰ，Ａ) 特開 平10−190483（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 13/00 G11B 5/00 G11B 20/00 H04L 1/00

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】拡張パーシャルレスポンスクラス４に従っ
   て符号化された時系列の連続するｎサンプルを１ブロッ
   クとして最尤復号を行うビタビ復号器であって、各ノー
   ドの最尤パスの決定にあたり再帰的に用いられるパスメ
   トリック値同志のすべての差分と前記の差分をとる状態
   の組合せに応じて決められた多くともｎサンプル値の変
   数を含むメトリック値と和を算出する手段と、前記の加
   算を行う組合せに応じて決められた固定値と前記加算結
   果との大小比較を行う比較部と、前記のパスメトリック
   値と多くともｎサンプルの変数を含むメトリックとの加
   算により複数の新規メトリック値を生成する加算部と、
   前記の比較結果をもとに各ノードにおける最尤パスを決
   定するデコーダと、前記デコード結果をもとに前記の複
   数の新規メトリック値の内から最適なものを選択するセ
   レクタとを有し、前記デコーダは前記加算部より入力さ
   れたｎサンプルのメトリック値の内の一つを選択する選
   択信号を生成して前記セレクタに入力することを特徴と
   するビタビ復号器。
2. 【請求項２】拡張パーシャルレスポンスクラス４に従っ
   て符号化された時系列の連続するｎサンプルを１ブロッ
   クとして最尤復号を行うビタビ復号器であって、各ノー
   ドの最尤パスの決定にあたり再帰的に用いられるパスメ
   トリック値同志のすべての差分を算出する手段と、前記
   の差分を行うメトリックの組合せに応じて決められた固
   定値と前記差分結果との大小比較を行う比較部と、前記
   のパスメトリック値と多くとも２ｎサンプルの変数を含
   むメトリックとの加算により複数の新規メトリック値を
   生成する加算部と、前記の比較結果をもとに各ノードに
   おける最尤パスを決定するデコーダと、前記デコード結
   果をもとに前記の複数の新規メトリック値の内から最適
   なものを選択するセレクタとを有し、前記デコーダは前
   記加算部より入力されたｎサンプルのメトリック値の内
   の一つを選択する選択信号を生成して前記セレクタに入
   力することを特徴とするビタビ復号器。
3. 【請求項３】請求項１、及び２記載のビタビ復号器であ
   って、決められた固定値との大小比較を行う演算結果を
   生成する手段の数は、ｎ＝２の時は１２個、ｎ＞２の時
   は_NＣ₂個（Ｎ＝２のｎ乗）であることを特徴とするビタ
   ビ復号器。
4. 【請求項４】記録媒体に書き込まれた情報の再生を行
   う、ビタビ復号器を有する信号再生装置において、前記
   ビタビ復号器は、拡張パーシャルレスポンスクラス４に
   従って符号化された時系列の連続した複数サンプルを１
   ブロックとして最尤復号を行う拡張パーシャルレスポン
   スクラス４のビタビ復号器であり、各ノードの最尤パス
   の決定にあたり再帰的に用いられるパスメトリック値同
   志のすべての差分と前記の差分をとる状態の組合せに応
   じて決められた多くともｎサンプル値の変数を含むメト
   リック値と和を算出する手段と、前記の加算を行う組合
   せに応じて決められた固定値と前記加算結果との大小比
   較を行う比較部と、前記のパスメトリック値と多くとも
   ｎサンプルの変数を含むメトリックとの加算により複数
   の新規メトリック値を生成する加算部と、前記の比較結
   果をもとに各ノードにおける最尤パスを決定するデコー
   ダと、前記デコード結果をもとに前記の複数の新規メト
   リック値の内から最適なものを選択するセレクタとを有
   し、前記デコーダは前記加算部より入力されたｎサンプ
   ルのメトリック値の内の一つを選択する選択信号を生成
   して前記セレクタに入力することを特徴とすることを特
   徴とする信号再生装置。
5. 【請求項５】記録媒体に書き込まれた情報の再生を行
   う、ビタビ復号器を有する信号再生装置において、パー
   シャルレスポンスクラス４のビタビ復号器と、拡張パー
   シャルレスポンスクラス４に従って符号化された時系列
   の連続する複数サンプルを１ブロックとして最尤復号を
   行う請求項４記載の拡張パーシャルレスポンスクラス４
   のビタビ復号器とを併用したことを特徴とする信号再生
   装置。