JP4099730B2 - ディジタル信号再生装置 - Google Patents
ディジタル信号再生装置 Download PDFInfo
- Publication number
- JP4099730B2 JP4099730B2 JP22453697A JP22453697A JP4099730B2 JP 4099730 B2 JP4099730 B2 JP 4099730B2 JP 22453697 A JP22453697 A JP 22453697A JP 22453697 A JP22453697 A JP 22453697A JP 4099730 B2 JP4099730 B2 JP 4099730B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transition
- metric
- state
- probability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル信号再生装置に関し、例えばビデオテープレコーダ、光ディスク装置等のビタビ復号に適用することができる。本発明は、入力信号の仮識別結果に基づいて、入力信号を等化してなる等化信号の取り得る状態推移を制限し、該制限した状態推移について確からしい推移を判定することにより、簡易な構成で必要に応じて高速度でディジタル信号をビタビ復号できるようにする。
【０００２】
【従来の技術】
従来、ビデオテープレコーダ、光ディスク装置等においては、ビタビ復号により再生信号を処理することにより、高密度に記録したディジタル信号を確実に再生できるようになされている。
【０００３】
すなわちビタビ復号は、符号間干渉により決まるｎ種類の状態を、直前の入力データの組み合わせにより定義し、入力データが変化する毎に、このｎ種類の状態を続くｎ種類の状態に更新して入力データを処理する。具体的に、このｎ個の状態は、符号間干渉の長さがｍの場合、直前のｍ−１ビットにより決定され、例えば入力データが１、０のディジタルデータの場合、ｎ＝２(m-1) の状態が存在することになる。
【０００４】
このようにして規定されるｎ個の状態について、各状態に推移する尤度は、再生信号に含まれるノイズ成分がガウス分布によるものと仮定し、ノイズが存在しない場合の各状態に対応する再生信号の値を振幅基準値とすると、振幅基準値と実際の再生信号との差分を２乗し、各状態に推移するまでこの２乗値を累積した値となる。これによりビタビ復号は、直前ｎ個の状態からそれぞれ各状態へ推移する可能性のある経路についてそれぞれ累積値を計算し、この計算結果より最も尤度の大きな（累積値の小さな）経路により推移したものと判断して、ｎ個の状態を続くｎ個の状態に更新すると共に、各状態における識別値の履歴及び尤度を更新する。
【０００５】
このようにして最も確からしい状態推移を順次検出すると、所定の段階で数ビット前までの履歴が１つの履歴に統一され（マージ）、それまでの識別結果が確定する。これによりビタビ復号は、再生信号を識別する。
【０００６】
このようにして再生信号を処理するビタビ復号においては、再生信号に重畳するノイズがランダムノイズの場合、再生信号の持つ信号電力を最大限利用して再生信号を識別できることにより、各ビット毎に、再生信号を所定のしきい値と比較して復号する復号方式に比して、エラーレートを改善することができる。
【０００７】
図７は、ＲＬＬ（Run Length Limited）（１，７）符号とＥＰＲ（ Extended Partial Responce）４等化を組み合わせた場合における状態の遷移を示す図表である。なおＲＬＬ（１，７）符号は、論理１又は０がそれぞれ２以上連続し、論理１又は０が１個だけ単独では発生しない符号化方式である（いわゆるｄ＝１制限による符号化方式）。またＥＰＲ４は、ＰＲ（１、１、−１、−１）であり、１の入力データに対して３ビット後まで符号間干渉が発生する。
【０００８】
従ってこの組み合わせでは、３ビット前までの入力データの履歴により、その次に入力されたデータによる状態推移（出力）が一義的に決まる。ここでａ〔ｋ〕は、入力データを示し、ａ〔ｋ−１〕、ａ〔ｋ−２〕、ａ〔ｋ−３〕は、それぞれ入力データａ〔ｋ〕より１クロック、２クロック、３クロック前の入力データである。この入力データａ〔ｋ−１〕、ａ〔ｋ−２〕、ａ〔ｋ−３〕による状態ｂ〔ｋ−１〕を、符号Ｓと各入力データａ〔ｋ−１〕、ａ〔ｋ−２〕、ａ〔ｋ−３〕の値により示す。この場合、例えば状態（Ｓ０００）において、値０の入力ａ〔ｋ〕が入力すると、値０の出力ｃ〔ｋ〕が得られ、状態ｂ〔ｋ〕は、（Ｓ０００）に変化する。
【０００９】
ＲＬＬ（１，７）符号の場合、ｄ＝１制限により（Ｓ０１０）及び（Ｓ１０１）の状態は発生せず、各状態ｂ〔ｋ−１〕は、この２つの状態（Ｓ０１０）及び（Ｓ１０１）を除いて、０または１の入力に対応して２つの状態へ推移し、全体として６つの状態を取ることが分かる。またＲＬＬ（１，７）符号の場合、出力信号ｃ〔ｋ〕は、−２、−１、０、１、２の５つの振幅基準値を持つことになる。これらの関係をトレリス線図により示すと、図８に示すように表される。
【００１０】
この場合ビタビ復号では、この図８の繰り返しにより形成されるトレリス線図から、ＥＰＲ４等化再生信号とＥＰＲ４等化振幅基準値との差分の２乗値（ブランチメトリック）を累積し、この累積値が最も小さくなるパスを選択して、入力信号を復号することになる。
【００１１】
図９は、この種のビタビ復号器を適用したビデオテープレコーダの再生信号処理系を示すブロック図である。このビデオテープレコーダ１は、上述したＲＬＬ（１，７）符号とＥＰＲ４等化との組み合わせにより、ディジタルビデオ信号を記録再生する。すなわち積分等化器２は、磁気ヘッドより出力される再生信号ＲＦをナイキャスト等化して出力する。比較回路３は、積分等化器２より出力される再生信号ＲＦを２値化し、その結果得られる２値化信号Ｓ１を出力する。
【００１２】
位相比較器４は、電圧制御型発振回路（ＶＣＯ）５より出力されるクロックＣＫと、２値化信号Ｓ１とを位相比較し、その位相比較結果を出力する。積分器６は、この位相比較結果を帯域制限して誤差信号を生成し、この誤差信号を電圧制御型発振回路５に出力する。電圧制御型発振回路５は、この誤差信号の信号レベルを所定の信号レベルに保持するように発振周波数を可変してクロックＣＫを出力する。これより位相比較器４、電圧制御型発振回路５、積分器６は、ＰＬＬ回路を構成し、再生信号ＲＦよりクロックＣＫを再生する。
【００１３】
アナログディジタル（Ａ／Ｄ）変換器７は、このクロックＣＫを基準にして、積分等化器２より出力される再生信号ＲＦをアナログディジタル変換処理し、その処理結果でなるディジタル再生信号ＤＲＦを出力する。ビタビ復号器８は、このディジタル再生信号ＤＲＦを受け、このディジタル再生信号ＤＲＦよりビデオテープへの記録信号でなる２値復号出力Ｄ１を識別して出力する。
【００１４】
図１０は、このビタビ復号器８を示すブロック図である。このビタビ復号器８において、ブランチメトリック計算回路８Ａは、ディジタル再生信号ＤＲＦを受け、ディジタルビデオ信号の各サンプル値毎に、次式の演算処理を実行することにより、各振幅基準値に対するブランチメトリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕を計算して出力する。ここでブランチメトリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕は、ノイズが存在しない場合の各状態に対応する再生信号の値（振幅基準値であり、この場合値２、値１、値０、値−１、値−２の５種類である）と実際の再生信号レベルｓｉｇ〔ｋ〕との差分の２乗値であり、各振幅基準値に対する再生信号レベルのユークリッド距離である。
【００１５】
【数１】
【００１６】
具体的に、ブランチメトリック計算回路８Ａは、ディジタル再生信号ＤＲＦより各振幅基準値を減算する複数系統の減算回路と、各減算結果を２乗する複数系統の乗算回路により構成される。
【００１７】
ブランチメトリック処理回路８Ｂは、ブランチメトリック計算回路８Ａより出力されるブランチメトリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕を用いて、次式の演算処理を実行することにより、各状態へのブランチメトリックの累積値でなるメトリック（Ｓ０００、ｋ）〜（Ｓ１１１、ｋ）を計算する。ここでｍｉｎ｛ａ，ｂ｝は、ａ，ｂより小さな値を選択する処理である。
【００１８】
【数２】
【００１９】
パスメモリユニット８Ｃは、ブランチメトリック処理回路８Ｂの計算結果に基づいて、２値復号出力Ｄ１を出力する。
【００２０】
図１１及び図１２は、ブランチメトリック処理回路８Ｂの構成を詳細に示すブロック図である。ブランチメトリック処理回路８Ｂは、各メトリック計算回路８ＢＡ〜８ＢＦにより各状態に対応するメトリックを計算する。
【００２１】
すなわち状態（Ｓ１１１）への推移について、メトリックを計算する第１のメトリック計算回路８ＢＡにおいて、加算器１０Ａは、この第１のメトリック計算回路８ＢＡにおいて１クロック前に計算された状態（Ｓ１１１）のメトリックＬ（Ｓ１１１，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ２（ｋ）とを加算して出力する。これにより加算器１０Ａは、（２−１）式の右辺、第１項に対応する加算結果を出力する。
【００２２】
加算器１１Ａは、第４のメトリック計算回路８ＢＤにおいて１クロック前に計算された状態（Ｓ０１１）のメトリックＬ（Ｓ０１１，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ１（ｋ）とを加算して出力する。これにより加算器１１Ａは、（２−１）式の右辺、第２項に対応する加算結果を出力する。
【００２３】
比較回路１２Ａは、加算器１０Ａ及び１１Ａの出力データの比較結果を出力する。これにより比較回路１２Ａは、状態（Ｓ１１１）へ遷移可能な状態（Ｓ１１１）及び（Ｓ０１１）について、何れの状態より推移した方が尤度が大きいか（確からしいか）判断し、その判定結果ＳＥＬ３を出力する。
【００２４】
セレクタ１３Ａは、比較回路１２Ａの判定結果ＳＥＬ３に応じて、加算器１０Ａ又は１１Ａの加算結果を選択出力し、ラッチ（Ｄ）１４Ａは、このセレクタ１３Ａの選択出力をラッチする。これによりラッチ１４Ａは、（２−１）式の右辺の演算処理結果をラッチして保持する。
【００２５】
これに対して第２のメトリック計算回路８ＢＢにおいて、加算器１０Ｂは、第１のメトリック計算回路８ＢＡにおいて１クロック前に計算された状態（Ｓ１１１）のメトリックＬ（Ｓ１１１，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ３（ｋ）とを加算して出力する。これにより加算器１０Ｂは、（２−２）式の右辺、第１項に対応する加算結果を出力する。
【００２６】
加算器１１Ｂは、第４のメトリック計算回路８ＢＤにおいて１クロック前に計算された状態（Ｓ０１１）のメトリックＬ（Ｓ０１１，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ３（ｋ）とを加算して出力する。これにより加算器１１Ｂは、（２−２）式の右辺、第２項に対応する加算結果を出力する。
【００２７】
比較回路１２Ｂは、加算器１０Ｂ及び１１Ｂの出力データの比較結果を出力する。これにより比較回路１２Ｂは、状態（Ｓ１１０）へ遷移可能な状態（Ｓ１１１）及び（Ｓ０１１）について、何れの状態より推移した方が尤度が大きいか判断し、その判定結果ＳＥＬ２を出力する。
【００２８】
セレクタ１３Ｂは、比較回路１２Ｂの判定結果ＳＥＬ２に応じて、加算器１０Ｂ又は１１Ｂの加算結果を選択出力し、ラッチ（Ｄ）１４Ｂは、このセレクタ１３Ｂの選択出力をラッチする。これによりラッチ１４Ｂは、（２−２）式の右辺の演算処理結果でなる、状態（Ｓ１１０）のメトリックをラッチして保持する。
【００２９】
これに対して第３のメトリック計算回路８ＢＣにおいて、加算器１０Ｃは、第２のメトリック計算回路８ＢＢにおいて１クロック前に計算された状態（Ｓ１１０）のメトリックＬ（Ｓ１１０，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ４（ｋ）とを加算して出力し、ラッチ（Ｄ）１４Ｃは、この加算結果をラッチする。これによりラッチ１４Ｃは、（２−３）の右辺の演算処理結果でなる、状態（Ｓ１００）のメトリックをラッチして保持する。
【００３０】
これに対して第４のメトリック計算回路８ＢＤにおいて（図１２）、加算器１０Ｄは、第５のメトリック計算回路８ＢＥにおいて１クロック前に計算された状態（Ｓ００１）のメトリックＬ（Ｓ００１，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ０（ｋ）とを加算して出力し、ラッチ（Ｄ）１４Ｄは、この加算結果をラッチする。これによりラッチ１４Ｄは、（２−４）式の右辺の演算処理結果でなる、状態（Ｓ０１１）のメトリックをラッチして保持する。
【００３１】
これに対して第５のメトリック計算回路８ＢＥにおいて、加算器１０Ｅは、第３のメトリック計算回路８ＢＣにおいて１クロック前に計算された状態（Ｓ１００）のメトリックＬ（Ｓ１００，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ２（ｋ）とを加算して出力する。これにより加算器１０Ｅは、（２−５）式の右辺、第１項に対応する加算結果を出力する。
【００３２】
加算器１１Ｅは、第６のメトリック計算回路８ＢＦにおいて１クロック前に計算された状態（Ｓ０００）のメトリックＬ（Ｓ０００，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ１（ｋ）とを加算して出力する。これにより加算器１１Ｅは、（２−５）式の右辺、第２項に対応する加算結果を出力する。
【００３３】
比較回路１２Ｅは、加算器１０Ｅ及び１１Ｅの出力データの比較結果を出力する。これにより比較回路１２Ｅは、状態（Ｓ００１）へ遷移可能な状態（Ｓ１００）及び（Ｓ０００）について、何れの状態より推移した方が尤度が大きいか判断し、その判定結果ＳＥＬ１を出力する。
【００３４】
セレクタ１３Ｅは、比較回路１２Ｅの判定結果ＳＥＬ１に応じて、加算器１０Ｅ又は１１Ｅの加算結果を選択出力し、ラッチ（Ｄ）１４Ｅは、このセレクタ１３Ｅの選択出力をラッチする。これによりラッチ１４Ｅは、（２−５）式の右辺の演算処理結果でなる、状態（Ｓ００１）のメトリックをラッチして保持する。
【００３５】
これに対して第６のメトリック計算回路８ＢＦにおいて、加算器１０Ｆは、第３のメトリック計算回路８ＢＣにおいて１クロック前に計算された状態（Ｓ１００）のメトリックＬ（Ｓ１００，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ３（ｋ）とを加算して出力する。これにより加算器１０Ｆは、（２−６）式の右辺、第１項に対応する加算結果を出力する。
【００３６】
加算器１１Ｆは、第６のメトリック計算回路８ＢＦにおいて１クロック前に計算された状態（Ｓ０００）のメトリックＬ（Ｓ０００，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ２（ｋ）とを加算して出力する。これにより加算器１１Ｆは、（２−６）式の右辺、第２項に対応する加算結果を出力する。
【００３７】
比較回路１２Ｆは、加算器１０Ｆ及び１１Ｆの出力データの比較結果を出力する。これにより比較回路１２Ｆは、状態（Ｓ０００）へ遷移可能な状態（Ｓ１００）及び（Ｓ０００）について、何れの状態より推移した方が尤度が大きいか判断し、その判定結果ＳＥＬ０を出力する。
【００３８】
セレクタ１３Ｆは、比較回路１２Ｆの判定結果ＳＥＬ０に応じて、加算器１０Ｆ又は１１Ｆの加算結果を選択出力し、ラッチ（Ｄ）１４Ｆは、このセレクタ１３Ｆの選択出力をラッチする。これによりラッチ１４Ｆは、（２−６）式の右辺の演算処理結果でなる、状態（Ｓ０００）のメトリックをラッチして保持する。
【００３９】
図１３、図１４及び図１５は、パスメモリユニット８Ｃを示すブロック図である。パスメモリユニット８Ｃは、各状態に対応する６個のパスメモリ８ＣＡ〜８ＣＦにより構成され、各パスメモリ８ＣＡ〜８ＣＦは、それぞれ対応するメトリック計算回路８ＢＡ〜８ＢＦの判定結果ＳＥＬ０〜ＳＥＬ４により直前の２つの状態における履歴（識別結果）を選択的に承継するパスメモリと、承継すべき履歴（識別結果）が１つしかないパスメモリとにより構成される。
【００４０】
図１３は、この後者の、承継すべき履歴（識別結果）が１つしかないパスメモリを示し、第３及び第４の状態（Ｓ１００、Ｓ０１１）のパスメモリ８ＣＣ、８ＣＤである。ここで第３のパスメモリ８ＣＣは、図８について説明した状態推移に対応して第２の状態（Ｓ１１０）の履歴を承継し、保持した履歴を対応する状態（Ｓ００１）、（Ｓ０００）のパスメモリ８ＣＥ、８ＣＦに出力する。さらに第３のパスメモリ８ＣＣは、状態推移に対応する値０の固定データが初段のラッチ（Ｄ）１６Ａに入力される。
【００４１】
この第３のパスメモリ８ＣＣに対して、第４の状態（Ｓ００１）のパスメモリ８ＣＤは、第２の状態（Ｓ１１０）の履歴に代えて第５の状態（Ｓ００１）を承継する点、初段のラッチ（Ｄ）１６Ａに値０の固定データに代えて値１の固定データが入力される点、状態（Ｓ００１）、（Ｓ０００）のパスメモリ８ＣＢ、８ＣＡに代えて、状態（Ｓ１１１）、（Ｓ１１０）のパスメモリ８ＣＡ、８ＣＢに履歴を出力する点を除いて、この第３のパスメモリ８ＣＣと同一に構成されることにより、ここでは第３のパスメモリ８ＣＣについて説明し、第４のパスメモリ８ＣＤについての重複した説明は省略する。
【００４２】
すなわちパスメモリ８ＣＣは、所定段数（パスがマージする以上の段数であり、一般的には１６〜３２ビットに相当する段数である）のラッチ１６Ａ〜１６Ｎにより構成され、クロックＣＫにより値１の固定データ、第２のパスメモリ８ＣＢに保持した履歴を順次ラッチし、最終段のラッチ１６Ｎより２値復号出力Ｄ１を出力する。
【００４３】
これに対して残るパスメモリ８ＣＡ、８ＣＢ、８ＣＥ、８ＣＦのうち、第１のパスメモリ８ＣＡは（図１４）、パスメモリ８ＣＣと同一段数のラッチ１６Ａ〜１６Ｎを直列接続し、これらラッチ１６Ａ〜１６Ｎ間に、第４のパスメモリ８ＣＤの履歴、又は直前のラッチの履歴を選択出力するセレクタ１７Ａ〜１７Ｍを配置して構成される。
【００４４】
これらセレクタ１７Ａ〜１７Ｍは、判定結果ＳＥＬ３に応じて動作を切り換え、これにより対応するメトリック計算回路８ＢＡにおいて、第４の状態（Ｓ０１１）からのメトリックが選択されると、パスメモリ８ＣＤの履歴を選択出力するのに対し、第１の状態（Ｓ１１１）からのメトリックが選択されると、自己が保持する履歴を選択出力する。初段のラッチ１６Ａは、これら２つの推移に共通して対応する値１の固定データをラッチする。また最終段のラッチ１６Ｎは、２値復号出力Ｄ１を出力する。
【００４５】
なお第６の状態（Ｓ１１１）のパスメモリ８ＣＦは、この図１４に示す構成において、第４のパスメモリ８ＣＤの履歴に代えて、第３のパスメモリ８ＣＣの履歴を選択的に承継する点、履歴の承継に対応して、値１の固定値データに代えて値０の固定値データを初段のラッチ１６Ａでラッチする点、履歴の送出先が異なる点、セレクタ１７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第１のパスメモリ８ＣＡと同一に構成されることから、図１４において対応する箇所を括弧書きにより示し、重複した説明は省略する。
【００４６】
これに対して第２のパスメモリ８ＣＢは（図１５）、パスメモリ８ＣＣと同一段数のラッチ１６Ａ〜１６Ｎと、初段のラッチ１６Ａを除くこれらラッチ１６Ｂ〜１６Ｎに、第１のパスメモリ８ＣＡの履歴、又は第４のパスメモリ８ＣＤの履歴を選択出力するセレクタ１７Ａ〜１７Ｍを配置して構成される。
【００４７】
これらセレクタ１７Ａ〜１７Ｍは、判定結果ＳＥＬ２に応じて動作を切り換え、これにより対応するメトリック計算回路８ＢＢにおいて、第１の状態（Ｓ０００）からのメトリックが選択されると、パスメモリ８ＣＡの履歴を選択出力するのに対し、第４の状態（Ｓ０１１）からのメトリックが選択されると、パスメモリ８ＣＤの履歴を選択出力する。初段のラッチ１６Ａは、これら２つの推移に共通して対応する値０の固定データをラッチする。また最終段のラッチ１６Ｎは、２値復号出力Ｄ１を出力する。
【００４８】
なお第５の状態（Ｓ１１１）のパスメモリ８ＣＥは、この図１５に示す構成において、第１又は第４のパスメモリ８ＣＡ又は８ＣＤの履歴に代えて、第６又は第３のパスメモリ８ＣＦ又は８ＣＣの履歴を選択的に承継する点、履歴の承継に対応して値０の固定値データに代えて値１の固定値データを初段のラッチ１６Ａでラッチする点、履歴の送出先が異なる点、セレクタ１７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第２のパスメモリ８ＣＢと同一に構成されることから、図１５において対応する箇所を括弧書きにより示し、重複した説明は省略する。
【００４９】
これらの構成により、各パスメモリ８ＣＡ〜８ＣＦは、所定段数だけ履歴を承継すると、対応するラッチにおいて、同一の履歴が保持されることになる。ビタビ復号器８においては、これにより何れかのパスメモリ８ＣＡ〜８ＣＦの最終段のラッチ１６Ｎより２値復号出力Ｄ１を選択的に出力するようになされている。
【００５０】
【発明が解決しようとする課題】
ところでビタビ復号器８のメトリック計算回路８ＢＡ〜８ＢＦにおいては、ブランチメトリック計算回路８Ａより出力されるブランチメトリックＢＭをそれまでのメトリックＬ〔ｋ−１〕と加算して比較した後、比較結果に基づいてメトリックを選択的にラッチすることにより、入力データａ〔ｋ〕に対応するメトリックＬ〔ｋ〕を計算するようになされており、この計算を入力データａ〔ｋ〕のクロック周期で繰り返す必要がある。
【００５１】
これにより従来のビタビ復号器８は、高転送速度の入力データａ〔ｋ〕については、適用困難な問題があった。
【００５２】
また各状態についてブランチメトリックＢＭ、メトリックＬを計算し、さらに履歴を保持することから、全体構成が煩雑になる問題がある。因みに、ＥＰＲ４等化においては、６状態についてこれらの処理を実行すれば良いが、例えばＥＥＰＲ４（ＰＲ（１，２，０，−２，−１））においては、１０状態についてこれらの処理が必要になり、これにより高密度にデータを記録し、伝送する場合には、回路規模が指数関数的に増大することになる。
【００５３】
本発明は以上の点を考慮してなされたもので、簡易な構成でビタビ復号することができるディジタル信号再生装置、またこれに加えて高速度でビタビ復号することができるディジタル信号再生装置を提案しようとするものである。
【００５４】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、入力信号を所定のサンプリング周期により仮識別して、正しい識別結果に対して、変化点のタイミングが同一か、又は１クロック周期だけ遅延してなる２値化信号を生成する。またこの入力信号を等化して等化信号を生成する。さらにこの２値化信号に基づいて、等化信号の取り得る状態の推移を制限し、この制限した状態の推移より最も確からしい状態推移を検出して入力信号を識別する。
【００５５】
入力信号を所定のサンプリング周期により仮識別して、変化点のタイミングが同一か、又は１クロック周期だけ遅延してなる２値化信号を生成すれば、エッジのタイミングについては１クロックの誤差を有してはいるものの、十分な識別マージンにより入力信号を識別することができる。また必要に応じてこの入力信号を等化する等によっても、この識別マージンを向上することができる。またこの２値化信号に基づいて、等化信号の取り得る状態の推移を制限することができる。これによりこの制限した状態の推移から最も確からしい状態推移を検出して入力信号を識別すれば、状態の推移を制限した分、少ない演算処理により最も確からしい状態推移を検出でき、その分全体構成を簡略化することができる。また状態の推移を制限した分、推移の経路を低減でき、必要に応じて推移の選択に伴う確からしさの更新処理を２サンプリング周期以上の周期により実行することができる。
【００５６】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００５７】
図１は、本発明の実施の形態に係るビタビ復号器を示すブロック図である。このビタビ復号器２０は、例えば図９について上述したビタビ復号器８に代えて適用される。すなわちこの実施の形態では、ＲＬＬ（１，７）符号とＥＰＲ４等化の組み合わせにビタビ復号器２０を適用して、記録信号に対応する２値識別出力Ｄ１を再生する。
【００５８】
このビタビ復号器２０において、ＰＲ（１，１）等化器２１は、ナイキャスト等化されてディジタル信号に変換されてなるディジタル再生信号ＤＲＦを受け、このディジタル再生信号ＤＲＦよりＰＲ（１，１）等化信号ＳＰＲ（１，１）を生成する。すなわちＰＲ（１，１）等化器２１は、順次入力されるディジタル再生信号ＤＲＦを順次１クロック周期だけ遅延させる遅延回路と、この遅延回路の入出力を加算して出力する加算器とにより構成され、これにより（１＋Ｄ）の演算処理を実行してＰＲ（１，１）等化信号ＳＰＲ（１，１）を生成する。
【００５９】
２値識別回路２２は、このＰＲ（１，１）等化信号ＳＰＲ（１，１）を値１の振幅基準値により２値化して出力する。すなわち図２に示すように、振幅基準値１、０でなる記録信号ＳＲＥＣ（図２（Ａ））をナイキャスト等化した後（図２（Ｂ））、ＰＲ（１，１）等化信号ＳＰＲ（１，１）（図２（Ｃ））に変換すれば、振幅基準値０、１、２によるＰＲ（１，１）等化信号ＳＰＲ（１，１）を得ることができる。このＰＲ（１，１）等化信号ＳＰＲ（１，１）においては、ＲＬＬ（１，７）符号を処理することから、ＰＲ（１，１）等化信号ＳＰＲ（１，１）においては、振幅基準値１を横切る前後で、対応する振幅基準値が値０及び値２を取ることになる。これによりこのＰＲ（１，１）等化信号ＳＰＲ（１，１）を値１の振幅基準値により２値化する場合、単にナイキャスト等化して得られるディジタル再生信号ＤＲＦを２値化する場合に比して、振幅方向に２1/2 倍の識別マージンを得ることができる。
【００６０】
この場合、２値識別回路２２においては、このように等化されたノイズを含んでなる再生信号ＤＲＦを、次式の条件により２値識別することにより、２値識別信号Ｓ２（ｄ）を生成する。ここでＺ（ｋ）は再生信号である。
【００６１】
【数３】
【００６２】
この識別結果Ｓ２（ｄ）（図２（Ｄ））は、値１の振幅基準値を横切るタイミングがノイズにより変化することより、記録信号ＳＲＥＣに対して、各エッジのタイミングが同位相か又は１クロック遅延したものとなり、これにより識別結果Ｓ２（ｄ）においては誤りを含んで識別されることになる。しかしながら単にナイキャスト等化して得られるディジタル再生信号ＤＲＦを２値化する場合に比して、振幅方向に２1/2 倍、位相方向に２倍の識別マージンにより識別していることにより、各エッジにおいて１クロックの誤差を有してはいるものの、この１クロックの誤差を除いて記録信号ＳＲＥＣを正しく識別していることになる。これによりこの実施の形態では、この２値識別回路２２により再生信号ＲＦを仮識別し、この仮識別結果により計算量を低減する。
【００６３】
すなわち図３に記録信号ＳＲＥＣ（図３（Ａ））と仮識別結果Ｓ２（図３（Ｂ））との関係を示すように、仮識別結果Ｓ２（ｄ）におけるエッジのタイミングは、記録信号ＳＲＥＣに対して１クロック周期だけ遅延したものか（以下後ろエッジのタイミングと呼ぶ）、又は正しいタイミング（以下前エッジのタイミングと呼ぶ）かの何れかでなることにより、この仮識別結果Ｓ２（ｄ）より考えられる記録信号ＳＲＥＣＩは、エッジのタイミングが未確定な図３（Ｃ）に示すような信号波形になる。
【００６４】
すなわち前エッジのタイミングが正しいものと仮定すると、ＥＰＲ４等化信号ＳＰＲ４（図３（Ｄ））においてこの前エッジに対応する状態は、図７より、Ｓ００１又はＳ１１０であり、値０、値１又は値０、値−１の出力値が得られ、何れの出力値が得られる場合でも、２つのパスが合流して続くサンプリング点（後エッジのタイミング）で値２又は値−２の出力値が得られることになる。
【００６５】
また同様に、後エッジのタイミングが正しいものと仮定すると、ＥＰＲ４等化信号ＳＰＲ４においてこの後エッジに対応する状態は、Ｓ００１又はＳ１１０であり、２つのパスが合流して続くサンプリング点で値２又は値−２の出力値が得られることになる。
【００６６】
これにより前エッジに対応する値２又は値−２の振幅基準値ＰＡと、後エッジに対応する値２又は値−２の振幅基準値ＰＢ間とを結ぶパスａａ〜ｂｂについて、メトリックを計算して何れのエッジによる識別結果が確からしいか判定すれば、従来のビタビ復号による場合のように、全ての状態推移についてメトリックを計算しなくても、最も確からしいパスを選択することができる。これにより従来に比して全体構成を簡略化して、正しい復号結果を得ることができる。すなわちこの実施の形態では、図８について上述した６状態についての処理を４状態について実行すれば良いことになる。
【００６７】
またｄ＝１の制限により、パスの合流点に続くサンプリング点においては、パスが合流しないことにより、その分メトリックを判定した後、ブランチメトリックと加算して続くメトリックを計算する処理を、必要に応じて２サンプリング周期で実行することができ、これにより転送速度の早い入力データも簡易に処理することができる。
【００６８】
具体的に、ＲＬＬ（１，７）符号においては、値０、０又は値１、１が連続する場合には（識別結果が２Ｔの場合）、振幅基準値２及び−２の間で、３つのパスが存在し、値０又は値１が３ビット以上連続する場合には、振幅基準値２及び−２の間で、４つのパスが存在することになる。これによりこのように仮識別によるエッジのタイミングを基準にしてパスを判定するにつき、４系統のパスについてメトリックを計算すれば、ビタビ復号できる。
【００６９】
なお以下において、この前エッジに対応する振幅基準値から前エッジに対応する振幅基準値へのパスを符号ａａにより、前エッジに対応する振幅基準値から後ろエッジに対応する振幅基準値へのパスを符号ａｂにより、後ろエッジに対応する振幅基準値から前エッジに対応する振幅基準値へのパスを符号ｂａにより、後ろエッジに対応する振幅基準値から後ろエッジに対応する振幅基準値へのパスを符号ｂｂにより示す。従ってパスａａは、仮識別信号Ｓ２の変化点を１クロック進めたものが正しいパスの場合であり、パスａｂは、仮識別信号Ｓ２の前側変化点を１クロック進めたものが正しいパスの場合である。またパスｂａは、仮識別信号Ｓ２の後ろ側変化点を１クロック進めたものが正しいパスの場合であり、パスｂｂは、仮識別信号Ｓ２の変化点が正しいパスの場合である。
【００７０】
ＥＰＲ４等化器２３は、ＰＲ（１，１）等化信号ＳＰＲ（１，１）を受け、各サンプリング値を順次２クロック周期だけ遅延させ、この遅延した入力データと順次入力される入力データとを減算して出力する。これによりＥＰＲ４等化器２３は、ＰＲ（１，１）等化信号ＳＰＲ（１，１）を１−Ｄ2 の演算式により演算処理し、ＥＰＲ４等化信号ＳＰＲ４を出力する。
【００７１】
状態検出回路２４は、連続する仮識別信号Ｓ２より、仮識別信号Ｓ２の各タイミングに対応する、上述した４つのパスａａ〜ｂｂについての振幅基準値ＴＨａａ〜ＴＨｂｂを出力する。また各パスａａ〜ｂｂが合流するタイミングを検出し、この合流のタイミング信号ＳＴを出力する。
【００７２】
すなわち図４に示すように、状態検出回路２４は、４つの遅延回路（Ｄ）２４Ａ〜２４Ｄによる直列回路を有し、この直列回路により仮識別信号Ｓ２をクロック周期で順次遅延させる。デコーダー２４Ｅは、この直列回路により生成される連続する５ビットの仮識別信号Ｓ２をアドレスにして、内蔵のメモリをアクセスすることにより、タイミング信号ＳＴ、各パスａａ〜ｂｂについての振幅基準値ＴＨａａ〜ＴＨｂｂを出力する。
【００７３】
この振幅基準値ＴＨａａ〜ＴＨｂｂにおいて、状態検出回路２４は、例えば図３において時点ｔ１及びｔ２で示すように、パスａａ〜ｂｂが合流した場合には、対応する振幅基準値ＴＨａａ〜ＴＨｂｂについては、同一の値を出力する。ちなみに、時点ｔ１においては、パスａａ及びａｂに値２の振幅基準値ＴＨａａ、ＴＨａｂを出力するのに対し、パスｂａ及びｂｂには、値１の振幅基準値ＴＨｂａ、ＴＨｂｂを出力する。また時点ｔ２においては、パスｂａ及びｂｂに値２の振幅基準値ＴＨｂａ、ＴＨｂｂを出力し、パスａａ及びａｂに値１の振幅基準値ＴＨａａ、ＴＨａｂを出力し、続く時点ｔ３においては、パスａａに値−１、パスａｂ及びｂａに値０、パスｂｂに値１の振幅基準値ＴＨａａ〜ＴＨｂｂを出力する。
【００７４】
ブランチメトリック計算回路２５（図１）は、振幅基準値ＴＨａａ〜ＴＨｂｂよりＥＰＲ４等化信号ＳＰＲ４のブランチメトリックＭａａ〜Ｍｂｂを順次計算して出力する。すなわちブランチメトリック計算回路２５は、４つの減算回路にそれぞれ振幅基準値ＴＨａａ〜ＴＨｂｂを受け、各減算回路において、各振幅基準値ＴＨａａ〜ＴＨｂｂとＥＰＲ４等化信号ＳＰＲ４との差分値を計算する。さらにブランチメトリック計算回路２５は、各減算回路より出力される差分値をそれぞれ２乗回路により２乗し、これによりブランチメトリックＭａａ〜Ｍｂｂを計算する。
【００７５】
ブランチメトリック処理回路２６は、前エッジによる２つのパスａａ、ｂａに対応するブランチメトリック処理部２６Ａと、後ろエッジによる２つのパスａｂ、ｂｂに対応するブランチメトリック処理部２６Ｂとにより構成される。すなわちブランチメトリック処理回路２６は、前エッジに対応するサンプリング点にて合流する２つのパスａａ、ｂａに対応するブランチメトリック処理部２６Ａと、後ろエッジ側に対応するサンプリング点にて合流する２つのパスａｂ、ｂｂに対応するブランチメトリック処理部２６Ｂとにより、それぞれ各パスによるメトリックを計算し、最も確からしいパスを選択する。
【００７６】
すなわち図５に示すように、第１のブランチメトリック処理部２６Ａは、パスａａのブランチメトリックＭａａを加算器２７Ａに入力し、ここで１サンプル前のパスａａにおけるメトリックと加算する。遅延回路（Ｄ）２８Ａは、この加算器２７Ａの加算出力をラッチする。
【００７７】
これに対して加算器２９Ａは、１サンプル前のパスａｂにおけるメトリックとパスｂａのブランチメトリックＭｂａを加算する。遅延回路（Ｄ）３０Ａは、この加算器２９Ａの加算出力をラッチする。比較器３１Ａは、ラッチ２８Ａ及び３０Ａの出力信号を比較することにより、パスａａ及びｂａのメトリックから、値の小さなメトリックを選択する。
【００７８】
遅延回路（Ｄ）３２Ａは、この比較器３１Ａの比較結果をラッチして保持し、セレクタ３３Ａは、このラッチ３２Ａに保持された比較結果に基づいて、ラッチ２８Ａ、３０Ａに保持されたメトリックを選択して出力する。かくするにつき図３について上述したように、前エッジに対応する合流点以降においては、１つのパスが形成され、それぞれ合流点前の２つのパスａａ、ｂａに値の等しいブランチメトリックが加算される。
【００７９】
従ってこの実施の形態のように、各パスａａ、ｂａについて計算したメトリックを一旦ラッチ２８Ａ、３０Ａに保持した後、比較器３１Ａにより比較してセレクタ３３Ａにより選択しても、すなわち１クロック周期だけ前のメトリックの比較結果により、続くメトリックを選択しても、以降のメトリックの計算に必要な正しいメトリックを選択することができる。
【００８０】
すなわち第１のブランチメトリック処理部２６Ａにおいて、セレクタ３４Ａは、タイミング信号ＳＴを基準にしてラッチ２８Ａに保持したメトリックに代えて、セレクタ３３Ａで選択したメトリックを加算器２７Ａに選択出力することにより、前エッジに対応する値２及び値−２の振幅基準値（図３において時点ｔ１の時点でなる）の１クロック周期前の時点において比較したメトリックの比較結果に基づいて、合流点におけるメトリックを選択する。
【００８１】
またセレクタ３５Ａは、タイミング信号ＳＴを基準にして、遅延回路３０Ａに保持したメトリックに代えて、第２のブランチメトリック処理部２６Ｂで計算されたメトリックを加算器２９Ａに選択出力することにより、同様のタイミングによる比較結果に基づいて、前エッジに対応するタイミングにおけるメトリックを選択する。これにより第１のブランチメトリック処理部２６Ａにおいては、２クロック周期で、２つのパスについてメトリックを計算した後、比較結果を得、メトリックを計算するようになされている。
【００８２】
同様に、第２のブランチメトリック処理部２６Ｂは、パスａｂのブランチメトリックＭａｂを加算器２７Ｂに入力し、ここで１サンプル前のパスａｂにおけるメトリックと加算する。遅延回路（Ｄ）２８Ｂは、この加算器２７Ｂの加算出力をラッチする。
【００８３】
これに対して加算器２９Ｂは、１サンプル前のパスｂｂにおけるメトリックとパスｂｂのブランチメトリックＭｂｂを加算する。遅延回路（Ｄ）３０Ｂは、この加算器２９Ｂの加算出力をラッチする。比較器３１Ｂは、ラッチ２８Ｂ及び３０Ｂの出力信号を比較することにより、パスａｂ及びｂｂのメトリックから、値の小さなメトリックを選択する。
【００８４】
遅延回路（Ｄ）３２Ｂは、この比較器３１Ｂの比較結果をラッチして保持し、セレクタ３３Ｂは、このラッチ３２Ｂに保持された比較結果に基づいて、ラッチ２８Ｂ、３０Ｂに保持されたメトリックを選択して出力する。かくするにつきこの後ろエッジに対応するパスａｂ、ｂｂについても、対応する合流点以降においては、１つのパスが形成されることにより、合流点に続くサンプリング点においては、各パスａｂ、ｂｂのメトリックに値の等しいブランチメトリックを加算することになる。
【００８５】
これによりセレクタ３４Ｂは、タイミング信号ＳＴを基準にしてラッチ２８Ｂに保持したメトリックに代えて、第１のブランチメトリック処理部２６Ａで計算されたメトリックを加算器２７Ｂに選択出力することにより、後ろエッジに対応する値２及び値−２の振幅基準値（図３において時点ｔ２の時点でなる）の１クロック周期前の時点において比較したメトリックの比較結果に基づいて、後ろエッジに対応するタイミングにおけるメトリックを選択する。すなわち１クロック周期だけ前のメトリックの比較結果により、続くメトリックを選択する。
【００８６】
またセレクタ３５Ｂは、タイミング信号ＳＴを基準にして、遅延回路３０Ｂに保持したメトリックに代えて、セレクタ３３Ｂで選択したメトリックを選択出力することにより、同様にして後ろエッジに対応するタイミングのメトリックを選択する。これにより第２のブランチメトリック処理部２６Ｂにおいても、２クロック周期で、２つのパスについてメトリックを計算した後、比較結果を得、合流点におけるメトリックを計算するようになされている。
【００８７】
ブランチメトリック処理回路２６においては、このラッチ３２Ａ、３２Ｂに保持した比較結果を選択信号ＳＥＬＡ及びＳＥＬＢとして出力する。
【００８８】
シフトレジスタ４０Ａ及び４０Ｂは（図１）、パスメモリユニットを構成し、選択信号ＳＥＬＡ及びＳＥＬＢに応動して自己の保持した履歴、又は他方のシフトレジスタ４０Ｂ及び４０Ａが保持した履歴を転送することにより、２値識別出力Ｄ１を出力する。
【００８９】
図６は、このシフトレジスタ４０Ａ及び４０Ｂを示すブロック図である。第１のシフトレジスタ４０Ａは、履歴を保持する所定段数のラッチ（Ｄ）４３Ａ〜４３Ｎと、初段のラッチ４３Ａを除いて、これらのラッチ４３Ｂ〜４３Ｎに履歴を選択出力するセレクタ４４Ａ〜４４Ｍにより構成される。すなわちシフトレジスタ４０Ａは、初段のラッチ４３Ａに仮識別信号Ｓ２を入力する。さらにシフトレジスタ４０Ａは、タイミング補正用の遅延回路（Ｄ）４２を介して入力される選択信号ＳＥＬＡによりセレクタ４４Ａ〜４４Ｍの接点を切り換え、ブランチメトリック処理部２６Ａにおけるパスの選択に対応して、前段のラッチ４３Ａ〜４３Ｍに保持した自己の履歴、又はシフトレジスタ４０Ｂの対応するラッチ４５Ａ〜４５Ｍに保持した履歴を選択して、続くラッチ４３Ｂ〜４３Ｎに出力する。
【００９０】
第２のシフトレジスタ４０Ｂは、同様に、履歴を保持する所定段数のラッチ（Ｄ）４５Ａ〜４５Ｎと、初段のラッチ４５Ａを除いて、これらのラッチ４５Ｂ〜４５Ｎに履歴を選択出力するセレクタ４６Ａ〜４６Ｍにより構成される。すなわちシフトレジスタ４０Ｂは、タイミング補正用の遅延回路（Ｄ）４１を介して、初段のラッチ４５Ａに仮識別信号Ｓ２を入力する。さらにシフトレジスタ４０Ｂは、選択信号ＳＥＬＢにより第１のシフトレジスタ４０Ａにおけるセレクタの切り換えに同期して、セレクタ４６Ａ〜４６Ｍの接点を切り換え、これによりブランチメトリック処理部２６Ｂにおけるパスの選択に対応して、前段のラッチ４５Ａ〜４５Ｍに保持した自己の履歴、又はシフトレジスタ４０Ａの対応するラッチ４３Ａ〜４３Ｍに保持した履歴を選択して、続くラッチ４５Ｂ〜４５Ｎに出力する。
【００９１】
ここで第１及び第２のシフトレジスタ４０Ａ及び４０Ｂにおいては、これらラッチ４３Ａ〜４３Ｎ、４５Ａ〜４５Ｎ、セレクタ４４Ａ〜４４Ｍ、４６Ａ〜４６Ｍが所定の段数により構成され、これにより所定段数以降において、保持した履歴の内容が一致するようになされている。
【００９２】
以上の構成において、磁気ヘッドを介して得られる再生信号ＲＦは、積分等化器２（図９）によりナイキャスト等化された後、比較回路３により２値化され、その結果得られる２値化信号によりクロックＣＫが再生される。さらにこのクロックＣＫにより順次アナログディジタル変換処理され、これによりディジタル再生信号ＤＲＦが生成される。
【００９３】
このディジタル再生信号ＤＲＦ（図１）は、ＰＲ（１，１）等化器２１において、ＰＲ（１，１）の特性により等化され、振幅基準値が値０、値１、値２でなるＰＲ（１，１）等化信号ＳＰＲ（１，１）（図２（Ａ）〜（Ｃ））に変換される。これによりディジタル再生信号ＤＲＦは、十分な識別マージンを有してなるＰＲ（１，１）等化信号ＳＰＲ（１，１）に変換された後、２値識別回路２２において、このＰＲ（１，１）等化信号ＳＰＲ（１，１）が値１の振幅基準値を基準にして２値化され、仮識別信号Ｓ２が生成される（図２（Ｄ））。
【００９４】
この仮識別信号Ｓ２は（図３（Ａ）〜（Ｃ））、十分な識別マージン（振幅基準値０〜２の範囲）により２値化され、また再生信号ＲＦに対応する記録信号ＳＲＥＣがｄ＝１の制限によるＲＬＬ（１，７）符号により生成されていることにより、エッジのタイミングにおいて１クロックの誤差を有してはいるものの、このエッジの誤差を除いて記録信号ＳＲＥＣを正しく識別していることになる。
【００９５】
これにより仮識別信号Ｓ２は（図４）、状態検出回路２４において、遅延回路２４Ａ〜２４Ｄを順次転送されて、連続する５ビットのパラレルデータによりデコーダー２４Ｅがアクセスされ、このエッジの誤差に対して、ディジタル再生信号ＤＲＦが取り得る可能性のある４系統のパスａａ〜ｂｂについて（図３（Ｄ））、各パスａａ〜ｂｂの振幅基準値ＴＨａａ〜ＴＨｂｂ（値２、１、０、−１、−２の何れか）が順次生成され、また４系統のパスａａ〜ｂｂが合流する合流点に対応するタイミング信号ＳＴが生成される。
【００９６】
これによりビタビ復号器２０において、ディジタル再生信号ＤＲＦが取り得る６つの状態に対して、数の少ない４つのパスについて、メトリックを順次計算してビタビ復号する。
【００９７】
すなわちビタビ復号器２０において（図１）、ＰＲ（１，１）等化信号ＳＰＲ（１，１）は、ＥＰＲ４等化器２３において等化され、振幅基準値が値２、値１、値０、値−１、値−２でなるＥＰＲ４等化信号ＳＰＲ４に変換され、このＥＰＲ４等化信号ＳＰＲ４がブランチメトリック計算回路２５に入力される。
【００９８】
このブランチメトリック計算回路２５において、ＥＰＲ４等化信号ＳＰＲ４は、状態検出回路２４で計算された各パスａａ〜ｂｂの振幅基準値ＴＨａａ〜ＴＨｂｂと順次減算され、各減算値の２乗値より各パスａａ〜ｂｂのブランチメトリックＭａａ〜Ｍｂｂが計算される。
【００９９】
これらのブランチメトリックＭａａ〜Ｍｂｂのうち、前エッジに対応するブランチメトリックＭａａ及びＭｂａにおいては、第１のブランチメトリック処理部２６Ａにおいて（図５）、セレクタ３４Ａ、３５Ａより出力される各パスのメトリックと加算され、これにより続くサンプリング点のメトリックＬａａ、Ｌａｂが計算される。さらにこのメトリックＬａａ、Ｌａｂは、一旦ラッチ２８Ａ、３０Ａでラッチされた後、比較器３１Ａにおいて比較され、ラッチ３２を介して得られる比較結果により、セレクタ３３Ａにおいて、値の小さな（確からしい）メトリックが選択される。
【０１００】
この選択されたメトリックは、ラッチ３２Ａを介して入力される比較結果に基づいてセレクタ３３Ａにおいて選択されることにより、前エッジに対応する値２及び値−２の振幅基準値のタイミングより１クロック周期だけ逆上った時点におけるメトリックの比較結果に基づいて、２つのパスａａ、ｂａが合流する合流点のメトリックが加算器２７Ａに出力され、また第２のブランチメトリック処理部２６Ｂの対応する加算器２７Ｂに出力される。これにより全体として２サンプリング周期によりメトリックの計算、比較、更新処理が実行され、高転送レートによる再生信号ＲＦについても、メトリックを計算処理することができる。
【０１０１】
同様にして第２のブランチメトリック処理部２６Ｂにおいて、ブランチメトリックＭａａ〜Ｍｂｂのうち、後ろエッジに対応するブランチメトリックＭｂａ及びＭｂｂは、各パスｂａ及びｂｂのそれまでのメトリックと加算されて各パスｂａ及びｂｂのメトリックＬｂａ及びＬｂｂが計算された後、比較器３１Ｂにおいて比較され、その比較結果により選択される。
【０１０２】
さらにこの選択されたメトリックは、後エッジに対応する値２及び値−２の振幅基準値のタイミングから１クロック周期だけ逆上った時点におけるメトリックの比較結果に基づいて、２つのパスａｂ、ｂａが合流する合流点のメトリックが加算器２９Ｂに出力され、また第１のブランチメトリック処理部２６Ａの対応する加算器２９Ａに出力される。これにより全体として２サンプリング周期によりメトリックの計算、比較、更新処理が実行され、高転送レートによる再生信号ＲＦについても、確実にメトリックを計算処理することができる。
【０１０３】
このようにしてメトリックの比較結果でなる比較器３１Ａ、３１Ｂの比較結果は、パスメモリユニットの選択信号ＳＥＬＡ、ＳＥＬＢとして、パスメモリユニットを構成するシフトレジスタ４０Ａ、４０Ｂに出力される。
【０１０４】
このシフトレジスタ４０Ａ、４０Ｂにおいては（図６）、直接に、又は遅延回路４１を介して、仮識別信号Ｓ２を入力することにより、それぞれ１クロックの誤差に対応してなる第１及び第２のブランチメトリック処理部２６Ａ及び２６Ｂに対応するタイミングにより仮識別信号Ｓ２を入力する。この入力した仮識別信号Ｓ２は、それぞれ順次ラッチ４３Ａ〜４３Ｎ、４５Ａ〜４５Ｎを転送され、また選択信号ＳＥＬＡ、ＳＥＬＢにより、他方のシフトレジスタ４０Ｂ、４０Ａに移し代えられて転送され、これにより所定段数だけ転送されると、ディジタル再生信号ＤＲＦにおけるパスの経路に対応して、ラッチ４３Ａ〜４３Ｎ、４５Ａ〜４５Ｎに保持された内容が記録信号ＳＲＥＣを識別してなる等しい値に設定される。これによりビタビ復号器２０においては、１クロック周期の誤差に対応する４つの状態についてメトリックを判定し、またこの１クロック周期の誤差に対応する前エッジ用及び後ろエッジ用のシフトレジスタ４０Ａ、４０Ｂにより履歴を保持して、簡易な構成により、高速度で識別できるようになされている。
【０１０５】
以上の構成によれば、ディジタル再生信号ＤＲＦをＰＲ（１，１）等化信号に変換して仮識別した後、この仮識別して得られる２値化信号のエッジを基準にして、ディジタル再生信号ＤＲＦの取り得るパスを制限してメトリックを処理したことにより、何らパスを制限しない従来構成のビタビ復号器に比して、少ない状態推移についてメトリックを処理して、ディジタル再生信号ＤＲＦをビタビ復号することができる。これにより簡易な構成でビタビ復号することができる。
【０１０６】
またこの２値化信号による履歴を前エッジ及び後ろエッジに対応するタイミングによりシフトレジスタ４０Ａ及び４０Ｂで転送すると共に、メトリックの判定結果に基づいてシフトレジスタ４０Ａ及び４０Ｂ間で移し代えて転送することにより、２系統のシフトレジスタによりビタビ復号することができ、その分簡易な構成によりビタビ復号することができる。
【０１０７】
さらに前エッジ及び後ろエッジに対応する合流点の１クロック周期前のタイミングによるメトリックの判定結果に基づいて、合流点に対応するタイミングのメトリックを選択して続くメトリックを計算することにより、メトリックの計算、比較、選択の処理を２クロックの期間で実行することができ、その分転送速度の早い再生信号ＲＦについても確実に復号することができる。
【０１０８】
なお上述の実施の形態においては、振幅基準値との間の差分の信号レベルを２乗してブランチメトリックを計算する場合について述べたが、本発明はこれに限らず、単に差分によりメトリックを算出する場合にも適用することができる。
【０１０９】
また上述の実施の形態においては、ｄ＝１の制限によるＲＬＬ（１，７）符号をＰＲ（１，１）等化することにより振幅基準値が値０、１、２になるようにして仮識別による識別マージンを増大する場合について述べたが、本発明はこれに限らず、種々の等化方式により識別マージンを増大して仮識別する場合、さらには伝送系の特性等によってはこの等化の処理を省略して仮識別してもよい。
【０１１０】
また上述の実施の形態においては、ｄ＝１の制限によるＲＬＬ（１，７）符号を適用することにより、エッジに対応する合流点に続いてパスが合流しないようにし、これにより等化信号ＳＰＲ４の取り得る状態推移を制限する場合について述べたが、本発明はこれに限らず、ＲＬＬ（１，７）符号に代えてＥＦＭ（eight to fourteen ）変調による場合等、基準周期Ｔに対して最短波長が２Ｔ以上の符号化方式に広く適用することができる。
【０１１１】
また上述の実施の形態においては、仮識別信号Ｓ２を順次ラッチすることにより前エッジ及び後ろエッジに対応する２系統のシフトレジスタによりパスメモリを構成する場合について述べたが、本発明はこれに限らず、仮識別信号Ｓ２に代えて固定値のデータを順次転送することにより、ブランチメトリック処理回路２６において判定した４つのパスに対応するシフトレジスタによりパスメモリを構成してもよい。
【０１１２】
さらに上述の実施の形態においては、ＥＰＲ４の等化により再生信号を識別する場合について述べたが、本発明はこれに限らず、例えばＥＥＰＲ（Extended Extended Partial Responce）４等、種々の等化により再生信号を識別する場合に広く適用することができる。
【０１１３】
また上述の実施の形態においては、本発明をビデオテープレコーダに適用して磁気記録された記録信号を復号する場合について述べたが、本発明はこれに限らず、光ディスク装置等における光記録、種々の情報通信等に広く適用することができる。
【０１１４】
【発明の効果】
上述のように本発明によれば、入力信号を仮識別し、この仮識別結果に基づいて、入力信号を等化してなる等化信号の取り得る状態推移を制限し、該制限した状態推移について確からしい推移を判定することにより、簡易な構成でディジタル信号をビタビ復号することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るビタビ復号器を示すブロック図である。
【図２】図１のビタビ復号器における仮識別の説明に供する信号波形図である。
【図３】図２の仮識別と等化信号との関係を示す信号波形図である。
【図４】図１のビタビ復号器における状態検出回路を示すブロック図である。
【図５】図１のビタビ復号器におけるブランチメトリック処理回路を示すブロック図である。
【図６】図１のビタビ復号器におけるシフトレジスタを示すブロック図である。
【図７】ＥＰＲ４における状態推移を示す図表である。
【図８】図７のトレリス線図である。
【図９】ビデオテープレコーダの全体構成を示すブロック図である。
【図１０】従来のビタビ復号器を示すブロック図である。
【図１１】図１０のメトリック計算回路を示すブロック図である。
【図１２】図１１の続きを示すブロック図である。
【図１３】図１０のパスメモリを示すブロック図である。
【図１４】図１０の他のパスメモリを示すブロック図である。
【図１５】図１０の他のパスメモリを示すブロック図である。
【符号の説明】
１……ビデオテープレコーダ、２、２１、２３……等化器、７……アナログディジタル変換器、８、２０……ビタビ復号器、８Ａ、２５……ブランチメトリック計算回路、８Ｂ、２６……ブランチメトリック処理回路、２２……２値識別回路、２４……状態検出回路、２６Ａ、２６Ｂ……ブランチメトリック処理部、４０Ａ、４０Ｂ……シフトレジスタ
【発明の属する技術分野】
本発明は、ディジタル信号再生装置に関し、例えばビデオテープレコーダ、光ディスク装置等のビタビ復号に適用することができる。本発明は、入力信号の仮識別結果に基づいて、入力信号を等化してなる等化信号の取り得る状態推移を制限し、該制限した状態推移について確からしい推移を判定することにより、簡易な構成で必要に応じて高速度でディジタル信号をビタビ復号できるようにする。
【０００２】
【従来の技術】
従来、ビデオテープレコーダ、光ディスク装置等においては、ビタビ復号により再生信号を処理することにより、高密度に記録したディジタル信号を確実に再生できるようになされている。
【０００３】
すなわちビタビ復号は、符号間干渉により決まるｎ種類の状態を、直前の入力データの組み合わせにより定義し、入力データが変化する毎に、このｎ種類の状態を続くｎ種類の状態に更新して入力データを処理する。具体的に、このｎ個の状態は、符号間干渉の長さがｍの場合、直前のｍ−１ビットにより決定され、例えば入力データが１、０のディジタルデータの場合、ｎ＝２(m-1) の状態が存在することになる。
【０００４】
このようにして規定されるｎ個の状態について、各状態に推移する尤度は、再生信号に含まれるノイズ成分がガウス分布によるものと仮定し、ノイズが存在しない場合の各状態に対応する再生信号の値を振幅基準値とすると、振幅基準値と実際の再生信号との差分を２乗し、各状態に推移するまでこの２乗値を累積した値となる。これによりビタビ復号は、直前ｎ個の状態からそれぞれ各状態へ推移する可能性のある経路についてそれぞれ累積値を計算し、この計算結果より最も尤度の大きな（累積値の小さな）経路により推移したものと判断して、ｎ個の状態を続くｎ個の状態に更新すると共に、各状態における識別値の履歴及び尤度を更新する。
【０００５】
このようにして最も確からしい状態推移を順次検出すると、所定の段階で数ビット前までの履歴が１つの履歴に統一され（マージ）、それまでの識別結果が確定する。これによりビタビ復号は、再生信号を識別する。
【０００６】
このようにして再生信号を処理するビタビ復号においては、再生信号に重畳するノイズがランダムノイズの場合、再生信号の持つ信号電力を最大限利用して再生信号を識別できることにより、各ビット毎に、再生信号を所定のしきい値と比較して復号する復号方式に比して、エラーレートを改善することができる。
【０００７】
図７は、ＲＬＬ（Run Length Limited）（１，７）符号とＥＰＲ（ Extended Partial Responce）４等化を組み合わせた場合における状態の遷移を示す図表である。なおＲＬＬ（１，７）符号は、論理１又は０がそれぞれ２以上連続し、論理１又は０が１個だけ単独では発生しない符号化方式である（いわゆるｄ＝１制限による符号化方式）。またＥＰＲ４は、ＰＲ（１、１、−１、−１）であり、１の入力データに対して３ビット後まで符号間干渉が発生する。
【０００８】
従ってこの組み合わせでは、３ビット前までの入力データの履歴により、その次に入力されたデータによる状態推移（出力）が一義的に決まる。ここでａ〔ｋ〕は、入力データを示し、ａ〔ｋ−１〕、ａ〔ｋ−２〕、ａ〔ｋ−３〕は、それぞれ入力データａ〔ｋ〕より１クロック、２クロック、３クロック前の入力データである。この入力データａ〔ｋ−１〕、ａ〔ｋ−２〕、ａ〔ｋ−３〕による状態ｂ〔ｋ−１〕を、符号Ｓと各入力データａ〔ｋ−１〕、ａ〔ｋ−２〕、ａ〔ｋ−３〕の値により示す。この場合、例えば状態（Ｓ０００）において、値０の入力ａ〔ｋ〕が入力すると、値０の出力ｃ〔ｋ〕が得られ、状態ｂ〔ｋ〕は、（Ｓ０００）に変化する。
【０００９】
ＲＬＬ（１，７）符号の場合、ｄ＝１制限により（Ｓ０１０）及び（Ｓ１０１）の状態は発生せず、各状態ｂ〔ｋ−１〕は、この２つの状態（Ｓ０１０）及び（Ｓ１０１）を除いて、０または１の入力に対応して２つの状態へ推移し、全体として６つの状態を取ることが分かる。またＲＬＬ（１，７）符号の場合、出力信号ｃ〔ｋ〕は、−２、−１、０、１、２の５つの振幅基準値を持つことになる。これらの関係をトレリス線図により示すと、図８に示すように表される。
【００１０】
この場合ビタビ復号では、この図８の繰り返しにより形成されるトレリス線図から、ＥＰＲ４等化再生信号とＥＰＲ４等化振幅基準値との差分の２乗値（ブランチメトリック）を累積し、この累積値が最も小さくなるパスを選択して、入力信号を復号することになる。
【００１１】
図９は、この種のビタビ復号器を適用したビデオテープレコーダの再生信号処理系を示すブロック図である。このビデオテープレコーダ１は、上述したＲＬＬ（１，７）符号とＥＰＲ４等化との組み合わせにより、ディジタルビデオ信号を記録再生する。すなわち積分等化器２は、磁気ヘッドより出力される再生信号ＲＦをナイキャスト等化して出力する。比較回路３は、積分等化器２より出力される再生信号ＲＦを２値化し、その結果得られる２値化信号Ｓ１を出力する。
【００１２】
位相比較器４は、電圧制御型発振回路（ＶＣＯ）５より出力されるクロックＣＫと、２値化信号Ｓ１とを位相比較し、その位相比較結果を出力する。積分器６は、この位相比較結果を帯域制限して誤差信号を生成し、この誤差信号を電圧制御型発振回路５に出力する。電圧制御型発振回路５は、この誤差信号の信号レベルを所定の信号レベルに保持するように発振周波数を可変してクロックＣＫを出力する。これより位相比較器４、電圧制御型発振回路５、積分器６は、ＰＬＬ回路を構成し、再生信号ＲＦよりクロックＣＫを再生する。
【００１３】
アナログディジタル（Ａ／Ｄ）変換器７は、このクロックＣＫを基準にして、積分等化器２より出力される再生信号ＲＦをアナログディジタル変換処理し、その処理結果でなるディジタル再生信号ＤＲＦを出力する。ビタビ復号器８は、このディジタル再生信号ＤＲＦを受け、このディジタル再生信号ＤＲＦよりビデオテープへの記録信号でなる２値復号出力Ｄ１を識別して出力する。
【００１４】
図１０は、このビタビ復号器８を示すブロック図である。このビタビ復号器８において、ブランチメトリック計算回路８Ａは、ディジタル再生信号ＤＲＦを受け、ディジタルビデオ信号の各サンプル値毎に、次式の演算処理を実行することにより、各振幅基準値に対するブランチメトリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕を計算して出力する。ここでブランチメトリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕は、ノイズが存在しない場合の各状態に対応する再生信号の値（振幅基準値であり、この場合値２、値１、値０、値−１、値−２の５種類である）と実際の再生信号レベルｓｉｇ〔ｋ〕との差分の２乗値であり、各振幅基準値に対する再生信号レベルのユークリッド距離である。
【００１５】
【数１】
具体的に、ブランチメトリック計算回路８Ａは、ディジタル再生信号ＤＲＦより各振幅基準値を減算する複数系統の減算回路と、各減算結果を２乗する複数系統の乗算回路により構成される。
【００１７】
ブランチメトリック処理回路８Ｂは、ブランチメトリック計算回路８Ａより出力されるブランチメトリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕を用いて、次式の演算処理を実行することにより、各状態へのブランチメトリックの累積値でなるメトリック（Ｓ０００、ｋ）〜（Ｓ１１１、ｋ）を計算する。ここでｍｉｎ｛ａ，ｂ｝は、ａ，ｂより小さな値を選択する処理である。
【００１８】
【数２】
パスメモリユニット８Ｃは、ブランチメトリック処理回路８Ｂの計算結果に基づいて、２値復号出力Ｄ１を出力する。
【００２０】
図１１及び図１２は、ブランチメトリック処理回路８Ｂの構成を詳細に示すブロック図である。ブランチメトリック処理回路８Ｂは、各メトリック計算回路８ＢＡ〜８ＢＦにより各状態に対応するメトリックを計算する。
【００２１】
すなわち状態（Ｓ１１１）への推移について、メトリックを計算する第１のメトリック計算回路８ＢＡにおいて、加算器１０Ａは、この第１のメトリック計算回路８ＢＡにおいて１クロック前に計算された状態（Ｓ１１１）のメトリックＬ（Ｓ１１１，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ２（ｋ）とを加算して出力する。これにより加算器１０Ａは、（２−１）式の右辺、第１項に対応する加算結果を出力する。
【００２２】
加算器１１Ａは、第４のメトリック計算回路８ＢＤにおいて１クロック前に計算された状態（Ｓ０１１）のメトリックＬ（Ｓ０１１，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ１（ｋ）とを加算して出力する。これにより加算器１１Ａは、（２−１）式の右辺、第２項に対応する加算結果を出力する。
【００２３】
比較回路１２Ａは、加算器１０Ａ及び１１Ａの出力データの比較結果を出力する。これにより比較回路１２Ａは、状態（Ｓ１１１）へ遷移可能な状態（Ｓ１１１）及び（Ｓ０１１）について、何れの状態より推移した方が尤度が大きいか（確からしいか）判断し、その判定結果ＳＥＬ３を出力する。
【００２４】
セレクタ１３Ａは、比較回路１２Ａの判定結果ＳＥＬ３に応じて、加算器１０Ａ又は１１Ａの加算結果を選択出力し、ラッチ（Ｄ）１４Ａは、このセレクタ１３Ａの選択出力をラッチする。これによりラッチ１４Ａは、（２−１）式の右辺の演算処理結果をラッチして保持する。
【００２５】
これに対して第２のメトリック計算回路８ＢＢにおいて、加算器１０Ｂは、第１のメトリック計算回路８ＢＡにおいて１クロック前に計算された状態（Ｓ１１１）のメトリックＬ（Ｓ１１１，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ３（ｋ）とを加算して出力する。これにより加算器１０Ｂは、（２−２）式の右辺、第１項に対応する加算結果を出力する。
【００２６】
加算器１１Ｂは、第４のメトリック計算回路８ＢＤにおいて１クロック前に計算された状態（Ｓ０１１）のメトリックＬ（Ｓ０１１，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ３（ｋ）とを加算して出力する。これにより加算器１１Ｂは、（２−２）式の右辺、第２項に対応する加算結果を出力する。
【００２７】
比較回路１２Ｂは、加算器１０Ｂ及び１１Ｂの出力データの比較結果を出力する。これにより比較回路１２Ｂは、状態（Ｓ１１０）へ遷移可能な状態（Ｓ１１１）及び（Ｓ０１１）について、何れの状態より推移した方が尤度が大きいか判断し、その判定結果ＳＥＬ２を出力する。
【００２８】
セレクタ１３Ｂは、比較回路１２Ｂの判定結果ＳＥＬ２に応じて、加算器１０Ｂ又は１１Ｂの加算結果を選択出力し、ラッチ（Ｄ）１４Ｂは、このセレクタ１３Ｂの選択出力をラッチする。これによりラッチ１４Ｂは、（２−２）式の右辺の演算処理結果でなる、状態（Ｓ１１０）のメトリックをラッチして保持する。
【００２９】
これに対して第３のメトリック計算回路８ＢＣにおいて、加算器１０Ｃは、第２のメトリック計算回路８ＢＢにおいて１クロック前に計算された状態（Ｓ１１０）のメトリックＬ（Ｓ１１０，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ４（ｋ）とを加算して出力し、ラッチ（Ｄ）１４Ｃは、この加算結果をラッチする。これによりラッチ１４Ｃは、（２−３）の右辺の演算処理結果でなる、状態（Ｓ１００）のメトリックをラッチして保持する。
【００３０】
これに対して第４のメトリック計算回路８ＢＤにおいて（図１２）、加算器１０Ｄは、第５のメトリック計算回路８ＢＥにおいて１クロック前に計算された状態（Ｓ００１）のメトリックＬ（Ｓ００１，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ０（ｋ）とを加算して出力し、ラッチ（Ｄ）１４Ｄは、この加算結果をラッチする。これによりラッチ１４Ｄは、（２−４）式の右辺の演算処理結果でなる、状態（Ｓ０１１）のメトリックをラッチして保持する。
【００３１】
これに対して第５のメトリック計算回路８ＢＥにおいて、加算器１０Ｅは、第３のメトリック計算回路８ＢＣにおいて１クロック前に計算された状態（Ｓ１００）のメトリックＬ（Ｓ１００，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ２（ｋ）とを加算して出力する。これにより加算器１０Ｅは、（２−５）式の右辺、第１項に対応する加算結果を出力する。
【００３２】
加算器１１Ｅは、第６のメトリック計算回路８ＢＦにおいて１クロック前に計算された状態（Ｓ０００）のメトリックＬ（Ｓ０００，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ１（ｋ）とを加算して出力する。これにより加算器１１Ｅは、（２−５）式の右辺、第２項に対応する加算結果を出力する。
【００３３】
比較回路１２Ｅは、加算器１０Ｅ及び１１Ｅの出力データの比較結果を出力する。これにより比較回路１２Ｅは、状態（Ｓ００１）へ遷移可能な状態（Ｓ１００）及び（Ｓ０００）について、何れの状態より推移した方が尤度が大きいか判断し、その判定結果ＳＥＬ１を出力する。
【００３４】
セレクタ１３Ｅは、比較回路１２Ｅの判定結果ＳＥＬ１に応じて、加算器１０Ｅ又は１１Ｅの加算結果を選択出力し、ラッチ（Ｄ）１４Ｅは、このセレクタ１３Ｅの選択出力をラッチする。これによりラッチ１４Ｅは、（２−５）式の右辺の演算処理結果でなる、状態（Ｓ００１）のメトリックをラッチして保持する。
【００３５】
これに対して第６のメトリック計算回路８ＢＦにおいて、加算器１０Ｆは、第３のメトリック計算回路８ＢＣにおいて１クロック前に計算された状態（Ｓ１００）のメトリックＬ（Ｓ１００，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ３（ｋ）とを加算して出力する。これにより加算器１０Ｆは、（２−６）式の右辺、第１項に対応する加算結果を出力する。
【００３６】
加算器１１Ｆは、第６のメトリック計算回路８ＢＦにおいて１クロック前に計算された状態（Ｓ０００）のメトリックＬ（Ｓ０００，Ｋ−１）と、ブランチメトリック計算回路８で計算されたブランチメトリックＢＭ２（ｋ）とを加算して出力する。これにより加算器１１Ｆは、（２−６）式の右辺、第２項に対応する加算結果を出力する。
【００３７】
比較回路１２Ｆは、加算器１０Ｆ及び１１Ｆの出力データの比較結果を出力する。これにより比較回路１２Ｆは、状態（Ｓ０００）へ遷移可能な状態（Ｓ１００）及び（Ｓ０００）について、何れの状態より推移した方が尤度が大きいか判断し、その判定結果ＳＥＬ０を出力する。
【００３８】
セレクタ１３Ｆは、比較回路１２Ｆの判定結果ＳＥＬ０に応じて、加算器１０Ｆ又は１１Ｆの加算結果を選択出力し、ラッチ（Ｄ）１４Ｆは、このセレクタ１３Ｆの選択出力をラッチする。これによりラッチ１４Ｆは、（２−６）式の右辺の演算処理結果でなる、状態（Ｓ０００）のメトリックをラッチして保持する。
【００３９】
図１３、図１４及び図１５は、パスメモリユニット８Ｃを示すブロック図である。パスメモリユニット８Ｃは、各状態に対応する６個のパスメモリ８ＣＡ〜８ＣＦにより構成され、各パスメモリ８ＣＡ〜８ＣＦは、それぞれ対応するメトリック計算回路８ＢＡ〜８ＢＦの判定結果ＳＥＬ０〜ＳＥＬ４により直前の２つの状態における履歴（識別結果）を選択的に承継するパスメモリと、承継すべき履歴（識別結果）が１つしかないパスメモリとにより構成される。
【００４０】
図１３は、この後者の、承継すべき履歴（識別結果）が１つしかないパスメモリを示し、第３及び第４の状態（Ｓ１００、Ｓ０１１）のパスメモリ８ＣＣ、８ＣＤである。ここで第３のパスメモリ８ＣＣは、図８について説明した状態推移に対応して第２の状態（Ｓ１１０）の履歴を承継し、保持した履歴を対応する状態（Ｓ００１）、（Ｓ０００）のパスメモリ８ＣＥ、８ＣＦに出力する。さらに第３のパスメモリ８ＣＣは、状態推移に対応する値０の固定データが初段のラッチ（Ｄ）１６Ａに入力される。
【００４１】
この第３のパスメモリ８ＣＣに対して、第４の状態（Ｓ００１）のパスメモリ８ＣＤは、第２の状態（Ｓ１１０）の履歴に代えて第５の状態（Ｓ００１）を承継する点、初段のラッチ（Ｄ）１６Ａに値０の固定データに代えて値１の固定データが入力される点、状態（Ｓ００１）、（Ｓ０００）のパスメモリ８ＣＢ、８ＣＡに代えて、状態（Ｓ１１１）、（Ｓ１１０）のパスメモリ８ＣＡ、８ＣＢに履歴を出力する点を除いて、この第３のパスメモリ８ＣＣと同一に構成されることにより、ここでは第３のパスメモリ８ＣＣについて説明し、第４のパスメモリ８ＣＤについての重複した説明は省略する。
【００４２】
すなわちパスメモリ８ＣＣは、所定段数（パスがマージする以上の段数であり、一般的には１６〜３２ビットに相当する段数である）のラッチ１６Ａ〜１６Ｎにより構成され、クロックＣＫにより値１の固定データ、第２のパスメモリ８ＣＢに保持した履歴を順次ラッチし、最終段のラッチ１６Ｎより２値復号出力Ｄ１を出力する。
【００４３】
これに対して残るパスメモリ８ＣＡ、８ＣＢ、８ＣＥ、８ＣＦのうち、第１のパスメモリ８ＣＡは（図１４）、パスメモリ８ＣＣと同一段数のラッチ１６Ａ〜１６Ｎを直列接続し、これらラッチ１６Ａ〜１６Ｎ間に、第４のパスメモリ８ＣＤの履歴、又は直前のラッチの履歴を選択出力するセレクタ１７Ａ〜１７Ｍを配置して構成される。
【００４４】
これらセレクタ１７Ａ〜１７Ｍは、判定結果ＳＥＬ３に応じて動作を切り換え、これにより対応するメトリック計算回路８ＢＡにおいて、第４の状態（Ｓ０１１）からのメトリックが選択されると、パスメモリ８ＣＤの履歴を選択出力するのに対し、第１の状態（Ｓ１１１）からのメトリックが選択されると、自己が保持する履歴を選択出力する。初段のラッチ１６Ａは、これら２つの推移に共通して対応する値１の固定データをラッチする。また最終段のラッチ１６Ｎは、２値復号出力Ｄ１を出力する。
【００４５】
なお第６の状態（Ｓ１１１）のパスメモリ８ＣＦは、この図１４に示す構成において、第４のパスメモリ８ＣＤの履歴に代えて、第３のパスメモリ８ＣＣの履歴を選択的に承継する点、履歴の承継に対応して、値１の固定値データに代えて値０の固定値データを初段のラッチ１６Ａでラッチする点、履歴の送出先が異なる点、セレクタ１７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第１のパスメモリ８ＣＡと同一に構成されることから、図１４において対応する箇所を括弧書きにより示し、重複した説明は省略する。
【００４６】
これに対して第２のパスメモリ８ＣＢは（図１５）、パスメモリ８ＣＣと同一段数のラッチ１６Ａ〜１６Ｎと、初段のラッチ１６Ａを除くこれらラッチ１６Ｂ〜１６Ｎに、第１のパスメモリ８ＣＡの履歴、又は第４のパスメモリ８ＣＤの履歴を選択出力するセレクタ１７Ａ〜１７Ｍを配置して構成される。
【００４７】
これらセレクタ１７Ａ〜１７Ｍは、判定結果ＳＥＬ２に応じて動作を切り換え、これにより対応するメトリック計算回路８ＢＢにおいて、第１の状態（Ｓ０００）からのメトリックが選択されると、パスメモリ８ＣＡの履歴を選択出力するのに対し、第４の状態（Ｓ０１１）からのメトリックが選択されると、パスメモリ８ＣＤの履歴を選択出力する。初段のラッチ１６Ａは、これら２つの推移に共通して対応する値０の固定データをラッチする。また最終段のラッチ１６Ｎは、２値復号出力Ｄ１を出力する。
【００４８】
なお第５の状態（Ｓ１１１）のパスメモリ８ＣＥは、この図１５に示す構成において、第１又は第４のパスメモリ８ＣＡ又は８ＣＤの履歴に代えて、第６又は第３のパスメモリ８ＣＦ又は８ＣＣの履歴を選択的に承継する点、履歴の承継に対応して値０の固定値データに代えて値１の固定値データを初段のラッチ１６Ａでラッチする点、履歴の送出先が異なる点、セレクタ１７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第２のパスメモリ８ＣＢと同一に構成されることから、図１５において対応する箇所を括弧書きにより示し、重複した説明は省略する。
【００４９】
これらの構成により、各パスメモリ８ＣＡ〜８ＣＦは、所定段数だけ履歴を承継すると、対応するラッチにおいて、同一の履歴が保持されることになる。ビタビ復号器８においては、これにより何れかのパスメモリ８ＣＡ〜８ＣＦの最終段のラッチ１６Ｎより２値復号出力Ｄ１を選択的に出力するようになされている。
【００５０】
【発明が解決しようとする課題】
ところでビタビ復号器８のメトリック計算回路８ＢＡ〜８ＢＦにおいては、ブランチメトリック計算回路８Ａより出力されるブランチメトリックＢＭをそれまでのメトリックＬ〔ｋ−１〕と加算して比較した後、比較結果に基づいてメトリックを選択的にラッチすることにより、入力データａ〔ｋ〕に対応するメトリックＬ〔ｋ〕を計算するようになされており、この計算を入力データａ〔ｋ〕のクロック周期で繰り返す必要がある。
【００５１】
これにより従来のビタビ復号器８は、高転送速度の入力データａ〔ｋ〕については、適用困難な問題があった。
【００５２】
また各状態についてブランチメトリックＢＭ、メトリックＬを計算し、さらに履歴を保持することから、全体構成が煩雑になる問題がある。因みに、ＥＰＲ４等化においては、６状態についてこれらの処理を実行すれば良いが、例えばＥＥＰＲ４（ＰＲ（１，２，０，−２，−１））においては、１０状態についてこれらの処理が必要になり、これにより高密度にデータを記録し、伝送する場合には、回路規模が指数関数的に増大することになる。
【００５３】
本発明は以上の点を考慮してなされたもので、簡易な構成でビタビ復号することができるディジタル信号再生装置、またこれに加えて高速度でビタビ復号することができるディジタル信号再生装置を提案しようとするものである。
【００５４】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、入力信号を所定のサンプリング周期により仮識別して、正しい識別結果に対して、変化点のタイミングが同一か、又は１クロック周期だけ遅延してなる２値化信号を生成する。またこの入力信号を等化して等化信号を生成する。さらにこの２値化信号に基づいて、等化信号の取り得る状態の推移を制限し、この制限した状態の推移より最も確からしい状態推移を検出して入力信号を識別する。
【００５５】
入力信号を所定のサンプリング周期により仮識別して、変化点のタイミングが同一か、又は１クロック周期だけ遅延してなる２値化信号を生成すれば、エッジのタイミングについては１クロックの誤差を有してはいるものの、十分な識別マージンにより入力信号を識別することができる。また必要に応じてこの入力信号を等化する等によっても、この識別マージンを向上することができる。またこの２値化信号に基づいて、等化信号の取り得る状態の推移を制限することができる。これによりこの制限した状態の推移から最も確からしい状態推移を検出して入力信号を識別すれば、状態の推移を制限した分、少ない演算処理により最も確からしい状態推移を検出でき、その分全体構成を簡略化することができる。また状態の推移を制限した分、推移の経路を低減でき、必要に応じて推移の選択に伴う確からしさの更新処理を２サンプリング周期以上の周期により実行することができる。
【００５６】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００５７】
図１は、本発明の実施の形態に係るビタビ復号器を示すブロック図である。このビタビ復号器２０は、例えば図９について上述したビタビ復号器８に代えて適用される。すなわちこの実施の形態では、ＲＬＬ（１，７）符号とＥＰＲ４等化の組み合わせにビタビ復号器２０を適用して、記録信号に対応する２値識別出力Ｄ１を再生する。
【００５８】
このビタビ復号器２０において、ＰＲ（１，１）等化器２１は、ナイキャスト等化されてディジタル信号に変換されてなるディジタル再生信号ＤＲＦを受け、このディジタル再生信号ＤＲＦよりＰＲ（１，１）等化信号ＳＰＲ（１，１）を生成する。すなわちＰＲ（１，１）等化器２１は、順次入力されるディジタル再生信号ＤＲＦを順次１クロック周期だけ遅延させる遅延回路と、この遅延回路の入出力を加算して出力する加算器とにより構成され、これにより（１＋Ｄ）の演算処理を実行してＰＲ（１，１）等化信号ＳＰＲ（１，１）を生成する。
【００５９】
２値識別回路２２は、このＰＲ（１，１）等化信号ＳＰＲ（１，１）を値１の振幅基準値により２値化して出力する。すなわち図２に示すように、振幅基準値１、０でなる記録信号ＳＲＥＣ（図２（Ａ））をナイキャスト等化した後（図２（Ｂ））、ＰＲ（１，１）等化信号ＳＰＲ（１，１）（図２（Ｃ））に変換すれば、振幅基準値０、１、２によるＰＲ（１，１）等化信号ＳＰＲ（１，１）を得ることができる。このＰＲ（１，１）等化信号ＳＰＲ（１，１）においては、ＲＬＬ（１，７）符号を処理することから、ＰＲ（１，１）等化信号ＳＰＲ（１，１）においては、振幅基準値１を横切る前後で、対応する振幅基準値が値０及び値２を取ることになる。これによりこのＰＲ（１，１）等化信号ＳＰＲ（１，１）を値１の振幅基準値により２値化する場合、単にナイキャスト等化して得られるディジタル再生信号ＤＲＦを２値化する場合に比して、振幅方向に２1/2 倍の識別マージンを得ることができる。
【００６０】
この場合、２値識別回路２２においては、このように等化されたノイズを含んでなる再生信号ＤＲＦを、次式の条件により２値識別することにより、２値識別信号Ｓ２（ｄ）を生成する。ここでＺ（ｋ）は再生信号である。
【００６１】
【数３】
この識別結果Ｓ２（ｄ）（図２（Ｄ））は、値１の振幅基準値を横切るタイミングがノイズにより変化することより、記録信号ＳＲＥＣに対して、各エッジのタイミングが同位相か又は１クロック遅延したものとなり、これにより識別結果Ｓ２（ｄ）においては誤りを含んで識別されることになる。しかしながら単にナイキャスト等化して得られるディジタル再生信号ＤＲＦを２値化する場合に比して、振幅方向に２1/2 倍、位相方向に２倍の識別マージンにより識別していることにより、各エッジにおいて１クロックの誤差を有してはいるものの、この１クロックの誤差を除いて記録信号ＳＲＥＣを正しく識別していることになる。これによりこの実施の形態では、この２値識別回路２２により再生信号ＲＦを仮識別し、この仮識別結果により計算量を低減する。
【００６３】
すなわち図３に記録信号ＳＲＥＣ（図３（Ａ））と仮識別結果Ｓ２（図３（Ｂ））との関係を示すように、仮識別結果Ｓ２（ｄ）におけるエッジのタイミングは、記録信号ＳＲＥＣに対して１クロック周期だけ遅延したものか（以下後ろエッジのタイミングと呼ぶ）、又は正しいタイミング（以下前エッジのタイミングと呼ぶ）かの何れかでなることにより、この仮識別結果Ｓ２（ｄ）より考えられる記録信号ＳＲＥＣＩは、エッジのタイミングが未確定な図３（Ｃ）に示すような信号波形になる。
【００６４】
すなわち前エッジのタイミングが正しいものと仮定すると、ＥＰＲ４等化信号ＳＰＲ４（図３（Ｄ））においてこの前エッジに対応する状態は、図７より、Ｓ００１又はＳ１１０であり、値０、値１又は値０、値−１の出力値が得られ、何れの出力値が得られる場合でも、２つのパスが合流して続くサンプリング点（後エッジのタイミング）で値２又は値−２の出力値が得られることになる。
【００６５】
また同様に、後エッジのタイミングが正しいものと仮定すると、ＥＰＲ４等化信号ＳＰＲ４においてこの後エッジに対応する状態は、Ｓ００１又はＳ１１０であり、２つのパスが合流して続くサンプリング点で値２又は値−２の出力値が得られることになる。
【００６６】
これにより前エッジに対応する値２又は値−２の振幅基準値ＰＡと、後エッジに対応する値２又は値−２の振幅基準値ＰＢ間とを結ぶパスａａ〜ｂｂについて、メトリックを計算して何れのエッジによる識別結果が確からしいか判定すれば、従来のビタビ復号による場合のように、全ての状態推移についてメトリックを計算しなくても、最も確からしいパスを選択することができる。これにより従来に比して全体構成を簡略化して、正しい復号結果を得ることができる。すなわちこの実施の形態では、図８について上述した６状態についての処理を４状態について実行すれば良いことになる。
【００６７】
またｄ＝１の制限により、パスの合流点に続くサンプリング点においては、パスが合流しないことにより、その分メトリックを判定した後、ブランチメトリックと加算して続くメトリックを計算する処理を、必要に応じて２サンプリング周期で実行することができ、これにより転送速度の早い入力データも簡易に処理することができる。
【００６８】
具体的に、ＲＬＬ（１，７）符号においては、値０、０又は値１、１が連続する場合には（識別結果が２Ｔの場合）、振幅基準値２及び−２の間で、３つのパスが存在し、値０又は値１が３ビット以上連続する場合には、振幅基準値２及び−２の間で、４つのパスが存在することになる。これによりこのように仮識別によるエッジのタイミングを基準にしてパスを判定するにつき、４系統のパスについてメトリックを計算すれば、ビタビ復号できる。
【００６９】
なお以下において、この前エッジに対応する振幅基準値から前エッジに対応する振幅基準値へのパスを符号ａａにより、前エッジに対応する振幅基準値から後ろエッジに対応する振幅基準値へのパスを符号ａｂにより、後ろエッジに対応する振幅基準値から前エッジに対応する振幅基準値へのパスを符号ｂａにより、後ろエッジに対応する振幅基準値から後ろエッジに対応する振幅基準値へのパスを符号ｂｂにより示す。従ってパスａａは、仮識別信号Ｓ２の変化点を１クロック進めたものが正しいパスの場合であり、パスａｂは、仮識別信号Ｓ２の前側変化点を１クロック進めたものが正しいパスの場合である。またパスｂａは、仮識別信号Ｓ２の後ろ側変化点を１クロック進めたものが正しいパスの場合であり、パスｂｂは、仮識別信号Ｓ２の変化点が正しいパスの場合である。
【００７０】
ＥＰＲ４等化器２３は、ＰＲ（１，１）等化信号ＳＰＲ（１，１）を受け、各サンプリング値を順次２クロック周期だけ遅延させ、この遅延した入力データと順次入力される入力データとを減算して出力する。これによりＥＰＲ４等化器２３は、ＰＲ（１，１）等化信号ＳＰＲ（１，１）を１−Ｄ2 の演算式により演算処理し、ＥＰＲ４等化信号ＳＰＲ４を出力する。
【００７１】
状態検出回路２４は、連続する仮識別信号Ｓ２より、仮識別信号Ｓ２の各タイミングに対応する、上述した４つのパスａａ〜ｂｂについての振幅基準値ＴＨａａ〜ＴＨｂｂを出力する。また各パスａａ〜ｂｂが合流するタイミングを検出し、この合流のタイミング信号ＳＴを出力する。
【００７２】
すなわち図４に示すように、状態検出回路２４は、４つの遅延回路（Ｄ）２４Ａ〜２４Ｄによる直列回路を有し、この直列回路により仮識別信号Ｓ２をクロック周期で順次遅延させる。デコーダー２４Ｅは、この直列回路により生成される連続する５ビットの仮識別信号Ｓ２をアドレスにして、内蔵のメモリをアクセスすることにより、タイミング信号ＳＴ、各パスａａ〜ｂｂについての振幅基準値ＴＨａａ〜ＴＨｂｂを出力する。
【００７３】
この振幅基準値ＴＨａａ〜ＴＨｂｂにおいて、状態検出回路２４は、例えば図３において時点ｔ１及びｔ２で示すように、パスａａ〜ｂｂが合流した場合には、対応する振幅基準値ＴＨａａ〜ＴＨｂｂについては、同一の値を出力する。ちなみに、時点ｔ１においては、パスａａ及びａｂに値２の振幅基準値ＴＨａａ、ＴＨａｂを出力するのに対し、パスｂａ及びｂｂには、値１の振幅基準値ＴＨｂａ、ＴＨｂｂを出力する。また時点ｔ２においては、パスｂａ及びｂｂに値２の振幅基準値ＴＨｂａ、ＴＨｂｂを出力し、パスａａ及びａｂに値１の振幅基準値ＴＨａａ、ＴＨａｂを出力し、続く時点ｔ３においては、パスａａに値−１、パスａｂ及びｂａに値０、パスｂｂに値１の振幅基準値ＴＨａａ〜ＴＨｂｂを出力する。
【００７４】
ブランチメトリック計算回路２５（図１）は、振幅基準値ＴＨａａ〜ＴＨｂｂよりＥＰＲ４等化信号ＳＰＲ４のブランチメトリックＭａａ〜Ｍｂｂを順次計算して出力する。すなわちブランチメトリック計算回路２５は、４つの減算回路にそれぞれ振幅基準値ＴＨａａ〜ＴＨｂｂを受け、各減算回路において、各振幅基準値ＴＨａａ〜ＴＨｂｂとＥＰＲ４等化信号ＳＰＲ４との差分値を計算する。さらにブランチメトリック計算回路２５は、各減算回路より出力される差分値をそれぞれ２乗回路により２乗し、これによりブランチメトリックＭａａ〜Ｍｂｂを計算する。
【００７５】
ブランチメトリック処理回路２６は、前エッジによる２つのパスａａ、ｂａに対応するブランチメトリック処理部２６Ａと、後ろエッジによる２つのパスａｂ、ｂｂに対応するブランチメトリック処理部２６Ｂとにより構成される。すなわちブランチメトリック処理回路２６は、前エッジに対応するサンプリング点にて合流する２つのパスａａ、ｂａに対応するブランチメトリック処理部２６Ａと、後ろエッジ側に対応するサンプリング点にて合流する２つのパスａｂ、ｂｂに対応するブランチメトリック処理部２６Ｂとにより、それぞれ各パスによるメトリックを計算し、最も確からしいパスを選択する。
【００７６】
すなわち図５に示すように、第１のブランチメトリック処理部２６Ａは、パスａａのブランチメトリックＭａａを加算器２７Ａに入力し、ここで１サンプル前のパスａａにおけるメトリックと加算する。遅延回路（Ｄ）２８Ａは、この加算器２７Ａの加算出力をラッチする。
【００７７】
これに対して加算器２９Ａは、１サンプル前のパスａｂにおけるメトリックとパスｂａのブランチメトリックＭｂａを加算する。遅延回路（Ｄ）３０Ａは、この加算器２９Ａの加算出力をラッチする。比較器３１Ａは、ラッチ２８Ａ及び３０Ａの出力信号を比較することにより、パスａａ及びｂａのメトリックから、値の小さなメトリックを選択する。
【００７８】
遅延回路（Ｄ）３２Ａは、この比較器３１Ａの比較結果をラッチして保持し、セレクタ３３Ａは、このラッチ３２Ａに保持された比較結果に基づいて、ラッチ２８Ａ、３０Ａに保持されたメトリックを選択して出力する。かくするにつき図３について上述したように、前エッジに対応する合流点以降においては、１つのパスが形成され、それぞれ合流点前の２つのパスａａ、ｂａに値の等しいブランチメトリックが加算される。
【００７９】
従ってこの実施の形態のように、各パスａａ、ｂａについて計算したメトリックを一旦ラッチ２８Ａ、３０Ａに保持した後、比較器３１Ａにより比較してセレクタ３３Ａにより選択しても、すなわち１クロック周期だけ前のメトリックの比較結果により、続くメトリックを選択しても、以降のメトリックの計算に必要な正しいメトリックを選択することができる。
【００８０】
すなわち第１のブランチメトリック処理部２６Ａにおいて、セレクタ３４Ａは、タイミング信号ＳＴを基準にしてラッチ２８Ａに保持したメトリックに代えて、セレクタ３３Ａで選択したメトリックを加算器２７Ａに選択出力することにより、前エッジに対応する値２及び値−２の振幅基準値（図３において時点ｔ１の時点でなる）の１クロック周期前の時点において比較したメトリックの比較結果に基づいて、合流点におけるメトリックを選択する。
【００８１】
またセレクタ３５Ａは、タイミング信号ＳＴを基準にして、遅延回路３０Ａに保持したメトリックに代えて、第２のブランチメトリック処理部２６Ｂで計算されたメトリックを加算器２９Ａに選択出力することにより、同様のタイミングによる比較結果に基づいて、前エッジに対応するタイミングにおけるメトリックを選択する。これにより第１のブランチメトリック処理部２６Ａにおいては、２クロック周期で、２つのパスについてメトリックを計算した後、比較結果を得、メトリックを計算するようになされている。
【００８２】
同様に、第２のブランチメトリック処理部２６Ｂは、パスａｂのブランチメトリックＭａｂを加算器２７Ｂに入力し、ここで１サンプル前のパスａｂにおけるメトリックと加算する。遅延回路（Ｄ）２８Ｂは、この加算器２７Ｂの加算出力をラッチする。
【００８３】
これに対して加算器２９Ｂは、１サンプル前のパスｂｂにおけるメトリックとパスｂｂのブランチメトリックＭｂｂを加算する。遅延回路（Ｄ）３０Ｂは、この加算器２９Ｂの加算出力をラッチする。比較器３１Ｂは、ラッチ２８Ｂ及び３０Ｂの出力信号を比較することにより、パスａｂ及びｂｂのメトリックから、値の小さなメトリックを選択する。
【００８４】
遅延回路（Ｄ）３２Ｂは、この比較器３１Ｂの比較結果をラッチして保持し、セレクタ３３Ｂは、このラッチ３２Ｂに保持された比較結果に基づいて、ラッチ２８Ｂ、３０Ｂに保持されたメトリックを選択して出力する。かくするにつきこの後ろエッジに対応するパスａｂ、ｂｂについても、対応する合流点以降においては、１つのパスが形成されることにより、合流点に続くサンプリング点においては、各パスａｂ、ｂｂのメトリックに値の等しいブランチメトリックを加算することになる。
【００８５】
これによりセレクタ３４Ｂは、タイミング信号ＳＴを基準にしてラッチ２８Ｂに保持したメトリックに代えて、第１のブランチメトリック処理部２６Ａで計算されたメトリックを加算器２７Ｂに選択出力することにより、後ろエッジに対応する値２及び値−２の振幅基準値（図３において時点ｔ２の時点でなる）の１クロック周期前の時点において比較したメトリックの比較結果に基づいて、後ろエッジに対応するタイミングにおけるメトリックを選択する。すなわち１クロック周期だけ前のメトリックの比較結果により、続くメトリックを選択する。
【００８６】
またセレクタ３５Ｂは、タイミング信号ＳＴを基準にして、遅延回路３０Ｂに保持したメトリックに代えて、セレクタ３３Ｂで選択したメトリックを選択出力することにより、同様にして後ろエッジに対応するタイミングのメトリックを選択する。これにより第２のブランチメトリック処理部２６Ｂにおいても、２クロック周期で、２つのパスについてメトリックを計算した後、比較結果を得、合流点におけるメトリックを計算するようになされている。
【００８７】
ブランチメトリック処理回路２６においては、このラッチ３２Ａ、３２Ｂに保持した比較結果を選択信号ＳＥＬＡ及びＳＥＬＢとして出力する。
【００８８】
シフトレジスタ４０Ａ及び４０Ｂは（図１）、パスメモリユニットを構成し、選択信号ＳＥＬＡ及びＳＥＬＢに応動して自己の保持した履歴、又は他方のシフトレジスタ４０Ｂ及び４０Ａが保持した履歴を転送することにより、２値識別出力Ｄ１を出力する。
【００８９】
図６は、このシフトレジスタ４０Ａ及び４０Ｂを示すブロック図である。第１のシフトレジスタ４０Ａは、履歴を保持する所定段数のラッチ（Ｄ）４３Ａ〜４３Ｎと、初段のラッチ４３Ａを除いて、これらのラッチ４３Ｂ〜４３Ｎに履歴を選択出力するセレクタ４４Ａ〜４４Ｍにより構成される。すなわちシフトレジスタ４０Ａは、初段のラッチ４３Ａに仮識別信号Ｓ２を入力する。さらにシフトレジスタ４０Ａは、タイミング補正用の遅延回路（Ｄ）４２を介して入力される選択信号ＳＥＬＡによりセレクタ４４Ａ〜４４Ｍの接点を切り換え、ブランチメトリック処理部２６Ａにおけるパスの選択に対応して、前段のラッチ４３Ａ〜４３Ｍに保持した自己の履歴、又はシフトレジスタ４０Ｂの対応するラッチ４５Ａ〜４５Ｍに保持した履歴を選択して、続くラッチ４３Ｂ〜４３Ｎに出力する。
【００９０】
第２のシフトレジスタ４０Ｂは、同様に、履歴を保持する所定段数のラッチ（Ｄ）４５Ａ〜４５Ｎと、初段のラッチ４５Ａを除いて、これらのラッチ４５Ｂ〜４５Ｎに履歴を選択出力するセレクタ４６Ａ〜４６Ｍにより構成される。すなわちシフトレジスタ４０Ｂは、タイミング補正用の遅延回路（Ｄ）４１を介して、初段のラッチ４５Ａに仮識別信号Ｓ２を入力する。さらにシフトレジスタ４０Ｂは、選択信号ＳＥＬＢにより第１のシフトレジスタ４０Ａにおけるセレクタの切り換えに同期して、セレクタ４６Ａ〜４６Ｍの接点を切り換え、これによりブランチメトリック処理部２６Ｂにおけるパスの選択に対応して、前段のラッチ４５Ａ〜４５Ｍに保持した自己の履歴、又はシフトレジスタ４０Ａの対応するラッチ４３Ａ〜４３Ｍに保持した履歴を選択して、続くラッチ４５Ｂ〜４５Ｎに出力する。
【００９１】
ここで第１及び第２のシフトレジスタ４０Ａ及び４０Ｂにおいては、これらラッチ４３Ａ〜４３Ｎ、４５Ａ〜４５Ｎ、セレクタ４４Ａ〜４４Ｍ、４６Ａ〜４６Ｍが所定の段数により構成され、これにより所定段数以降において、保持した履歴の内容が一致するようになされている。
【００９２】
以上の構成において、磁気ヘッドを介して得られる再生信号ＲＦは、積分等化器２（図９）によりナイキャスト等化された後、比較回路３により２値化され、その結果得られる２値化信号によりクロックＣＫが再生される。さらにこのクロックＣＫにより順次アナログディジタル変換処理され、これによりディジタル再生信号ＤＲＦが生成される。
【００９３】
このディジタル再生信号ＤＲＦ（図１）は、ＰＲ（１，１）等化器２１において、ＰＲ（１，１）の特性により等化され、振幅基準値が値０、値１、値２でなるＰＲ（１，１）等化信号ＳＰＲ（１，１）（図２（Ａ）〜（Ｃ））に変換される。これによりディジタル再生信号ＤＲＦは、十分な識別マージンを有してなるＰＲ（１，１）等化信号ＳＰＲ（１，１）に変換された後、２値識別回路２２において、このＰＲ（１，１）等化信号ＳＰＲ（１，１）が値１の振幅基準値を基準にして２値化され、仮識別信号Ｓ２が生成される（図２（Ｄ））。
【００９４】
この仮識別信号Ｓ２は（図３（Ａ）〜（Ｃ））、十分な識別マージン（振幅基準値０〜２の範囲）により２値化され、また再生信号ＲＦに対応する記録信号ＳＲＥＣがｄ＝１の制限によるＲＬＬ（１，７）符号により生成されていることにより、エッジのタイミングにおいて１クロックの誤差を有してはいるものの、このエッジの誤差を除いて記録信号ＳＲＥＣを正しく識別していることになる。
【００９５】
これにより仮識別信号Ｓ２は（図４）、状態検出回路２４において、遅延回路２４Ａ〜２４Ｄを順次転送されて、連続する５ビットのパラレルデータによりデコーダー２４Ｅがアクセスされ、このエッジの誤差に対して、ディジタル再生信号ＤＲＦが取り得る可能性のある４系統のパスａａ〜ｂｂについて（図３（Ｄ））、各パスａａ〜ｂｂの振幅基準値ＴＨａａ〜ＴＨｂｂ（値２、１、０、−１、−２の何れか）が順次生成され、また４系統のパスａａ〜ｂｂが合流する合流点に対応するタイミング信号ＳＴが生成される。
【００９６】
これによりビタビ復号器２０において、ディジタル再生信号ＤＲＦが取り得る６つの状態に対して、数の少ない４つのパスについて、メトリックを順次計算してビタビ復号する。
【００９７】
すなわちビタビ復号器２０において（図１）、ＰＲ（１，１）等化信号ＳＰＲ（１，１）は、ＥＰＲ４等化器２３において等化され、振幅基準値が値２、値１、値０、値−１、値−２でなるＥＰＲ４等化信号ＳＰＲ４に変換され、このＥＰＲ４等化信号ＳＰＲ４がブランチメトリック計算回路２５に入力される。
【００９８】
このブランチメトリック計算回路２５において、ＥＰＲ４等化信号ＳＰＲ４は、状態検出回路２４で計算された各パスａａ〜ｂｂの振幅基準値ＴＨａａ〜ＴＨｂｂと順次減算され、各減算値の２乗値より各パスａａ〜ｂｂのブランチメトリックＭａａ〜Ｍｂｂが計算される。
【００９９】
これらのブランチメトリックＭａａ〜Ｍｂｂのうち、前エッジに対応するブランチメトリックＭａａ及びＭｂａにおいては、第１のブランチメトリック処理部２６Ａにおいて（図５）、セレクタ３４Ａ、３５Ａより出力される各パスのメトリックと加算され、これにより続くサンプリング点のメトリックＬａａ、Ｌａｂが計算される。さらにこのメトリックＬａａ、Ｌａｂは、一旦ラッチ２８Ａ、３０Ａでラッチされた後、比較器３１Ａにおいて比較され、ラッチ３２を介して得られる比較結果により、セレクタ３３Ａにおいて、値の小さな（確からしい）メトリックが選択される。
【０１００】
この選択されたメトリックは、ラッチ３２Ａを介して入力される比較結果に基づいてセレクタ３３Ａにおいて選択されることにより、前エッジに対応する値２及び値−２の振幅基準値のタイミングより１クロック周期だけ逆上った時点におけるメトリックの比較結果に基づいて、２つのパスａａ、ｂａが合流する合流点のメトリックが加算器２７Ａに出力され、また第２のブランチメトリック処理部２６Ｂの対応する加算器２７Ｂに出力される。これにより全体として２サンプリング周期によりメトリックの計算、比較、更新処理が実行され、高転送レートによる再生信号ＲＦについても、メトリックを計算処理することができる。
【０１０１】
同様にして第２のブランチメトリック処理部２６Ｂにおいて、ブランチメトリックＭａａ〜Ｍｂｂのうち、後ろエッジに対応するブランチメトリックＭｂａ及びＭｂｂは、各パスｂａ及びｂｂのそれまでのメトリックと加算されて各パスｂａ及びｂｂのメトリックＬｂａ及びＬｂｂが計算された後、比較器３１Ｂにおいて比較され、その比較結果により選択される。
【０１０２】
さらにこの選択されたメトリックは、後エッジに対応する値２及び値−２の振幅基準値のタイミングから１クロック周期だけ逆上った時点におけるメトリックの比較結果に基づいて、２つのパスａｂ、ｂａが合流する合流点のメトリックが加算器２９Ｂに出力され、また第１のブランチメトリック処理部２６Ａの対応する加算器２９Ａに出力される。これにより全体として２サンプリング周期によりメトリックの計算、比較、更新処理が実行され、高転送レートによる再生信号ＲＦについても、確実にメトリックを計算処理することができる。
【０１０３】
このようにしてメトリックの比較結果でなる比較器３１Ａ、３１Ｂの比較結果は、パスメモリユニットの選択信号ＳＥＬＡ、ＳＥＬＢとして、パスメモリユニットを構成するシフトレジスタ４０Ａ、４０Ｂに出力される。
【０１０４】
このシフトレジスタ４０Ａ、４０Ｂにおいては（図６）、直接に、又は遅延回路４１を介して、仮識別信号Ｓ２を入力することにより、それぞれ１クロックの誤差に対応してなる第１及び第２のブランチメトリック処理部２６Ａ及び２６Ｂに対応するタイミングにより仮識別信号Ｓ２を入力する。この入力した仮識別信号Ｓ２は、それぞれ順次ラッチ４３Ａ〜４３Ｎ、４５Ａ〜４５Ｎを転送され、また選択信号ＳＥＬＡ、ＳＥＬＢにより、他方のシフトレジスタ４０Ｂ、４０Ａに移し代えられて転送され、これにより所定段数だけ転送されると、ディジタル再生信号ＤＲＦにおけるパスの経路に対応して、ラッチ４３Ａ〜４３Ｎ、４５Ａ〜４５Ｎに保持された内容が記録信号ＳＲＥＣを識別してなる等しい値に設定される。これによりビタビ復号器２０においては、１クロック周期の誤差に対応する４つの状態についてメトリックを判定し、またこの１クロック周期の誤差に対応する前エッジ用及び後ろエッジ用のシフトレジスタ４０Ａ、４０Ｂにより履歴を保持して、簡易な構成により、高速度で識別できるようになされている。
【０１０５】
以上の構成によれば、ディジタル再生信号ＤＲＦをＰＲ（１，１）等化信号に変換して仮識別した後、この仮識別して得られる２値化信号のエッジを基準にして、ディジタル再生信号ＤＲＦの取り得るパスを制限してメトリックを処理したことにより、何らパスを制限しない従来構成のビタビ復号器に比して、少ない状態推移についてメトリックを処理して、ディジタル再生信号ＤＲＦをビタビ復号することができる。これにより簡易な構成でビタビ復号することができる。
【０１０６】
またこの２値化信号による履歴を前エッジ及び後ろエッジに対応するタイミングによりシフトレジスタ４０Ａ及び４０Ｂで転送すると共に、メトリックの判定結果に基づいてシフトレジスタ４０Ａ及び４０Ｂ間で移し代えて転送することにより、２系統のシフトレジスタによりビタビ復号することができ、その分簡易な構成によりビタビ復号することができる。
【０１０７】
さらに前エッジ及び後ろエッジに対応する合流点の１クロック周期前のタイミングによるメトリックの判定結果に基づいて、合流点に対応するタイミングのメトリックを選択して続くメトリックを計算することにより、メトリックの計算、比較、選択の処理を２クロックの期間で実行することができ、その分転送速度の早い再生信号ＲＦについても確実に復号することができる。
【０１０８】
なお上述の実施の形態においては、振幅基準値との間の差分の信号レベルを２乗してブランチメトリックを計算する場合について述べたが、本発明はこれに限らず、単に差分によりメトリックを算出する場合にも適用することができる。
【０１０９】
また上述の実施の形態においては、ｄ＝１の制限によるＲＬＬ（１，７）符号をＰＲ（１，１）等化することにより振幅基準値が値０、１、２になるようにして仮識別による識別マージンを増大する場合について述べたが、本発明はこれに限らず、種々の等化方式により識別マージンを増大して仮識別する場合、さらには伝送系の特性等によってはこの等化の処理を省略して仮識別してもよい。
【０１１０】
また上述の実施の形態においては、ｄ＝１の制限によるＲＬＬ（１，７）符号を適用することにより、エッジに対応する合流点に続いてパスが合流しないようにし、これにより等化信号ＳＰＲ４の取り得る状態推移を制限する場合について述べたが、本発明はこれに限らず、ＲＬＬ（１，７）符号に代えてＥＦＭ（eight to fourteen ）変調による場合等、基準周期Ｔに対して最短波長が２Ｔ以上の符号化方式に広く適用することができる。
【０１１１】
また上述の実施の形態においては、仮識別信号Ｓ２を順次ラッチすることにより前エッジ及び後ろエッジに対応する２系統のシフトレジスタによりパスメモリを構成する場合について述べたが、本発明はこれに限らず、仮識別信号Ｓ２に代えて固定値のデータを順次転送することにより、ブランチメトリック処理回路２６において判定した４つのパスに対応するシフトレジスタによりパスメモリを構成してもよい。
【０１１２】
さらに上述の実施の形態においては、ＥＰＲ４の等化により再生信号を識別する場合について述べたが、本発明はこれに限らず、例えばＥＥＰＲ（Extended Extended Partial Responce）４等、種々の等化により再生信号を識別する場合に広く適用することができる。
【０１１３】
また上述の実施の形態においては、本発明をビデオテープレコーダに適用して磁気記録された記録信号を復号する場合について述べたが、本発明はこれに限らず、光ディスク装置等における光記録、種々の情報通信等に広く適用することができる。
【０１１４】
【発明の効果】
上述のように本発明によれば、入力信号を仮識別し、この仮識別結果に基づいて、入力信号を等化してなる等化信号の取り得る状態推移を制限し、該制限した状態推移について確からしい推移を判定することにより、簡易な構成でディジタル信号をビタビ復号することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るビタビ復号器を示すブロック図である。
【図２】図１のビタビ復号器における仮識別の説明に供する信号波形図である。
【図３】図２の仮識別と等化信号との関係を示す信号波形図である。
【図４】図１のビタビ復号器における状態検出回路を示すブロック図である。
【図５】図１のビタビ復号器におけるブランチメトリック処理回路を示すブロック図である。
【図６】図１のビタビ復号器におけるシフトレジスタを示すブロック図である。
【図７】ＥＰＲ４における状態推移を示す図表である。
【図８】図７のトレリス線図である。
【図９】ビデオテープレコーダの全体構成を示すブロック図である。
【図１０】従来のビタビ復号器を示すブロック図である。
【図１１】図１０のメトリック計算回路を示すブロック図である。
【図１２】図１１の続きを示すブロック図である。
【図１３】図１０のパスメモリを示すブロック図である。
【図１４】図１０の他のパスメモリを示すブロック図である。
【図１５】図１０の他のパスメモリを示すブロック図である。
【符号の説明】
１……ビデオテープレコーダ、２、２１、２３……等化器、７……アナログディジタル変換器、８、２０……ビタビ復号器、８Ａ、２５……ブランチメトリック計算回路、８Ｂ、２６……ブランチメトリック処理回路、２２……２値識別回路、２４……状態検出回路、２６Ａ、２６Ｂ……ブランチメトリック処理部、４０Ａ、４０Ｂ……シフトレジスタ
Claims (6)
- 入力信号を所定のサンプリング周期により仮識別して、正しい識別結果に対して、変化点のタイミングが同一か、又は１クロック周期だけ遅延してなる２値化信号を出力する仮識別手段と、
前記入力信号を等化して等化信号を出力する等化手段と、
前記２値化信号に基づいて、前記等化信号の取り得る状態の推移を制限し、該制限した状態の推移の中から最も確からしい状態推移を検出して前記入力信号を識別する判定手段とを備え、
前記判定手段は、
前記２値化信号の変化点に対応する前記等化信号の状態の推移と、
前記２値化信号の変化点が１サンプリング周期だけ遅延させたタイミングにおける前記２値化信号の変化に対応する前記等化信号の状態の推移とに、
前記等化信号の取り得る状態の推移を制限する
ことを特徴とするディジタル信号再生装置。 - 前記判定手段は、
前記制限した状態の推移について、それぞれ前記等化信号が取り得る振幅基準値から前記等化信号の距離を累積して各推移の確からしさを計算する確からしさの計算手段と、
前記各推移の確からしさより最も確からしい推移を検出する確からしさの判定手段と、
前記確からしさの判定手段の判定結果に基づいて、各推移の履歴又は他の推移の履歴を選択的に転送して出力する履歴保持手段と
を有することを特徴とする請求項１に記載のディジタル信号再生装置。 - 前記判定手段は、
前記２値化信号を順次転送する第１のシフトレジスタと、
前記第１のシフトレジスタに対応して、前記２値化信号の遅延信号を順次転送する第２のシフトレジスタとを有し、
検出した最も確からしい状態推移に基づいて、前記第１及び第２のシフトレジスタの内容を移し代え、前記第１又は第２のシフトレジスタの出力信号を識別結果として出力する
ことを特徴とする請求項１に記載のディジタル信号再生装置。 - 前記判定手段は、
前記制限した状態の推移について、それぞれ前記等化信号が取り得る振幅基準値から前記等化信号の距離を累積して各推移の確からしさを検出する確からしさの計算手段と、
前記各推移の確からしさより最も確からしい推移を検出する確からしさの判定手段とを有し、
所定のタイミングで前記最も確からしい推移の判定結果を得、前記判定結果より続くサンプリング点における対応する確からしさを選択し、該選択した確からしさより続く推移の確からしさを計算する
ことを特徴とする請求項１に記載のディジタル信号再生装置。 - 前記仮識別手段は、
前記入力信号を所定の特性により等化した後、前記２値化信号を生成する
ことを特徴とする請求項１に記載のディジタル信号再生装置。 - 前記入力信号は、
基準の繰り返し周期Ｔに対して、最短波長が２Ｔ以上になるように符号化処理され、
前記仮識別手段は、
前記基準の繰り返し周期をサンプリング周期に設定して前記入力信号を仮識別する
ことを特徴とする請求項１に記載のディジタル信号再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22453697A JP4099730B2 (ja) | 1997-08-21 | 1997-08-21 | ディジタル信号再生装置 |
| US09/136,718 US6532337B1 (en) | 1997-08-21 | 1998-08-19 | Digital-signal playback apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22453697A JP4099730B2 (ja) | 1997-08-21 | 1997-08-21 | ディジタル信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1166760A JPH1166760A (ja) | 1999-03-09 |
| JP4099730B2 true JP4099730B2 (ja) | 2008-06-11 |
Family
ID=16815347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22453697A Expired - Fee Related JP4099730B2 (ja) | 1997-08-21 | 1997-08-21 | ディジタル信号再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6532337B1 (ja) |
| JP (1) | JP4099730B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633615B1 (en) * | 2000-01-31 | 2003-10-14 | Agere Systems Inc. | Trellis transition-probability calculation with threshold normalization |
| US7127667B2 (en) * | 2002-04-15 | 2006-10-24 | Mediatek Inc. | ACS circuit and viterbi decoder with the circuit |
| TW530464B (en) * | 2002-05-07 | 2003-05-01 | Mediatek Inc | Survive path memory circuit and Viterbi decoder with the circuit |
| US7290200B2 (en) * | 2002-07-12 | 2007-10-30 | Stmicroelectronics, Inc. | E2PR4 viterbi detector and method for adding a branch metric to the path metric of the surviving path after selecting the surviving path |
| TWI255622B (en) * | 2004-10-21 | 2006-05-21 | Mediatek Inc | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof |
| US7424077B2 (en) * | 2005-04-13 | 2008-09-09 | Carnegie Mellon University | Jitter sensitive maximum-a-posteriori sequence detection |
| JP4501960B2 (ja) * | 2007-05-15 | 2010-07-14 | 日本電気株式会社 | ビタビ検出器、及び、情報再生装置 |
| JP2011103153A (ja) * | 2009-11-10 | 2011-05-26 | Renesas Electronics Corp | 情報検出装置及び光ディスク装置 |
| US11443822B2 (en) | 2020-10-29 | 2022-09-13 | SambaNova Systems, Inc. | Method and circuit for row scannable latch array |
| US11449404B1 (en) | 2021-07-09 | 2022-09-20 | SambaNova Systems, Inc. | Built-in self-test for processor unit with combined memory and logic |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3046515B2 (ja) * | 1994-12-16 | 2000-05-29 | シャープ株式会社 | 光情報記録再生装置の再生回路 |
| US6097769A (en) * | 1998-02-10 | 2000-08-01 | Lucent Technologies Inc. | Viterbi detector using path memory controlled by best state information |
-
1997
- 1997-08-21 JP JP22453697A patent/JP4099730B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-19 US US09/136,718 patent/US6532337B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1166760A (ja) | 1999-03-09 |
| US6532337B1 (en) | 2003-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430744A (en) | Method and means for detecting partial response waveforms using a modified dynamic programming heuristic | |
| JPH0430306A (ja) | 記録装置用ビタビ等化器及び記録装置 | |
| JP3861409B2 (ja) | ディジタル信号再生装置 | |
| JP4099730B2 (ja) | ディジタル信号再生装置 | |
| US6373413B1 (en) | Data decoding apparatus and data decoding method | |
| US7127667B2 (en) | ACS circuit and viterbi decoder with the circuit | |
| JP3567733B2 (ja) | 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置 | |
| JP2002298518A (ja) | フルレスポンスチャネルシステムに用いられるデータエラー訂正方法 | |
| JP3680140B2 (ja) | パーシャルレスポンス最尤検出信号処理のためのビタビ検出器 | |
| JP4261334B2 (ja) | ディスク装置及びディスク再生方法 | |
| JP3304631B2 (ja) | ビタビ復号方法及びビタビ復号装置 | |
| US7089482B2 (en) | Data reproduction device | |
| KR100238322B1 (ko) | 비터비 검출방법 및 장치 | |
| JP3300246B2 (ja) | ビタビ復号器およびそれを用いた信号再生装置 | |
| JP3903602B2 (ja) | 再生データ識別装置 | |
| KR100664006B1 (ko) | 디지털 신호 처리 장치 및 방법 | |
| JP2668451B2 (ja) | 最尤復号制御方式 | |
| JP3301691B2 (ja) | デジタル情報再生装置 | |
| JP3674142B2 (ja) | ディジタル情報再生装置および最尤復号装置 | |
| JP3856704B2 (ja) | 最尤パスのメトリックマージン抽出装置 | |
| KR19980070857A (ko) | 디지탈 자기기록재생장치 | |
| JP3645478B2 (ja) | 制御データ列符号化方法およびその装置 | |
| US20070263753A1 (en) | Viterbi decoding method and viterbi decoder | |
| JPH11273263A (ja) | ディジタル情報再生装置およびディジタル情報記録再生システム | |
| JPH10269714A (ja) | 磁気記録復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |