JP3344221B2 - デジタル信号復号装置及びそれに用いる復号方法 - Google Patents
デジタル信号復号装置及びそれに用いる復号方法Info
- Publication number
- JP3344221B2 JP3344221B2 JP16897696A JP16897696A JP3344221B2 JP 3344221 B2 JP3344221 B2 JP 3344221B2 JP 16897696 A JP16897696 A JP 16897696A JP 16897696 A JP16897696 A JP 16897696A JP 3344221 B2 JP3344221 B2 JP 3344221B2
- Authority
- JP
- Japan
- Prior art keywords
- metric
- node
- stage
- surviving
- stages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、磁気ディスク装置
等パーシャルレスポンスを用いて符号化され、記録され
たデジタル信号を復号する装置及びそれに用いる復号方
法に関する。
等パーシャルレスポンスを用いて符号化され、記録され
たデジタル信号を復号する装置及びそれに用いる復号方
法に関する。
【０００２】
【従来の技術】ハードディスク等における磁気記録チャ
ネルは，周波数応答が微分器およびローパス・フィルタ
が直列に接続されたものに類似している。また，磁気記
録チャネルは，その符号間干渉が，１−Ｄ2，または１
＋Ｄ−Ｄ2−Ｄ3のインパルス応答を持つパーシャル・レ
スポンス・チャネルとしてモデル化される。
ネルは，周波数応答が微分器およびローパス・フィルタ
が直列に接続されたものに類似している。また，磁気記
録チャネルは，その符号間干渉が，１−Ｄ2，または１
＋Ｄ−Ｄ2−Ｄ3のインパルス応答を持つパーシャル・レ
スポンス・チャネルとしてモデル化される。
【０００３】符号間干渉が１−Ｄ2のインパルス応答で
モデル化されるチャネルでは，１および０（あるいは一
般的に＋ａ，−ａ）の２進符号は，＋１，０および−１
（あるいは，＋ｃ，０，−ｃ）の３値出力となる。ま
た，１＋Ｄ−Ｄ2−Ｄ3のインパルス応答でモデル化され
るチャネルは拡張パーシャル・レスポンス・クラス４
（以下、EPR4）と呼ばれ，このチャネルでは１および０
（あるいは一般的に＋ａ，−ａ）の２進符号は＋２，＋
１，０，−１，−２（あるいは，＋２ｃ，＋ｃ，０，−
ｃ，−２ｃ）の５値出力となる。
モデル化されるチャネルでは，１および０（あるいは一
般的に＋ａ，−ａ）の２進符号は，＋１，０および−１
（あるいは，＋ｃ，０，−ｃ）の３値出力となる。ま
た，１＋Ｄ−Ｄ2−Ｄ3のインパルス応答でモデル化され
るチャネルは拡張パーシャル・レスポンス・クラス４
（以下、EPR4）と呼ばれ，このチャネルでは１および０
（あるいは一般的に＋ａ，−ａ）の２進符号は＋２，＋
１，０，−１，−２（あるいは，＋２ｃ，＋ｃ，０，−
ｃ，−２ｃ）の５値出力となる。
【０００４】以上のように，磁気記録チャネルでは２進
符号が符号間干渉により３値あるいは５値の信号に変換
される。この３値あるいは５値の信号系列から１および
０の２進符号を生成するように復号する必要がある。
符号が符号間干渉により３値あるいは５値の信号に変換
される。この３値あるいは５値の信号系列から１および
０の２進符号を生成するように復号する必要がある。
【０００５】上記磁気記録チャネルは，Ｎ状態（畳み込
み符号の符号器の記憶メモリ長をｍとした時にＮ＝２
m-1となる）を持つ任意の有限状態マシン（finite stat
e machine）として表現できる。この有限状態マシンの
ある時刻ｋの状態（Ｎ個）を縦方向にならべたノードで
表現し，各状態から時刻（ｋ＋１）の各状態への遷移を
ブランチとして表現する２次元グラフをトレリス線図と
いう。
み符号の符号器の記憶メモリ長をｍとした時にＮ＝２
m-1となる）を持つ任意の有限状態マシン（finite stat
e machine）として表現できる。この有限状態マシンの
ある時刻ｋの状態（Ｎ個）を縦方向にならべたノードで
表現し，各状態から時刻（ｋ＋１）の各状態への遷移を
ブランチとして表現する２次元グラフをトレリス線図と
いう。
【０００６】このトレリス線図上で最短パスを探索する
のに用いられるのがビタビ・アルゴリズムで，多段決定
過程に対する動的プログラミング問題と等価となる。こ
のアルゴリズムに基づくビタビ復号器は，符号間干渉を
有し帯域制限のあるチャネルにおける伝送系列の最尤推
定を行うのに用いられる。すなわち，可能な符号系列の
中から，例えば，受信信号の系列の自乗誤差の総和な
ど，受信信号の系列に関する距離メトリック（距離関
数）を最小化する符号系列を選択する。この意味におい
て，ビタビ復号器は誤り訂正能力を有する。このビタビ
復号器によって、上述の３値あるいは５値の信号系列か
ら１および０の２進符号が生成、復号される。
のに用いられるのがビタビ・アルゴリズムで，多段決定
過程に対する動的プログラミング問題と等価となる。こ
のアルゴリズムに基づくビタビ復号器は，符号間干渉を
有し帯域制限のあるチャネルにおける伝送系列の最尤推
定を行うのに用いられる。すなわち，可能な符号系列の
中から，例えば，受信信号の系列の自乗誤差の総和な
ど，受信信号の系列に関する距離メトリック（距離関
数）を最小化する符号系列を選択する。この意味におい
て，ビタビ復号器は誤り訂正能力を有する。このビタビ
復号器によって、上述の３値あるいは５値の信号系列か
ら１および０の２進符号が生成、復号される。
【０００７】
【発明が解決しようとする課題】このビタビ復号器は回
路が複雑で演算に時間がかかることが知られている。ビ
タビ復号器の回路を簡単にする方法が以下の論文で論じ
られている。
路が複雑で演算に時間がかかることが知られている。ビ
タビ復号器の回路を簡単にする方法が以下の論文で論じ
られている。
【０００８】Reduced-Complexity Viterbi Detector Ar
chitectures for Partial ResponseSignaling, G. Fett
weis, R. Karabed, P. Siegel, and H. Thapar, GLOBEC
OM95, IEEE Cat. No. 0-7803-2509-5/95, pp. 559-563,
Nov. 1995. しかしながら，ここで論じられている方法では上記変換
トレリスを用いた回路方式により回路は簡単になるもの
の，演算速度は改善されないという問題点が残されてい
た。
chitectures for Partial ResponseSignaling, G. Fett
weis, R. Karabed, P. Siegel, and H. Thapar, GLOBEC
OM95, IEEE Cat. No. 0-7803-2509-5/95, pp. 559-563,
Nov. 1995. しかしながら，ここで論じられている方法では上記変換
トレリスを用いた回路方式により回路は簡単になるもの
の，演算速度は改善されないという問題点が残されてい
た。
【０００９】上記ビタビ復号器を用いる磁気ディスク装
置等においては、高速アクセスのために磁気ディスクの
回転速度を高く確保しながら記憶容量を上げたいという
要望がある。このためには、記録媒体からの転送速度を
上げなくてはならないが、現在、上記ビタビ復号器の演
算速度が障害となって転送速度が上がらず記憶容量が増
えないという問題点がある。
置等においては、高速アクセスのために磁気ディスクの
回転速度を高く確保しながら記憶容量を上げたいという
要望がある。このためには、記録媒体からの転送速度を
上げなくてはならないが、現在、上記ビタビ復号器の演
算速度が障害となって転送速度が上がらず記憶容量が増
えないという問題点がある。
【００１０】また，ビタビ復号器の高速化を実現する方
法が以下の論文で論じられている。
法が以下の論文で論じられている。
【００１１】A 210Mb/s Radix-4 Bit-level Pipelined
Viterbi Decoder, Alfred K. Yeung,Jan M. Rabaey, 19
95 IEEE International Solid-State Circuits Confere
nce,pp. 88-89, Paper WP 5.6, Slide Supplement pp/
68-69 しかしながら，ここで論じられている方法では，高速な
処理は実現できるものの，回路はさらに２倍以上複雑に
なるという問題が残されていた。
Viterbi Decoder, Alfred K. Yeung,Jan M. Rabaey, 19
95 IEEE International Solid-State Circuits Confere
nce,pp. 88-89, Paper WP 5.6, Slide Supplement pp/
68-69 しかしながら，ここで論じられている方法では，高速な
処理は実現できるものの，回路はさらに２倍以上複雑に
なるという問題が残されていた。
【００１２】したがって、上記ビタビ復号器を用いた磁
気ディスク装置等の装置全体の価格上昇を招いたり、回
路の複雑さのために、LSIのパッケージが大きくなり装
置の小型化が進まないなどの問題もあった。
気ディスク装置等の装置全体の価格上昇を招いたり、回
路の複雑さのために、LSIのパッケージが大きくなり装
置の小型化が進まないなどの問題もあった。
【００１３】本発明の目的は，高速な処理が行え回路の
複雑度の増加を抑えるビタビ復号器と、それを用いたデ
ジタル信号復号装置、さらにはそれを用いたハードディ
スク等の磁気記録再生装置を提供することである。
複雑度の増加を抑えるビタビ復号器と、それを用いたデ
ジタル信号復号装置、さらにはそれを用いたハードディ
スク等の磁気記録再生装置を提供することである。
【００１４】本発明の他の目的は、デジタル信号復号装
置の信号処理速度を向上し、それを用いたハードディス
ク装置等磁気記録再生装置の転送速度向上、記憶容量向
上を実現することである。
置の信号処理速度を向上し、それを用いたハードディス
ク装置等磁気記録再生装置の転送速度向上、記憶容量向
上を実現することである。
【００１５】本発明の他の目的は、デジタル信号復号装
置の回路規模を削減し、それを用いたハードディスク装
置等磁気記録再生装置を大容量でかつ低価格にすること
である。
置の回路規模を削減し、それを用いたハードディスク装
置等磁気記録再生装置を大容量でかつ低価格にすること
である。
【００１６】本発明の他の目的は、デジタル信号復号装
置の回路規模を削減し、それを用いたハードディスク装
置等磁気記録再生装置を大容量でかつ小型にすることで
ある。
置の回路規模を削減し、それを用いたハードディスク装
置等磁気記録再生装置を大容量でかつ小型にすることで
ある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、畳み込み符号化された入力信号系列から
最尤推定によって２進符号の系列を生成するビタビ復号
器であって，連続する複数ステージの入力信号と定数を
用いて、生き残りパスのメトリックとは独立に、各ノー
ド毎にｎステージ（ｎ≧２）後のブランチ・メトリック
候補を計算するブランチ・メトリック演算手段と、現ス
テージの各ノードが持つメトリックから、ｎステージ後
の状態に至る生き残りパスと各ノード毎のブランチ・メ
トリックとを選択し、各ノード毎のブランチ・メトリッ
クを、選択された生き残りパスのメトリックに加算する
比較選択加算手段とを備えるものである。
に、本発明は、畳み込み符号化された入力信号系列から
最尤推定によって２進符号の系列を生成するビタビ復号
器であって，連続する複数ステージの入力信号と定数を
用いて、生き残りパスのメトリックとは独立に、各ノー
ド毎にｎステージ（ｎ≧２）後のブランチ・メトリック
候補を計算するブランチ・メトリック演算手段と、現ス
テージの各ノードが持つメトリックから、ｎステージ後
の状態に至る生き残りパスと各ノード毎のブランチ・メ
トリックとを選択し、各ノード毎のブランチ・メトリッ
クを、選択された生き残りパスのメトリックに加算する
比較選択加算手段とを備えるものである。
【００１８】さらに、本発明の比較選択加算手段は、現
ステージの各ノードが持つメトリック間の差分と定数と
の比較を行い、生き残りパスを決定する生き残りシーケ
ンス・ポインタを生成する手段と、生き残りシーケンス
・ポインタを用いて、ｎステージ後の状態に至る生き残
りパスのメトリックを選択出力する比較選択手段と生き
残りシーケンス・ポインタを用いて、各ノード毎のブラ
ンチ・メトリックを選択する選択手段と、各ノード毎の
ブランチ・メトリックを、選択された生き残りパスのメ
トリックに加算する加算手段とを備えるものである。
ステージの各ノードが持つメトリック間の差分と定数と
の比較を行い、生き残りパスを決定する生き残りシーケ
ンス・ポインタを生成する手段と、生き残りシーケンス
・ポインタを用いて、ｎステージ後の状態に至る生き残
りパスのメトリックを選択出力する比較選択手段と生き
残りシーケンス・ポインタを用いて、各ノード毎のブラ
ンチ・メトリックを選択する選択手段と、各ノード毎の
ブランチ・メトリックを、選択された生き残りパスのメ
トリックに加算する加算手段とを備えるものである。
【００１９】更に、本発明は、ｎ＝２であることを特徴
とするものである。
とするものである。
【００２０】更に、本発明は、畳み込み符号化された入
力信号系列が，拡張パーシャル・レスポンス・クラス４
であることを特徴とするものである。
力信号系列が，拡張パーシャル・レスポンス・クラス４
であることを特徴とするものである。
【００２１】更に、本発明の比較選択手段は、４つの生
き残りメトリックを保持するレジスタと，保持された４
つの生き残りパスのメトリックが入力されて，各メトリ
ック間の差分を演算する６個のメトリック減算器と，差
分結果を複数の定数と比較する比較器と，比較結果を入
力とし、生き残りシーケンス・ポインタを出力するデコ
ーダと，決定信号に基づき、入力された４つの生き残り
パスのメトリックから新たな生き残りパスのメトリック
を選択するセレクタとを備えるものである。
き残りメトリックを保持するレジスタと，保持された４
つの生き残りパスのメトリックが入力されて，各メトリ
ック間の差分を演算する６個のメトリック減算器と，差
分結果を複数の定数と比較する比較器と，比較結果を入
力とし、生き残りシーケンス・ポインタを出力するデコ
ーダと，決定信号に基づき、入力された４つの生き残り
パスのメトリックから新たな生き残りパスのメトリック
を選択するセレクタとを備えるものである。
【００２２】更に、本発明は、畳み込み符号化された入
力信号系列が，ｍ（ｍ≧２）重に拡張されたパーシャル
・レスポンス・クラス４（ＥmＰＲ４）であることを特
徴とするものである。
力信号系列が，ｍ（ｍ≧２）重に拡張されたパーシャル
・レスポンス・クラス４（ＥmＰＲ４）であることを特
徴とするものである。
【００２３】また、本発明は、磁気記録媒体から読み出
された読み出し信号系列から２進符号系列を復号するデ
ジタル信号復号装置であって、読み出し信号系列から最
尤推定によって２進符号の系列を生成するために、連続
する複数ステージの読み出し信号系列と定数を用いて、
生き残りパスのメトリックとは独立に、各ノード毎にｎ
ステージ（ｎ≧２）後のブランチ・メトリック候補を計
算するブランチ・メトリック演算手段と、現ステージの
各ノードが持つメトリックから、ｎステージ後の状態に
至る生き残りパスと各ノード毎のブランチ・メトリック
とを選択し、各ノード毎のブランチ・メトリックを、選
択された生き残りパスのメトリックに加算する比較選択
加算手段とを有するビタビ復号器を備えるものである。
された読み出し信号系列から２進符号系列を復号するデ
ジタル信号復号装置であって、読み出し信号系列から最
尤推定によって２進符号の系列を生成するために、連続
する複数ステージの読み出し信号系列と定数を用いて、
生き残りパスのメトリックとは独立に、各ノード毎にｎ
ステージ（ｎ≧２）後のブランチ・メトリック候補を計
算するブランチ・メトリック演算手段と、現ステージの
各ノードが持つメトリックから、ｎステージ後の状態に
至る生き残りパスと各ノード毎のブランチ・メトリック
とを選択し、各ノード毎のブランチ・メトリックを、選
択された生き残りパスのメトリックに加算する比較選択
加算手段とを有するビタビ復号器を備えるものである。
【００２４】更に、本発明は、畳み込み符号により２進
符号列から符号化された符号化データを記録する磁気記
録媒体と、記録媒体に記録された符号化データを読み出
す読み出し手段と、読み出し手段によって符号化データ
として読み出された読み出し信号系列から２進符号系列
を復号するデジタル信号復号装置とを備え、デジタル信
号復号装置は、読み出し信号系列から最尤推定によって
２進符号の系列を生成するために、連続する複数ステー
ジの読み出し信号系列と定数を用いて、生き残りパスの
メトリックとは独立に、各ノード毎にｎステージ（ｎ≧
２）後のブランチ・メトリック候補を計算するブランチ
・メトリック演算手段と、現ステージの各ノードが持つ
メトリックから、ｎステージ後の状態に至る生き残りパ
スと各ノード毎のブランチ・メトリックとを選択し、各
ノード毎のブランチ・メトリックを、選択された生き残
りパスのメトリックに加算する比較選択加算手段とを有
するビタビ復号器を備えるものである。
符号列から符号化された符号化データを記録する磁気記
録媒体と、記録媒体に記録された符号化データを読み出
す読み出し手段と、読み出し手段によって符号化データ
として読み出された読み出し信号系列から２進符号系列
を復号するデジタル信号復号装置とを備え、デジタル信
号復号装置は、読み出し信号系列から最尤推定によって
２進符号の系列を生成するために、連続する複数ステー
ジの読み出し信号系列と定数を用いて、生き残りパスの
メトリックとは独立に、各ノード毎にｎステージ（ｎ≧
２）後のブランチ・メトリック候補を計算するブランチ
・メトリック演算手段と、現ステージの各ノードが持つ
メトリックから、ｎステージ後の状態に至る生き残りパ
スと各ノード毎のブランチ・メトリックとを選択し、各
ノード毎のブランチ・メトリックを、選択された生き残
りパスのメトリックに加算する比較選択加算手段とを有
するビタビ復号器を備えるものである。
【００２５】また、本発明は、連続入力される、パーシ
ャル・レスポンス・クラス４で符号化された、複数ステ
ージの入力信号系列から、２進符号の系列を最尤推定に
より復号する復号方法であって，現ステージの各ノード
が持つ生き残りパスのメトリック間の差分と，再帰的な
ステップと無関係な一定の値との比較を行い、ｎステー
ジ（ｎ≧２）後の各状態に至る生き残りパスを選択し、
連続する複数ステージの入力データと定数を用いて、生
き残りパスのメトリックとは独立に、各ノード毎にｎス
テージ後のブランチ・メトリック候補を計算し、選択さ
れたｎステージ後の生き残りパスに基づいて、ブランチ
・メトリック候補からブランチ・メトリックを選択して
選択された生き残りパスのメトリックに加算し、ｎステ
ージ後の生き残りパスのメトリックを得るものである。
ャル・レスポンス・クラス４で符号化された、複数ステ
ージの入力信号系列から、２進符号の系列を最尤推定に
より復号する復号方法であって，現ステージの各ノード
が持つ生き残りパスのメトリック間の差分と，再帰的な
ステップと無関係な一定の値との比較を行い、ｎステー
ジ（ｎ≧２）後の各状態に至る生き残りパスを選択し、
連続する複数ステージの入力データと定数を用いて、生
き残りパスのメトリックとは独立に、各ノード毎にｎス
テージ後のブランチ・メトリック候補を計算し、選択さ
れたｎステージ後の生き残りパスに基づいて、ブランチ
・メトリック候補からブランチ・メトリックを選択して
選択された生き残りパスのメトリックに加算し、ｎステ
ージ後の生き残りパスのメトリックを得るものである。
【００２６】
【発明の実施の形態】以下，本発明によるデジタル信号
復号装置の実施例を，図面を参照して説明する。
復号装置の実施例を，図面を参照して説明する。
【００２７】以下の実施例では、磁気データの記録およ
び再生が可能なハードディスク等の磁気記録再生装置に
ついて説明する。なお，本発明はこれに限定されるもの
ではなく，例えば磁気記録データの再生専用装置にも適
用することができる。
び再生が可能なハードディスク等の磁気記録再生装置に
ついて説明する。なお，本発明はこれに限定されるもの
ではなく，例えば磁気記録データの再生専用装置にも適
用することができる。
【００２８】図１７は上記磁気記録再生装置１００の概
略構成を示すものである。
略構成を示すものである。
【００２９】磁気記録再生装置１００は，コンピュータ
等のホスト装置１１０から出力されたデータを記録媒体
１５０に記録すると共に，該記録媒体１５０に記録され
た磁気データを読み出しホスト装置１１０へ出力する。
磁気記録再生装置１００は，例えば図１に示すように，
データを記録媒体１５０に書き込むための主要な構成と
して，エンコーダ１２０，アンプ１３０，及び書き込み
ヘッド１４０を備え，さらに，データ読み出しのための
主要な構成として，読み取りヘッド１６０，デジタル信
号復号装置１８０，及びエラー訂正回路１９０を備えて
いる。
等のホスト装置１１０から出力されたデータを記録媒体
１５０に記録すると共に，該記録媒体１５０に記録され
た磁気データを読み出しホスト装置１１０へ出力する。
磁気記録再生装置１００は，例えば図１に示すように，
データを記録媒体１５０に書き込むための主要な構成と
して，エンコーダ１２０，アンプ１３０，及び書き込み
ヘッド１４０を備え，さらに，データ読み出しのための
主要な構成として，読み取りヘッド１６０，デジタル信
号復号装置１８０，及びエラー訂正回路１９０を備えて
いる。
【００３０】本発明が適用されるデジタル信号復号装置
１８０において，磁気ディスク等の記録媒体１５０から
読み取りヘッド１６０によって読み出された読み出し信
号系列は，プレアンプ１７０によって増幅されたあと，
フィルタ２００によって高周波ノイズが除去される。高
周波ノイズが除去された前記読み出し信号系列は，ＡＤ
Ｃ（アナログ／デジタル変換器）２１０によってデジタ
ル信号に変換されたあと，等化回路２２０によって復号
のための等化が行われる。ここで，等化とは，再生され
た信号の振幅特性および位相特性を整形，アナログ的な
値を持つデジタル信号を元の“１”あるいは“０”のデ
ジタル信号に識別しやすくすることを指す。
１８０において，磁気ディスク等の記録媒体１５０から
読み取りヘッド１６０によって読み出された読み出し信
号系列は，プレアンプ１７０によって増幅されたあと，
フィルタ２００によって高周波ノイズが除去される。高
周波ノイズが除去された前記読み出し信号系列は，ＡＤ
Ｃ（アナログ／デジタル変換器）２１０によってデジタ
ル信号に変換されたあと，等化回路２２０によって復号
のための等化が行われる。ここで，等化とは，再生され
た信号の振幅特性および位相特性を整形，アナログ的な
値を持つデジタル信号を元の“１”あるいは“０”のデ
ジタル信号に識別しやすくすることを指す。
【００３１】復号回路２３０は本発明の主要部分で、等
化された前記読み出し信号系列を入力信号系列とし、デ
ジタル信号、すなわち、符号化される前の２進符号系列
に識別再生する。ＶＣＯ２４０は，等化回路２２０の出
力を用いて，各部の動作タイミングを決めるクロック信
号ＣＬＫ２５０を生成する。
化された前記読み出し信号系列を入力信号系列とし、デ
ジタル信号、すなわち、符号化される前の２進符号系列
に識別再生する。ＶＣＯ２４０は，等化回路２２０の出
力を用いて，各部の動作タイミングを決めるクロック信
号ＣＬＫ２５０を生成する。
【００３２】本発明では，上述したデジタル信号復号装
置１８０において，従来の復号回路２３０に代えて，以
下に説明するような，回路規模の増加が少なくしかも高
速な復号回路を用いることで上述した本発明の目的を達
成するものである。
置１８０において，従来の復号回路２３０に代えて，以
下に説明するような，回路規模の増加が少なくしかも高
速な復号回路を用いることで上述した本発明の目的を達
成するものである。
【００３３】本発明では，トレリス線図の各ノードにお
いて，生き残りパスの演算を，複数回のサンプリング周
期毎に１回のACS（Add：加算，Compare：比較，Selec
t：選択）演算によって行なう。これは、後述するよう
に、例えば２ステージ（サンプリング周期）分のトレリ
ス構造が４トレリス状態になり６個の加算器で実現でき
る事実に基づくものである。
いて，生き残りパスの演算を，複数回のサンプリング周
期毎に１回のACS（Add：加算，Compare：比較，Selec
t：選択）演算によって行なう。これは、後述するよう
に、例えば２ステージ（サンプリング周期）分のトレリ
ス構造が４トレリス状態になり６個の加算器で実現でき
る事実に基づくものである。
【００３４】具体的には、本発明によるビタビ復号方法
は，連続する複数のサンプリング・データに対し，それ
ぞれのサンプル・データに関するメトリック演算をトレ
リス線図上のメトリック比較およびパス選択の演算の外
側にシフトするという変形を行ったトレリス線図に基づ
き、（ａ）現時刻の各ノードが持つメトリック間の差分
と，再帰的なステップと無関係な一定の値との比較をす
ることにより，複数ステージ後の各状態に至る生き残り
パスが選択されるステップ，（ｂ）複数ステージ後の各
ノードにおいて，シフトされたブランチ・メトリックを
加算するステップとからなるものである。
は，連続する複数のサンプリング・データに対し，それ
ぞれのサンプル・データに関するメトリック演算をトレ
リス線図上のメトリック比較およびパス選択の演算の外
側にシフトするという変形を行ったトレリス線図に基づ
き、（ａ）現時刻の各ノードが持つメトリック間の差分
と，再帰的なステップと無関係な一定の値との比較をす
ることにより，複数ステージ後の各状態に至る生き残り
パスが選択されるステップ，（ｂ）複数ステージ後の各
ノードにおいて，シフトされたブランチ・メトリックを
加算するステップとからなるものである。
【００３５】まず、本発明の説明の前にEPR4の符号器
（以下、符号器）５の概念図およびその状態遷移図を図
１に示す。この符号器５はチャネルの特性と記録符号の
畳み込み符号化とをあわせて表現したものである。その
インパルス応答（G(D)=1+D-D2-D3，ここで，D＝単位遅
延）は，磁気記録チャネルに近い特性を示す。２進入力
波形がサンプリング・レート１／Ｔで入力され，５値出
力が同一レートで生成される。
（以下、符号器）５の概念図およびその状態遷移図を図
１に示す。この符号器５はチャネルの特性と記録符号の
畳み込み符号化とをあわせて表現したものである。その
インパルス応答（G(D)=1+D-D2-D3，ここで，D＝単位遅
延）は，磁気記録チャネルに近い特性を示す。２進入力
波形がサンプリング・レート１／Ｔで入力され，５値出
力が同一レートで生成される。
【００３６】図１の符号器５では，２進入力が経路１を
介して，シフト・レジスタ２に入力される。経路３から
出力される符号器５の出力c(i)はb(i)，b(i-1)，b(i-
2)，b(i-3)に対する加算器４の演算結果として，５値{+
2,+1,0,-1,-2}の出力となる。３つのレジスタb(i-3)，b
(i-2)，b(i-1)は８つの異なる有限機械の状態{000,001,
010,011,100,101,110,111}を表す。
介して，シフト・レジスタ２に入力される。経路３から
出力される符号器５の出力c(i)はb(i)，b(i-1)，b(i-
2)，b(i-3)に対する加算器４の演算結果として，５値{+
2,+1,0,-1,-2}の出力となる。３つのレジスタb(i-3)，b
(i-2)，b(i-1)は８つの異なる有限機械の状態{000,001,
010,011,100,101,110,111}を表す。
【００３７】符号器５の入力と出力が状態間の遷移にラ
ベル付けされる。例えば，状態000で‘0’が入力される
と，符号器は出力として0を生成し，符号器の状態は000
に維持される。これは，“0/0”として表現される。そ
れに対して状態000から始まり1が入力されると，出力と
して1を生成し，状態001へ遷移する。その他の状態から
の遷移も同様である。
ベル付けされる。例えば，状態000で‘0’が入力される
と，符号器は出力として0を生成し，符号器の状態は000
に維持される。これは，“0/0”として表現される。そ
れに対して状態000から始まり1が入力されると，出力と
して1を生成し，状態001へ遷移する。その他の状態から
の遷移も同様である。
【００３８】図１の状態遷移図に対応したトレリス線図
を図２に示す。図２に示すように，トレリス線図は有向
グラフであって，そのノードは符号器のｉ時刻での状態
を表す。各ブランチは時刻ｉの状態から時刻ｉ＋１の状
態への遷移を表す。つまり，縦座標は状態遷移図のノー
ドに対応した状態を表し，横座標は時刻（以下、ステー
ジ）を表す。このように，ステージｉ−１において状態
０００で開始される入力シーケンス１，１，０，０，０
は５値出力１，２，０，−２，−１を生成する。同じ入
力シーケンスが状態１１１から開始されると，生成され
る出力は０，０，−１，−２，−１となる。通常，回路
上ではこの曖昧さを除くために，リセット信号により、
開始状態はデフォルトの状態（０００）に設定する。
を図２に示す。図２に示すように，トレリス線図は有向
グラフであって，そのノードは符号器のｉ時刻での状態
を表す。各ブランチは時刻ｉの状態から時刻ｉ＋１の状
態への遷移を表す。つまり，縦座標は状態遷移図のノー
ドに対応した状態を表し，横座標は時刻（以下、ステー
ジ）を表す。このように，ステージｉ−１において状態
０００で開始される入力シーケンス１，１，０，０，０
は５値出力１，２，０，−２，−１を生成する。同じ入
力シーケンスが状態１１１から開始されると，生成され
る出力は０，０，−１，−２，−１となる。通常，回路
上ではこの曖昧さを除くために，リセット信号により、
開始状態はデフォルトの状態（０００）に設定する。
【００３９】次に、図３にビタビ復号器及び符号器と磁
気記録チャネルの構成を示す。読み出し・書き込みトラ
ンスジューサまたはヘッド及びフィルタ・アセンブリ
（以下、ヘッド及びフィルタ・アセンブリという）８
は，書き込みの際にはトラックに沿って媒体１０の磁気
状態を変更し，読み出しの際にはトラックの状態を検出
するものである。ここで、読み出し・書き込みトランス
ジューサは図１７のヘッド１４０、１６０に相当し、デ
ジタル−アナログ変換器（以下、Ｄ／Ａ）６は図１７の
アンプ１３０に含まれ、フィルタは図１７のフィルタ２
００に相当し、アナログ−デジタル変換器（以下、Ａ／
Ｄ）１２は図１７のＡＤＣ２１０に相当する。なお、図
３では、説明の簡単化のため、図１７の等化回路２２０
を省略しているが、実際は、Ａ／Ｄ１２出力が等化回路
で等化され、ビタビ復号器１４に入力される。
気記録チャネルの構成を示す。読み出し・書き込みトラ
ンスジューサまたはヘッド及びフィルタ・アセンブリ
（以下、ヘッド及びフィルタ・アセンブリという）８
は，書き込みの際にはトラックに沿って媒体１０の磁気
状態を変更し，読み出しの際にはトラックの状態を検出
するものである。ここで、読み出し・書き込みトランス
ジューサは図１７のヘッド１４０、１６０に相当し、デ
ジタル−アナログ変換器（以下、Ｄ／Ａ）６は図１７の
アンプ１３０に含まれ、フィルタは図１７のフィルタ２
００に相当し、アナログ−デジタル変換器（以下、Ａ／
Ｄ）１２は図１７のＡＤＣ２１０に相当する。なお、図
３では、説明の簡単化のため、図１７の等化回路２２０
を省略しているが、実際は、Ａ／Ｄ１２出力が等化回路
で等化され、ビタビ復号器１４に入力される。
【００４０】次に図３に示す構成の動作を説明する。ま
ず２進符号列が符号器５に送られる。符号器５からの符
号列はＤ／Ａ６に送られる。Ｄ／Ａ６から時間変化する
アナログ信号が出力され、次にヘッド及びフィルタ・ア
センブリ８に書き込み方向に供給される。同様に，ヘッ
ド及びフィルタ・アセンブリ８からの時間変化するアナ
ログ出力は，Ａ／Ｄ１２に送られる。Ａ／Ｄ１２から出
力されるEPR4出力が，経路１３を通って，読み出された
順序でビタビ復号器１４に供給される。ビタビ復号器１
４は最初に記録されたデータに関する最も確からしいビ
ット系列を経路１６上に出力する。ここで，EPR4出力は
｛＋２，＋１，０，−１，−２｝の５値の出力である。
ず２進符号列が符号器５に送られる。符号器５からの符
号列はＤ／Ａ６に送られる。Ｄ／Ａ６から時間変化する
アナログ信号が出力され、次にヘッド及びフィルタ・ア
センブリ８に書き込み方向に供給される。同様に，ヘッ
ド及びフィルタ・アセンブリ８からの時間変化するアナ
ログ出力は，Ａ／Ｄ１２に送られる。Ａ／Ｄ１２から出
力されるEPR4出力が，経路１３を通って，読み出された
順序でビタビ復号器１４に供給される。ビタビ復号器１
４は最初に記録されたデータに関する最も確からしいビ
ット系列を経路１６上に出力する。ここで，EPR4出力は
｛＋２，＋１，０，−１，−２｝の５値の出力である。
【００４１】図４に，このビタビ復号器１４の論理構成
を示す。１８は、ブランチ・メトリック・ユニット（以
下、ＢＭＵ）、２０は、再帰的経路２２を有する加算−
比較−選択ユニット（以下、ＡＣＳＵ）でビタビ検出器
として機能する。２４は、生き残りパス・メモリ・ユニ
ット（以下、ＳＭＵ）である。ＡＣＳＵ２０は５値記号
をトレリス線図に従って処理する。トレリス線図上では
符号系列が固有の経路を辿るためにこの経路をパス（pa
th）と呼ぶ。２進符号の場合，ビタビ復号器は各ノード
に入力する２つのパスを比較し，最適なメトリックを有
するパスを残し、他のパスは廃棄する。なぜなら，以後
のステージの符号系列と関係なくこの時点でのパス選択
は最適となっているからである。保持されるパスを“生
き残りパス”と呼ぶ。これらは再帰的計算方法により実
行される。最適な推定（最尤推定）が進むにつれ，最尤
パス（最初に符号化された２進符号の系列）がＳＭＵ２
４上に記憶される。
を示す。１８は、ブランチ・メトリック・ユニット（以
下、ＢＭＵ）、２０は、再帰的経路２２を有する加算−
比較−選択ユニット（以下、ＡＣＳＵ）でビタビ検出器
として機能する。２４は、生き残りパス・メモリ・ユニ
ット（以下、ＳＭＵ）である。ＡＣＳＵ２０は５値記号
をトレリス線図に従って処理する。トレリス線図上では
符号系列が固有の経路を辿るためにこの経路をパス（pa
th）と呼ぶ。２進符号の場合，ビタビ復号器は各ノード
に入力する２つのパスを比較し，最適なメトリックを有
するパスを残し、他のパスは廃棄する。なぜなら，以後
のステージの符号系列と関係なくこの時点でのパス選択
は最適となっているからである。保持されるパスを“生
き残りパス”と呼ぶ。これらは再帰的計算方法により実
行される。最適な推定（最尤推定）が進むにつれ，最尤
パス（最初に符号化された２進符号の系列）がＳＭＵ２
４上に記憶される。
【００４２】EPR4におけるブランチ・メトリックの計算
は以下の自乗誤差で行われる
は以下の自乗誤差で行われる
【００４３】
【数１】
【００４４】ここで，ｃは{-2,-1,0,+1,+2}の５値であ
ること，およびyk 2は各ブランチで共通であることを考
慮し，さらに簡単化のためにykを2ykと置き直すと数１
のメトリックは数２のようになる。
ること，およびyk 2は各ブランチで共通であることを考
慮し，さらに簡単化のためにykを2ykと置き直すと数１
のメトリックは数２のようになる。
【００４５】
【数２】
【００４６】上述したEPR4トレリスを処理するビタビ復
号器の複雑さを低減する方法として上述したフェットウ
ェイス（Fettweis）による変換EPR4トレリス（Transfor
medEPR4 trellis）が知られている。これは図５のよう
に，ACS（Add-Compare-Select）における共通の演算はA
CSの外に出す，という考え方を基本としている。ただ
し，図５で矢印はその数値との加算を意味する（数値の
無い矢印は入力の数値がそのまま送られる）。このこと
はACSにおける加算と最小値の選択はつぎの分配則が成
り立つことを示している。
号器の複雑さを低減する方法として上述したフェットウ
ェイス（Fettweis）による変換EPR4トレリス（Transfor
medEPR4 trellis）が知られている。これは図５のよう
に，ACS（Add-Compare-Select）における共通の演算はA
CSの外に出す，という考え方を基本としている。ただ
し，図５で矢印はその数値との加算を意味する（数値の
無い矢印は入力の数値がそのまま送られる）。このこと
はACSにおける加算と最小値の選択はつぎの分配則が成
り立つことを示している。
【００４７】
【数３】
【００４８】この考え方を用いてEPR4トレリスを変形し
てゆくと図６のようになる。図６で４つのACSはいずれ
も固定値（2または-2）の加算を含むだけであるから、
メトリックの小さいパスの選択は以下のように簡単に実
行できる。
てゆくと図６のようになる。図６で４つのACSはいずれ
も固定値（2または-2）の加算を含むだけであるから、
メトリックの小さいパスの選択は以下のように簡単に実
行できる。
【００４９】たとえば、C>0の場合
【００５０】
【数４】
【００５１】となる。以上がフェットウェイスによる変
換EPR4トレリスの概略である。
換EPR4トレリスの概略である。
【００５２】変換EPR4トレリスを用いることで，回路規
模は約1/2となるが，演算のクリティカル・パスは依然
として比較−選択−加算であり，速度はあまり向上しな
い。
模は約1/2となるが，演算のクリティカル・パスは依然
として比較−選択−加算であり，速度はあまり向上しな
い。
【００５３】これに対し、本発明は複数ステージのEPR4
トレリス演算を一括して行うものであり、そのために複
数ステージのEPR4トレリスに対する演算を比較−選択の
再帰ループの外に出すという変形を行うものである。以
下、例として２ステージの場合について説明する。この
変形過程の見通しを良くするために，次のような演算子
を導入する。すでに述べたように、ACSにおける加算と
最小値の選択は数３のような分配則が成り立つ。数３の
なかの代数的な加算を
トレリス演算を一括して行うものであり、そのために複
数ステージのEPR4トレリスに対する演算を比較−選択の
再帰ループの外に出すという変形を行うものである。以
下、例として２ステージの場合について説明する。この
変形過程の見通しを良くするために，次のような演算子
を導入する。すでに述べたように、ACSにおける加算と
最小値の選択は数３のような分配則が成り立つ。数３の
なかの代数的な加算を
【００５４】で表わし、最小値の選択を
【００５５】で表わす。この演算子を用いると数３は
【００５６】
【数５】
【００５７】と表わされる。以下、この演算子を使って
２ステージのトレリスを簡略化する。ステージ(k+2)に
おける各ノードのメトリックを表すベクトル[Mk+2]は，
ステージkにおける各ノードのメトリックを表すベクト
ル[Mk]を用いて数６のように表される。
２ステージのトレリスを簡略化する。ステージ(k+2)に
おける各ノードのメトリックを表すベクトル[Mk+2]は，
ステージkにおける各ノードのメトリックを表すベクト
ル[Mk]を用いて数６のように表される。
【００５８】
【数６】
【００５９】ここに，行列[λk]および[λk+1]はそれぞ
れステージkおよびステージ(k+1)のブランチ・メトリッ
クであり，各行列の(i,j)要素は，前ステージのj番目の
ノードから次ステージのi番目のノードに至るブランチ
のメトリックである。
れステージkおよびステージ(k+1)のブランチ・メトリッ
クであり，各行列の(i,j)要素は，前ステージのj番目の
ノードから次ステージのi番目のノードに至るブランチ
のメトリックである。
【００６０】数６のブランチ・メトリックに関する演算
の部分を具体的に記述すると，数７のようになる。
の部分を具体的に記述すると，数７のようになる。
【００６１】
【数７】
【００６２】ここで，行列中の値はそれぞれ
【００６３】
【数８】
【００６４】を示す。また，数７の演算子“+”は行列
の要素毎の加算を表す。数７から分かるように，ステー
ジ(k+1)とステージkの入力信号によるブランチ・メトリ
ックはそれぞれ独立にステージｋのノードのパス・メト
リックに加算される。従って，ステージ(k+1)のブラン
チ・メトリックに対する演算の簡略化と，ステージkの
ブランチ・メトリックに対する演算の簡略化とは別々に
行っても良いことになる。
の要素毎の加算を表す。数７から分かるように，ステー
ジ(k+1)とステージkの入力信号によるブランチ・メトリ
ックはそれぞれ独立にステージｋのノードのパス・メト
リックに加算される。従って，ステージ(k+1)のブラン
チ・メトリックに対する演算の簡略化と，ステージkの
ブランチ・メトリックに対する演算の簡略化とは別々に
行っても良いことになる。
【００６５】（１）ステージ（k+1)の簡略化 ステージ(k+1)のブランチ・メトリックのみに関するメ
トリックの関係をまとめると，数９のようになる。
トリックの関係をまとめると，数９のようになる。
【００６６】
【数９】
【００６７】ここで，λb=2λa+2，λ-b=2λ-a+2と置き
換えた。ここで，行方向に共通な演算はブランチ・メト
リックの計算の後ろで一括して行えること，また列方向
に共通な演算はブランチ・メトリックの計算前に一括し
て行えることに着目すると，数９は数１０のように変換
できる。
換えた。ここで，行方向に共通な演算はブランチ・メト
リックの計算の後ろで一括して行えること，また列方向
に共通な演算はブランチ・メトリックの計算前に一括し
て行えることに着目すると，数９は数１０のように変換
できる。
【００６８】
【数１０】
【００６９】さらに，１行目と８行目の共通な演算をメ
トリック演算の後ろに出すと，結局ステージ(k+1)のブ
ランチ・メトリックの演算は数１１に示すようになる。
トリック演算の後ろに出すと，結局ステージ(k+1)のブ
ランチ・メトリックの演算は数１１に示すようになる。
【００７０】
【数１１】
【００７１】（２）ステージkの簡略化 ステージkのメトリック演算の簡略化も同様にして行え
る。ステージkのブランチ・メトリックのみに関するメ
トリックの関係をまとめると，数１２のようになる。
る。ステージkのブランチ・メトリックのみに関するメ
トリックの関係をまとめると，数１２のようになる。
【００７２】
【数１２】
【００７３】ステージ(k+1)における簡略化と同様に，
まず行方向に共通な演算をブランチ・メトリックの演算
の後ろに出すと数１３のようになる。
まず行方向に共通な演算をブランチ・メトリックの演算
の後ろに出すと数１３のようになる。
【００７４】
【数１３】
【００７５】さらに、列方向に共通な演算をブランチ・
メトリックの演算の前に出すと数１４を得る。
メトリックの演算の前に出すと数１４を得る。
【００７６】
【数１４】
【００７７】なお、
【００７８】
【数１５】
【００７９】という関係式を用いた。
【００８０】ステージkとステージ(k+1)におけるブラン
チ・メトリックの計算をまとめて表すと図８のようにな
る。
チ・メトリックの計算をまとめて表すと図８のようにな
る。
【００８１】さらにステージkと(k+1)の２ステージのブ
ランチ・メトリックの演算を一つにまとめると図９のよ
うになる。
ランチ・メトリックの演算を一つにまとめると図９のよ
うになる。
【００８２】この図９から明らかなように，元の２ステ
ージ分のトレリスの演算をあたかも１ステージのトレリ
スの演算の如く実行することが可能となる。しかも、２
ステージ分のトレリスに対するブランチ・メトリックの
計算はすべて定数の加算と、生き残りパスの選択後に行
う、経路１３からの入力信号の値を用いた演算結果の加
算に変換される。また，生き残りパスの選択は，開始ノ
ードにおける４つのメトリック差と定数との比較演算に
変換することができる。
ージ分のトレリスの演算をあたかも１ステージのトレリ
スの演算の如く実行することが可能となる。しかも、２
ステージ分のトレリスに対するブランチ・メトリックの
計算はすべて定数の加算と、生き残りパスの選択後に行
う、経路１３からの入力信号の値を用いた演算結果の加
算に変換される。また，生き残りパスの選択は，開始ノ
ードにおける４つのメトリック差と定数との比較演算に
変換することができる。
【００８３】図９において，比較，選択演算後に加算さ
れる入力信号を用いたブランチ・メトリックLo,k+2〜L
7,k+2はそれぞれ以下のようになる。
れる入力信号を用いたブランチ・メトリックLo,k+2〜L
7,k+2はそれぞれ以下のようになる。
【００８４】
【数１６】
【００８５】以上から，以下のような演算ステップを２
ステージ分のクロック・サイクル内に実行すれば２ステ
ージのEPR4トレリスが一括処理できることがわかる。
ステージ分のクロック・サイクル内に実行すれば２ステ
ージのEPR4トレリスが一括処理できることがわかる。
【００８６】ステップ１：比較／選択演算 生き残りパスのメトリックM0,k〜M7,kと，定数で表され
るブランチ・メトリックを用いて，生き残りパスの選択
を行う。上述のように、この演算はすべて生き残りパス
のメトリックの差分と定数との比較演算に変換できる。
例えば，ステージ(k+2)における状態０への生き残りパ
スの選択は
るブランチ・メトリックを用いて，生き残りパスの選択
を行う。上述のように、この演算はすべて生き残りパス
のメトリックの差分と定数との比較演算に変換できる。
例えば，ステージ(k+2)における状態０への生き残りパ
スの選択は
【００８７】
【数１７】
【００８８】を求めることにより行われるが，この演算
は
は
【００８９】
【数１８】
【００９０】という，６つのメトリックの差分と定数と
の比較演算に変換される。同様にして，他のノードへの
生き残りパスの選択において比較される定数の値を図１
０に示す。中段の欄は比較されるパス・メトリックであ
り，下段が生き残りパス・メトリックの差分と比較され
る定数の値である。図１０（ａ）はM0,k，M1,k，M2,k及
びM3,kを使って0，2，4，及び6番目のノードへの生き残
りパスの選択に使われる定数であり，図１０（ｂ）はM
4,k，M5,k，M6,k及びM7,kを使って1，3，5，及び7番目
のノードへの生き残りパスの選択に使われる定数であ
る。この，メトリック差分と定数との比較演算結果に従
って，生き残りパスが決定される。ステージ(k+2)のi番
目のノードと生き残りパスで接続されるステージkのノ
ードの番号を、生き残りシーケンスポインタSMi（i=0,
1,…,7）で表す。
の比較演算に変換される。同様にして，他のノードへの
生き残りパスの選択において比較される定数の値を図１
０に示す。中段の欄は比較されるパス・メトリックであ
り，下段が生き残りパス・メトリックの差分と比較され
る定数の値である。図１０（ａ）はM0,k，M1,k，M2,k及
びM3,kを使って0，2，4，及び6番目のノードへの生き残
りパスの選択に使われる定数であり，図１０（ｂ）はM
4,k，M5,k，M6,k及びM7,kを使って1，3，5，及び7番目
のノードへの生き残りパスの選択に使われる定数であ
る。この，メトリック差分と定数との比較演算結果に従
って，生き残りパスが決定される。ステージ(k+2)のi番
目のノードと生き残りパスで接続されるステージkのノ
ードの番号を、生き残りシーケンスポインタSMi（i=0,
1,…,7）で表す。
【００９１】ステップ２：加算演算 次の演算サイクルのために，生き残りパスのメトリック
を計算する。
を計算する。
【００９２】
【数１９】
【００９３】ここで，αiはステージkとステージ(k+2)
の間の定数のブランチ・メトリックである。このαiと
入力信号を用いたブランチ・メトリックLi,k+2との加算
は別の演算器で演算しておけば良いから，数１９の演算
時間は一回の加算となる。
の間の定数のブランチ・メトリックである。このαiと
入力信号を用いたブランチ・メトリックLi,k+2との加算
は別の演算器で演算しておけば良いから，数１９の演算
時間は一回の加算となる。
【００９４】以上述べたように，EPR4トレリスの２ステ
ージをまとめたトレリスを用いることにより，２ステー
ジのパス選択が比較，選択及び加算の演算サイクルで実
行できる。
ージをまとめたトレリスを用いることにより，２ステー
ジのパス選択が比較，選択及び加算の演算サイクルで実
行できる。
【００９５】次に、図９に示す変換されたトレリスを処
理するＡＣＳＵ２０を図１１を用いて説明する。
理するＡＣＳＵ２０を図１１を用いて説明する。
【００９６】Ｃ／Ｓ２６、２８は上述の比較／選択（Co
mpare/Select）演算を行う演算ユニットであって、それ
ぞれ、それまでの４つの生き残りメトリック入力を比較
し、生き残りシーケンス・ポインタSM0，SM2，SM4，SM6
およびSM1，SM3，SM5，SM7と同時に、新たに選択した各
生き残りパスのメトリックM0〜M7を出力する。生き残り
シーケンス・ポインタはＳＭＵ２４の内容を制御するた
めにも使用される。
mpare/Select）演算を行う演算ユニットであって、それ
ぞれ、それまでの４つの生き残りメトリック入力を比較
し、生き残りシーケンス・ポインタSM0，SM2，SM4，SM6
およびSM1，SM3，SM5，SM7と同時に、新たに選択した各
生き残りパスのメトリックM0〜M7を出力する。生き残り
シーケンス・ポインタはＳＭＵ２４の内容を制御するた
めにも使用される。
【００９７】Ｃ／Ｓ２６、２８は、生き残りパスの選択
を行なうのみで、上述の定数の加算を行わない。そこ
で、後述するように、ＢＭＵ１８において、定数と入力
信号を用いたブランチ・メトリックの候補を生成する。
を行なうのみで、上述の定数の加算を行わない。そこ
で、後述するように、ＢＭＵ１８において、定数と入力
信号を用いたブランチ・メトリックの候補を生成する。
【００９８】次の加算演算ステップにおいて、ＳＥＬ６
１はその生き残りシーケンス・ポインタSM0〜SM7に従
い、ＢＭＵ１８が出力するブランチ・メトリック候補か
ら、いずれかを選択する。加算器３０、３２、３４、３
６、３８、４０、４２、４４は上記選択されたブランチ
・メトリックまたは一定値（−２）のいずれか（Ｂ0〜
Ｂ7）を、図９のステージkの各ノードのメトリックに加
算し、図９のステージk+2の各ノードのメトリックを得
る。得られた結果は次の演算サイクルのために対応する
状態にフィードバックされる。
１はその生き残りシーケンス・ポインタSM0〜SM7に従
い、ＢＭＵ１８が出力するブランチ・メトリック候補か
ら、いずれかを選択する。加算器３０、３２、３４、３
６、３８、４０、４２、４４は上記選択されたブランチ
・メトリックまたは一定値（−２）のいずれか（Ｂ0〜
Ｂ7）を、図９のステージkの各ノードのメトリックに加
算し、図９のステージk+2の各ノードのメトリックを得
る。得られた結果は次の演算サイクルのために対応する
状態にフィードバックされる。
【００９９】更に具体的には、図９の左側のトレリスの
８状態の各々は、Ｃ／Ｓ２６、２８へ入力される。
８状態の各々は、Ｃ／Ｓ２６、２８へ入力される。
【０１００】Ｃ／Ｓ２６に注目すると、図９のＭ0,k、
Ｍ2,kに対応するＣ／Ｓ２６からの出力Ｍ0、Ｍ2はそれ
ぞれ加算器３０、３２で値Ｂ0、Ｂ2と加算され、和が次
の演算サイクルのために各々レジスタ（ＬＴと図示）へ
記憶され、Ｃ／Ｓ２６の入力Ｍ0、Ｍ2に戻される。
Ｍ2,kに対応するＣ／Ｓ２６からの出力Ｍ0、Ｍ2はそれ
ぞれ加算器３０、３２で値Ｂ0、Ｂ2と加算され、和が次
の演算サイクルのために各々レジスタ（ＬＴと図示）へ
記憶され、Ｃ／Ｓ２６の入力Ｍ0、Ｍ2に戻される。
【０１０１】また、図９のＭ4,k、Ｍ6,kに対応する出力
Ｍ4、Ｍ6はそれぞれ加算器３４、３６で値Ｂ4、Ｂ6と加
算され、和が次の演算サイクルにおける状態１、３、
５、７の演算のために、各々レジスタ（ＬＴと図示）へ
記憶され、Ｃ／Ｓ２８のＭ4、Ｍ6に入力される。
Ｍ4、Ｍ6はそれぞれ加算器３４、３６で値Ｂ4、Ｂ6と加
算され、和が次の演算サイクルにおける状態１、３、
５、７の演算のために、各々レジスタ（ＬＴと図示）へ
記憶され、Ｃ／Ｓ２８のＭ4、Ｍ6に入力される。
【０１０２】同様にして、Ｃ／Ｓ２８では、図９のＭ
5,k、Ｍ7,kに対応するＣ／Ｓ２８からの出力Ｍ5、Ｍ7は
それぞれ加算器４２、４４で値Ｂ5、Ｂ7と加算され、和
が次の演算サイクルのために各々レジスタ（ＬＴと図
示）へ記憶され、Ｃ／Ｓ２８の入力Ｍ5、Ｍ7に戻され
る。
5,k、Ｍ7,kに対応するＣ／Ｓ２８からの出力Ｍ5、Ｍ7は
それぞれ加算器４２、４４で値Ｂ5、Ｂ7と加算され、和
が次の演算サイクルのために各々レジスタ（ＬＴと図
示）へ記憶され、Ｃ／Ｓ２８の入力Ｍ5、Ｍ7に戻され
る。
【０１０３】また、図９のＭ1,k、Ｍ3,kに対応する出力
Ｍ1、Ｍ3はそれぞれ加算器３８、４０で値Ｂ1、Ｂ3と加
算され、和が次の演算サイクルにおける状態０、２、
４、６の演算のために、各々レジスタ（ＬＴと図示）へ
記憶され、Ｃ／Ｓ２６のＭ1、Ｍ3に入力される。
Ｍ1、Ｍ3はそれぞれ加算器３８、４０で値Ｂ1、Ｂ3と加
算され、和が次の演算サイクルにおける状態０、２、
４、６の演算のために、各々レジスタ（ＬＴと図示）へ
記憶され、Ｃ／Ｓ２６のＭ1、Ｍ3に入力される。
【０１０４】Ｃ／Ｓ２６の構成を図１２に示す。この図
では加算器および比較器は別々に示しているが、一つの
演算器で構成しても良い。Ｃ／Ｓ２６には入力として状
態０、１、２、３の生き残りパスのメトリックが与えら
れる。加算器７２，７４，７６，７８，８０，８２は生
き残りパスのメトリックのすべての組み合わせの差分M0
-M1、M0-M2、M0-M3、M1-M2、M1-M3、M2-M3を演算する。
比較器８４，８６，８８，９０，９２，９４はそれぞれ
のメトリックの差分と定数値との比較を行う。比較され
る定数値は図１０（ａ）に示した値である。例えば、M0
-M1に対して比較器（以下、ＣＯＭＰ）８４において０
及び２との比較が行われ、M0-M2に対してはＣＯＭＰ８
６において−２、０、２、および４との比較が行われ
る。他の生き残りメトリックの差分M0-M3、M1-M2、M1-M
3、M2-M3に対しても同様の比較が行われる。
では加算器および比較器は別々に示しているが、一つの
演算器で構成しても良い。Ｃ／Ｓ２６には入力として状
態０、１、２、３の生き残りパスのメトリックが与えら
れる。加算器７２，７４，７６，７８，８０，８２は生
き残りパスのメトリックのすべての組み合わせの差分M0
-M1、M0-M2、M0-M3、M1-M2、M1-M3、M2-M3を演算する。
比較器８４，８６，８８，９０，９２，９４はそれぞれ
のメトリックの差分と定数値との比較を行う。比較され
る定数値は図１０（ａ）に示した値である。例えば、M0
-M1に対して比較器（以下、ＣＯＭＰ）８４において０
及び２との比較が行われ、M0-M2に対してはＣＯＭＰ８
６において−２、０、２、および４との比較が行われ
る。他の生き残りメトリックの差分M0-M3、M1-M2、M1-M
3、M2-M3に対しても同様の比較が行われる。
【０１０５】デコーダ回路（以下、ＤＥＣ）９８はＣＯ
ＭＰ８４，８６，８８，９０，９２，９４の比較結果に
基づいて状態０、２、４、６への生き残りパスの決定を
行う。
ＭＰ８４，８６，８８，９０，９２，９４の比較結果に
基づいて状態０、２、４、６への生き残りパスの決定を
行う。
【０１０６】ＤＥＣ９８の詳細を図１３に示す。例え
ば、状態０への生き残りパスの決定を説明すると，ＣＯ
ＭＰ８４，８６，８８，９０，９２，９４からの入力
は、メトリックの差分M0-M1、M0-M2、M0-M3、M1-M2、M1
-M3、M2-M3に対して図１０（ａ）のノード０の欄に示し
たように、それぞれ２、４、６、２、４、２である。デ
コード結果として、上からM0-4、M1-2、M2、M3+2のうち
もっとも値が小さいパスを示す位置にビット‘１’が出
力される。以下ノード２、４、６に対しても同様であ
る。ＤＥＣ９８の出力SM0、SM2、SM4、SM6は選択器（以
下、ＳＥＬ）９６に送られ，対応生き残りパスのメトリ
ックM0、M2、M4、M6が出力される。
ば、状態０への生き残りパスの決定を説明すると，ＣＯ
ＭＰ８４，８６，８８，９０，９２，９４からの入力
は、メトリックの差分M0-M1、M0-M2、M0-M3、M1-M2、M1
-M3、M2-M3に対して図１０（ａ）のノード０の欄に示し
たように、それぞれ２、４、６、２、４、２である。デ
コード結果として、上からM0-4、M1-2、M2、M3+2のうち
もっとも値が小さいパスを示す位置にビット‘１’が出
力される。以下ノード２、４、６に対しても同様であ
る。ＤＥＣ９８の出力SM0、SM2、SM4、SM6は選択器（以
下、ＳＥＬ）９６に送られ，対応生き残りパスのメトリ
ックM0、M2、M4、M6が出力される。
【０１０７】以上の説明はＣ／Ｓ２６について行った
が、Ｃ／Ｓ２８に対する演算も同様である。
が、Ｃ／Ｓ２８に対する演算も同様である。
【０１０８】次にＢＭＵ１８の詳細を図１４に示す。生
き残りパスに対する、定数と入力信号とを用いたブラン
チ・メトリックを、パス選択後に同時に加算するため
に，以下のようなブランチ・メトリック候補が必要とな
る。
き残りパスに対する、定数と入力信号とを用いたブラン
チ・メトリックを、パス選択後に同時に加算するため
に，以下のようなブランチ・メトリック候補が必要とな
る。
【０１０９】
【数２０】
【０１１０】すべての数値が図１４の演算回路から得ら
れる。ここで，全てのパスから同じ値を減算してもパス
の選択は同じ結果となるから、演算回路を簡略化するた
めに，すべての値から２を減算している。すなわち、
れる。ここで，全てのパスから同じ値を減算してもパス
の選択は同じ結果となるから、演算回路を簡略化するた
めに，すべての値から２を減算している。すなわち、
【０１１１】
【数２１】
【０１１２】として計算を行っている。また、図１４で
ＡＣＳＵ２０のＳＥＬ６１への入力で○のついているも
のは、入力の際に符号が反転されることを示している。
ＡＣＳＵ２０のＳＥＬ６１は、図１２に示した生き残り
シーケンスポインタSM0〜SM7に基づいて，ブランチ・メ
トリックを選択する。
ＡＣＳＵ２０のＳＥＬ６１への入力で○のついているも
のは、入力の際に符号が反転されることを示している。
ＡＣＳＵ２０のＳＥＬ６１は、図１２に示した生き残り
シーケンスポインタSM0〜SM7に基づいて，ブランチ・メ
トリックを選択する。
【０１１３】以上説明した本発明の方法および手段を使
用するビタビ検出器の回路規模を従来の方法および手段
と比較する。
用するビタビ検出器の回路規模を従来の方法および手段
と比較する。
【０１１４】図２の従来のトレリスを２ステージまとめ
て演算すると，生き残りメトリックとブランチ・メトリ
ックの演算に変数加算器が各ノードに４個，つまり４×
８＝３２個必要であり，生き残りパスの選択に変数加算
器が６×８＝４８個必要となる。結局従来の方法及び手
段では８０個の変数加算器が必要ということになる。
て演算すると，生き残りメトリックとブランチ・メトリ
ックの演算に変数加算器が各ノードに４個，つまり４×
８＝３２個必要であり，生き残りパスの選択に変数加算
器が６×８＝４８個必要となる。結局従来の方法及び手
段では８０個の変数加算器が必要ということになる。
【０１１５】一方，本発明の方法及び手段では，ＡＣＳ
Ｕ２０において、図１２に示す生き残りパスのメトリッ
ク差分の演算に６×２＝１２個の変数加算器，メトリッ
ク差と定数との比較演算に定数加算器が２６個，図１０
に示すメトリック補正演算に定数加算器として加算器３
０、３２、３４、３６、３８、４０、４２、４４が８
個，ＢＭＵ１８に示すメトリック補正値の演算に，変数
加算器が２個と定数加算器が６個必要であり，必要な演
算器は、変数加算器２２個，定数加算器３２個となる。
Ｕ２０において、図１２に示す生き残りパスのメトリッ
ク差分の演算に６×２＝１２個の変数加算器，メトリッ
ク差と定数との比較演算に定数加算器が２６個，図１０
に示すメトリック補正演算に定数加算器として加算器３
０、３２、３４、３６、３８、４０、４２、４４が８
個，ＢＭＵ１８に示すメトリック補正値の演算に，変数
加算器が２個と定数加算器が６個必要であり，必要な演
算器は、変数加算器２２個，定数加算器３２個となる。
【０１１６】一般に定数加算器は上位ビットの演算のみ
を行えば良いことから変数加算器よりも回路が簡単であ
る。このことを考慮すれば，本発明の方法および手段に
よるビタビ復号器は従来の方法及び手段と比較し約５０
％の回路規模とすることができる。
を行えば良いことから変数加算器よりも回路が簡単であ
る。このことを考慮すれば，本発明の方法および手段に
よるビタビ復号器は従来の方法及び手段と比較し約５０
％の回路規模とすることができる。
【０１１７】なお、図１４に示したＢＭＵ１８は、ブラ
ンチ・メトリックを各ステージ毎に演算しているが、Ａ
ＣＳＵ２０では、２ステージ毎の演算になる。したがっ
て、ＢＭＵ１８の各ラッチ（ＬＴ）クロックは、ＡＣＳ
Ｕ２０内の各ラッチ（ＬＴ）クロックの２倍の周波数を
持つことになる。
ンチ・メトリックを各ステージ毎に演算しているが、Ａ
ＣＳＵ２０では、２ステージ毎の演算になる。したがっ
て、ＢＭＵ１８の各ラッチ（ＬＴ）クロックは、ＡＣＳ
Ｕ２０内の各ラッチ（ＬＴ）クロックの２倍の周波数を
持つことになる。
【０１１８】次に、ブランチ・メトリック演算を２ステ
ージ毎に行うＢＭＵ１８の回路例を図１８に示す。この
構成によれば、ＢＭＵ１８とＡＣＳＵ２０の各ラッチ
（ＬＴ）クロックは同じ周波数になり、より低消費電力
化が可能になる。
ージ毎に行うＢＭＵ１８の回路例を図１８に示す。この
構成によれば、ＢＭＵ１８とＡＣＳＵ２０の各ラッチ
（ＬＴ）クロックは同じ周波数になり、より低消費電力
化が可能になる。
【０１１９】以上述べたように、本発明によれば，トレ
リス線図上で，拡張パーシャル・レスポンス波形のビタ
ビ検出を変更すること、すなわち、連続する複数の２ス
テージのサンプリング（再生）データに対するトレリス
線図上での演算を一括してしかも計算方法を工夫するこ
とにより，演算時間は実質的に１／２となる。また，従
来技術において２ステージ分のサンプリング・データを
同時に処理する場合の回路規模を約５０％削減すること
ができる。
リス線図上で，拡張パーシャル・レスポンス波形のビタ
ビ検出を変更すること、すなわち、連続する複数の２ス
テージのサンプリング（再生）データに対するトレリス
線図上での演算を一括してしかも計算方法を工夫するこ
とにより，演算時間は実質的に１／２となる。また，従
来技術において２ステージ分のサンプリング・データを
同時に処理する場合の回路規模を約５０％削減すること
ができる。
【０１２０】以上，トレリス線図の２ステージ分のブラ
ンチ・メトリックの演算を，定数のブランチ・メトリッ
クを用いたパス選択と，生き残りパスへのメトリック加
算とによる１ステップの演算に変換する方法と，それに
基づくビタビ検出器（ＡＣＳＵ２０）を例にして説明し
たが，同様にして、３ステージ以上の連続する複数のス
テージに対しても同様なトレリス線図に変換が可能であ
ることは勿論である。
ンチ・メトリックの演算を，定数のブランチ・メトリッ
クを用いたパス選択と，生き残りパスへのメトリック加
算とによる１ステップの演算に変換する方法と，それに
基づくビタビ検出器（ＡＣＳＵ２０）を例にして説明し
たが，同様にして、３ステージ以上の連続する複数のス
テージに対しても同様なトレリス線図に変換が可能であ
ることは勿論である。
【０１２１】例として３ステージ分のトレリス線図を簡
略化し，１ステップのトレリス線図に変換する例を示し
ておく。ステージ(k+3)における各ノードのメトリック
を表すベクトル[Mk+3]は，ステージkにおける各ノード
のメトリックを表すベクトル[Mk]を用いて数２２のよう
に表される。
略化し，１ステップのトレリス線図に変換する例を示し
ておく。ステージ(k+3)における各ノードのメトリック
を表すベクトル[Mk+3]は，ステージkにおける各ノード
のメトリックを表すベクトル[Mk]を用いて数２２のよう
に表される。
【０１２２】
【数２２】
【０１２３】ここに，行列[λk]，[λk+1]および
[λk+2]はそれぞれステージk，(k+1)および(k+2)のブラ
ンチ・メトリックであり，各行列の(i,j)要素は，前ス
テージのj番目のノードから次ステージのi番目のノード
に至るブランチのメトリックである。
[λk+2]はそれぞれステージk，(k+1)および(k+2)のブラ
ンチ・メトリックであり，各行列の(i,j)要素は，前ス
テージのj番目のノードから次ステージのi番目のノード
に至るブランチのメトリックである。
【０１２４】数２２のブランチ・メトリックに関する演
算の部分を具体的に記述すると，数２３のようになる。
算の部分を具体的に記述すると，数２３のようになる。
【０１２５】
【数２３】
【０１２６】ここで，行列中の値はそれぞれ
【０１２７】
【数２４】
【０１２８】を示す。２ステージのトレリスを簡略化し
た場合と同様に，各ステージのブランチ・メトリックに
対する演算の簡略化は独立に行える。以下，各ステージ
のメトリックの簡略化を順に示す。ここではブランチ・
メトリックのステージを表す添字は省略して表す。
た場合と同様に，各ステージのブランチ・メトリックに
対する演算の簡略化は独立に行える。以下，各ステージ
のメトリックの簡略化を順に示す。ここではブランチ・
メトリックのステージを表す添字は省略して表す。
【０１２９】（１）ステージ(k+2)の簡略化 ステージ(k+2)のブランチ・メトリックのみに関するメ
トリックの関係をまとめると，数２５のようになる。
トリックの関係をまとめると，数２５のようになる。
【０１３０】
【数２５】
【０１３１】まず，２行目と７行目の共通な演算はブラ
ンチ・メトリックの演算の後ろで一括して行えることを
考慮すると，数２５は数２６のように変換できる。
ンチ・メトリックの演算の後ろで一括して行えることを
考慮すると，数２５は数２６のように変換できる。
【０１３２】
【数２６】
【０１３３】同様にして，さらに１，２，４，６行の演
算をブランチ・メトリックの計算の後ろに出すと，
算をブランチ・メトリックの計算の後ろに出すと，
【０１３４】
【数２７】
【０１３５】となる。列に関する共通の演算をブランチ
・メトリックの計算の前に出すと，結局数２８を得る。
・メトリックの計算の前に出すと，結局数２８を得る。
【０１３６】
【数２８】
【０１３７】（２）ステージ(k+1)の簡略化 ステージ(k+1)のブランチ・メトリックのみに関するメ
トリックの関係をまとめると，数２９のようになる。
トリックの関係をまとめると，数２９のようになる。
【０１３８】
【数２９】
【０１３９】まず，１，４，５および８行目の共通な演
算はブランチ・メトリックの演算の後ろで一括して行え
ることを考慮すると，数２９は数３０のように変換でき
る。
算はブランチ・メトリックの演算の後ろで一括して行え
ることを考慮すると，数２９は数３０のように変換でき
る。
【０１４０】
【数３０】
【０１４１】さらに，列に関する共通の演算をブランチ
・メトリックの計算の前に出すと，結局数３１を得る。
・メトリックの計算の前に出すと，結局数３１を得る。
【０１４２】
【数３１】
【０１４３】（３）ステージkの簡略化 ステージkのブランチ・メトリックのみに関するメトリ
ックの関係をまとめると，数３２のようになる。
ックの関係をまとめると，数３２のようになる。
【０１４４】
【数３２】
【０１４５】まず，列に関する共通の演算をブランチ・
メトリックの計算の前に出すと，数３３を得る。
メトリックの計算の前に出すと，数３３を得る。
【０１４６】
【数３３】
【０１４７】つぎに，１，３，５および７行目の演算を
ブランチ・メトリックの演算の後ろに出すと，数３３は
数３４のように変換できる。
ブランチ・メトリックの演算の後ろに出すと，数３３は
数３４のように変換できる。
【０１４８】
【数３４】
【０１４９】さらに，列に関する共通の演算をブランチ
・メトリックの計算の前に出すと，結局数３５を得る。
・メトリックの計算の前に出すと，結局数３５を得る。
【０１５０】
【数３５】
【０１５１】ステージk，(k+1)，(k+2)の計算をまとめ
て表すと，図１５のようになる。
て表すと，図１５のようになる。
【０１５２】さらに，ステージk，(k+1)および(k+2)の
３ステージのブランチ・メトリックの演算を一つにまと
めると図１６のようになる。
３ステージのブランチ・メトリックの演算を一つにまと
めると図１６のようになる。
【０１５３】この図１６から明らかなように，元の３ス
テージ分のトレリスの演算をあたかも１ステージのトレ
リスの演算のごとく実行することが可能となる。しか
も，３ステージ分のトレリスに対するブランチ・メトリ
ックの計算はすべて定数の加算と、生き残りパスの選択
後に行う、経路１３からの入力信号の値を用いた演算結
果の加算に変換される。また、生き残りパスの選択は，
開始ノードにおける８つのメトリック差と定数との比較
演算に変換することができる。
テージ分のトレリスの演算をあたかも１ステージのトレ
リスの演算のごとく実行することが可能となる。しか
も，３ステージ分のトレリスに対するブランチ・メトリ
ックの計算はすべて定数の加算と、生き残りパスの選択
後に行う、経路１３からの入力信号の値を用いた演算結
果の加算に変換される。また、生き残りパスの選択は，
開始ノードにおける８つのメトリック差と定数との比較
演算に変換することができる。
【０１５４】図１６において，比較，選択演算後に加算
される入力信号を用いたブランチ・メトリックL0,k+3〜
L7,k+3はそれぞれ以下のようになる。
される入力信号を用いたブランチ・メトリックL0,k+3〜
L7,k+3はそれぞれ以下のようになる。
【０１５５】
【数３６】
【０１５６】以下、上述の２ステージ分のトレリス処理
と同様に、３ステージのEPR4トレリスが一括処理でき
る。
と同様に、３ステージのEPR4トレリスが一括処理でき
る。
【０１５７】以上の実施例では、符号系列が拡張パーシ
ャル・レスポンス・クラス４（EPR4）である場合につい
て述べたが、本発明はこれに限らず、更に多重に拡張さ
れたEnPR4（ｎ≧２）についても同様に適用できるもの
である。
ャル・レスポンス・クラス４（EPR4）である場合につい
て述べたが、本発明はこれに限らず、更に多重に拡張さ
れたEnPR4（ｎ≧２）についても同様に適用できるもの
である。
【０１５８】
【発明の効果】以上説明したように，本発明によれば，
高速な処理が行え，しかも複雑度の増加が少ない拡張パ
ーシャル・レスポンス・クラス４のビタビ復号器を提供
することができる。
高速な処理が行え，しかも複雑度の増加が少ない拡張パ
ーシャル・レスポンス・クラス４のビタビ復号器を提供
することができる。
【図１】従来技術による拡張パーシャル・レスポンス波
形符号器及び状態遷移図を示す図である。
形符号器及び状態遷移図を示す図である。
【図２】従来技術による拡張パーシャル・レスポンス・
クラス４のトレリス線図を示す図である。
クラス４のトレリス線図を示す図である。
【図３】従来技術によるビタビ復号器をその記録チャネ
ルの構成に使用した図である。
ルの構成に使用した図である。
【図４】ビタビ復号器の論理構成を示す図である。
【図５】従来技術による分配則の下でのトレリス線図の
変換方法を説明する図である。
変換方法を説明する図である。
【図６】従来技術による拡張パーシャル・レスポンス・
クラス４のトレリス線図の変換を説明する図である。
クラス４のトレリス線図の変換を説明する図である。
【図７】従来技術によるトレリス線図の変換を説明する
図である。
図である。
【図８】本発明による拡張パーシャル・レスポンス・ク
ラス４の２ステージ分のトレリス線図を示す図である。
ラス４の２ステージ分のトレリス線図を示す図である。
【図９】本発明による拡張パーシャル・レスポンス・ク
ラス４のトレリス線図を２ステージまとめた結果を示す
図である。
ラス４のトレリス線図を２ステージまとめた結果を示す
図である。
【図１０】本発明によるブランチ・メトリックの比較に
用いる定数を示す図である。
用いる定数を示す図である。
【図１１】図９のトレリス線図に作用するように変更さ
れたビタビ復号器のＡＣＳＵを示す図である。
れたビタビ復号器のＡＣＳＵを示す図である。
【図１２】図１１に示される比較／選択ユニットを説明
する図である。
する図である。
【図１３】図１２に示されるデコーダ回路を説明する図
である。
である。
【図１４】図９のトレリス線図に作用するように変更さ
れたビタビ復号器のＢＭＵを示す図である。
れたビタビ復号器のＢＭＵを示す図である。
【図１５】本発明による拡張パーシャル・レスポンス・
クラス４の３ステージ分のトレリス線図を示す図であ
る。
クラス４の３ステージ分のトレリス線図を示す図であ
る。
【図１６】本発明による拡張パーシャル・レスポンス・
クラス４のトレリス線図を３ステージまとめた結果を示
す図である。
クラス４のトレリス線図を３ステージまとめた結果を示
す図である。
【図１７】本発明を適用した磁気記録再生装置の概略構
成を示す図である。
成を示す図である。
【図１８】図９のトレリス線図に作用するように変更さ
れたビタビ復号器のＢＭＵの他の構成を示す図である。
れたビタビ復号器のＢＭＵの他の構成を示す図である。
２…シフト・レジスタ、 ５…符号器、６
…デジタル−アナログ変換器（Ｄ／Ａ）、８…ヘッド及
びフィルタアセンブリ、１０…媒体、１２…アナログ−
デジタル変換器（Ａ／Ｄ）、１４…ビタビ復号器、１８
…ブランチメトリック・ユニット（ＢＭＵ）、２０…加
算／比較／選択ユニット（ＡＣＳＵ）、２４…生き残り
パス・メモリ・ユニット（ＳＭＵ）、９６…セレクタ
（ＳＥＬ）、 ９８…デコーダ（ＤＥＣ）。
…デジタル−アナログ変換器（Ｄ／Ａ）、８…ヘッド及
びフィルタアセンブリ、１０…媒体、１２…アナログ−
デジタル変換器（Ａ／Ｄ）、１４…ビタビ復号器、１８
…ブランチメトリック・ユニット（ＢＭＵ）、２０…加
算／比較／選択ユニット（ＡＣＳＵ）、２４…生き残り
パス・メモリ・ユニット（ＳＭＵ）、９６…セレクタ
（ＳＥＬ）、 ９８…デコーダ（ＤＥＣ）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三田 誠一 神奈川県小田原市国府津2880番地株式会 社日立製作所オフィスシステム事業部内 (72)発明者 上原 陽一 東京都小平市上水本町五丁目20番地１号 株式会社日立製作所半導体事業部内 (72)発明者 奈良 孝 東京都小平市上水本町五丁目20番地１号 株式会社日立製作所半導体事業部内 (72)発明者 平野 章彦 神奈川県小田原市国府津2880番地株式会 社日立製作所オフィスシステム事業部内 (56)参考文献 特開 平５−136700（ＪＰ，Ａ) 特開 平７−147546（ＪＰ，Ａ) 特開 平７−183819（ＪＰ，Ａ) 特開 平７−249998（ＪＰ，Ａ) 特開 平４−373313（ＪＰ，Ａ) 特公 昭63−56728（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G11B 20/00 H04L 25/00 H04L 1/00
Claims (10)
- 【請求項１】畳み込み符号化された入力信号系列から最
尤推定によって２進符号の系列を生成するビタビ復号器
であって、 連続する複数ステージの前記入力信号と定数を用いて、
生き残りパスのメトリックとは独立に、各ノード毎にｎ
ステージ（ｎ≧２）後のブランチ・メトリック候補を計
算するブランチ・メトリック演算手段と、 現ステージの各ノードが持つメトリックから、前記ｎス
テージ後の状態に至る生き残りパスと各ノード毎のブラ
ンチ・メトリックとを選択し、前記各ノード毎のブラン
チ・メトリックを、前記選択された生き残りパスのメト
リックに加算する比較選択加算手段とを有し、複数ステージの信号の復号に対応する複数のトレリス処
理を一回の処理で行うに際し、 トレリス・ダイアグラム上でのＡＣＳ演算における演算
順序を変更し、共通な演算をＡＣＳ演算とは別に行う こ
とを特徴とするビタビ復号器。 - 【請求項２】前記比較選択加算手段は、 現ステージの各ノードが持つメトリック間の差分と定数
との比較を行い、生き残りパスを決定する生き残りシー
ケンス・ポインタを生成する手段と、 前記生き残りシーケンス・ポインタを用いて、前記ｎス
テージ後の状態に至る生き残りパスのメトリックを選択
出力する比較選択手段と、 前記生き残りシーケンス・ポインタを用いて、各ノード
毎のブランチ・メトリックを選択する選択手段と、 前記各ノード毎のブランチ・メトリックを、前記選択さ
れた生き残りパスのメトリックに加算する加算手段とを
備えたことを特徴とする請求項１記載のビタビ復号器。 - 【請求項３】ｎ＝２であることを特徴とする請求項１ま
たは２記載のビタビ復号器。 - 【請求項４】前記畳み込み符号化された入力信号系列
が、拡張パーシャル・レスポンス・クラス４であること
を特徴とする請求項１または２記載のビタビ復号器。 - 【請求項５】前記比較選択手段は、 ４つの生き残りメトリックを保持するレジスタと、 前記保持された４つの生き残りパスのメトリックが入力
されて、各メトリック間の差分を演算する６個のメトリ
ック減算器と、 前記差分結果を複数の定数と比較する比較器と、 比較結果を入力とし、前記生き残りシーケンス・ポイン
タを出力するデコーダと、 前記決定信号に基づき、前記入力された４つの生き残り
パスのメトリックから新たな生き残りパスのメトリック
を選択するセレクタとを備えたことを特徴とする請求項
１ないし４いずれか一記載のビタビ復号器。 - 【請求項６】畳み込み符号化された入力信号系列が、ｍ
（ｍ≧２）重に拡張されたパーシャル・レスポンス・ク
ラス４（ＥmＰＲ４）であることを特徴とする、請求項
１または２記載のビタビ復号器。 - 【請求項７】磁気記録媒体から読み出された読み出し信
号系列から前記２進符号系列を復号するデジタル信号復
号装置であって、 前記読み出し信号系列から最尤推定によって前記２進符
号の系列を生成するために、 連続する複数ステージの前記読み出し信号系列と定数を
用いて、生き残りパスのメトリックとは独立に、各ノー
ド毎にｎステージ（ｎ≧２）後のブランチ・メトリック
候補を計算するブランチ・メトリック演算手段と、 現ステージの各ノードが持つメトリックから、前記ｎス
テージ後の状態に至る生き残りパスと各ノード毎のブラ
ンチ・メトリックとを選択し、前記各ノード毎のブラン
チ・メトリックを、前記選択された生き残りパスのメト
リックに加算する比較選択加算手段とを有するビタビ復
号器を備え、複数ステージの信号の復号に対応する複数のトレリス処
理を一回の処理で行うに際し、 トレリス・ダイアグラム上でのＡＣＳ演算における演算
順序を変更し、共通な演算をＡＣＳ演算とは別に行う こ
とを特徴とするデジタル信号復号装置。 - 【請求項８】畳み込み符号により２進符号列から符号化
された符号化データを記録する磁気記録媒体と、 前記記録媒体に記録された前記符号化データを読み出す
読み出し手段と、 前記読み出し手段によって前記符号化データとして読み
出された読み出し信号系列から前記２進符号系列を復号
するデジタル信号復号装置とを備え、 前記デジタル信号復号装置は、 前記読み出し信号系列から最尤推定によって前記２進符
号の系列を生成するために、 連続する複数ステージの前記読み出し信号系列と定数を
用いて、生き残りパスのメトリックとは独立に、各ノー
ド毎にｎステージ（ｎ≧２）後のブランチ・メトリック
候補を計算するブランチ・メトリック演算手段と、 現ステージの各ノードが持つメトリックから、前記ｎス
テージ後の状態に至る生き残りパスと各ノード毎のブラ
ンチ・メトリックとを選択し、前記各ノード毎のブラン
チ・メトリックを、前記選択された生き残りパスのメト
リックに加算する比較選択加算手段とを有するビタビ復
号器を備え、複数ステージの信号の復号に対応する複数のトレリス処
理を一回の処理で行うに際し、 トレリス・ダイアグラム上でのＡＣＳ演算における演算
順序を変更し、共通な演算をＡＣＳ演算とは別に行う こ
とを特徴とする磁気記録再生装置。 - 【請求項９】連続入力される、パーシャル・レスポンス
・クラス４で符号化された、複数ステージの入力信号系
列から、２進符号の系列を最尤推定により復号する復号
方法であって、 現ステージの各ノードが持つ生き残りパスのメトリック
間の差分と、再帰的なステップと無関係な一定の値との
比較を行い、ｎステージ（ｎ≧２）後の各状態に至る生
き残りパスを選択し、 連続する複数ステージの入力データと定数を用いて、前
記生き残りパスのメトリックとは独立に、各ノード毎に
ｎステージ後のブランチ・メトリック候補を計算し、 選択されたｎステージ後の生き残りパスに基づいて、前
記ブランチ・メトリック候補からブランチ・メトリック
を選択して前記選択された生き残りパスのメトリックに
加算し、ｎステージ後の生き残りパスのメトリックを得
て、複数ステージの信号の復号に対応する複数のトレリス処
理を一回の処理で行うに際し、 トレリス・ダイアグラム上でのＡＣＳ演算における演算
順序を変更し、共通な演算をＡＣＳ演算とは別に行う こ
とを特徴とする復号方法。 - 【請求項１０】 畳み込み符号化された入力信号系列から
最尤推定によって２進符号の系列を生成するビタビ復号
器であって、 連続する複数ステージの前記入力信号と定数を用いて、
生き残りパスのメトリックとは独立に、各ノード毎にｎ
ステージ（ｎ≧２）後のブランチ・メトリック候補を計
算するブランチ・メトリック演算手段と、 現ステージの各ノードが持つメトリックから、前記ｎス
テージ後の状態に至る生き残りパスと各ノード毎のブラ
ンチ・メトリックとを選択し、前記各ノード毎のブラン
チ・メトリックを、前記選択された生き残りパスのメト
リックに加算する比較選択加算手段とを有し、 複数ステージの信号の復号に対応する複数のトレリス処
理を一回の処理で行うことを特徴とすることを特徴とす
るビタビ復号器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16897696A JP3344221B2 (ja) | 1996-06-28 | 1996-06-28 | デジタル信号復号装置及びそれに用いる復号方法 |
| US08/881,508 US5940416A (en) | 1996-06-28 | 1997-06-24 | Digital signal decoding apparatus and a decoding method used therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16897696A JP3344221B2 (ja) | 1996-06-28 | 1996-06-28 | デジタル信号復号装置及びそれに用いる復号方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022840A JPH1022840A (ja) | 1998-01-23 |
| JP3344221B2 true JP3344221B2 (ja) | 2002-11-11 |
Family
ID=15878058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16897696A Expired - Fee Related JP3344221B2 (ja) | 1996-06-28 | 1996-06-28 | デジタル信号復号装置及びそれに用いる復号方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5940416A (ja) |
| JP (1) | JP3344221B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459851B1 (en) * | 1998-12-29 | 2002-10-01 | Oak Technology, Inc. | Apparatus for processing audio and video DVD data |
| US6216249B1 (en) | 1999-03-03 | 2001-04-10 | Cirrus Logic, Inc. | Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel |
| US6823483B1 (en) * | 1999-04-22 | 2004-11-23 | Broadcom Corporation | Physical coding sublayer for a multi-pair gigabit transceiver |
| US6405342B1 (en) | 1999-09-10 | 2002-06-11 | Western Digital Technologies, Inc. | Disk drive employing a multiple-input sequence detector responsive to reliability metrics to improve a retry operation |
| US6333954B1 (en) * | 1999-10-21 | 2001-12-25 | Qualcomm Incorporated | High-speed ACS for Viterbi decoder implementations |
| JP3403382B2 (ja) | 1999-10-29 | 2003-05-06 | 松下電器産業株式会社 | トレリス復号装置及びその方法 |
| US7035356B1 (en) * | 2000-11-03 | 2006-04-25 | Altera Corporation | Efficient method for traceback decoding of trellis (Viterbi) codes |
| TW522380B (en) * | 2000-12-13 | 2003-03-01 | Acer Labs Inc | Viterbi detector for signal processing device with partial response maximum likelihood |
| TW543301B (en) * | 2000-12-22 | 2003-07-21 | Mediatek Inc | Decoding circuit and method of Vieterbi decoder |
| JP3532884B2 (ja) * | 2001-05-18 | 2004-05-31 | 松下電器産業株式会社 | ビタビ復号器 |
| US7127667B2 (en) * | 2002-04-15 | 2006-10-24 | Mediatek Inc. | ACS circuit and viterbi decoder with the circuit |
| US20040003340A1 (en) * | 2002-06-26 | 2004-01-01 | 3Dsp Corporation | Modulo arithmetic overflow control for viterbi decoder |
| US7290200B2 (en) * | 2002-07-12 | 2007-10-30 | Stmicroelectronics, Inc. | E2PR4 viterbi detector and method for adding a branch metric to the path metric of the surviving path after selecting the surviving path |
| US20040122883A1 (en) * | 2002-12-18 | 2004-06-24 | Lee Seok-Jun | High speed add-compare-select circuit for radix-4 Viterbi decoder |
| US8205145B2 (en) * | 2002-12-18 | 2012-06-19 | Texas Instruments Incorporated | High-speed add-compare-select (ACS) circuit |
| JP3634842B2 (ja) | 2002-12-27 | 2005-03-30 | 株式会社東芝 | デジタル信号復号装置及びデジタル信号復号方法 |
| GB2401290B (en) * | 2003-04-29 | 2007-02-28 | Ubinetics Ltd | Decoders |
| KR100945488B1 (ko) * | 2003-09-20 | 2010-03-09 | 삼성전자주식회사 | 비터비 검출 장치 및 방법 |
| JP4840651B2 (ja) * | 2006-07-27 | 2011-12-21 | ソニー株式会社 | 復号装置および復号方法 |
| US20150019458A1 (en) * | 2013-07-10 | 2015-01-15 | International Business Machines Corporation | Multistage optimization of asset health versus costs to meet operation targets |
| US11405136B1 (en) * | 2021-04-22 | 2022-08-02 | Silicon Laboratories Inc. | Viterbi equalizer with soft decisions |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777363A (en) * | 1986-08-29 | 1988-10-11 | Research Corporation Technologies, Inc. | Ion mobility spectrometer |
| US5430744A (en) * | 1993-09-30 | 1995-07-04 | International Business Machines Corporation | Method and means for detecting partial response waveforms using a modified dynamic programming heuristic |
-
1996
- 1996-06-28 JP JP16897696A patent/JP3344221B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-24 US US08/881,508 patent/US5940416A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1022840A (ja) | 1998-01-23 |
| US5940416A (en) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344221B2 (ja) | デジタル信号復号装置及びそれに用いる復号方法 | |
| US5430744A (en) | Method and means for detecting partial response waveforms using a modified dynamic programming heuristic | |
| JP2693256B2 (ja) | 記録装置用ビタビ等化器及び記録装置 | |
| US5619539A (en) | Data detection methods and apparatus for a direct access storage device | |
| US7581160B2 (en) | ACS circuit and Viterbi decoder with the circuit | |
| US20080270874A1 (en) | E2PR4 viterbi detector and method for adding a branch metric to the path metric of the surviving path after selecting the surviving path | |
| KR100675391B1 (ko) | 검출장치 | |
| JP3634842B2 (ja) | デジタル信号復号装置及びデジタル信号復号方法 | |
| US6373413B1 (en) | Data decoding apparatus and data decoding method | |
| JP4058153B2 (ja) | 符号化方法およびそれを用いた記録再生装置 | |
| JP4099730B2 (ja) | ディジタル信号再生装置 | |
| US7346836B2 (en) | E2PR4 viterbi detector and method for adding a branch metric to the path metric of the surviving path while selecting the surviving path | |
| JP3521584B2 (ja) | 最尤復号化器および情報再生装置 | |
| JP3653391B2 (ja) | ビタビ検出器及びこれを用いたディジタル磁気記録再生装置 | |
| JP3300246B2 (ja) | ビタビ復号器およびそれを用いた信号再生装置 | |
| JP3238053B2 (ja) | データ検出回路 | |
| JPH11312984A (ja) | ビタビ復号方法、ビタビ復号器、信号処理集積回路、データ再生装置、磁気ディスク装置および情報処理システム | |
| JP3674142B2 (ja) | ディジタル情報再生装置および最尤復号装置 | |
| JP3301691B2 (ja) | デジタル情報再生装置 | |
| JP2668451B2 (ja) | 最尤復号制御方式 | |
| JPH11238320A (ja) | 信号処理方法およびそれを用いた記録再生装置 | |
| JPH0636476A (ja) | 情報再生装置 | |
| JPH1131978A (ja) | 復号化装置とその方法、および、データ再生装置 | |
| KR19990003318A (ko) | 디지탈 자기 기록/재생 시스템의 동기식 부분 응답 채널 데이터 검출기 | |
| JPH11163743A (ja) | ディジタル情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |