JP3532884B2 - ビタビ復号器 - Google Patents
ビタビ復号器Info
- Publication number
- JP3532884B2 JP3532884B2 JP2001148806A JP2001148806A JP3532884B2 JP 3532884 B2 JP3532884 B2 JP 3532884B2 JP 2001148806 A JP2001148806 A JP 2001148806A JP 2001148806 A JP2001148806 A JP 2001148806A JP 3532884 B2 JP3532884 B2 JP 3532884B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- viterbi decoder
- maximum likelihood
- state
- metric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、磁気ディスクや光
磁気ディスク、光ディスク等の記録媒体からの再生信号
を最尤復号するビタビ復号器に関する。
磁気ディスク、光ディスク等の記録媒体からの再生信号
を最尤復号するビタビ復号器に関する。
【０００２】
【従来の技術】近年、ＣＤ（Compact Disk）やＤＶＤ
（Digital Versatile Disk）等の記録媒体が、記録デー
タを半永久的に保存できる等の理由から大変注目を集め
ている。そして、ＣＤやＤＶＤに記録されるデータの高
密度化やデータ再生性能の向上のために、ＥＦＭ（Eigh
t to Fourteen Modulation）や８／１６変調などの符号
化技術や、ＰＲＭＬ（Partial Response Maximum Likel
ihood ）と呼ばれる信号処理技術が利用されている。
（Digital Versatile Disk）等の記録媒体が、記録デー
タを半永久的に保存できる等の理由から大変注目を集め
ている。そして、ＣＤやＤＶＤに記録されるデータの高
密度化やデータ再生性能の向上のために、ＥＦＭ（Eigh
t to Fourteen Modulation）や８／１６変調などの符号
化技術や、ＰＲＭＬ（Partial Response Maximum Likel
ihood ）と呼ばれる信号処理技術が利用されている。
【０００３】図６はＰＲＭＬ方式を用いたＤＶＤ記録再
生システムの概略図である。ここでは説明の便宜上、図
６のシステムはＰＲ（３，４，４，３）を利用するもの
とする。
生システムの概略図である。ここでは説明の便宜上、図
６のシステムはＰＲ（３，４，４，３）を利用するもの
とする。
【０００４】図６において、８／１６変調器１は、入力
された原データ８ビットを変調テーブルで定められた１
６ビットの変調コードに変調する。基本的な変調規則
は、コードビット“１”と“１”との間の“０”の連続
数を２以上１０以下とすることである。この規則は一般
に、（２，１０）ＲＬＬ（Run Length Limited）と呼ば
れている。そして、ディスク２に、この変調コード列を
ＮＲＺＩ（Non Return to Zero Inverted ）変換して得
たチャネルビットパルス列Ａｋを記録する。ここで１チ
ャネルビット幅をＴとすると、上述した変調規則によ
り、記録チャネルビットパルス列Ａｋの最短パルス幅は
３Ｔ、最長パルス幅は１１Ｔになる。
された原データ８ビットを変調テーブルで定められた１
６ビットの変調コードに変調する。基本的な変調規則
は、コードビット“１”と“１”との間の“０”の連続
数を２以上１０以下とすることである。この規則は一般
に、（２，１０）ＲＬＬ（Run Length Limited）と呼ば
れている。そして、ディスク２に、この変調コード列を
ＮＲＺＩ（Non Return to Zero Inverted ）変換して得
たチャネルビットパルス列Ａｋを記録する。ここで１チ
ャネルビット幅をＴとすると、上述した変調規則によ
り、記録チャネルビットパルス列Ａｋの最短パルス幅は
３Ｔ、最長パルス幅は１１Ｔになる。
【０００５】光ピックアップ３はディスク２からチャネ
ルビットパルス列Ｂｋを読み出し、アナログ再生信号と
してアナログフィルタ４に入力する。アナログフィルタ
４は入力したアナログ再生信号に対し、高域成分をカッ
トするとともに、ＰＲ（３，４，４，３）の周波数特性
に近くなるように特定帯域の信号成分を制御する。
ルビットパルス列Ｂｋを読み出し、アナログ再生信号と
してアナログフィルタ４に入力する。アナログフィルタ
４は入力したアナログ再生信号に対し、高域成分をカッ
トするとともに、ＰＲ（３，４，４，３）の周波数特性
に近くなるように特定帯域の信号成分を制御する。
【０００６】アナログフィルタ４によってフィルタリン
グされたアナログ再生信号はＡ／Ｄ変換器５に入力さ
れ、デジタル信号に変換される。変換されたデジタル信
号はＦＩＲフィルタ６に入力され、さらにＰＲ（３，
４，４，３）の周波数特性に近くなるように等化され
る。ＰＲ（３，４，４，３）型のビタビ復号器７は、等
化されたディジタル信号Ｙｋを入力とし、２値化された
再生データＢ’ｋに復号する。なお図示していないが、
Ａ／Ｄ変換器５におけるサンプリングやその後段のデジ
タル回路（ＦＩＲ６およびビタビ復号器７）の動作に用
いられるクロック信号は、アナログ再生信号を基にし
て、周波数比較器、位相比較器および電圧制御発振器に
よって生成される。
グされたアナログ再生信号はＡ／Ｄ変換器５に入力さ
れ、デジタル信号に変換される。変換されたデジタル信
号はＦＩＲフィルタ６に入力され、さらにＰＲ（３，
４，４，３）の周波数特性に近くなるように等化され
る。ＰＲ（３，４，４，３）型のビタビ復号器７は、等
化されたディジタル信号Ｙｋを入力とし、２値化された
再生データＢ’ｋに復号する。なお図示していないが、
Ａ／Ｄ変換器５におけるサンプリングやその後段のデジ
タル回路（ＦＩＲ６およびビタビ復号器７）の動作に用
いられるクロック信号は、アナログ再生信号を基にし
て、周波数比較器、位相比較器および電圧制御発振器に
よって生成される。
【０００７】次に、ビタビ復号器について説明する。
【０００８】ビタビ復号器は、畳み込み符号の最尤復号
器として知られている。図６のシステムにおいて、ディ
スク２に記録されたチャネルビットパルス列Ｂｋからデ
ジタルフィルタ出力Ｙｋを得るまでの過程は、畳み込み
符号化処理としてとらえることができる。そして図７に
示すように、この符号化処理は、３個の遅延素子２０
ａ，２０ｂ，２０ｃと４個の乗算素子２１ａ，２１ｂ，
２１ｃ，２１ｄとを用いて表現することができる（拘束
長Ｋ＝４）。Ｙｋの取り得る値は、Ｂｋの値の組み合わ
せから、（０，３，４，６，７，８，１０，１１，１
４）の９値となる。
器として知られている。図６のシステムにおいて、ディ
スク２に記録されたチャネルビットパルス列Ｂｋからデ
ジタルフィルタ出力Ｙｋを得るまでの過程は、畳み込み
符号化処理としてとらえることができる。そして図７に
示すように、この符号化処理は、３個の遅延素子２０
ａ，２０ｂ，２０ｃと４個の乗算素子２１ａ，２１ｂ，
２１ｃ，２１ｄとを用いて表現することができる（拘束
長Ｋ＝４）。Ｙｋの取り得る値は、Ｂｋの値の組み合わ
せから、（０，３，４，６，７，８，１０，１１，１
４）の９値となる。
【０００９】図６におけるビタビ復号器７は、図７に示
す符号化処理と逆の処理を行う。すなわち、遅延素子２
０ａ，２０ｂ，２０ｃの状態から、またはこれらにデジ
タルフィルタ出力Ｙｋを加えて、最も確からしいチャネ
ルビットパルス列すなわち再生データＢ’ｋの復号を行
う。
す符号化処理と逆の処理を行う。すなわち、遅延素子２
０ａ，２０ｂ，２０ｃの状態から、またはこれらにデジ
タルフィルタ出力Ｙｋを加えて、最も確からしいチャネ
ルビットパルス列すなわち再生データＢ’ｋの復号を行
う。
【００１０】図７に示す３個の遅延素子２０ａ，２０
ｂ，２０ｃは、（０，０，０），（０，０，１），
（０，１，０），（０，１，１），（１，０，０），
（１，０，１），（１，１，０）および（１，１，１）
の８種類の状態を取り得る。ここで、最短パルス幅が３
Ｔであることを考慮すると、（０，１，０）および
（１，０，１）は取り得ない状態であるので、状態数は
６となる。またこのとき、デジタルフィルタ出力Ｙｋの
取り得る値は、（０，４，７，１１，１４）の５値とな
る。
ｂ，２０ｃは、（０，０，０），（０，０，１），
（０，１，０），（０，１，１），（１，０，０），
（１，０，１），（１，１，０）および（１，１，１）
の８種類の状態を取り得る。ここで、最短パルス幅が３
Ｔであることを考慮すると、（０，１，０）および
（１，０，１）は取り得ない状態であるので、状態数は
６となる。またこのとき、デジタルフィルタ出力Ｙｋの
取り得る値は、（０，４，７，１１，１４）の５値とな
る。
【００１１】これら６種類の状態を、
Ｓ０＝（０，０，０）
Ｓ１＝（１，０，０）
Ｓ２＝（１，１，０）
Ｓ３＝（０，０，１）
Ｓ４＝（０，１，１）
Ｓ５＝（１，１，１）
とおくと、チャネルビットパルス列Ｂｋとデジタルフィ
ルタ出力Ｙｋの時間推移は、図８に示すような状態遷移
図に従う。すなわち、状態Ｓ０からＳ０、Ｓ０からＳ
１、Ｓ１からＳ２、Ｓ２からＳ５、Ｓ５からＳ５、Ｓ５
からＳ４、Ｓ４からＳ３およびＳ３からＳ０への遷移が
存在する。図９は図８に示す状態遷移に基づくトレリス
線図である。
ルタ出力Ｙｋの時間推移は、図８に示すような状態遷移
図に従う。すなわち、状態Ｓ０からＳ０、Ｓ０からＳ
１、Ｓ１からＳ２、Ｓ２からＳ５、Ｓ５からＳ５、Ｓ５
からＳ４、Ｓ４からＳ３およびＳ３からＳ０への遷移が
存在する。図９は図８に示す状態遷移に基づくトレリス
線図である。
【００１２】図１０は図８に示す状態遷移から再生デー
タの復号を行うビタビ復号器７の構成例を示す図であ
る。図１０に示すビタビ復号器７は、ブランチメトリッ
ク演算部５０、ＡＣＳ（Add Compare Select）演算部５
１、パスメモリ５２および最尤判定部５３を備えてい
る。
タの復号を行うビタビ復号器７の構成例を示す図であ
る。図１０に示すビタビ復号器７は、ブランチメトリッ
ク演算部５０、ＡＣＳ（Add Compare Select）演算部５
１、パスメモリ５２および最尤判定部５３を備えてい
る。
【００１３】ブランチメトリック演算部５０は各状態か
ら各状態へのブランチメトリックを計算する。ブランチ
メトリックは、ある状態からある状態への遷移が起こる
確からしさに相当するものであり、ここではその値が小
さいほど確からしいことを表すものとする。各ブランチ
メトリックＡ，Ｂ，Ｃ，Ｄ，Ｅは、次の式によって計算
することができる。
ら各状態へのブランチメトリックを計算する。ブランチ
メトリックは、ある状態からある状態への遷移が起こる
確からしさに相当するものであり、ここではその値が小
さいほど確からしいことを表すものとする。各ブランチ
メトリックＡ，Ｂ，Ｃ，Ｄ，Ｅは、次の式によって計算
することができる。
【００１４】
Ａ＝（Ｙｋ−１４）2
Ｂ＝（Ｙｋ−１１）2
Ｃ＝（Ｙｋ−７）2
Ｄ＝（Ｙｋ−３）2
Ｅ＝（Ｙｋ−０）2
ただし、ＡはＳ５からＳ５へのブランチメトリック、Ｂ
はＳ２からＳ５へ、およびＳ５からＳ４へのブランチメ
トリック、ＣはＳ１からＳ２へ、およびＳ４からＳ３へ
のブランチメトリック、ＤはＳ０からＳ１へのブランチ
メトリック、ＥはＳ０からＳ０へ、およびＳ３からＳ０
へのブランチメトリックである。
はＳ２からＳ５へ、およびＳ５からＳ４へのブランチメ
トリック、ＣはＳ１からＳ２へ、およびＳ４からＳ３へ
のブランチメトリック、ＤはＳ０からＳ１へのブランチ
メトリック、ＥはＳ０からＳ０へ、およびＳ３からＳ０
へのブランチメトリックである。
【００１５】例えば、ビタビ復号器７にＹｋ＝０が入力
されたときは、状態Ｓ０から状態Ｓ０への遷移が最も確
からしいと考えられる。このとき、上式によると、 Ａ＝（０−１４）2 ＝１９６ Ｂ＝（０−１１）2 ＝１２１ Ｃ＝（０−７）2 ＝４９ Ｄ＝（０−３）2 ＝９ Ｅ＝（０−０）2 ＝０ となり、Ｅが最も小さい値となる。これらのブランチメ
トリックＡ〜ＥはＡＣＳ演算部５１に入力される。
されたときは、状態Ｓ０から状態Ｓ０への遷移が最も確
からしいと考えられる。このとき、上式によると、 Ａ＝（０−１４）2 ＝１９６ Ｂ＝（０−１１）2 ＝１２１ Ｃ＝（０−７）2 ＝４９ Ｄ＝（０−３）2 ＝９ Ｅ＝（０−０）2 ＝０ となり、Ｅが最も小さい値となる。これらのブランチメ
トリックＡ〜ＥはＡＣＳ演算部５１に入力される。
【００１６】ＡＣＳ演算部５１は、各ブランチメトリッ
クと前回の各状態におけるパスメトリックとの加算、お
よび比較選択を行う。例えば、図９に示すトレリス線図
における状態遷移の場合、現時刻において状態Ｓ０に到
着するためには、前回の状態Ｓ０から至る方法と前回の
状態Ｓ３から至る方法とがある。このとき、パスメトリ
ックＬS0 k-1 （過去のある時点から前回の状態Ｓ０に至
るまでのブランチメトリックの合計）と今回のブランチ
メトリックＥとの和、およびパスメトリックＬ
S3 k-1 （過去のある時点から前回の状態Ｓ３に至るまで
のブランチメトリックの合計）と今回のブランチメトリ
ックＤとの和をそれぞれ計算する。
クと前回の各状態におけるパスメトリックとの加算、お
よび比較選択を行う。例えば、図９に示すトレリス線図
における状態遷移の場合、現時刻において状態Ｓ０に到
着するためには、前回の状態Ｓ０から至る方法と前回の
状態Ｓ３から至る方法とがある。このとき、パスメトリ
ックＬS0 k-1 （過去のある時点から前回の状態Ｓ０に至
るまでのブランチメトリックの合計）と今回のブランチ
メトリックＥとの和、およびパスメトリックＬ
S3 k-1 （過去のある時点から前回の状態Ｓ３に至るまで
のブランチメトリックの合計）と今回のブランチメトリ
ックＤとの和をそれぞれ計算する。
【００１７】そして、それぞれの和ＬS0 k-1 ＋ＥとＬS3
k-1 ＋Ｄとを比較し、小さい方（すなわちより確からし
い方）を生き残りパスのパスメトリックとして選択し、
今回の状態Ｓ０におけるパスメトリックＬS0 k とする。
これとともに、このときのパス選択信号ＳＥＬ０をパス
メモリ５２に出力する。パス選択信号ＳＥＬ０の値は、
ＬS0 k-1 ＋Ｅの方が小さいときには“１”とし、大きい
ときには“０”とする。すなわち、ＳＥＬ０＝１は前回
の状態Ｓ０から現在の状態Ｓ０への遷移を生き残りパス
として選択したことを意味し、ＳＥＬ０＝０は前回の状
態Ｓ３から現在の状態Ｓ０への遷移を生き残りパスとし
て選択したことを意味する。
k-1 ＋Ｄとを比較し、小さい方（すなわちより確からし
い方）を生き残りパスのパスメトリックとして選択し、
今回の状態Ｓ０におけるパスメトリックＬS0 k とする。
これとともに、このときのパス選択信号ＳＥＬ０をパス
メモリ５２に出力する。パス選択信号ＳＥＬ０の値は、
ＬS0 k-1 ＋Ｅの方が小さいときには“１”とし、大きい
ときには“０”とする。すなわち、ＳＥＬ０＝１は前回
の状態Ｓ０から現在の状態Ｓ０への遷移を生き残りパス
として選択したことを意味し、ＳＥＬ０＝０は前回の状
態Ｓ３から現在の状態Ｓ０への遷移を生き残りパスとし
て選択したことを意味する。
【００１８】現在の状態Ｓ１については、前回の状態Ｓ
０から至る方法しかないため、パスメトリックＬS0 k-1
＋ＤをそのままＬS1 k とし、比較選択は行わない。
０から至る方法しかないため、パスメトリックＬS0 k-1
＋ＤをそのままＬS1 k とし、比較選択は行わない。
【００１９】同様に、状態Ｓ２，Ｓ３，Ｓ４，Ｓ５につ
いても、ＡＣＳ演算部５１が、現時刻の各状態における
パスメトリックＬS2 k 、ＬS3 k 、ＬS4 k 、ＬS5 k を算出
する。現時刻の状態Ｓ５におけるパスメトリックを求め
る際のパス選択信号ＳＥＬ１は、パスメモリ５２に出力
される。
いても、ＡＣＳ演算部５１が、現時刻の各状態における
パスメトリックＬS2 k 、ＬS3 k 、ＬS4 k 、ＬS5 k を算出
する。現時刻の状態Ｓ５におけるパスメトリックを求め
る際のパス選択信号ＳＥＬ１は、パスメモリ５２に出力
される。
【００２０】以上のＡＣＳ演算部５１における演算をま
とめると、以下の式で表すことができる。
とめると、以下の式で表すことができる。
【００２１】
ＬS0 k ＝ｍｉｎ［ＬS0 k-1＋Ｅ，ＬS3 k-1＋Ｄ］
ＬS1 k ＝ＬS0 k-1＋Ｄ
ＬS2 k ＝ＬS1 k-1＋Ｃ
ＬS3 k ＝ＬS4 k-1＋Ｃ
ＬS4 k ＝ＬS5 k-1＋Ｂ
ＬS5 k ＝ｍｉｎ［ＬS2 k-1＋Ｂ，ＬS5 k-1＋Ａ］
ＳＥＬ０＝１（ＬS0 k-1＋Ｅ＜ＬS3 k-1＋Ｄのとき）
ＳＥＬ０＝０（ＬS0 k-1＋Ｅ≧ＬS3 k-1＋Ｄのとき）
ＳＥＬ１＝１（ＬS2 k-1＋Ｂ＜ＬS5 k-1＋Ａのとき）
ＳＥＬ１＝０（ＬS2 k-1＋Ｂ≧ＬS5 k-1＋Ａのとき）
パスメモリ５２はＡＣＳ演算部５１からパス選択信号Ｓ
ＥＬ０，ＳＥＬ１を受け取り、各状態に至る生き残りパ
スの最も過去のブランチに対応する復号データを出力す
る回路である。その動作を図１１〜図１３を用いて説明
する。
ＥＬ０，ＳＥＬ１を受け取り、各状態に至る生き残りパ
スの最も過去のブランチに対応する復号データを出力す
る回路である。その動作を図１１〜図１３を用いて説明
する。
【００２２】図１１はパスメモリ５２の具体的な回路構
成を示す図である。図１１に示すパスメモリ５２では、
レジスタＤが行列状に配置されており、各行のレジスタ
Ｄには、各状態に至る生き残りパスに対応する復号ビッ
トが記憶されている。
成を示す図である。図１１に示すパスメモリ５２では、
レジスタＤが行列状に配置されており、各行のレジスタ
Ｄには、各状態に至る生き残りパスに対応する復号ビッ
トが記憶されている。
【００２３】図１２（ａ）はビタビ復号器７にＹｋ＝
（３，７，１１，１４，１１）が入力されたときの、各
時刻のパスメトリックと最終時刻の生き残りパスを示す
図である。丸の中の数値は、各時刻の各状態におけるパ
スメトリックを表す。例えば、時刻ｋ＝０の状態Ｓ０の
パスメトリックＬS0 0 は「０」で、時刻ｋ＝１の状態Ｓ
０のパスメトリックＬS0 1 は「３２」である。破線はＡ
ＣＳ演算部５１によって選択されなかったブランチを表
し、細い実線は時刻ｋ＝４のときに生き残りパスとなり
得なかったパスを表し、太い実線は時刻ｋ＝４での各状
態に至る生き残りパスを表す。
（３，７，１１，１４，１１）が入力されたときの、各
時刻のパスメトリックと最終時刻の生き残りパスを示す
図である。丸の中の数値は、各時刻の各状態におけるパ
スメトリックを表す。例えば、時刻ｋ＝０の状態Ｓ０の
パスメトリックＬS0 0 は「０」で、時刻ｋ＝１の状態Ｓ
０のパスメトリックＬS0 1 は「３２」である。破線はＡ
ＣＳ演算部５１によって選択されなかったブランチを表
し、細い実線は時刻ｋ＝４のときに生き残りパスとなり
得なかったパスを表し、太い実線は時刻ｋ＝４での各状
態に至る生き残りパスを表す。
【００２４】図１２（ｂ）は時刻ｋ＝４における各状態
に至る生き残りパスに対応する復号ビットを表す。例え
ば、時刻ｋ＝４における状態Ｓ０に至る生き残りパス
は、Ｓ１→Ｓ２→Ｓ５→Ｓ４→Ｓ３→Ｓ０である。図８
に示す状態遷移図を見ると、Ｓ１からＳ２への状態遷移
時に復号されるビットは“１”で、Ｓ２からＳ５も
“１”、Ｓ５からＳ４は“０”、Ｓ４からＳ３も
“０”、Ｓ３からＳ０も“０”である。したがって、時
刻ｋ＝４における状態Ｓ０に至る生き残りパスに対応す
る復号ビットは「１１０００」となる。さらに、状態Ｓ
１，Ｓ２，Ｓ３，Ｓ４，Ｓ５に至る生き残りパスに対応
する復号ビットも同様に求めることができ、それぞれ
「１０００１」，「０００１１」，「１１１００」，
「１１１１０」，「１１１１１」を得る。
に至る生き残りパスに対応する復号ビットを表す。例え
ば、時刻ｋ＝４における状態Ｓ０に至る生き残りパス
は、Ｓ１→Ｓ２→Ｓ５→Ｓ４→Ｓ３→Ｓ０である。図８
に示す状態遷移図を見ると、Ｓ１からＳ２への状態遷移
時に復号されるビットは“１”で、Ｓ２からＳ５も
“１”、Ｓ５からＳ４は“０”、Ｓ４からＳ３も
“０”、Ｓ３からＳ０も“０”である。したがって、時
刻ｋ＝４における状態Ｓ０に至る生き残りパスに対応す
る復号ビットは「１１０００」となる。さらに、状態Ｓ
１，Ｓ２，Ｓ３，Ｓ４，Ｓ５に至る生き残りパスに対応
する復号ビットも同様に求めることができ、それぞれ
「１０００１」，「０００１１」，「１１１００」，
「１１１１０」，「１１１１１」を得る。
【００２５】また図１３（ａ）は、ビタビ復号器７にＹ
５＝７が入力されＹｋ＝（３，７，１１，１４，１１，
７）となったときの各時刻のパスメトリックと時刻ｋ＝
５での生き残りパスを示す図である。また、時刻ｋ＝５
における各状態に至る生き残りパスに対応する復号ビッ
トを図１３（ｂ）に示す。
５＝７が入力されＹｋ＝（３，７，１１，１４，１１，
７）となったときの各時刻のパスメトリックと時刻ｋ＝
５での生き残りパスを示す図である。また、時刻ｋ＝５
における各状態に至る生き残りパスに対応する復号ビッ
トを図１３（ｂ）に示す。
【００２６】時刻ｋ＝５における状態Ｓ０に至るパス
は、時刻ｋ＝４における状態Ｓ０から遷移するものと時
刻ｋ＝４における状態Ｓ３から遷移するものとの２通り
が考えられるが、ＡＣＳ演算部５１によって各パスメト
リックを比較した結果、状態Ｓ３から遷移するパスが選
択されている。したがって、時刻ｋ＝５における状態Ｓ
０に至る生き残りパスに対応する復号ビットは、時刻ｋ
＝４における状態Ｓ３に至る生き残りパスに対応する復
号ビット「１１１００」に、状態Ｓ３からＳ０に遷移す
るときの復号ビット「０」を付加された「１１１００
０」となる。他の状態に関しても同様に復号ビットを付
加することによって、各状態に至る生き残りパスに対応
する復号ビット系列が求められる。
は、時刻ｋ＝４における状態Ｓ０から遷移するものと時
刻ｋ＝４における状態Ｓ３から遷移するものとの２通り
が考えられるが、ＡＣＳ演算部５１によって各パスメト
リックを比較した結果、状態Ｓ３から遷移するパスが選
択されている。したがって、時刻ｋ＝５における状態Ｓ
０に至る生き残りパスに対応する復号ビットは、時刻ｋ
＝４における状態Ｓ３に至る生き残りパスに対応する復
号ビット「１１１００」に、状態Ｓ３からＳ０に遷移す
るときの復号ビット「０」を付加された「１１１００
０」となる。他の状態に関しても同様に復号ビットを付
加することによって、各状態に至る生き残りパスに対応
する復号ビット系列が求められる。
【００２７】図１１に示すパスメモリ５２はこのような
処理を実現する。なお図１１の構成では、図１２および
図１３とは逆に、最も左の列のレジスタに現在の復号ビ
ットが記憶され、最も右のレジスタに最も過去の復号ビ
ットが記憶されている。回路上では、パスメモリ長（各
行のレジスタ数）を無限にすることはできないため、あ
る有限値で打ち切らざるを得ない。そして、その有限時
間の中でもっとも過去の復号ビットを、仮の復号ビット
Ｂ’S0 k 、Ｂ’S1 k 、Ｂ’S2 k 、Ｂ’S3 k 、Ｂ’S4 k お
よびＢ’S5 k として出力し、最尤判定部５３に送る。
処理を実現する。なお図１１の構成では、図１２および
図１３とは逆に、最も左の列のレジスタに現在の復号ビ
ットが記憶され、最も右のレジスタに最も過去の復号ビ
ットが記憶されている。回路上では、パスメモリ長（各
行のレジスタ数）を無限にすることはできないため、あ
る有限値で打ち切らざるを得ない。そして、その有限時
間の中でもっとも過去の復号ビットを、仮の復号ビット
Ｂ’S0 k 、Ｂ’S1 k 、Ｂ’S2 k 、Ｂ’S3 k 、Ｂ’S4 k お
よびＢ’S5 k として出力し、最尤判定部５３に送る。
【００２８】最尤判定部５３は、各状態における現在の
パスメトリックを比較し、その値が最も小さい状態にお
ける仮の復号ビットを当該ビタビ復号器７の復号ビット
Ｂ’ｋとして出力する。これが本来の最尤復号である。
パスメトリックを比較し、その値が最も小さい状態にお
ける仮の復号ビットを当該ビタビ復号器７の復号ビット
Ｂ’ｋとして出力する。これが本来の最尤復号である。
【００２９】また、各状態のパスメトリックを比較する
場合には演算コストがかかるため、各状態における仮の
復号ビットのうち“１”と“０”のいずれが多いかを調
べ、多い方を復号ビットとする多数決論理による最尤復
号を行う場合もある。さらに演算コストを下げるため
に、任意の一状態を適当に選び、それを復号ビットとす
る場合もある。復号の確からしさは、本来の最尤復号、
多数決論理、任意の一状態の選択の順に劣化していくも
のの、ビタビ入力信号Ｙｋにおけるパスメモリ長が十分
であれば、実用上は問題がない場合が多い。
場合には演算コストがかかるため、各状態における仮の
復号ビットのうち“１”と“０”のいずれが多いかを調
べ、多い方を復号ビットとする多数決論理による最尤復
号を行う場合もある。さらに演算コストを下げるため
に、任意の一状態を適当に選び、それを復号ビットとす
る場合もある。復号の確からしさは、本来の最尤復号、
多数決論理、任意の一状態の選択の順に劣化していくも
のの、ビタビ入力信号Ｙｋにおけるパスメモリ長が十分
であれば、実用上は問題がない場合が多い。
【００３０】
【発明が解決しようとする課題】上述したような構成の
ビタビ復号器では、パスメモリ部でのレジスタ数が莫大
なものとなるため、ビタビ復号器の低消費電力化および
小面積化を妨げるという問題点を有している。
ビタビ復号器では、パスメモリ部でのレジスタ数が莫大
なものとなるため、ビタビ復号器の低消費電力化および
小面積化を妨げるという問題点を有している。
【００３１】例えば、上述したような最短パルス幅３Ｔ
の記録チャネルビットをＰＲ（３，４，４，３）方式で
等化する場合には、ビタビ復号器の状態は６種類とな
る。この場合、ある状態に至る生き残りパスに対応する
復号ビットを記憶する長さすなわちパスメモリ長を４０
とすると、ビタビ復号器には２４０（＝６状態×４０パ
スメモリ長）個のレジスタが必要となる。
の記録チャネルビットをＰＲ（３，４，４，３）方式で
等化する場合には、ビタビ復号器の状態は６種類とな
る。この場合、ある状態に至る生き残りパスに対応する
復号ビットを記憶する長さすなわちパスメモリ長を４０
とすると、ビタビ復号器には２４０（＝６状態×４０パ
スメモリ長）個のレジスタが必要となる。
【００３２】一般に、通常の論理回路と比べて、レジス
タの消費電力は大きく、かつ面積も大きいため、ビタビ
復号器の低消費電力化および小面積化のためには、この
レジスタ数の削減が求められている。
タの消費電力は大きく、かつ面積も大きいため、ビタビ
復号器の低消費電力化および小面積化のためには、この
レジスタ数の削減が求められている。
【００３３】前記の問題に鑑み、本発明は、ビタビ復号
器として、従来よりも回路構成を簡易にし、その消費電
力および回路面積を削減することを課題とする。
器として、従来よりも回路構成を簡易にし、その消費電
力および回路面積を削減することを課題とする。
【００３４】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、畳み込み符
号化された入力信号に対し最尤復号を行うビタビ復号器
として、前記入力信号からブランチメトリックを演算す
るブランチメトリック演算部と、現時刻の各状態におけ
るパスメトリックを、当該状態に至る生き残りパスの１
時刻前のパスメトリックと前記ブランチメトリック演算
部によって求められたブランチメトリックとを用いたＡ
ＣＳ演算によって求めるとともに、前記ＡＣＳ演算にお
いて選択したメトリックに対応するパス選択信号を出力
するＡＣＳ演算部と、前記パス選択信号から、現時刻の
各状態に至る生き残りパスにおいて所定時間だけ過去の
ブランチに対応する各復号データを出力するパス選択信
号メモリ部と、前記パス選択信号メモリ部から出力され
た各復号データから最尤復号データを判定して出力する
最尤判定部とを備え、前記パス選択信号メモリ部は、前
記パス選択信号を時刻順に記憶するシフトレジスタと、
前記シフトレジスタの各レジスタの記憶値を選択信号と
して入力する複数のセレクタからなるセレクタ列と、生
き残りパスにおいて所定時間だけ過去のブランチに対応
する復号ビットを出力する２値出力器とを備え、かつ、
前記２値出力器の出力信号線および前記セレクタ列は、
前記入力信号の符号化に対応するトレリス線図と同様に
接続されているものである。
めに、請求項１の発明が講じた解決手段は、畳み込み符
号化された入力信号に対し最尤復号を行うビタビ復号器
として、前記入力信号からブランチメトリックを演算す
るブランチメトリック演算部と、現時刻の各状態におけ
るパスメトリックを、当該状態に至る生き残りパスの１
時刻前のパスメトリックと前記ブランチメトリック演算
部によって求められたブランチメトリックとを用いたＡ
ＣＳ演算によって求めるとともに、前記ＡＣＳ演算にお
いて選択したメトリックに対応するパス選択信号を出力
するＡＣＳ演算部と、前記パス選択信号から、現時刻の
各状態に至る生き残りパスにおいて所定時間だけ過去の
ブランチに対応する各復号データを出力するパス選択信
号メモリ部と、前記パス選択信号メモリ部から出力され
た各復号データから最尤復号データを判定して出力する
最尤判定部とを備え、前記パス選択信号メモリ部は、前
記パス選択信号を時刻順に記憶するシフトレジスタと、
前記シフトレジスタの各レジスタの記憶値を選択信号と
して入力する複数のセレクタからなるセレクタ列と、生
き残りパスにおいて所定時間だけ過去のブランチに対応
する復号ビットを出力する２値出力器とを備え、かつ、
前記２値出力器の出力信号線および前記セレクタ列は、
前記入力信号の符号化に対応するトレリス線図と同様に
接続されているものである。
【００３５】請求項１の発明によると、パス選択信号を
シフトレジスタによって記憶させる構成であるので、ビ
タビ復号器のレジスタの個数を大幅に減少させることが
でき、したがって、ビタビ復号器の低消費電力化および
小面積化を実現することができる。
シフトレジスタによって記憶させる構成であるので、ビ
タビ復号器のレジスタの個数を大幅に減少させることが
でき、したがって、ビタビ復号器の低消費電力化および
小面積化を実現することができる。
【００３６】そして、請求項２の発明では、前記請求項
１における最尤判定部は、前記各復号データから多数決
論理によって最尤復号データを判定して出力するものと
する。
１における最尤判定部は、前記各復号データから多数決
論理によって最尤復号データを判定して出力するものと
する。
【００３７】また、請求項３の発明では、前記請求項１
における最尤判定部は、前記各復号データから任意の１
つを最尤復号データとして選択して出力するものとす
る。
における最尤判定部は、前記各復号データから任意の１
つを最尤復号データとして選択して出力するものとす
る。
【００３８】また、請求項４の発明では、前記請求項１
におけるパス選択信号メモリ部は、パイプライン処理の
ための複数のレジスタからなるレジスタ列が設けられた
ものとする。
におけるパス選択信号メモリ部は、パイプライン処理の
ための複数のレジスタからなるレジスタ列が設けられた
ものとする。
【００３９】また、請求項５の発明では、前記請求項１
における入力信号は、最短パルス幅が２チャンネルビッ
ト以上となるように制限されたデータから生成されたも
のとする。
における入力信号は、最短パルス幅が２チャンネルビッ
ト以上となるように制限されたデータから生成されたも
のとする。
【００４０】また、請求項６の発明では、前記請求項１
における入力信号は、最短パルス幅が２チャンネルビッ
ト以上となるように制限されたデータからＰＲ方式によ
って等化されたものとする。
における入力信号は、最短パルス幅が２チャンネルビッ
ト以上となるように制限されたデータからＰＲ方式によ
って等化されたものとする。
【００４１】また、請求項７の発明では、前記請求項１
における入力信号は、ＲＬＬ（２，１０）符号化された
信号をＮＲＺＩ変換した後にＰＲ（ａ，ｂ，ｂ，ａ）等
化（ａ，ｂは自然数）されたものとする。
における入力信号は、ＲＬＬ（２，１０）符号化された
信号をＮＲＺＩ変換した後にＰＲ（ａ，ｂ，ｂ，ａ）等
化（ａ，ｂは自然数）されたものとする。
【００４２】また、請求項８の発明では、前記請求項１
における入力信号は、ＲＬＬ（１，７）符号化された信
号をＮＲＺＩ変換した後にＰＲ等化されたものとする。
における入力信号は、ＲＬＬ（１，７）符号化された信
号をＮＲＺＩ変換した後にＰＲ等化されたものとする。
【００４３】また、請求項９の発明では、前記請求項１
のビタビ復号器は、磁気ディスク再生装置において用い
られるものとする。
のビタビ復号器は、磁気ディスク再生装置において用い
られるものとする。
【００４４】また、請求項１０の発明では、前記請求項
１のビタビ復号器は、光ディスク再生装置において用い
られるものとする。
１のビタビ復号器は、光ディスク再生装置において用い
られるものとする。
【００４５】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００４６】図１は本発明の一実施形態に係るビタビ復
号器の構成を示すブロック図である。図１では、図１０
に示す従来のビタビ復号器と共通の構成要素には、図１
０と同一の符号を付している。図１０と対比すると、図
１に示すビタビ復号器は、ブランチメトリック演算部５
０、ＡＣＳ演算部５１および最尤判定部５３を共通に備
えているが、パス選択信号ＳＥＬ０，ＳＥＬ１から、各
状態に至る生き残りパスにおいて所定時間だけ過去のビ
ットＢ’Si k （ｉ＝０〜５）を復号するブロックとし
て、パスメモリ５２の代わりに、パス選択信号メモリ部
１０を備えている点が大きく異なる。このパス選択信号
メモリ部１０が、本発明の特長である。
号器の構成を示すブロック図である。図１では、図１０
に示す従来のビタビ復号器と共通の構成要素には、図１
０と同一の符号を付している。図１０と対比すると、図
１に示すビタビ復号器は、ブランチメトリック演算部５
０、ＡＣＳ演算部５１および最尤判定部５３を共通に備
えているが、パス選択信号ＳＥＬ０，ＳＥＬ１から、各
状態に至る生き残りパスにおいて所定時間だけ過去のビ
ットＢ’Si k （ｉ＝０〜５）を復号するブロックとし
て、パスメモリ５２の代わりに、パス選択信号メモリ部
１０を備えている点が大きく異なる。このパス選択信号
メモリ部１０が、本発明の特長である。
【００４７】なお、図１のビタビ復号器は、図１０の構
成と同様に、図８に示す状態遷移のビタビ復号を行うも
のである。従来技術の項で述べた通り、本実施形態に係
るビタビ復号器は、例えば磁気ディスク再生装置や光デ
ィスク再生装置において用いられる。入力信号Ｙｋは例
えば、最短パルス幅が２チャンネルビット以上となるよ
うに制限されたデータから生成されたもの、最短パルス
幅が２チャンネルビット以上となるように制限されたデ
ータからＰＲ方式によって等化されたもの、ＲＬＬ
（２，１０）符号化された信号をＮＲＺＩ変換した後に
ＰＲ（ａ，ｂ，ｂ，ａ）等化（ａ，ｂは自然数）された
もの、またはＲＬＬ（１，７）符号化された信号をＮＲ
ＺＩ変換した後にＰＲ等化されたものである。
成と同様に、図８に示す状態遷移のビタビ復号を行うも
のである。従来技術の項で述べた通り、本実施形態に係
るビタビ復号器は、例えば磁気ディスク再生装置や光デ
ィスク再生装置において用いられる。入力信号Ｙｋは例
えば、最短パルス幅が２チャンネルビット以上となるよ
うに制限されたデータから生成されたもの、最短パルス
幅が２チャンネルビット以上となるように制限されたデ
ータからＰＲ方式によって等化されたもの、ＲＬＬ
（２，１０）符号化された信号をＮＲＺＩ変換した後に
ＰＲ（ａ，ｂ，ｂ，ａ）等化（ａ，ｂは自然数）された
もの、またはＲＬＬ（１，７）符号化された信号をＮＲ
ＺＩ変換した後にＰＲ等化されたものである。
【００４８】図２は図１におけるパス選択信号メモリ部
の第１の構成例を示す図である。図２に示すパス選択信
号メモリ部１０は、第１および第２のシフトレジスタ１
１，１２と、複数のセレクタからなる第１および第２の
セレクタ列１３，１４と、２値出力器１８とを備えてい
る。
の第１の構成例を示す図である。図２に示すパス選択信
号メモリ部１０は、第１および第２のシフトレジスタ１
１，１２と、複数のセレクタからなる第１および第２の
セレクタ列１３，１４と、２値出力器１８とを備えてい
る。
【００４９】第１および第２のシフトレジスタ１１，１
２は、ＡＣＳ演算部５１から与えられたパス選択信号Ｓ
ＥＬ０，ＳＥＬ１をそれぞれ入力とする。第１のシフト
レジスタ１１の各レジスタ１１１，１１２，…の記憶値
は、第１のセレクタ列１３の各セレクタ１３１，１３
２，…に選択信号として与えられ、同様に、第２のシフ
トレジスタ１２の各レジスタ１２１，１２２，…の記憶
値は、第２のセレクタ列１４の各セレクタ１４１，１４
２，…に選択信号として与えられる。２値出力器１８
は、各状態に至る生き残りパスの所定時間だけ過去のブ
ランチに対応する復号ビットに相当する値をそれぞれ出
力する。
２は、ＡＣＳ演算部５１から与えられたパス選択信号Ｓ
ＥＬ０，ＳＥＬ１をそれぞれ入力とする。第１のシフト
レジスタ１１の各レジスタ１１１，１１２，…の記憶値
は、第１のセレクタ列１３の各セレクタ１３１，１３
２，…に選択信号として与えられ、同様に、第２のシフ
トレジスタ１２の各レジスタ１２１，１２２，…の記憶
値は、第２のセレクタ列１４の各セレクタ１４１，１４
２，…に選択信号として与えられる。２値出力器１８
は、各状態に至る生き残りパスの所定時間だけ過去のブ
ランチに対応する復号ビットに相当する値をそれぞれ出
力する。
【００５０】そして、２値出力器１８の出力信号線およ
び第１および第２のセレクタ列１３，１４は、図９、図
１２および図１３に示すトレリス線図と同様に、接続さ
れている。この結線の最終列から、各状態に至る生き残
りパスの所定時間だけ過去の復号ビットＢ’Si k （ｉ＝
０〜５）が出力される。
び第１および第２のセレクタ列１３，１４は、図９、図
１２および図１３に示すトレリス線図と同様に、接続さ
れている。この結線の最終列から、各状態に至る生き残
りパスの所定時間だけ過去の復号ビットＢ’Si k （ｉ＝
０〜５）が出力される。
【００５１】ここでのビタビ復号に関して着目すべき点
は、状態数が６であるのに対し、パス選択信号が２個で
あることである。これは、符号化の際のランレングス規
制とＰＲ等化方式に由来する。そこで、各状態に至る生
き残りパスに対応する復号ビットをレジスタに記憶させ
るのではなく、パス選択信号のみをレジスタに記憶させ
るようにしたのが、本発明に係るパス選択信号メモリで
ある。
は、状態数が６であるのに対し、パス選択信号が２個で
あることである。これは、符号化の際のランレングス規
制とＰＲ等化方式に由来する。そこで、各状態に至る生
き残りパスに対応する復号ビットをレジスタに記憶させ
るのではなく、パス選択信号のみをレジスタに記憶させ
るようにしたのが、本発明に係るパス選択信号メモリで
ある。
【００５２】従来のパスメモリ５２では、各状態に至る
生き残りパスにおいて所定時間だけ過去のビットＢ’Si
k （ｉ＝０〜５）を復号するために、過去から現在まで
のビット列を全てレジスタに記憶させる構成になってい
た。このため、レジスタの個数が莫大なものになってい
た。しかしながら、本実施形態に係るパス選択信号メモ
リ部１０は、第１および第２のシフトレジスタ１１，１
２を構成する各レジスタによってパス選択信号のみを記
憶するように構成されているので、レジスタの個数を大
幅に削減することができる。一般に、通常の論理回路と
比べて、レジスタは消費電力や面積が大きいので、レジ
スタの削減による低消費電力化および小面積化の効果は
大きい。このため、本実施形態によると、低消費電力か
つ小面積のビタビ復号器を実現することができる。
生き残りパスにおいて所定時間だけ過去のビットＢ’Si
k （ｉ＝０〜５）を復号するために、過去から現在まで
のビット列を全てレジスタに記憶させる構成になってい
た。このため、レジスタの個数が莫大なものになってい
た。しかしながら、本実施形態に係るパス選択信号メモ
リ部１０は、第１および第２のシフトレジスタ１１，１
２を構成する各レジスタによってパス選択信号のみを記
憶するように構成されているので、レジスタの個数を大
幅に削減することができる。一般に、通常の論理回路と
比べて、レジスタは消費電力や面積が大きいので、レジ
スタの削減による低消費電力化および小面積化の効果は
大きい。このため、本実施形態によると、低消費電力か
つ小面積のビタビ復号器を実現することができる。
【００５３】図３は図１におけるパス選択信号メモリ部
の第２の構成例を示す図である。図３に示すパス選択信
号メモリ部１０Ａは、図２とほぼ同一構成であるが、２
値出力器１８Ａが有するレジスタが、図２の２値出力器
１８と比べて２個削減されている。
の第２の構成例を示す図である。図３に示すパス選択信
号メモリ部１０Ａは、図２とほぼ同一構成であるが、２
値出力器１８Ａが有するレジスタが、図２の２値出力器
１８と比べて２個削減されている。
【００５４】図２の構成から明らかなように、第１のセ
レクタ列１３の先頭のセレクタ１３１の２個の入力はと
もに“０”であり、第１のシフトレジスタ１１のレジス
タ１１１に記憶されたパス選択信号ＳＥＬ０の値にかか
わらず、セレクタ１３１からは常に“０”が選択出力さ
れる。また、第２のセレクタ列１４の先頭のセレクタ１
４１の２個の入力はともに“１”であり、第２のシフト
レジスタ１２のレジスタ１２１に記憶されたパス選択信
号ＳＥＬ１の値にかかわらず、セレクタ１４１からは常
に“１”が選択出力される。したがって、図３に示すよ
うに、２値出力器１８Ａのレジスタを２個削減すること
ができる。
レクタ列１３の先頭のセレクタ１３１の２個の入力はと
もに“０”であり、第１のシフトレジスタ１１のレジス
タ１１１に記憶されたパス選択信号ＳＥＬ０の値にかか
わらず、セレクタ１３１からは常に“０”が選択出力さ
れる。また、第２のセレクタ列１４の先頭のセレクタ１
４１の２個の入力はともに“１”であり、第２のシフト
レジスタ１２のレジスタ１２１に記憶されたパス選択信
号ＳＥＬ１の値にかかわらず、セレクタ１４１からは常
に“１”が選択出力される。したがって、図３に示すよ
うに、２値出力器１８Ａのレジスタを２個削減すること
ができる。
【００５５】図４は図１におけるパス選択信号メモリ部
の第３の構成例を示す図である。図４に示すパス選択信
号メモリ部１０Ｂでは、第１および第２のシフトレジス
タ１１Ａ，１２Ａのレジスタがそれぞれ２個ずつ削減さ
れており、また、第１および第２のセレクタ列１３Ａ，
１４Ａのセレクタがそれぞれ２個ずつ削減されている。
の第３の構成例を示す図である。図４に示すパス選択信
号メモリ部１０Ｂでは、第１および第２のシフトレジス
タ１１Ａ，１２Ａのレジスタがそれぞれ２個ずつ削減さ
れており、また、第１および第２のセレクタ列１３Ａ，
１４Ａのセレクタがそれぞれ２個ずつ削減されている。
【００５６】図３の構成において、第１のセレクタ列１
３の先頭の２個のセレクタ１３１，１３２は、その選択
信号の値にかかわらず、出力値は常に“０”である。ま
た、第２のセレクタ列１４の先頭の２個のセレクタ１４
１，１４２も、その選択信号の値にかかわらず、出力値
は常に“１”である。このため、これら４個のセレクタ
と１３１，１３２，１４１，１４２と、これらの各セレ
クタに選択信号を供給する４個のレジスタ１１１，１１
２，１２１，１２２は、削減可能である。
３の先頭の２個のセレクタ１３１，１３２は、その選択
信号の値にかかわらず、出力値は常に“０”である。ま
た、第２のセレクタ列１４の先頭の２個のセレクタ１４
１，１４２も、その選択信号の値にかかわらず、出力値
は常に“１”である。このため、これら４個のセレクタ
と１３１，１３２，１４１，１４２と、これらの各セレ
クタに選択信号を供給する４個のレジスタ１１１，１１
２，１２１，１２２は、削減可能である。
【００５７】図４はこれらの各セレクタおよびレジスタ
を削減した結果得られた構成である。なお、セレクタと
レジスタの削減に伴い、２値出力器１８Ｂの記憶値が変
更されている。図２の構成と比較すると、４個のセレク
タと６個のレジスタとが削減されており、さらなる低消
費電力化と小面積化が実現されている。なお、復号能力
は、図２、図３および図４とも同等である。
を削減した結果得られた構成である。なお、セレクタと
レジスタの削減に伴い、２値出力器１８Ｂの記憶値が変
更されている。図２の構成と比較すると、４個のセレク
タと６個のレジスタとが削減されており、さらなる低消
費電力化と小面積化が実現されている。なお、復号能力
は、図２、図３および図４とも同等である。
【００５８】図５は図１におけるパス選択信号メモリ部
の第４の構成例を示す図である。図５に示すパス選択信
号メモリ部１０Ｃでは、パイプライン処理のための複数
のレジスタ１５１〜１５６からなるレジスタ列１５が設
けられている。
の第４の構成例を示す図である。図５に示すパス選択信
号メモリ部１０Ｃでは、パイプライン処理のための複数
のレジスタ１５１〜１５６からなるレジスタ列１５が設
けられている。
【００５９】図２、図３または図４に示す構成では、回
路を動作させるクロックの周波数が高くなったとき、セ
レクタでの演算が１周期以内に終了しないという問題が
生じる可能性がある。例えば図４において、シフトレジ
スタ１１Ａ，１２Ａの長さが２０段であるとすると、２
値出力器１８Ｂから“０”“１”が出力されてから復号
ビットＢ’Si k （ｉ＝０〜５）が出力されるまでの間
に、最悪の場合で２０個のセレクタを経由することにな
る。例えばクロック周波数が５００ＭＨｚ（周期２ｎ
ｓ）であり、セレクタの処理時間が０．２ｎｓであるも
のとすると、この場合には１周期以内にセレクタの処理
が間に合わないことになり、復号ビットＢ’ Si k の値が
期待値と異なってしまう可能性がある。
路を動作させるクロックの周波数が高くなったとき、セ
レクタでの演算が１周期以内に終了しないという問題が
生じる可能性がある。例えば図４において、シフトレジ
スタ１１Ａ，１２Ａの長さが２０段であるとすると、２
値出力器１８Ｂから“０”“１”が出力されてから復号
ビットＢ’Si k （ｉ＝０〜５）が出力されるまでの間
に、最悪の場合で２０個のセレクタを経由することにな
る。例えばクロック周波数が５００ＭＨｚ（周期２ｎ
ｓ）であり、セレクタの処理時間が０．２ｎｓであるも
のとすると、この場合には１周期以内にセレクタの処理
が間に合わないことになり、復号ビットＢ’ Si k の値が
期待値と異なってしまう可能性がある。
【００６０】そこで図５に示すように、トレリス線図に
従って結線されたセレクタの途中にレジスタ列１５を挿
入してタイミングを間に合わせるという方法が必要にな
る。これが、いわゆるパイプライン処理とよばれる方法
である。
従って結線されたセレクタの途中にレジスタ列１５を挿
入してタイミングを間に合わせるという方法が必要にな
る。これが、いわゆるパイプライン処理とよばれる方法
である。
【００６１】なお、本実施形態における最尤判定部５３
は、各状態における現在のパスメトリックを比較し、そ
の値が最も小さい状態における仮の復号ビットを当該ビ
タビ復号器の最尤復号データＢ’ｋとして出力する。も
ちろん、多数決論理によって、最尤復号データを判定し
て出力するようにしてもよいし、各復号データから任意
の１つを最尤復号データとして選択して出力するように
してもかまわない。
は、各状態における現在のパスメトリックを比較し、そ
の値が最も小さい状態における仮の復号ビットを当該ビ
タビ復号器の最尤復号データＢ’ｋとして出力する。も
ちろん、多数決論理によって、最尤復号データを判定し
て出力するようにしてもよいし、各復号データから任意
の１つを最尤復号データとして選択して出力するように
してもかまわない。
【００６２】
【発明の効果】以上のように本発明によると、ビタビ復
号器の回路構成を簡略化することができるので、低消費
電力化および小面積化を実現することができる。
号器の回路構成を簡略化することができるので、低消費
電力化および小面積化を実現することができる。
【図１】本発明の一実施形態に係るビタビ復号器の構成
例を示すブロック図である。
例を示すブロック図である。
【図２】図１におけるパス選択信号メモリ部の第１の構
成例を示す図である。
成例を示す図である。
【図３】図１におけるパス選択信号メモリ部の第２の構
成例を示す図である。
成例を示す図である。
【図４】図１におけるパス選択信号メモリ部の第３の構
成例を示す図である。
成例を示す図である。
【図５】図１におけるパス選択信号メモリ部の第４の構
成例を示す図である。
成例を示す図である。
【図６】ＰＲＭＬ方式を用いたＤＶＤ記録再生システム
の概略図である。
の概略図である。
【図７】図６のシステムにおいて、ディスクに記録され
たチャネルビットパルス列からデジタルフィルタ出力を
得るまでの過程に相当する畳み込み符号化処理を実現す
る符号器の構成図である。
たチャネルビットパルス列からデジタルフィルタ出力を
得るまでの過程に相当する畳み込み符号化処理を実現す
る符号器の構成図である。
【図８】ビタビ復号器の状態遷移を示す状態遷移図であ
る。
る。
【図９】図８に示すビタビ復号器の状態遷移に基づくト
レリス線図である。
レリス線図である。
【図１０】ビタビ復号器の構成例を示すブロック図であ
る。
る。
【図１１】従来のパスメモリの具体的な回路構成を示す
図である。
図である。
【図１２】（ａ）はＹｋ＝（３，７，１１，１４，１
１）が入力されたときの各時刻のパスメトリックと時刻
ｋ＝４の生き残りパスを示す図、（ｂ）はそのときの復
号ビット列を示す図である。
１）が入力されたときの各時刻のパスメトリックと時刻
ｋ＝４の生き残りパスを示す図、（ｂ）はそのときの復
号ビット列を示す図である。
【図１３】（ａ）はＹｋ＝（３，７，１１，１４，１
１，７）が入力されたときの各時刻のパスメトリックと
時刻ｋ＝５の生き残りパスを示す図、（ｂ）はそのとき
の復号ビット列を示す図である。
１，７）が入力されたときの各時刻のパスメトリックと
時刻ｋ＝５の生き残りパスを示す図、（ｂ）はそのとき
の復号ビット列を示す図である。
１０，１０Ａ，１０Ｂ，１０Ｃ パス選択信号メモリ部
１１，１１Ａ 第１のシフトレジスタ
１２，１２Ａ 第２のシフトレジスタ
１３，１３Ａ 第１のセレクタ列
１４，１４Ａ 第２のセレクタ列
１５ レジスタ列
１８，１８Ａ，１８Ｂ ２値出力器
５０ ブランチメトリック演算部
５１ ＡＣＳ演算部
５３ 最尤判定部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｇ１１Ｂ 20/18 ５７０ Ｇ１１Ｂ 20/18 ５７０Ｆ
５７２ ５７２Ｂ
５７２Ｃ
５７２Ｆ
Claims (10)
- 【請求項１】 畳み込み符号化された入力信号に対し、
最尤復号を行うビタビ復号器であって、 前記入力信号から、ブランチメトリックを演算するブラ
ンチメトリック演算部と、 現時刻の各状態におけるパスメトリックを、当該状態に
至る生き残りパスの１時刻前のパスメトリックと前記ブ
ランチメトリック演算部によって求められたブランチメ
トリックとを用いたＡＣＳ演算によって求めるととも
に、前記ＡＣＳ演算において選択したメトリックに対応
するパス選択信号を出力するＡＣＳ演算部と、 前記パス選択信号から、現時刻の各状態に至る生き残り
パスにおいて所定時間だけ過去のブランチに対応する各
復号データを出力するパス選択信号メモリ部と、 前記パス選択信号メモリ部から出力された各復号データ
から、最尤復号データを判定して出力する最尤判定部と
を備え、 前記パス選択信号メモリ部は、 前記パス選択信号を時刻順に記憶するシフトレジスタ
と、 前記シフトレジスタの各レジスタの記憶値を選択信号と
して入力する複数のセレクタからなるセレクタ列と、 生き残りパスにおいて所定時間だけ過去のブランチに対
応する復号ビットを出力する２値出力器とを備え、か
つ、 前記２値出力器の出力信号線および前記セレクタ列は、
前記入力信号の符号化に対応するトレリス線図と同様
に、接続されているものであることを特徴とするビタビ
復号器。 - 【請求項２】 請求項１において、 前記最尤判定部は、前記各復号データから、多数決論理
によって、最尤復号データを判定して出力するものであ
ることを特徴とするビタビ復号器。 - 【請求項３】 請求項１において、 前記最尤判定部は、前記各復号データから、任意の１つ
を最尤復号データとして選択して出力するものであるこ
とを特徴とするビタビ復号器。 - 【請求項４】 請求項１において、 前記パス選択信号メモリ部は、 パイプライン処理のための複数のレジスタからなるレジ
スタ列が、設けられたものであることを特徴とするビタ
ビ復号器。 - 【請求項５】 請求項１において、 前記入力信号は、最短パルス幅が２チャンネルビット以
上となるように制限されたデータから生成されたもので
あることを特徴とするビタビ復号器。 - 【請求項６】 請求項１において、 前記入力信号は、最短パルス幅が２チャンネルビット以
上となるように制限されたデータから、ＰＲ方式によっ
て等化されたものであることを特徴とするビタビ復号
器。 - 【請求項７】 請求項１において、 前記入力信号は、ＲＬＬ（２，１０）符号化された信号
をＮＲＺＩ変換した後にＰＲ（ａ，ｂ，ｂ，ａ）等化
（ａ，ｂは自然数）されたものであることを特徴とする
ビタビ復号器。 - 【請求項８】 請求項１において、 前記入力信号は、ＲＬＬ（１，７）符号化された信号を
ＮＲＺＩ変換した後にＰＲ等化されたものであることを
特徴とするビタビ復号器。 - 【請求項９】 磁気ディスク再生装置において用いられ
ることを特徴とする請求項１記載のビタビ復号器。 - 【請求項１０】 光ディスク再生装置において用いられ
ることを特徴とする請求項１記載のビタビ復号器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148806A JP3532884B2 (ja) | 2001-05-18 | 2001-05-18 | ビタビ復号器 |
| US10/146,902 US7426681B2 (en) | 2001-05-18 | 2002-05-17 | Viterbi detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148806A JP3532884B2 (ja) | 2001-05-18 | 2001-05-18 | ビタビ復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344331A JP2002344331A (ja) | 2002-11-29 |
| JP3532884B2 true JP3532884B2 (ja) | 2004-05-31 |
Family
ID=18994058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001148806A Expired - Fee Related JP3532884B2 (ja) | 2001-05-18 | 2001-05-18 | ビタビ復号器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7426681B2 (ja) |
| JP (1) | JP3532884B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7127667B2 (en) * | 2002-04-15 | 2006-10-24 | Mediatek Inc. | ACS circuit and viterbi decoder with the circuit |
| TW530464B (en) * | 2002-05-07 | 2003-05-01 | Mediatek Inc | Survive path memory circuit and Viterbi decoder with the circuit |
| JP4137119B2 (ja) * | 2003-06-06 | 2008-08-20 | 富士通株式会社 | データ再生装置 |
| JP4261334B2 (ja) | 2003-12-26 | 2009-04-30 | 株式会社東芝 | ディスク装置及びディスク再生方法 |
| TWI255622B (en) * | 2004-10-21 | 2006-05-21 | Mediatek Inc | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof |
| US7430084B2 (en) | 2004-12-03 | 2008-09-30 | International Business Machines Corporation | Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a PRML viterbi detector |
| KR101212856B1 (ko) * | 2006-01-07 | 2012-12-14 | 삼성전자주식회사 | 통신 시스템에서 데이터를 복호하는 방법 및 장치 |
| US7961797B1 (en) * | 2006-10-10 | 2011-06-14 | Marvell International Ltd. | Nonlinear viterbi complexity reduction |
| US8904266B2 (en) | 2010-08-10 | 2014-12-02 | Nxp, B.V. | Multi-standard viterbi processor |
| US8433975B2 (en) * | 2010-08-13 | 2013-04-30 | Nxp B.V. | Bitwise reliability indicators from survivor bits in Viterbi decoders |
| US9124299B1 (en) * | 2012-04-04 | 2015-09-01 | Sk Hynix Memory Solutions Inc. | Fixed-point detector pruning for constrained codes |
| TWI599182B (zh) * | 2016-04-06 | 2017-09-11 | 元智大學 | 解碼裝置及方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1260143A (en) * | 1986-02-24 | 1989-09-26 | Atsushi Yamashita | Path trace viterbi decoder |
| US5295142A (en) * | 1989-07-18 | 1994-03-15 | Sony Corporation | Viterbi decoder |
| JPH0537402A (ja) | 1991-07-30 | 1993-02-12 | Nec Corp | ビタビ復号器 |
| JPH05315977A (ja) * | 1992-05-12 | 1993-11-26 | Hitachi Ltd | 軟判定最尤復号方法および復号器 |
| US5715470A (en) * | 1992-09-29 | 1998-02-03 | Matsushita Electric Industrial Co., Ltd. | Arithmetic apparatus for carrying out viterbi decoding at a high speed |
| JP3258174B2 (ja) | 1994-07-25 | 2002-02-18 | シャープ株式会社 | ビタビ復号回路 |
| JPH08180608A (ja) | 1994-12-28 | 1996-07-12 | Sharp Corp | 光ディスクのデータ検出装置 |
| CA2171922C (en) * | 1995-03-31 | 2001-12-11 | Joseph Michael Nowack | Decoder and method therefor |
| US5838697A (en) * | 1995-12-15 | 1998-11-17 | Oki Electric Industry Co., Ltd. | Bit error counting method and counting technical field |
| KR970063964A (ko) * | 1996-02-28 | 1997-09-12 | 김광호 | 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치 |
| JPH09247002A (ja) | 1996-03-08 | 1997-09-19 | Sony Corp | ビタビ復号化装置およびビタビ復号化方法 |
| JP3344221B2 (ja) * | 1996-06-28 | 2002-11-11 | 株式会社日立製作所 | デジタル信号復号装置及びそれに用いる復号方法 |
| US5983383A (en) * | 1997-01-17 | 1999-11-09 | Qualcom Incorporated | Method and apparatus for transmitting and receiving concatenated code data |
| JP3747604B2 (ja) * | 1997-12-19 | 2006-02-22 | ソニー株式会社 | ビタビ復号装置 |
| JP3900637B2 (ja) * | 1997-12-19 | 2007-04-04 | ソニー株式会社 | ビタビ復号装置 |
| JP3515720B2 (ja) * | 1999-11-22 | 2004-04-05 | 松下電器産業株式会社 | ビタビ復号器 |
-
2001
- 2001-05-18 JP JP2001148806A patent/JP3532884B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-17 US US10/146,902 patent/US7426681B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7426681B2 (en) | 2008-09-16 |
| JP2002344331A (ja) | 2002-11-29 |
| US20020174402A1 (en) | 2002-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6018304A (en) | Method and apparatus for high-rate n/n+1 low-complexity modulation codes with adjustable codeword length and error control capability | |
| US5619539A (en) | Data detection methods and apparatus for a direct access storage device | |
| JP2718859B2 (ja) | ヴィテルビ検出装置及びヴィテルビ・トレリスコード化方法 | |
| US5430744A (en) | Method and means for detecting partial response waveforms using a modified dynamic programming heuristic | |
| JP2693256B2 (ja) | 記録装置用ビタビ等化器及び記録装置 | |
| US7581160B2 (en) | ACS circuit and Viterbi decoder with the circuit | |
| US20080189532A1 (en) | Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced state viterbi detector | |
| JP3532884B2 (ja) | ビタビ復号器 | |
| US20070257826A1 (en) | Coder and a Method of Coding for Codes Having a Rmtr Constraint of R=2 | |
| KR20060113350A (ko) | 복호 장치 및 방법, 프로그램 기록 매체, 및 프로그램 | |
| Nishiya et al. | Turbo-EEPRML: An EEPR4 channel with an error-correcting post-processor designed for 16/17 rate quasi-MTR code | |
| JP3634842B2 (ja) | デジタル信号復号装置及びデジタル信号復号方法 | |
| JPH10173536A (ja) | 符号化方法および符号化装置、復号化方法および復号化装置、並びに記録媒体 | |
| US7590926B2 (en) | Decoding apparatus, decoding method, program-recording medium, program and recording/reproduction apparatus | |
| JPH11243345A (ja) | 符号化方法およびそれを用いた記録再生装置 | |
| US7653154B2 (en) | Method and apparatus for precomputation and pipelined selection of intersymbol interference estimates in a reduced-state Viterbi detector | |
| JPH08256182A (ja) | 部分応答チャンネルのためのマッチングしたスペクトルゼロコード | |
| KR100238322B1 (ko) | 비터비 검출방법 및 장치 | |
| Tsukano et al. | Simplified EEPR Viterbi detector based on a transformed radix-4 trellis for a disk drive | |
| JPH11312984A (ja) | ビタビ復号方法、ビタビ復号器、信号処理集積回路、データ再生装置、磁気ディスク装置および情報処理システム | |
| JPH10336045A (ja) | ビタビ復号器 | |
| McLaughlin et al. | One-pairs codes for partial response magnetic recording | |
| JP3645478B2 (ja) | 制御データ列符号化方法およびその装置 | |
| KR100269436B1 (ko) | 광 디스크의 정보 재생방법 | |
| JPH1031866A (ja) | データ検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |