KR970063964A - 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치 - Google Patents

비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치 Download PDF

Info

Publication number
KR970063964A
KR970063964A KR1019960004986A KR19960004986A KR970063964A KR 970063964 A KR970063964 A KR 970063964A KR 1019960004986 A KR1019960004986 A KR 1019960004986A KR 19960004986 A KR19960004986 A KR 19960004986A KR 970063964 A KR970063964 A KR 970063964A
Authority
KR
South Korea
Prior art keywords
path
state
information
viterbi decoder
transition
Prior art date
Application number
KR1019960004986A
Other languages
English (en)
Inventor
정석진
이형길
조성배
최형진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960004986A priority Critical patent/KR970063964A/ko
Priority to KR1019970005394A priority patent/KR100197633B1/ko
Priority to JP4648797A priority patent/JP3264855B2/ja
Priority to EP19970301346 priority patent/EP0793353A3/en
Priority to US08/808,663 priority patent/US5796756A/en
Priority to CN97111227A priority patent/CN1168571A/zh
Publication of KR970063964A publication Critical patent/KR970063964A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H03M13/4176—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback using a plurality of RAMs, e.g. for carrying out a plurality of traceback implementations simultaneously
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 비터비디코더의 생존메모리관리 방법 및 그에 따른 생존메모리장치에 관한 것이다. 본 발명은 현재 상태와 결정벡터값으로부터 다음상태로의 경로존재에 대한 정보를 얻고, 이 정보를 해당하는 경로 각각에 할당된 레지스터에 저장한다. 그리고 저장된 정보를 통해 현재상태에서 다음 경로로 천이를 갖지 못한 상태를 찾아 이 상태로 이어질 수 있는 모든 경로에 대해 결정깊이단위로 경로를 제거하여 최종 데이타를 결정하도록 생존메모리를 구현한다. 만약, 결정깊이가 너무 길어 시간지연이 생기는 경우에는 버퍼를 이용하여 이를 나누어 동작시킨다. 따라서 본 발명은 생존 메모리를 간단하게 구성할 수 있을 뿐 아니라 출력지연을 최소화할수 있는 효과를 제공한다.

Description

비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 비터비코더의 생존메모리관리방법에 적용된 생존메모리장치를 나타내는 구성도.

Claims (8)

  1. 각 상태마다 최소 평가량을 갖는 하나의 경로를 선택하고, 선택한 경로에 대한 정보를 결정벡터로하여 데이타를 검출하는 비터비인코더의 생존메모리관리방법에 있어서, 한 상태에서 다음 상태로의 천이 경로 각각에 대하여 경로의 존재를 나타내는 정보를 저장하는 제1단계; 현 시점에서 다음 경로로 천이를 가지지못한 상태를 찾고, 그 찾은 상태로 천이 가능한 이전 상태에 대해 경로제거신호를 발생하는 제2단계; 상기 제2단계에서 발생하는 경로제거신호에 해당하는 상기 제1단계에서 저장한 이전 상태의 변경하여 경로를 제거하는 제3단계; 및 상기 단계들을 결정깊이단위로 수행하여 마지막에 남은 경로정보를 통해 최종 데이타를 결정하고, 결정된 데이타를 복호출력하는 제4단계를 포함하는 비터비디코더의 생존메모리 관리방법.
  2. 제1항에 있어서, 상기 제1단계는 현재 각 상태의 결정벡터의 값에 따라 경로정보를 구하여 저장하는 것을 특징으로 하는 비터비디코더의 생존메모리관리방법.
  3. 제2항에 있어서, 상기 제1단계는 현재 각 상태에서 다음 상태로의 천이를 갖는 경로에 대해서는 "1"를 경로정보로 저장하고, 천이를 가지지못하는 경로에 대해서는 0를 경로정보로 저장하는 것을 특징으로 하는 비터비디코더의 생존메모리 관리방법.
  4. 제3항에 있어서, 상기 제3단계는 상기 제1단계에서 저장한 이전상태의 경로정보가 0이거나 상기 제2단계에서 경로제거산호가 발생하는 경우 이전 상태로의 천이 경로 각각에 대하여 경로정모를 "0"으로 변경하는 것을 특징으로 하는 비터비디코더의 생존메모리관리방법.
  5. 각 상태마다 최소 평가량을 갖는 하나의 경로를 선택하고, 선택한 경로에 대한 정보를 결정벡터로 하여 데이타를 검출하는 비터비디코더에 있어서, 한 상태에서 다음 상태로의 천이 경로 각각에 대하여 경로의 존재를 나타내는 정보를 저장하는 경로수정보저장부; 현재 각 상태에서 다음 상태로 천이가 발생하지 않는 상태를 찾아서 그 상태로의 경로를 모두 제거하도록 경로제거신호를 발생하는 경로제거신호발생부; 및 상기 경로수정보저장부에 저장된 이전 각 상태에 대한 경로정보와 상기 경로제거신호발생부에서 발생된 경로제거신호를 입력받아 천이를 가지지 못한 싱태로의 천이 가능한 이전 상태의 경로를 모두 제거하는 경로제거부로 구성되는 기본클럭을 결정깊이만큼 연결하여 구현되는 생존메모리장치를 포함하는 비터비디코더.
  6. 제5항에 있어서, 상기 경로제거신호발생부는 현재 각 상태에서 다음 상태로의 윗경로와 아래경로 모두 천이되지 않는 경우에 대해서만 경로 제거신호를 발생하도록 현재 각 상태에 대한 경로정보를 논리합연산하는 논리합소자들로 이루어진 것을 특징으로 하는 비터비디코더의 생존메모리장치.
  7. 제5항에 있어서, 상기 경로수정보저장부는 현재 각 상태에 대한 경로정보를 입력받아 저장하고, 저장하고있던 이전 각 상태에 대한 경로정보를 출력하는 레지스터들로 이루어진 것을 특징으로 하는 비터비디코더의 생존메모리장치.
  8. 제6항 또는 제7항에 있어서, 상기 경로제거부는 상기 경로제거신호발생부의 대응하는 논리합소자의 출력과 상기 경로수정보저장부의 대응하는 레지스터의 출력을 논리곱연산하는 논리곱소자들로 이루어진 것을 특징으로 하는 비터비디코더의 생존메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960004986A 1996-02-28 1996-02-28 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치 KR970063964A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960004986A KR970063964A (ko) 1996-02-28 1996-02-28 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치
KR1019970005394A KR100197633B1 (ko) 1996-02-28 1997-02-22 흔적삭제방법을 이용하는 비터비복호기에서의 생존자메모리
JP4648797A JP3264855B2 (ja) 1996-02-28 1997-02-28 トーレス削除方法を用いるビタビ復号器における生存者メモリ
EP19970301346 EP0793353A3 (en) 1996-02-28 1997-02-28 Survivor memory device in Viterbi decoder using trace deletion method
US08/808,663 US5796756A (en) 1996-02-28 1997-02-28 Survivor memory device in viterbi decoder using trace deletion method
CN97111227A CN1168571A (zh) 1996-02-28 1997-02-28 使用踪迹消除方法的维特比译码器的生存者存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004986A KR970063964A (ko) 1996-02-28 1996-02-28 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치

Publications (1)

Publication Number Publication Date
KR970063964A true KR970063964A (ko) 1997-09-12

Family

ID=19452000

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960004986A KR970063964A (ko) 1996-02-28 1996-02-28 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치
KR1019970005394A KR100197633B1 (ko) 1996-02-28 1997-02-22 흔적삭제방법을 이용하는 비터비복호기에서의 생존자메모리

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019970005394A KR100197633B1 (ko) 1996-02-28 1997-02-22 흔적삭제방법을 이용하는 비터비복호기에서의 생존자메모리

Country Status (5)

Country Link
US (1) US5796756A (ko)
EP (1) EP0793353A3 (ko)
JP (1) JP3264855B2 (ko)
KR (2) KR970063964A (ko)
CN (1) CN1168571A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332408B1 (ko) * 1999-09-14 2002-04-13 서평원 비터비 디코더의 생존경로 메트릭 메모리 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141384A (en) * 1997-02-14 2000-10-31 Philips Electronics North America Corporation Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder
JP3343201B2 (ja) * 1997-06-12 2002-11-11 株式会社日立製作所 復号回路および情報処理装置
US6769090B1 (en) 2000-08-14 2004-07-27 Virata Corporation Unified technique for multi-rate trellis coding and decoding
US6693975B2 (en) 2001-01-26 2004-02-17 Virata Corporation Low-order HDSL2 transmit filter
JP3532884B2 (ja) * 2001-05-18 2004-05-31 松下電器産業株式会社 ビタビ復号器
WO2003055195A2 (en) * 2001-12-18 2003-07-03 Globespan Virata Incorporated System and method for rate enhanced shdsl
US7043682B1 (en) 2002-02-05 2006-05-09 Arc International Method and apparatus for implementing decode operations in a data processor
CN1647391B (zh) * 2002-04-17 2011-05-11 汤姆森特许公司 提供网格解码数据的设备和方法
US20070230606A1 (en) * 2006-03-31 2007-10-04 Anders Mark A Viterbi traceback
US20080123210A1 (en) * 2006-11-06 2008-05-29 Wei Zeng Handling synchronization errors potentially experienced by a storage device
JP5088304B2 (ja) * 2008-11-27 2012-12-05 富士通株式会社 通信システム
US8433004B2 (en) 2010-02-26 2013-04-30 Research In Motion Limited Low-latency viterbi survivor memory architecture and method using register exchange, trace-back, and trace-forward
US8402342B2 (en) * 2010-02-26 2013-03-19 Research In Motion Limited Method and system for cyclic redundancy check
CN105479031A (zh) * 2016-01-29 2016-04-13 谢拂晓 无铅钎料

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280489A (en) * 1992-04-15 1994-01-18 International Business Machines Corporation Time-varying Viterbi detector for control of error event length
US5537424A (en) * 1994-08-12 1996-07-16 International Business Machines Corporation Matched spectral null codes with partitioned systolic trellis structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332408B1 (ko) * 1999-09-14 2002-04-13 서평원 비터비 디코더의 생존경로 메트릭 메모리 장치

Also Published As

Publication number Publication date
KR970063963A (ko) 1997-09-12
EP0793353A2 (en) 1997-09-03
KR100197633B1 (ko) 1999-06-15
CN1168571A (zh) 1997-12-24
JPH1041831A (ja) 1998-02-13
JP3264855B2 (ja) 2002-03-11
EP0793353A3 (en) 2002-04-17
US5796756A (en) 1998-08-18

Similar Documents

Publication Publication Date Title
KR970063964A (ko) 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치
KR890007284A (ko) 메시지 fifo 버퍼 제어기
KR960003124A (ko) 비터비 복호방법 및 비터비 복호회로
US5384744A (en) Look ahead flag for FIFO
KR950016018A (ko) 효율적인 메모리 사용 방법, 효율적인 자원 사용방법, 보유를 위한 다음 상태 코스트의 결정방법, 신호처리를 위한 집적회로 및 디지탈 신호 변환 방법
KR890010709A (ko) 정보처리장치
KR960027369A (ko) 정위치 현재 상태/다음 상태 레지스터
KR970057910A (ko) 디지탈정보 부호화장치, 디지탈정보 복호화장치, 디지탈정보 부호화복호화장치, 디지탈정보 부호화방법 및 디지탈정보 복호화방법
KR970063968A (ko) 비터비복호기
KR960036749A (ko) 가변길이 복호화 장치
KR970071300A (ko) 비터비 검출기에서 사용하기 위한 메트릭 회로 및 방법
KR960032231A (ko) 승산기 및 곱합 연산 장치
KR850003641A (ko) 샘플신호의 절사오차의 보상방법 및 장치
US5708842A (en) Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external
KR970024633A (ko) 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리운용방법 및 그 장치
RU2001107011A (ru) Способ и устройство для сжатия сигналов в формате с фиксированной запятой без введения смещения
KR100188027B1 (ko) 어드레스 발생회로
KR970055629A (ko) 비터비 디코더의 디코딩 방법
KR930006540A (ko) 승산 회로의 부분 승수 선택 회로
JPH05174144A (ja) ヒストグラム算出回路
KR970016963A (ko) 메모리 장치의 어드레스 발생회로
KR960020023A (ko) 비터비 디코더
KR950035178A (ko) 비트시리얼 비터비 디코더의 가산/비교/선택 어레이
KR960024942A (ko) 고성능 프로세서간 통신망 노드의 프레임 어드레스 검사기
KR930701780A (ko) 화상처리장치에 있어서의 히스토그램 가산방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination