JP3343201B2 - 復号回路および情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報伝送通信装置
あるいは情報記憶再生装置等における受信装置あるいは
再生装置をはじめ、各種情報処理および信号処理装置に
広く用いられる最尤復号装置あるいは最尤復号回路の一
般的実現構成方法に関わる。

【０００２】

【従来の技術】高速情報通信系や高密度情報記録再生系
において、低品質な伝送または記録再生信号からのデー
タ再生の信頼度を向上させるため、最尤シーケンス検出
（ＭＬＳＤ：Ｍａｘｉｍｕｍ−Ｌｉｋｅｌｉｈｏｏｄ
Ｓｅｑｕｅｎｃｅ Ｄｅｔｅｃｔｉｏｎ）を用いたデー
タ復号技術・畳み込み符号化等による誤り訂正復調技術
が広く普及している。

【０００３】この最尤シーケンス検出は、復号データが
もつ記憶性あるいは相関性を利用し、復号符号系列を時
系列的に推定することで、復号符号系列における誤り発
生確率を最小化する技術であり、受信信号列｛Ｙ
（ｎ）｝（ｎは離散的信号発生順序・時刻を示す整数）
が復号入力に与えられるとき、全ての起こりうる送信情
報（符号）系列｛Ｘ（ｎ）｝の中から、｛Ｙ（ｎ）｝が
受信される見込み（尤度）が最も大きい系列（最尤シー
ケンス）を選択し、これを復号情報（符号）系列｛Ｚ
（ｎ）｝として出力する。すなわち、ある受信信号列
｛Ｙ（ｎ）｝の全系列が与えられたとき、ある送信系列
｛Ｘ（ｎ）｝を仮定した条件で、該受信信号系列｛Ｙ
（ｎ）｝が受信される事後事前確率Ｐ［｛Ｙ（ｎ）｝／
｛Ｘ（ｎ）｝］が最大となるように、送信系列｛Ｘ
（ｎ）｝を選択して、復号系列｛Ｚ（ｎ）｝の最尤系列
推定を行う。このとき、送信系列｛Ｘ（ｎ）｝は、互い
に独立に推定されるのではなく、その前後関係で推定さ
れる。このような最尤シーケンス検出は、起こりうる全
ての送信系列｛Ｘ（ｎ）｝が等確率で送信される条件、
換言すれば、各送信系列｛Ｘ（ｎ）｝の送信確率に関す
る情報が復号時に一切与えられない条件の下で、正復号
確率Ｐ［｛Ｘ（ｎ）｝＆｛Ｚ（ｎ）｝］（送信系列｛Ｘ
（ｎ）｝と復号系列｛Ｚ（ｎ）｝が一致する確率）を最
大として、最良復号誤り確率の復号を提供する。

【０００４】この最尤シーケンス検出は、動的プログラ
ミング形式によるビタビ・アルゴリズム（Ｖｉｔｅｒｂ
ｉ Ａｌｇｏｒｉｔｈｍ）などを用いて、効率よく実現
される。最尤シーケンス検出やビタビ・アルゴリズムに
関する論文として、Ｇ．Ｄ．Ｆｏｒｎｅｙ，”Ｔｈｅ
Ｖｉｔｅｒｂｉ Ａｌｇｏｒｉｔｈｍ”，Ｐｒｏｃｅｅ
ｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ，ｖｏｌ．６１，
Ｎｏ．３，Ｍａｒｃｈ１９７３，ｐｐ．２６８−２７８
（”ザ ビタビ アルゴリズム”，プロシーディングス
オブ アイ・イー・イー・イー）、および、Ｇ．Ｕｎ
ｇｅｒｂｏｃｋ，”Ａｄａｐｔｉｖｅ Ｍａｘｉｍｕｍ
−Ｌｉｋｅｌｉｈｏｏｄ Ｒｅｃｅｉｖｅｒ ｆｏｒ
Ｃａｒｒｉｒ−Ｍｏｄｕｌａｔｅｄ Ｄａｔａ Ｔｒａ
ｎｓｎｉｓｓｉｏｎ Ｓｙｓｔｅｍｓ”，ＩＥＥＥ Ｔ
ｒａｎｓａｃｔｉｏｎｓ ｏｎＣｏｍｍｕｎｉｃａｔｉ
ｏｎｓ，ｖｏｌ．ＣＯＭ−２２，Ｎｏ．５，Ｍａｙ１９
７４，ｐｐ．６２４−６３８（”アダプティブ マキシ
マム ライクリィフッド レシーバ フォー キャリア
モジュレーテッド データ トランスミッションシス
テム”，アイ・イー・イー・イー トランザクションズ
オン コミュニケーションズ）があり、これら論文
は、最尤シーケンス検出を用いた受信装置または、その
一部の基本的な形式を示す。また、実際的なビタビ・ア
ルゴリズムの実現手段は、Ｈｕｉ−Ｌｉｎｇ Ｌｏ
ｕ，”Ｉｍｐｌｅｍｅｎｔｉｎｇ ｔｈｅ Ｖｉｔｅｒ
ｂｉ Ａｌｇｏｉｔｈｍ”，ＩＥＥＥ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｉｎｇ Ｍａｇａｚｉｎｅ，Ｓｅｐｔ．
１９９５，ｐｐ．４２−５２（”インプリメンティング
ザ ビタビ アルゴリズム”，アイ・イー・イー・イ
ー シグナル プロセッシング マガジン）、および、
Ｇ．Ｆｅｔｔｗｅｉｓａｎｄ Ｈ．Ｍｅｙｒ，”Ｈｉｇ
ｈ−Ｓｐｅｅｄ Ｐａｒａｌｌｅｌ Ｖｉｔｅｒｂｉ
Ｄｅｃｏｄｉｎｇ：Ａｌｇｏｒｉｔｈｍ ａｎｄ ＶＬ
ＳＩ−ａｒｃｈｉｔｅｃｔｕｒｅ”，ＩＥＥＥ Ｃｏｍ
ｍｕｎｉｃａｔｉｏｎｓ Ｍａｇａｚｉｎｅ，Ｍａｙ
１９９１，ｐｐ．４６−５５（”ハイ−スピード パラ
レル ビタビ デコーディング：アルゴリズム アンド
ブイ・エル・エス・アイ アーキテクチャ”，アイ・
イー・イー・イー コミュニケーションズ マガジン）
などに詳しい。

【０００５】

【発明が解決しようとする課題】かかるビタビ・アルゴ
リズムを用いた最尤シーケンス検出では、受信信号系列
の前後関係から受信される見込み（尤度）が最も大きい
系列（最尤シーケンス）を選択し、これを最も確からし
い復号情報（符号）系列として出力し、復号結果とす
る。このため、選択により絞り込まれていく複数の最尤
シーケンスの候補系列（生き残りパス系列）情報を記憶
し、尤度の比較演算結果に基づいて、逐次、この内容を
更新して最尤復号結果を決定するための生き残りパス系
列履歴記憶回路（パスメモリ）を用意する必要がある。
このパス系列履歴記憶回路は、ビタビ・アルゴリズムの
原理から、特に受信信号系列における雑音に対して、十
分な復号信頼度を確保するために十分な長さの生き残り
パス系列履歴情報を記憶できることが必要とされる。こ
のため、ビタビ・アルゴリズムを実現するためには、要
求される復号信頼性に応じた多大な容量の生き残りパス
系列記憶回路（パスメモリ）が必要となる。

【０００６】たとえば、携帯型情報端末等に代表される
小型の情報処理機器等では、電源電池の消耗を抑制して
稼働時間を延長すべく、消費電力の低減への要請が切実
であり、このような情報処理機器の信号処理処理系に最
尤復号技術を適用する場合、パスメモリの消費電力の低
減は、重要な技術的課題の一つとなる。

【０００７】本発明の目的は、最尤復号回路または最尤
復号装置等における比較的大規模な生き残りパス系列記
憶回路（パスメモリ）の消費電力を低減することにあ
る。

【０００８】本発明の他の目的は、低消費電力が要請さ
れる比較的小型の情報処理機器に搭載可能な復号回路を
提供することにある。

【０００９】本発明の他の目的は、組み込み対象の機器
の多様な制御や運用が可能な復号回路を提供することに
ある。

【００１０】本発明の他の目的は、半導体集積回路等へ
の回路実装における設計の柔軟性および実装の集積度、
歩留りの向上を実現することが可能な復号回路を提供す
ることにある。

【００１１】本発明の他の目的は、搭載した最尤復号回
路または最尤復号装置等における比較的大規模な生き残
りパス系列記憶回路（パスメモリ）の消費電力を低減し
て、装置全体の消費電力の低減を実現することが可能な
情報処理装置を提供することにある。

【００１２】本発明の他の目的は、低消費電力で、最尤
復号による高信頼性を容易に実現することが可能な情報
処理装置を提供することにある。

【００１３】本発明の他の目的は、搭載した復号回路か
ら得られる情報に基づいて多様な制御や運用が可能な情
報処理装置を提供することにある。

【００１４】本発明の他の目的は、搭載した最尤復号動
作を行う復号回路の半導体集積回路等への回路実装にお
ける設計の柔軟性および実装の集積度の向上を実現する
ことが可能な情報処理装置を提供することにある。

【００１５】

【課題を解決するための手段】本発明では、ビタビ・ア
ルゴリズムにおける生き残りパス系列情報の収束性を利
用する。生き残りパス系列記憶回路内に記憶される複数
の生き残りパス系列情報のうち、収束が完了した部分に
対応する生き残りパス系列情報は、すべて同一であり、
それ以後、復号結果として出力されるまでの間その記憶
内容は変化することはない。また、実際の復号処理で
は、用意される生き残りパス系列記憶回路内の大部分に
おいて、記憶される生き残りパス系列情報が未収束であ
ることは、復号データ系列や受信信号系列に重畳する雑
音系列の状態により、期待される復号信頼度に依存して
起こる極稀な確率的現象であり、通常において、生き残
りパス系列情報は、用意される生き残りパス系列記憶回
路の長さの内、極めて早い時点で、すみやかに一意に収
束する。本発明では、この生き残りパス系列情報の収束
の性質を利用して、生き残りパス系列記憶回路の記憶要
素の記憶内容更新動作の頻度と回路活性率を下げること
で消費電力を低減する。このため、各受信信号系列時刻
に対する生き残りパス系列情報の複数候補を複数の記憶
要素から構成される同一の記憶要素ブロック内に常に保
持して、この記憶要素間で再帰的に更新処理する生き残
りパス系列記憶回路の構成手段を提供することで、上記
の回路活性率低減を具体的に実現する。さらに、本発明
では、消費電力の低減効果を高めるため、生き残りパス
系列情報の収束が完了した記憶要素ブロックや、次時刻
以降において不要となる生き残りパス系列情報をもつ記
憶要素を予め予測判断して、これらに対して、記憶要素
の更新動作を駆動するための同期クロック信号を停止す
る手段を提供する。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１７】なお、以下の説明では、説明を分かりやす
くするため、最初に、ビタビ・アルゴリズムによる最尤
復号処理を実現するための生き残りパス系列記憶回路等
の一般的な構成を、本願発明者によって考えられた構成
例を用いて説明し、その後、当該構成と対比する形式で
本願発明の各実施の形態を説明する。

【００１８】図９〜図１２は、ビタビ・アルゴリズムに
よる最尤シーケンス検出の概略を説明するための図であ
る。図９は、情報伝送系および記録再生系における情報
系列の流れを示している。送信（記録）側において、送
信または記録情報（符号）系列｛Ｘ（ｎ）｝は、符号器
１１により所定の拘束条件を付加された後、変調器１２
によりチャネル１３を介して伝達可能となるようなアナ
ログまたはデジタル形式の信号情報系列に変換され、チ
ャネル１３に出力される。チャネル１３は、伝送または
記録媒体およびトランスデューサ・センサなどから構成
される情報伝送媒体であり、特に情報記憶再生装置にお
いては、記録ヘッド・情報記憶媒体・再生ヘッドを含む
記録再生系に相当する。伝送過程における信号には、付
加雑音１４が加わり、受信信号｛Ｙ（ｎ）｝から元の情
報への復号を不確定なものにする。また、受信（再生）
側では、チャネル１３から出力される信号に受信信号処
理回路１５による所定の処理を施した後、得られた受信
信号系列｛Ｙ（ｎ）｝を最尤シーケンス検出器１６にお
いて復号情報（符号）系列｛Ｚ（ｎ）｝に復号し、元の
送信または記録情報（符号）系列｛Ｘ（ｎ）｝を推定す
る。

【００１９】最尤シーケンス検出器１６に対して、符号
器１１から受信信号処理回路１５までの前段処理過程に
あたる情報伝送系１０には、様々な記憶要素が存在しう
る。例えば、符号器１１では、畳込み符号やトレリス符
号などを用いて復号誤り検出・訂正などを行うため、あ
るいは、伝送過程で必要な何等かの拘束条件を伝送符号
に与えるために、有限個の記憶要素に順次貯えられる符
号器１１の入出力符号の畳込み処理や写像処理によって
意図的に送信系列｛Ｘ（ｎ）｝に冗長性が付加される場
合がある。また、変調器１２から受信信号処理回路１５
までの伝送過程では、自然または意図的な符号間干渉付
加によるチャネル上の記憶要素が存在する場合がある。
情報伝送系１０においてこうした記憶要素が介在した場
合、受信信号系列｛Ｙ（ｎ）｝の各々の値は、対応する
送信系列｛Ｘ（ｎ）｝の各々の値との一対一対応ではな
く、各時刻における送信系列｛Ｘ（ｎ）｝の履歴に依存
した該記憶要素内の状態との対応において決まる。

【００２０】図１１は、受信信号系列｛Ｙ（ｎ）｝と送
信系列｛Ｘ（ｎ）｝および情報伝送系１０上の記憶要素
内の状態との対応関係を示したマルコフ状態遷移図モデ
ルの一例である。この例では、情報伝送系１０上におい
て、図１０に示すような３つ記憶要素１７、記憶要素１
８、記憶要素１９が存在する場合を仮定し、受信信号系
列｛Ｙ（ｎ）｝の各々の値は、送信系列｛Ｘ（ｎ）｝の
直前３ビットの履歴との線形畳込み演算により、Ｙ
（ｎ）＝Ｘ（ｎ）＋Ｘ（ｎ−１）−Ｘ（ｎ−２）−Ｘ
（ｎ−３）なる関係で決定されるものとしている。送信
系列｛Ｘ（ｎ）｝には、２進符号（Ｘ（ｎ）＝＋１，ま
たは−１）が仮定され、３ビットの記憶要素の内容によ
り、情報伝送系１０は、計８つの状態をとりうる。この
ようにモデル化される情報伝送系１０は、クラス４拡張
パーシャルレスポンス（ＥＰＲ４：Ｅｘｔｅｎｄｅｄ
Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｃｌａｓｓ ４）
チャネルと呼ばれ、磁気記録再生系の情報伝送チャネル
において、しばしば用いられる。これについては、特開
平７−２４９９９８号公報に詳しい。

【００２１】図１１の状態遷移図は、送信符号系列｛Ｘ
（ｎ）｝が１ビット伝送される毎に、情報伝送系１０の
記憶要素の状態がどのように推移し、どのような受信信
号系列｛Ｙ（ｎ）｝の期待値｛Ｅ（ｎ）｝が受信される
か、その全ての場合の遷移過程を示している。したがっ
て、任意の送信系列｛Ｘ（ｎ）｝が与えられるとき、そ
の系列は、状態遷移図上の一意の遷移パス系列によって
表現される。

【００２２】図１２は、この状態遷移パス系列の時間的
推移を表現するため、図１１の状態遷移図を横軸・時間
軸方向に展開したトレリス（格子）線図である。この図
において、図１１における８つの各状態”０００”，”
００１”，”０１０”，〜，”１１１”は、各々、状態
番号ｊ＝０，１，２，〜，７に対応付けられ、Ｓｊ（即
ち、Ｓ０，Ｓ１，Ｓ２，〜，Ｓ７）と表現される。各時
刻ｎに対する遷移状態は、Ｓｊ（ｎ）（即ち、Ｓ０
（ｎ），Ｓ１（ｎ），Ｓ２（ｎ），〜，Ｓ７（ｎ））と
表記され、これは、時刻ｎにおける送信符号により確定
される状態を示す。また、各時刻ｎにおいて、状態Ｓｊ
（ｎ−１）から状態Ｓｋ（ｎ）への遷移を示す各々の枝
矢印（ブランチ）には、状態Ｓｊから状態Ｓｋへの遷移
が起こるための送信符号Ｘ（ｊ，ｋ）（言い換えるなら
ば、この遷移が確定されたときの復号符号）および、こ
の遷移に起こるときの出力信号期待値Ｅ（ｊ，ｋ）がＸ
（ｊ，ｋ）／Ｅ（ｊ，ｋ）の形式で付記される（時不変
な情報伝送系１０では、状態遷移の構造は一定であり、
時刻ｎにより変わらない。また、Ｘ（ｊ，ｋ）およびＥ
（ｊ，ｋ）も、時刻ｎにより変化せず、状態Ｓｊおよび
状態Ｓｋのみに依存して決まる一定値である。時変な場
合にも、以下の議論は、容易に一般化できる）。

【００２３】この図１２により、各時刻ｎに送信される
符号｛Ｘ（ｎ）｝とこれによる状態遷移パスおよび受信
信号期待値｛Ｅ（ｎ）｝との対応関係が明確に表現でき
る。

【００２４】例えば、図中、時刻ｎ〜（ｎ＋４）におい
て、連接する５つの状態遷移パス（ブランチ）によるパ
ス系列２３は、５ビットの送信符号系列｛＋１，＋１，
−１，＋１，−１｝とこれによる情報伝送系１０のチャ
ネル状態の遷移を表現しており、このときの受信信号系
列の期待値は、｛＋２，＋４，０，−２，０｝であるこ
とが表現される。

【００２５】このような情報伝送系１０の状態遷移を考
慮しながら、最尤シーケンス検出器１６における最尤系
列推定では、実際に観測された雑音の重畳する受信信号
系列｛Ｙ（ｎ）｝と状態遷移図上の各パスにおける受信
信号期待値｛Ｅ（ｎ）｝との誤差を評価し、受信信号系
列｛Ｙ（ｎ）｝全体での誤差総和が最も小さくなる状態
遷移パスの推移を一意に確定して、この確定パスに対す
る送信符号系列｛Ｘ（ｎ）｝を復号系列｛Ｚ（ｎ）｝と
して出力する。これは、いわゆる最小自乗法の原理に基
づく、パターンマッチングを用いた信号（符号）系列の
推定に他ならない。

【００２６】ビタビ・アルゴリズムは、この連続時系列
信号上におけるパターンマッチングを、有限のハードウ
ェア資源（時系列信号情報を貯える記憶素子）と有限の
処理遅延時間内において、実時間で効率良く実現するた
めの手段を提供する。

【００２７】図１３〜図１６は、このビタビ・アルゴリ
ズムによる最尤シーケンス検出（ビタビ復号）の方法を
具体的に説明するための図である。ここでは、対象とな
る情報伝送系１０として、図１０に示したＥＰＲ４チャ
ネルを一例として仮定し、図１１の状態遷移図および図
１２のトレリス線図を引用して、ビタビ復号の概略を説
明する。

【００２８】図１３は、図１２のトレリス線図上の一時
刻ｎにおける状態遷移過程を抜き出し示したものであ
る。ビタビ復号は、このトレリス線図に従い、時刻ｎに
おける受信信号値Ｙ（ｎ）を入力する毎に、受信信号期
待値｛Ｅ（ｊ，ｋ）｝との誤差評価によって、Ｓ０
（ｎ）〜Ｓ７（ｎ）の各々の状態に遷移するパスブラン
チを一本ずつに絞りこんで選択する処理を繰り返す。こ
のため前時刻（ｎ−１）までの同様な処理の繰り返しに
よって選択された各状態Ｓ０（ｎ−１）〜Ｓ７（ｎ−
１）に遷移する連接パス系列の履歴が、各状態に対して
１本ずつの生き残りパス系列Ｐ０（ｎ−１）〜Ｐ７（ｎ
−１）として記憶されている。また、各状態Ｓ０（ｎ−
１）〜Ｓ７（ｎ−１）に至るこれら各々の生き残りパス
系列Ｐ０（ｎ−１）〜Ｐ７（ｎ−１）に対し、パス系列
上における受信信号期待値系列｛Ｅ（ｎ）｝と実際の受
信信号系列｛Ｙ（ｎ）｝との間での累積誤差（パスメト
リック）Ｍ０（ｎ−１）〜Ｍ７（ｎ−１）がそれぞれ評
価され、各生き残りパスの確からしさを示す計量（尤
度）として、同時に記憶されている。この時刻（ｎ−
１）までの各状態Ｓ０（ｎ−１）〜Ｓ７（ｎ−１）に対
する生き残りパス系列Ｐ０（ｎ−１）〜Ｐ７（ｎ−１）
およびパスメトリックＭ０（ｎ−１）〜Ｍ７（ｎ−１）
の内容は、次の時刻ｎにおける以下のような処理によっ
て、Ｐ０（ｎ）〜Ｐ７（ｎ）およびＭ０（ｎ−１）〜Ｍ
７（ｎ−１）へと更新され、これが毎時刻の再帰的処理
として繰り返される。図１５のように、トレリス線図上
の各々の状態に注目し、時刻ｎにおける状態Ｓｋ（ｎ）
への遷移として、状態Ｓｊ（ｎ−１）と状態Ｓｍ（ｎ−
１）のいずれかからの遷移の可能性がある場合、具体的
処理の手順は以下のようにまとめられる。

【００２９】（１）入力された受信信号値Ｙ（ｎ）に対
し、状態Ｓｊ（ｎ−１）と状態Ｓｍ（ｎ−１）からの各
遷移に対応する受信信号期待値Ｅ（ｊ，ｋ）とＥ（ｍ，
ｋ）を用いて、各遷移ブランチに対応する自乗誤差（ブ
ランチメトリック）ＢＭ（ｊ，ｋ）（ｎ）とＢＭ（ｍ，
ｋ）（ｎ）を以下のように計算する。

【００３０】状態Ｓｊ（ｎ−１）からＳｋ（ｎ）への遷
移ブランチメトリック： ＢＭ（ｊ，ｋ）（ｎ）＝［Ｙ（ｎ）−Ｅ（ｊ，ｋ）］＾
２ 状態Ｓｍ（ｎ−１）からＳｋ（ｎ）への遷移ブランチメ
トリック： ＢＭ（ｍ，ｋ）（ｎ）＝［Ｙ（ｎ）−Ｅ（ｍ，ｋ）］＾
２ 自乗誤差によるメトリックは、受信信号系列｛Ｙ
（ｎ）｝に重畳する雑音系列が独立な白色ガウス雑音で
ある場合の最尤系列推定に対する最適な尤度の計量を与
えることが知られている。復号の実現条件により、絶対
値誤差などの他の誤差評価値を用いることもできる。

【００３１】（２）状態Ｓｊ（ｎ−１）とＳｍ（ｎ−
１）の各々から、状態Ｓｋ（ｎ）に遷移するパス系列に
対して、尤度比較のための累積誤差（パスメトリック）
ＰＭ（ｊ，ｋ）（ｎ）とＰＭ（ｍ，ｋ）（ｎ）を計算す
る。このため、前時刻（ｎ−１）までの処理で評価され
た、状態Ｓｊ（ｎ−１）とＳｍ（ｎ−１）への生き残り
パスに対する累積誤差（パスメトリック）Ｍｊ（ｎ−
１）とＭｍ（ｎ−１）の各々に対して、（１）で計算さ
れた、状態接続ブランチメトリックＢＭ（ｍ，ｋ）
（ｎ）とを、それぞれ新たに累積する以下のような加算
演算を行う。

【００３２】状態Ｓｊ（ｎ−１）からＳｋ（ｎ）へのパ
スメトリック： ＰＭ（ｊ，ｋ）（ｎ）＝Ｍｊ（ｎ−１）＋ＢＭ（ｊ，
ｋ）（ｎ） 状態Ｓｍ（ｎ−１）からＳｋ（ｎ）へのパスメトリッ
ク： ＰＭ（ｍ，ｋ）（ｎ）＝Ｍｍ（ｎ−１）＋ＢＭ（ｍ，
ｋ）（ｎ） さらに、この２つパス遷移に対するパスメトリックＰＭ
（ｊ，ｋ）（ｎ）、ＰＭ（ｍ，ｋ）（ｎ）を大小比較
し、尤度比較を行う。各パス系列の累積誤差であるパス
メトリックが、より小さな方の遷移パスを、状態Ｓｋ
（ｎ）に至る、より確かで尤度の高いパス系列として選
択し、他方を棄却する。また、比較したパスメトリック
ＰＭ（ｊ，ｋ）（ｎ）とＰＭ（ｍ，ｋ）（ｎ）の内、選
択されたパス側のパスメトリック値を用いて、状態Ｓｋ
（ｎ）に遷移する生き残りパス系列の新たなパスメトリ
ックＭｋ（ｎ）の内容を更新する。

【００３３】状態Ｓｋ（ｎ）に至る生き残りパスメトリ
ック： Ｍｋ（ｎ）＝Ｍｉｎ［ＰＭ（ｊ，ｋ）（ｎ），ＰＭ
（ｍ，ｋ）（ｎ）］ Ｍｉｎ［…］は、最小値を選択する演算 （３）時刻ｎにおける状態Ｓｋ（ｎ）に対する生き残り
パス系列履歴Ｐｋ（ｎ）を更新する。Ｐｋ（ｎ）には、
現時刻ｎから有限時間Ｄまで以前に遡る生き残りパス上
の（Ｄ＋１）個の遷移状態の接続が時間順序で記憶され
る。例えば、Ｐｋ（ｎ）＝｛Ｓｋ（ｎ），Ｓｉ（ｎ−
１），Ｓｊ（ｎ−２），〜，Ｓｌ（ｎ−Ｄ＋１），Ｓｍ
（ｎ−Ｄ）｝なる記憶内容を参照することにより、時刻
ｎまでの処理により選択された、状態Ｓｋ（ｎ）に至る
生き残りパス系列上の状態遷移は、Ｓｍ（ｎ−Ｄ）→Ｓ
ｌ（ｎ−Ｄ＋１）→Ｓｊ（ｎ−２）→Ｓｉ（ｎ−１）→
Ｓｋ（ｎ）の順序で連接し、推移するものであることが
示される。（２）によって、時刻ｎにおける状態Ｓｋ
（ｎ）への生き残り遷移パスが、Ｓｊ（ｎ−１）からの
遷移パスであるか、Ｓｍ（ｎ−１）からの遷移パスであ
るかが選択確定されると、その選択された生き残りパス
系列の新たな履歴Ｐｋ（ｎ）は、前時刻（ｎ−１）まで
の状態Ｓｊ（ｎ−１）とＳｍ（ｎ−１）に対する生き残
りパス系列の履歴Ｐｊ（ｎ−１）とＰｍ（ｎ−１）のう
ち、選択されたパス側状態の生き残りパス系列履歴を用
いて、以下のように更新される。

【００３４】状態Ｓｋ（ｎ）に至る生き残りパス系列履
歴： （Ｓｊ（ｎ−１）からの遷移パスが選択されたとき） Ｐｋ（ｎ）＝｛Ｓｋ（ｎ），Ｐｊ（ｎ−１）｝ （Ｓｍ（ｎ−１）からの遷移パスが選択されたとき） Ｐｋ（ｎ）＝｛Ｓｋ（ｎ），Ｐｍ（ｎ−１）｝ 上記の更新処理は、選択された状態遷移パスに応じてＰ
ｊ（ｎ−１）またはＰｍ（ｎ−１）を選択し、この時間
的な記憶位置を一時刻ずつ過去に移動させて、最も過去
の記憶内容（（Ｄ＋２）番目の要素）をビタビ復号の結
果として取り出した後、最新時刻の記憶位置に新たな遷
移状態Ｓｋ（ｎ）を追加したものをＰｋ（ｎ）の記憶内
容として、転記する操作を意味する。一般的には、これ
は、各時刻毎に記憶内容を順次シフトさせるシフトレジ
スタのような記憶回路によって構成される。また、多く
の場合、Ｐｋ（ｎ）への記憶内容としては、選択された
遷移状態の情報（状態番号）そのものを記憶する代わり
に、選択された遷移状態へのパスブランチに対する送信
符号を記憶することができる。例えば、時刻ｎにおける
状態Ｓｋ（ｎ）に対して、状態Ｓｊ（ｎ−１）からの遷
移パスが生き残りパスとして選択された場合、これに対
する生き残りパス履歴への記録内容は、状態Ｓｊ（ｎ−
１）からＳｋ（ｎ）へのパスブランチに対応する送信符
号Ｘ（ｊ，ｋ）の値を用いることができる。これによ
り、記憶されたパス履歴情報を参照した場合に、直ち
に、生き残りパスが示す送信符号系列｛Ｘ（ｎ）｝を復
号結果として得ることができる。

【００３５】以上（１）（２）（３）の一連のビタビ復
号処理が、各時刻の受信信号値Ｙ（ｎ）が入力される毎
に、繰り返し処理される。これを実施するための具体的
構成要素は、一例として図１６のようになる。（１）の
ブランチメトリックＢＭ（ｊ，ｋ）（ｎ）およびＢＭ
（ｍ，ｋ）（ｎ）の計算は、自乗誤差演算回路３０によ
り行う。生き残りパスのパスメトリックＭｊ（ｎ−１）
およびＭｍ（ｎ−１）は、メトリック記憶回路３１ａお
よび３１ｂに保持されており、メトリック累積加算回路
３２によって（２）におけるパスメトリックＰＭ（ｊ，
ｋ）（ｎ）およびＰＭ（ｍ，ｋ）（ｎ）の計算、比較器
３３によってこれらパスメトリック比較を行う。比較結
果は選択信号３４に出力され、メトリック選択回路３５
は、この選択信号３４に従って、パスメトリックＰＭ
（ｊ，ｋ）（ｎ）またはＰＭ（ｍ，ｋ）（ｎ）の何れか
を選択し、これを用いて、状態Ｓｋ（ｎ）への生き残り
パスメトリックＭｋ（ｎ）を保持するメトリック記憶回
路３１ｃの内容を更新記憶する。一方、状態Ｓｊ（ｎ−
１）およびＳｍ（ｎ−１）に至る生き残りパス履歴Ｐｊ
（ｎ−１）およびＰｍ（ｎ−１）は、パス履歴記憶回路
３５ａおよび３５ｂに記憶されており、（３）における
状態Ｓｋ（ｎ）への生き残りパス履歴Ｐｋ（ｎ）の内容
更新は、選択信号３４により指示されたパス履歴記憶回
路３５ａまたは３５ｂの内容のいずれかをパス履歴選択
回路３６により選択して参照し、この内容の記憶位置を
一時刻分シフトさせて、Ｐｋ（ｎ）を保持するパス履歴
記憶回路３５ｃの内容として新たに更新記憶する。この
とき、パス履歴記憶回路３５ａまたは３５ｂの末尾の記
憶位置から選択された生き残りパス履歴情報が、復号結
果として出力される。

【００３６】実際のビタビ復号では、最尤系列推定の対
象となるトレリス線図の全ての状態において、各時刻の
受信信号Ｙ（ｎ）に対する上記（１）〜（３）の処理
が、それぞれ独立に行なわれる必要がある。従って、実
際のビタビ復号器の実施構成では、図１５に示した状態
Ｓｋ（ｎ）に対する処理の実施構成要素を、同一構成に
おいて状態数分だけ並列に設ける。例えば、図１３のト
レリス線図に対しては、図１４のビタビ復号器の構成例
に示すように、８つの状態Ｓ０（ｎ）〜Ｓ７（ｎ）の各
々に対して割り当てた図１５の実施構成要素を、計８系
列並列にして設ける。このとき、生き残りパスメトリッ
クＭ０（ｎ）〜Ｍ７（ｎ）を記憶するメトリック記憶回
路３１ａ〜３１ｈ、生き残りパス系列履歴Ｐ０（ｎ）〜
Ｐ７（ｎ）を記憶するパス履歴記憶回路３５ａ〜３５ｈ
は、各状態Ｓ０（ｎ）〜Ｓ７（ｎ）に対して、それぞれ
１つずつ割り当てられ、その参照先は、各状態のトレリ
ス線図上の次段接続状態に従って複数箇所に接続されう
る。例えば、状態Ｓｋ（ｎ）と状態Ｓｊ（ｎ＋１）
（ｋ，ｊ＝０，１，〜７）との間にトレリス線図のパス
接続関係が存在するならば、状態Ｓｋ（ｎ）に割り当て
られたメトリック記憶回路の参照先の１つは、状態Ｓｊ
（ｎ）に割り当てられたメトリック累積加算器のうち、
ブランチメトリックＢＭ（ｋ，ｊ）（ｎ）との加算を行
うものの他方入力となり、また、状態Ｓｋ（ｎ）に割り
当てられたパス履歴記憶回路の参照先の１つは、状態Ｓ
ｊ（ｎ）に割り当てられたパス履歴選択回路の入力とな
る。また、実際のトレリス線図上の受信信号期待値Ｅ
（ｊ，ｋ）の値は、いくつかのパスブランチで共通であ
ることが多いため、このブランチメトリックに対して演
算を行う自乗誤差演算回路も共通化されて、該当する複
数のメトリック累積加算器に入力される構成が実際的に
用いられることが多い。

【００３７】以上、図１４にまとめられるように、ビタ
ビ復号器構成は、受信信号Ｙ（ｎ）を入力して（１）処
理を行うブランチメトリック演算部（ＢＭＵ）４０、こ
のブランチメトリック出力を用いて（２）処理を実行
し、各状態への生き残りパスを選択するパスメトリック
比較選択（ＡＣＳ）部４１、さらに、この選択出力を受
けて、（３）処理による生き残りパス履歴を記憶更新を
行い、復号結果を絞り込み決定するパスメモリ（ＰＭ
Ｕ）部４２に大別される。

【００３８】以上が、本発明者による、ビタビ復号処理
の一般的な実施方法および構成方法である。

【００３９】次に、図１４に例示されるビタビ復号器構
成におけるパスメモリ部４２の動作を説明するため、図
１７を用いて、ビタビ復号処理での生き残りパス選択か
ら復号結果確定までの過程を示す。上記の実施方法およ
びビタビ復号器構成により、各時刻における受信信号系
列｛Ｙ（ｎ）｝に対して、トレリス線図上の各状態への
生き残りパス系列選択が繰り返し進められることによ
り、各時刻に生き残ったパス系列は、さらに次第に絞り
こまれる。例えば、図１７に示すように、時刻ｎおいて
選択された、各状態への８つの生き残りパス系列は、そ
の後のパス選択により、次第に棄却され、最終的に時刻
（ｎ＋５）での選択終了時までに、連接する生き残りパ
ス系列４４は一本に収束する。そして、これにより、こ
の時刻ｎにおける復号結果Ｚ（ｎ）は、生き残った唯一
のパスブランチ４５に対する送信符号Ｘ（ｊ，ｋ）を参
照することで決定される。この生き残りパス系列の絞り
込み（パス棄却）は、復号処理（３）において選択され
たパス履歴Ｐｊ（ｎ−１）またはＰｍ（ｎ−１）の内容
を一時刻ずつ過去に移動させて、新たなＰｋ（ｎ）の記
憶内容として、転記する操作に他ならない。そして、こ
の処理を行うパスメモリ部４２の本発明者らによる一般
的な構成例を図１４より改めて抜き出して示すと、図１
８のようになる。パス履歴記憶回路３５ａ〜３５ｈの左
端の記憶素子には、各々の生き残りパスに割り当てられ
た固定の終端状態Ｓ０（ｎ）〜Ｓ７（０）に対する初期
値がそれぞれ設定される。例えば、パス履歴記憶回路３
５ａに割り当てられた状態Ｓ０（ｎ）への２つの遷移パ
スブランチ上の送信符号Ｘ（０，０）とＸ（４，０）
は、いずれも”−１”である。したがって、パス履歴記
憶回路３５ａの左端記憶要素には、送信符号（復号符
号）”−１”が、常に設定される。パス履歴記憶回路３
５ｂ〜３５ｈの左端記憶要素に対しても、同様にして、
送信符号（復号符号）”−１”または”＋１”の値が初
期設定される。この記憶要素の内容は、パス履歴選択回
路３６ａ〜３６ｈを介して、パスメトリック比較選択部
４１から出力される各状態生き残りパスの選択信号５０
ａ〜５０ｈの指示に従って選択的に参照される。次時刻
において、選択された記憶素子の内容は、右隣り段の参
照先の記憶素子の内容としてシフトし記録更新される。
こうして、各時刻ごとに選択信号５０ａ〜５０ｈに従っ
て、各記憶素子の内容を交換しつつ、右に移動させなが
ら、パス履歴記憶回路３５ａ〜３５ｈの右端より復号符
号結果を順次取り出す。このような、考えられる一般的
なビタビ復号器のパスメモリ構成法は、シフトレジスタ
交換法と呼ばれる。

【００４０】このように、ビタビ復号器では、生き残り
パスが収束するまで期間Ｄの間で復号遅延を確保し、十
分な長さの受信信号系列｛Ｙ（ｎ）｝を観測して復号処
理を行うことにより、復号の信頼度を向上させる。従っ
て、この期間Ｄの時間長で、各状態に至る生き残るパス
系列の情報を保持できるパス履歴記憶回路３５ａ〜３５
ｈが設けられていることが復号性能を確保する前提とな
る。この収束期間Ｄ（パスメモリ長）を一定以内に制限
するため、符号器１１において、送信符号系列｛Ｘ
（ｎ）｝への所定の拘束条件を与えることがしばしば行
われる。これにより、受信信号系列｛Ｙ（ｎ）｝に対し
て特定信号値のランレングス制限や特定信号パターンの
周期的出現を禁止して、尤度差が生じにくい（判別しに
くい）受信信号系列｛Ｙ（ｎ）｝が一定期間以上連続す
ることを制限し、有限期間Ｄでの復号符号系列｛Ｚ
（ｎ）｝の確定を保証する。

【００４１】通常、ビタビ復号器におけるパスメモリ長
Ｄは、上記の送信符号が有する拘束条件やトレリス線図
の状態数や接続構造を考慮して、特定の送信符号系列
｛Ｘ（ｎ）｝での著しい復号信頼度低下が生じないよ
う、生き残りパスが一本に収束し確定するまでの最大十
分な長さが見込まれ設計される。したがって、パス履歴
記憶回路３５ａ〜３５ｈまでの各々から出力される復号
結果Ｚ（ｎ）は、パス収束により全て一致した結果が出
力されることが前提となる。よって、通常は、パス履歴
記憶回路３５ａ〜３５ｈからの出力結果のうち、任意の
一つが選択され、復号結果として出力される。但し、設
計された有限パスメモリ長Ｄに対して、受信信号系列
｛Ｙ（ｎ）｝への極希な雑音系列の重畳のしかたによっ
ては、パス収束が妨げられ、復号結果の一致が妨げられ
る。この場合には、パス履歴記憶回路３５ａ〜３５ｈの
うち、最も尤度の高い生き残りパスメトリックＭｋ
（ｎ）を有するパス履歴記憶回路からの出力を選択して
復号結果とする、あるいは、各パス履歴記憶回路の出力
から多数決論理をとるなどの手段によって、復号結果を
確定し出力することがある。

【００４２】こうした考えられる一般的な構成における
図１８のパスメモリ部構成は、各時刻の受信信号Ｙ
（ｎ）の入力ごとに、その全ての記憶内容の移動が伴
う。また、上述のように、パスメモリ長Ｄは、生き残り
パスの未収束が連続しうる最大期間を見込んで設計する
必要があるため、多くの復号処理時間内では、パス履歴
記憶回路３５ａ〜３５ｈの各々は、各収束の完了した生
き残りパス情報、即ち、一致した記憶内容を移動させる
に過ぎない。受信信号が実用的な、比較的良好な雑音状
態にある場合、また、送信符号系列｛Ｘ（ｎ）｝が尤度
判定や生き残りパス収束に対して不利な系列に偏らずラ
ンダムである場合には、生き残りパス収束が完了するま
での平均的必要期間は、パスメモリ長Ｄに対して１／３
〜１／５程度であり、パスメモリ部の残り２／３〜４／
５の後半回路部分は、確定した復号結果の記憶位置を移
動させるのみに回路動作のための消費電力を費やすこと
になる。

【００４３】本発明の復号回路の一実施の形態であるビ
タビ復号器のパスメモリ部の構成は、この通常パスメモ
リ動作における収束後の復号結果のデータ移動と更新記
憶の動作とを停止して、復号回路動作による電力消費を
低減する手段を提供する。

【００４４】図１は、本発明の復号回路の第１の実施の
形態であるビタビ復号器（最尤シーケンス検出器１６
Ａ）のパスメモリ部４２Ａの構成の一例を示す概念図で
ある。

【００４５】本実施の形態では、図１８におけるパス履
歴記憶回路３５ａ〜３５ｈのそれぞれの記憶要素のう
ち、同一時刻における各状態生き残りパス情報を記憶す
る縦一列に位置した８つの記憶要素６１ａ〜６１ｈを、
各状態Ｓ０（ｎ）〜Ｓ７（ｎ）に対応させて、一まとま
りの記憶要素ブロック６０（１）〜６０（Ｄ）として扱
う。各記憶要素６１ａ〜６１ｈの出力は、パス履歴選択
回路６２ａ〜６２ｈを介して、再び同一記憶要素ブロッ
ク内の対応する記憶要素の入力として加えられる。例え
ば、状態Ｓ０（ｎ）に対する記憶要素の出力は、遷移可
能な次の状態であるＳ０（ｎ）およびＳ１（ｎ）に対す
る記憶要素６１ａおよび６１ｂの入力選択回路（パス履
歴選択回路６２ａおよび６２ｂ）の入力として再帰的に
接続される。この構成は、図１８において、各記憶要素
の出力を右隣段のパス履歴回路入力に接続していたもの
を、同一記憶要素ブロック内の自段の記憶要素入力のパ
ス履歴回路の入力に、遷移状態の対応を保ったまま接続
しなおしたのみである。パスメトリック比較選択部４１
からの選択信号５０ａ〜５０ｈ、および、これに対する
パス履歴選択回路６２ａ〜６２ｈ、記憶要素６１ａ〜６
１ｈの動作は、図１８の構成の場合と同様である。また
外部から各記憶要素ブロック６０（１）〜６０（Ｄ）へ
の起動信号（ポインタ）６３（１）〜６３（Ｄ）によ
り、図１８においてパス履歴記憶回路３５ａ〜３５ｈの
各左端記憶要素に設定されたものと同様な初期値が、記
憶要素６１ａ〜６１ｈに設定される初期化機能が各記憶
要素に設けられる。また、上記の起動信号（ポインタ）
６３（１）〜６３（Ｄ）の入力とともに、記憶要素６１
ａ〜６１ｈの内容を出力する記憶要素ブロック出力回路
６４（記憶要素出力と起動信号の論理積で簡単に構成さ
れる）と記憶要素ブロック出力端６５（１）〜６５
（Ｄ）が各記憶要素ブロック６０（１）〜６０（Ｄ）に
設けられる。この記憶要素ブロック出力端６５（１）〜
６５（Ｄ）は、図１の実施の形態のように各記憶要素ブ
ロック内の特定の状態に対する記憶要素の内容を唯一出
力してもよいが、パスメモリ出力に対して、前述のよう
なパスメトリックＭｋ（ｎ）の比較による復号結果の選
択を行う場合や多数決論理による復号結果の決定を行う
場合には、同様の記憶要素ブロック出力回路および記憶
要素ブロック出力端構成を複数または全ての記憶要素の
出力に設けることもある。この各記憶要素ブロックから
の各記憶要素ブロック出力端６５（１）〜６５（Ｄ）は
論理和回路６６の入力としてまとめられ、パスメモリ回
路出力６７として出力される（上述のように各記憶要素
ブロックから複数の出力端がある場合には、同一状態の
記憶要素出力毎に出力端は論理和回路６６でまとめら
れ、複数のパスメモリ回路出力６７として出力され
る）。

【００４６】このように、同一構成のＤ個の記憶要素ブ
ロック６０（１）〜６０（Ｄ）を独立に構成して並べる
ことによって、本第１の実施の形態のパスメモリ部４２
Ａが構成される。これは、高集積度の集積回路として本
パスメモリ部４２Ａを実現し、搭載するのに好適であ
り、有利である。

【００４７】さらに、各記憶要素ブロック６０（１）〜
６０（Ｄ）を順次起動させるための起動信号（ポイン
タ）６３（１）〜６３（Ｄ）を生成する起動信号（ポイ
ンタ）生成回路６８が設けられる。この起動信号（ポイ
ンタ）生成回路６８は、各処理時刻の受信信号Ｙ（ｎ）
の入力タイミングで、各記憶要素ブロック６０（１）〜
６０（Ｄ）に対する各起動信号（ポインタ）６３（１）
〜６３（Ｄ）を一定の順序で周期的に生成する。例え
ば、起動信号（ポインタ）生成回路６８は、Ｄ個の記憶
要素６８ａの入出力を直列環状に接続した図１のような
リングカウンタ構成で実現される。この起動信号（ポイ
ンタ）生成回路６８の記憶要素６８ａには、パスメモリ
起動信号６９によって、復号処理開始時に初期化が行わ
れ、唯一つの起動信号のみが出力状態となるように設定
される。従って、各記憶要素ブロック６０（１）〜６０
（Ｄ）には、時間間隔Ｄごとに一時刻ずつずれながら起
動信号が出力され、各記憶要素ブロック６０（１）〜６
０（Ｄ）における記憶要素の初期化とブロック出力が、
時間間隔Ｄごとに一定の順序で互いにずれたタイミング
で行われる。

【００４８】以上の本第１実施の形態の構成により、図
１８において、パス履歴記憶回路３５ａ〜３５ｈ内で生
じた記憶素子の左端から右端への各記憶内容の移動が、
同一記憶要素ブロック内の記憶要素６１ａ〜６１ｈ上で
再帰的に行われることになり、生き残りパスの収束が完
了するとともに、記憶要素ブロック内の全ての記憶要素
６１ａ〜６１ｈの内容が同一となり、それ以後の記憶要
素の更新では、実質的な記憶要素６１ａ〜６１ｈの記憶
内容に変化が生じなくなる。これにより、記憶要素６１
ａ〜６１ｈを構成する電子素子の活性遷移動作（スイッ
チング動作）は停止するため、各記憶要素の電力消費量
は、原理的に低下する（起動信号（ポインタ）生成回路
６８内の記憶要素６８ａの内容遷移は、常に一つの記憶
要素のみで起こるため、電力消費は小さい）。これは、
図１８に例示された考えられる一般的な構成のパスメモ
リ部４２では得られない効果である。また、内容の一致
が完了した各記憶要素への同一内容の再書き込み動作は
不要であり、これ以後は、記憶内容の保持と参照のみが
行われればよい。さらに、電力消費量低減の効果を高め
るには、生き残りパス情報の収束完了後の、記憶要素の
内容一致が完了した記憶要素ブロックに対する動作クロ
ック信号の供給を停止することが好ましい。

【００４９】また、本発明者らによる一般的な図１４
（図１８）の構成のパスメモリ部４２では、記憶要素ブ
ロック６０（１）〜６０（Ｄ）の間における記憶内容の
移動が必要なため、図１９の回路レイアウト例にに例示
されるように、集積回路化に際しては、複数の記憶要素
ブロック６０（１）〜６０（Ｄ）の間に記憶ブロック間
接続配線９０を設ける必要がある。

【００５０】これに対して、本実施の形態のパスメモリ
部４２Ａを含む最尤復号回路を集積回路化する場合、上
述のように、一般的な図１４（図１８）の構成のパスメ
モリ部４２の構成に比較して、複数の記憶要素ブロック
６０（１）〜６０（Ｄ）の間における記憶内容の移動が
発生せず、従って、図４の回路レイアウト例に例示され
るように、当該記憶内容の移動のための記憶ブロック間
接続配線を全く設ける必要がなく、パスメモリ部４２Ａ
の複数の記憶要素ブロック６０（１）〜６０（Ｄ）の反
復配列構成と相まって、集積回路化に一層有利となって
いる。また、配線欠陥等の発生する確率も減少し、製造
プロセスにおける高い歩留りが期待できる。

【００５１】図２は、本発明の復号回路の第２の実施の
形態であるビダビ復号器（最尤シーケンス検出器１６
Ｂ）におけるパスメモリ部４２Ｂの構成の一例を示して
おり、記憶要素の内容が一致した記憶要素ブロックに対
する動作クロック信号の供給を停止機能を実現するため
の構成例である。この第２実施の形態では、前述の図１
に例示された第１の実施の形態の構成に加えて、各記憶
要素ブロック６０（１）〜６０（Ｄ）内に記憶要素６１
ａ〜６１ｈの出力の全てまたは一部を参照し、記憶内容
の一致を検出する状態一致回路７０（これは、排他的論
理和回路によって容易に実現できる）を設ける。さら
に、この状態一致回路７０による検出出力を受けて、該
記憶要素ブロックへの供給を遮断するクロック遮断回路
７１を各記憶要素ブロックに設ける。クロック遮断回路
７１の一構成例は、図２中に示される。状態保持記憶要
素７１ａは、状態一致回路７０の出力を参照し、一致／
不一致の状態を一定のタイミングで保持した後、クロッ
ク信号７２の無効期間中にクロック遮断信号７１ｂの出
力を確定させる。このクロック遮断信号７１ｂにより、
クロック遮断素子７１ｃ（論理積素子により容易に実現
可）を介して、記憶要素６１ａ〜６１ｈの動作のための
クロック信号７２の停止／供給を制御する。クロック信
号停止の状態は、該記憶要素ブロックへの起動信号が入
力されることにより、記憶要素６１ａ〜６１ｈの内容が
初期化され、状態一致回路７０が記憶要素出力の不一致
を検出して解除される。

【００５２】また、本第２の実施の形態では、各記憶要
素ブロック６０（１）〜６０（Ｄ）の記憶要素ブロック
出力端６５（１）〜６５（Ｄ）からの復号符号結果の出
力の際に、その復号結果が生き残りパス収束が完了した
上で得られたものか、未収束のままで得られたものか
を、出力される復号符号ごとに知ることができる。前述
のように、パスメモリ長（記憶要素ブロック数）Ｄは、
生き残りパス収束に十分な長さが設定されており、パス
の未収束は、受信信号系列｛Ｙ（ｎ）｝における異常や
雑音状態の劣化が反映している場合が多い。何れにし
ろ、生き残りパスの未収束は、最尤系列推定における尤
度判定が不十分であることを示すものであり、この時点
での復号結果の信頼性が低下していることを意味する。
したがって、本発明においては、復号符号出力と同時
に、状態一致回路７０または状態保持記憶要素７１ａの
出力を参照し、これを、この復号結果に対する復号信頼
度フラグ７４として、復号結果とともにパスメモリ部４
２Ｂから出力する構成が有意である。このため、起動信
号（ポインタ）６３（１）〜６３（Ｄ）の入力ととも
に、状態一致回路７０出力または状態保持記憶要素７１
ａの内容を出力する復号信頼度フラグ出力回路７５（出
力内容と起動信号の論理積で簡単に構成される）と復号
信頼度フラグ出力端７６（１）〜７６（Ｄ）が各記憶要
素ブロック６０（１）〜６０（Ｄ）に設けられる。この
各記憶要素ブロックからの各復号信頼度フラグ出力端７
６（１）〜７６（Ｄ）は論理和回路６６の入力としてま
とめられ、パスメモリ回路出力６７からの復号符号出力
とともに、復号信頼度フラグ７４として出力とされる。
これにより、生き残りパスが不一致の状態での復号出力
に対して、復号信頼度フラグ７４の有効が出力され、該
復号出力が誤りを含む確率が高い（復号信頼度が低い）
ことを復号回路後段に対して警告することができる。こ
の復号信頼度フラグ７４を利用し、後段装置では、 （１）誤り訂正符号による処理を行う際に予め低信頼度
の復号情報位置を指摘してその訂正能力を高める（消失
誤り訂正）。

【００５３】（２）低信頼度の復号データ部分に対し
て、送信符号再送や再生信号の再読み出しなどによる、
受信信号の再度入力を行って復号処理を再び試みる（リ
トライ）。

【００５４】（３）情報伝送系や情報記録再生系におけ
る異常や品質低下を予測する。

【００５５】など、各種の技術を用いた様々な形態での
復号信頼度の維持に努めることができる。この第２の実
施の形態において付加された復号信頼度フラグ７４の出
力機能及び構成は、図１８およびこの後に述べる図３に
おいても実施可能である。各パス履歴記憶回路３５ａ〜
３５ｈの最右端の記憶素子からの出力情報を参照し、こ
れらを状態一致回路７０の入力として参照し、この結果
を出力することで容易に実現することができる。

【００５６】また、本発明では、電力消費を低減するた
め、前述の図２の第２の実施の形態と同様に、その動作
不要部分の動作クロックを有効に停止する機能をもつパ
スメモリ部４２Ｃを含む最尤シーケンス検出器１６Ｃの
構成方法の一例を第３の実施の形態として図３に示す。

【００５７】この第３の実施の形態では、図１８に例示
されたパスメモリ部４２の構成において、パス履歴選択
回路３６ａ〜３６ｈへの選択信号５０ａ〜５０ｈに対し
て、一旦、この各選択信号情報を記憶する選択信号記憶
要素７７ａ〜７７ｈを設ける。これにより、選択信号５
０ａ〜５０ｈの情報は、一時刻遅延して、パス履歴選択
回路３６ａ〜３６ｈに、伝達入力される。本第３の実施
の形態では、選択信号５０ａ〜５０ｈの情報を、選択信
号記憶要素７７ａ〜７７ｈに記憶し、一時刻間、バッフ
ァリングしてこの内容を保持する。この出力を前時刻選
択信号７８ａ〜７８ｈとする。さらに、次時刻の選択信
号５０ａ〜５０ｈのそれぞれを参照することにより、各
々のパス履歴記憶回路３５ａ〜３５ｈへの前時刻選択信
号７８ａ〜７８ｈによる更新内容が、それぞれ次時刻の
選択信号５０ａ〜５０ｈでの選択によって参照されるか
否かを予め判断する。これを行うのが、選択信号判定回
路７９ａ〜７９ｈである。例えば、選択信号判定回路７
９ａは、次時刻において状態Ｓ０（ｎ）に対するパス履
歴記憶回路３５ａの内容が選択されるか否かを判断する
ため、状態Ｓ０（ｎ）の遷移先（パス履歴記憶回路３５
ａの各記憶要素の出力先）となりうる、状態Ｓ０
（ｎ）、Ｓ１（０）のパス履歴選択回路３６ａ、３６ｂ
に対する次時刻の選択信号５０ａ、５０ｂを参照する。
そして、いずれの選択信号５０ａ、５０ｂも状態Ｓ０
（ｎ）のパス履歴記憶回路３５ａの内容を選択すること
を指示していない場合には、“選択なし”を示す信号を
出力する（これは、選択信号の論理和または論理積によ
り容易に実施される）。

【００５８】また、他の選択信号判定回路７９ｂ〜７９
ｈも同様な構成により、前時刻の選択信号５０ａ〜５０
ｈの参照を、図２に示された方法で行うことによって、
それぞれの対応するパス履歴記憶回路３５ｂ〜３５ｈの
内容に対して、次時刻での選択があるかないか先読み判
断して出力する。この選択信号判定回路７９ａ〜７９ｈ
の出力が“選択なし”を示す場合には、対応するパス履
歴記憶回路の内容が、選択信号記憶要素に保持される前
時刻選択信号によって更新されたとしても、次時刻以降
は、他のパス履歴記憶回路の内容によって置き換えら
れ、パスメモリから破棄されてしまうことを示してい
る。したがって、該パス履歴記憶回路の記憶要素に対し
ては、選択信号記憶要素の出力が示す前時刻選択信号に
よって更新記憶処理を行う必要がない。このため、クロ
ック遮断回路８０ａ〜８０ｈは、それぞれ、選択信号判
定回路７９ｂ〜７９ｈからの出力を受け、“選択なし”
の判断を受けた場合には、当該のパス履歴記憶回路３５
ａ〜３５ｈに対して、各記憶要素を動作させる当該のパ
ス履歴記憶回路動作クロック信号８１ａ〜８１ｈを１ク
ロック間遮断する。これにより、選択信号記憶要素７７
ａ〜７７ｈに保持される前時刻選択信号７８ａ〜７８ｈ
によって指示された当該のパス履歴記憶回路３５ａ〜３
５ｈの記憶更新を１クロック停止する（これは、選択信
号判定回路出力とパス履歴記憶回路動作クロック信号の
論理和または論理積により容易に実施される）。

【００５９】このように、本第３の実施の形態では、選
択信号を先読みすることにより、次時刻以降において生
き残りパスから棄却される状態を予測して、これに対す
るパス履歴記憶回路の内容更新動作を停止する。これに
より、パスメモリ部４２Ｃの全体での、消費電力低減を
行うことができる。なお、この第３の実施の形態におい
て、選択信号記憶要素７７ａ〜７７ｈの段数を複数に重
ね、選択信号５０ａ〜５０ｈの先読み時刻と数をさらに
先まで増やすことにより、内容更新が不要なパス履歴記
憶回路３５ａ〜３５ｈの予測を、より効率よく効果的に
行うことができ、消費電力の低減効果をより高めること
ができる。これは、本第３の実施の形態の上記の説明か
ら、同様の方法により、容易に拡張して実施することが
できる。

【００６０】以上、本発明の復号回路の各実施の形態で
あるビタビ復号器のパスメモリ部４２Ａ〜４２Ｃの構成
は、周辺の装置や回路にいかなる制約や要請も与えず、
一般的なビタビ復号装置および回路のいかなる実施形態
に対しても適用することが可能である。また、上述の各
実施の形態では、ＥＰＲ４チャネルを例にとり、これに
対するトレリス線図（図１２）を用いて、各実施形態を
示したが、本発明の実施が、このトレリス線図構造から
受ける制約は何もなく、さらに多くの状態数や多くの状
態遷移パスをもつ、状態遷移接続の構造の異なるトレリ
ス線図（マルコフ状態遷移図）上での最尤系列推定処理
に対しても、本発明の各実施の形態を容易に拡張して実
施することができる。したがって、本発明は、ビタビ復
号処理を用いたあらゆる回路（集積回路）や装置、さら
にこれを搭載する情報通信装置や情報記録再生装置、情
報処理・信号処理装置に適用することができ、これら回
路および装置に対して、同様な消費電力の低減効果をも
たらすことができる。

【００６１】また、本発明の実施は、外部からの特定の
受信信号系列を入力することで容易に検証することが可
能である。本発明の効果は、前述のようにパスメモリ回
路内における生き残りパスの収束性に依存している。し
たがって、収束性の悪い符号系列、例えば、送信符号に
通常付加される、パスメモリ長Ｄ内での生き残りパス収
束のための拘束条件を意図的にはずした特定の受信信号
系列パターンを入力することで、本発明の実施の形態で
あるパスメモリ回路の消費電力は、最大となる。これ
は、パスメモリ内での生き残りパス未収束状態が、意図
的なパターン入力によって定常的に続くため、収束によ
る記憶要素の一致や動作停止が発生せず、本発明のパス
メモリ回路の全ての記憶要素が常に動作しつづけるため
である。この場合の消費電力は、図１８の考えられる一
般的なパスメモリ構成の消費電力とほぼ同等、あるい
は、付加回路の電力消費により、若干、本発明構成によ
る方が高くなる。このパスメモリ内部に生き残りパスの
未収束状態を作り出す意図的なパターンとしては、ビタ
ビ復号器へ入力する受信信号系列｛Ｙ（ｎ）｝として、
連続０の入力（無信号入力状態）を与えてやればよい。
全ての線形な送信符号において、相対な符号系列｛Ｘ
（ｎ）｝（各時刻において、全く逆な符号をもつ符号系
列対）に対しては、通常、相対な受信信号期待値系列
｛Ｅ（ｎ）｝（各時刻において、全く同じ振幅、逆極性
をもつ受信信号系列）が対応する。したがって、連続０
の受信信号系列｛Ｙ（ｎ）｝（無信号入力状態）を入力
すると、この相対な送信符号系列｛Ｘ（ｎ）｝の対に
は、最尤系列推定における尤度差を全く与えることがで
きない。よって、この符号対は、同等な確からしさの生
き残りパス（復号候補系列）として、パスメモリ内に残
留し続け、定常的なパス未収束状態がパスメモリ内に生
まれることになる。このときの生き残りパスは、互いに
相対な符号に対応しているから、各記憶要素ブロック６
０（１）〜６０（Ｄ）内の記憶要素の内容に一致は、起
こらず、常に記憶内容に更新による変化がおきる。した
がって、全記憶要素の動作状態は、図１８のパスメモリ
構成の場合と同様になり、この場合の消費電力は最大と
なる。一方、入力として、ランダムな送信符号系列｛Ｘ
（ｎ）｝に従う、雑音の無い理想的な受信信号系列、す
なわち、受信信号期待値系列｛Ｅ（ｎ）｝のそのものを
受信信号系列｛Ｙ（ｎ）｝として、入力してやれば、前
述のように生き残りパスの収束性は極めて高くなり、常
に収束は完了する。この場合、前述のように平均的な収
束長さは、パスメモリ長Ｄに対して、数分の一以下にな
る。そして、この平均的な収束長に比例して、本発明の
パスメモリ回路内の各記憶要素の動作確率は下がり、消
費電力は低下する。

【００６２】一方、図１８の考えられる一般的なパスメ
モリ構成では、入力される受信信号系列｛Ｙ（ｎ）｝の
パターンによらず、常に全ての記憶要素が動作し続ける
から、この場合においても、連続０の受信信号入力（無
信号入力状態）の場合とほぼ変わらない一定の電力が消
費される。

【００６３】以上のように、本発明の実施の形態である
ビタビ復号器のパスメモリ部４２Ａ〜４２Ｃでは、入力
する受信信号系列｛Ｙ（ｎ）｝のパターンによって、消
費電力に大幅な変化が生じる点に特徴があり、この増減
に対しては、外部からの意図的な受信信号パターン入力
により、予めこのパターンに対する平均収束長さとパス
メモリ長さＤとの比率を評価することで定量的な対応を
とることができる。この事実によって、また、上記の無
受信信号入力を与え続けた場合と無雑音受信信号入力を
与えた続けた場合の明らかなパスメモリ消費電力の差を
測定することによって、本発明の実施を外部より検証す
ることができる。ビタビ復号器のパスメモリ以外の回路
部分（ブランチメトリック演算部４０、パスメトリック
比較選択部４１）においては、受信信号系列｛Ｙ
（ｎ）｝の各入力に対して、前述（１）（２）のような
一定の処理動作を、常に同様に繰り返している。従っ
て、これら回路部分の動作による電力消費は、入力信号
によらず、ほぼ一定とみなせ、上記の受信信号パターン
入力の違いによるパスメモリ回路部分の電力消費の違い
は、ビタビ復号器全体の消費電力の違いとして反映され
る。よって、以上のような消費電力評価による本発明の
実施の検証は、パスメモリ回路部のみに対しても、ビタ
ビ復号器全体に対しても実施可能であり、これは外部よ
り電源系の測定によって評価が可能である。この評価を
より明確にするには、ビタビ復号回路の入力に、上記の
無受信信号入力と無雑音受信信号入力とを、それぞれを
定常的に入力し、このビタビ復号回路を連続動作させつ
づけて、各々の場合の積算消費電力を測定すればよい。
前者の場合は、後者に対して、測定時間とともに、両者
の積算電力の差は広がり、前者の積算消費電力は他のい
かなる場合よりも大きく最大となる。

【００６４】復号信頼度フラグ７４の出力に対しても、
上記と同様の方法で、その実施を検証することができ
る。ビタビ復号器の受信信号系列｛Ｙ（ｎ）｝として、
生き残りパスが収束しない系列と収束が完了する系列を
区別して、意図的に入力すれば良い。上記の無受信信号
入力と無雑音受信信号入力とを、それぞれを定常的に入
力し、このビタビ復号回路を連続動作させつづけて、前
者の場合と後者の場合でフラグ出力に違いが生ずること
を検査すればよい。

【００６５】次に、本発明の復号回路の各実施の形態
を、情報処理装置に適用した場合の一例について説明す
る。

【００６６】図５は、情報処理装置の一例である情報記
憶再生装置の再生信号処理系に本発明の復号回路を、最
尤シーケンス検出器として組み込んだ場合の一例を示す
ブロック図である。

【００６７】記録符号１７０は、符号／変調器１７１を
介して誤り訂正符号や畳み込み符号化などの冗長性付加
の処理、さらには記録媒体の種別等に応じた信号変調処
理等が行われた後、記録電流変換回路１７２、記録アン
プ１７３を経由して記録再生チャネル１８７に出力され
る。記録再生チャネル１８７は、たとえば記録ヘッド１
７４と、この記録ヘッド１７４にて情報が書き込まれる
記録媒体１７５と、記録媒体１７５からの情報の読み出
しを行う再生ヘッド１７６とで構成され、記録符号１７
０は、記録ヘッド１７４を介して記録媒体１７５に書き
込まれる。

【００６８】再生ヘッド１７６には、受信信号処理回路
１５、本発明の実施の形態である復号回路を含む最尤シ
ーケンス検出器１６Ａ（パスメモリ部４２Ａ），（最尤
シーケンス検出器１６Ｂ（パスメモリ部４２Ｂ），最尤
シーケンス検出器１６Ｃ（パスメモリ部４２Ｃ）、以
下、代表して１６Ａと略記する）、復調器１８５が接続
されている。

【００６９】受信信号処理回路１５は、再生アンプ１７
７、可変利得アンプ１７８、低域通過フィルタ１７９、
アナログ／デジタル変換器１８０、再生信号の波形等化
を行う波形等化器１８１、この波形等化器１８１の出力
から、サンプルタイミング信号１８３および利得制御信
号１８４を生成してアナログ／デジタル変換器１８０お
よび可変利得アンプ１７８に与えるタイミング抽出／利
得制御回路１８２、等で構成されている。

【００７０】再生ヘッド１７６を介して記録媒体１７５
から得られる再生信号は、受信信号処理回路１５にて、
振幅の変動抑圧、アナログ／デジタル変換および波形等
化等の処理が施された後、最尤シーケンス検出器１６Ａ
に、復号入力信号系列Ｙ（ｎ）として入力され、図１〜
図３に例示される本発明の低消費電力のパスメモリを用
いたビタビ・アルゴリズムによる最尤復号処理にて復号
された後、復調器１８５で復調され、再生符号１８６と
して後段の図示しない処理装置等に出力される。

【００７１】この図５に例示されるように、本発明の最
尤シーケンス検出器１６Ａを含む信号処理系を備えた情
報記憶再生装置によれば、パスメモリ回路の消費電力を
低減でき、たとえば、小型で高記録密度および高信頼度
の情報記憶再生装置の実現に寄与することができる。ま
た、最尤シーケンス検出器１６Ｂを採用した場合には、
この最尤シーケンス検出器１６Ｂから出力される復号信
頼度フラグ７４を、上位のコントローラ等が参照するこ
とにより、再生データのエラー訂正における消失訂正の
実現による訂正能力の向上、記録媒体１７５からの再生
信号の再読み出し（リトライ）、媒体等の系の異常の早
期検出、等の多様な制御動作が可能となり、データの信
頼性や性能向上に寄与することができる。

【００７２】一方、図５に例示される信号処理系を含む
情報記憶再生装置としては、一例として、図７に例示さ
れる磁気ディスク装置が考えられる。この磁気ディスク
装置は、複数の磁気ディスク３００が共通のスピンドル
３０１に所定の間隔で同軸かつ平行な姿勢で固定され、
個々の磁気ディスク３００の複数の記録面の各々には、
ロードアーム３０２の先端部に個別に保持された複数の
ヘッド３０３がセットされている。ロードアーム３０２
の基端部はピボット軸３０４ａを中心として揺動するア
クチュエータ３０４に支持され、このアクチュエータ３
０４はさらにボイスコイルモータ３０５によって駆動さ
れる。これらの全体は密閉筐体３０６の内部に収容され
ている。

【００７３】すなわち、ボイスコイルモータ３０５に対
する通電方向や通電量の制御によって、アクチュエータ
３０４およびロードアーム３０２は磁気ディスク３００
と平行な平面内を、揺動速度や角度が制御された揺動運
動をし、この揺動運動によって、ロードアーム３０２の
先端部に支持されているヘッド３０３は磁気ディスク３
００の記録面上を当該磁気ディスク３００の径方向に移
動し、たとえば磁気ディスク３００の記録面上に同心円
状に配置された複数のトラックの間の移動（シーク動
作）や、特定のトラックに対して追従する動作を行う。

【００７４】この図７の構成において、磁気ディスク３
００は、図５の記録媒体１７５に相当し、ヘッド３０３
は、記録ヘッド１７４および再生ヘッド１７６に相当
し、記録再生チャネル１８７を構成している。図５に例
示される信号処理系を含む制御回路は、たとえば密閉筐
体３０６の底部に配置された図示しない制御基板に実装
されている。

【００７５】磁気ディスク装置は、たとえば携帯型情報
端末の二次記憶装置として重要な構成要素であり、小型
化および大容量（高記録密度）化に、市場からの厳しい
要請がある。これに呼応して、ヘッド３０３の改良や磁
気ディスク３００におけるトラック間隔の狭小化等によ
る記録密度の向上が図られているが、記録密度の向上に
伴って記録／再生信号の信号処理系におけるエラー訂正
や復号能力の向上は必須である。

【００７６】このような磁気ディスク装置の信号処理系
に本発明の各実施の形態である復号回路を含む最尤シー
ケンス検出器１６Ａ（最尤シーケンス検出器１６Ｂ、最
尤シーケンス検出器１６Ｃ）を採用すれば、低消費電力
で、かつ集積回路化による小型化が容易で高性能の最尤
復号処理を実現でき、磁気ディスク装置の一層の高記録
密度化、大容量化、小型化、高性能化および高信頼化に
寄与することが可能になる。

【００７７】また、パスメモリ部４２Ｂを含む最尤シー
ケンス検出器１６Ｂを採用した場合には、復号信頼度フ
ラグ出力回路７５から出力される復号信頼度フラグ７４
を参照することにより、エラー訂正能力の向上や、情報
の記録再生における信頼性の向上、装置のエラーの早期
発見等の多様な制御や運用が可能になる。

【００７８】次に、図５に例示される本発明の信号処理
系を含む情報記憶再生装置の他の例として、図８に例示
される光ディスク装置あるいは光磁気ディスク装置に適
用した場合を説明する。光ディスクの場合にも、高記録
密度化、高信頼化を図るためにビダビ復号の適用が広く
検討されている。

【００７９】この光ディスク装置は、記録膜および基板
等からなり記憶媒体として機能する光ディスク４００
と、この光ディスク４００に対する情報の記録／再生動
作を行うための光ヘッド４１０等で構成されている。

【００８０】光ヘッド４１０は、レーザビーム４１１を
発生して光ディスク４００に照射する半導体レーザ４１
２と、レーザビーム４１１を収束して光ディスク４００
に導くレンズ４１３およびレンズ４１４と、光ディスク
４００から反射されたレーザビーム４１１を分岐して光
検出器４１６に導くビームスプリッタ４１５、光ディス
ク４００に照射されるレーザビーム４１１の焦点位置を
制御するアクチュエータ４１７等で構成されている。

【００８１】また、外部印加磁界を用いて情報の記録／
再生／消去を行う光磁気ディスク装置の場合には、必要
に応じて、外部磁場発生器４２０を設け、磁界の向きを
切り換えて、記録／消去パワーに制御されたレーザビー
ム４１１を照射することで記録／消去等の動作を行う。

【００８２】このような構成の光ディスク装置に、図５
に例示される本発明の信号処理系を適用する場合、光デ
ィスク４００および光ヘッド４１０が、図５の記録再生
チャネル１８７に相当する。そして、図５の記録アンプ
７３は半導体レーザ４１２に接続され、当該半導体レー
ザ４１２の出力を制御することにより、情報の記録動作
を行う。また、図５の再生アンプ１７７は、光検出器４
１６に接続され、光ディスク４００からのレーザビーム
４１１の反射光のレベル変化を検出することで情報の再
生動作が行われる。

【００８３】このような、光ディスク装置や光磁気ディ
スク装置においても、再生側の信号処理系に本発明の各
実施の形態である復号回路を含む最尤シーケンス検出器
１６Ａ（最尤シーケンス検出器１６Ｂ、最尤シーケンス
検出器１６Ｃ）を採用すれば、低消費電力で、かつ集積
回路化による小型化が容易で高性能の最尤復号処理を実
現でき、光ディスク装置や光磁気ディスク装置の一層の
高記録密度化、大容量化、小型化、高性能化および高信
頼化に寄与することが可能になる。また、パスメモリ部
４２Ｂを含む最尤シーケンス検出器１６Ｂを採用した場
合には、復号信頼度フラグ出力回路７５から出力される
復号信頼度フラグ７４を参照することにより、エラー訂
正能力の向上や、情報の記録再生における信頼性の向
上、媒体や装置のエラーの早期発見等の多様な制御や運
用が可能になる。

【００８４】図６は、情報処理装置の一例であるモデム
等の情報伝送通信装置の受信系に本発明の復号回路を、
誤り訂正復号器として組み込んだ場合の一例を示すブロ
ック図である。

【００８５】送信系１９４と受信系２００は、任意の通
信媒体からなる伝送チャネル１９５を介して接続されて
いる。送信系１９４は、誤り訂正符号化器１９１、変調
器１９２、送信アンプ１９３等で構成され、受信系２０
０は、受信アンプ１９６、受信信号処理回路１５、復調
／識別器１９７、および本発明の復号技術が適用されて
いる誤り訂正復号器１９８（最尤シーケンス検出器１６
Ａ、最尤シーケンス検出器１６Ｂ、最尤シーケンス検出
器１６Ｃ）等で構成されている。

【００８６】送信系１９４に入力される伝送符号１９０
は、誤り訂正符号化器１９１にて、たとえば畳み込み符
号化等の処理で冗長化され、さらに伝送チャネル１９５
の種別に応じた所定の変調処理が施された後、送信アン
プ１９３にて増幅され、伝送チャネル１９５に送り出さ
れる。

【００８７】一方、受信系２００では、伝送チャネル１
９５を経由して到来する受信信号を受信アンプ１９６に
て増幅し、前述の図５に例示されたものと同様の受信信
号処理回路１５にて、振幅変動の抑圧、アナログ／デジ
タル変換、波形等化等の処理が施された後、復調／識別
器１９７にて復号入力信号系列とされ、後段の誤り訂正
復号器１９８に入力され最尤復号処理を施された後、受
信符号１９９として出力される。

【００８８】本発明の誤り訂正復号器１９８の低消費電
力化により、たとえば、この誤り訂正復号器１９８を携
帯情報端末や携帯通信端末等に組み込まれるモデム等に
適用した場合には、携帯情報端末や携帯通信端末の低消
費電力化による長時間稼働の実現、あるいは、同一の消
費電力のままでパスメモリの容量を増大させることによ
る、エラー訂正能力や復号精度の向上等を実現できる、
という利点がある。

【００８９】本願発明の上記特許請求の範囲に記載され
た以外の特徴を列挙すれば以下の通りである。

【００９０】〔１〕 最尤系列推定を行う復号回路の生
き残りパス系列記憶回路であって、 （ａ）復号処理の動作単位時間ごとに、パスメトリック
演算比較回路から所定数の信号線からなるＮ個（Ｎは所
定の整数）の生き残りパス系列選択信号を入力し、該生
き残りパス系列選択信号の各々を選択指示入力信号とし
て複数の入力端子の信号の一つを選択出力するＮ個の選
択回路（または選択素子）と、該選択回路からの各々の
選択出力信号あるいは独立の入力端子の信号を入力し該
動作単位時間ごとにこれを保持するＮ個以上の記憶回路
（または記憶素子）とを構成要素として、該記憶回路
（または該記憶素子）の記憶内容出力信号を所定の該入
力端子に接続することにより、該動作単位時間ごとに該
記憶回路（または該記憶素子）の選択された記憶内容が
再び所定の該記憶回路（または該記憶素子）の記憶内容
となることを特徴とする記憶回路ブロックをＤ個（Ｄは
所定の整数）有すること。

【００９１】（ｂ）該動作単位時間ごとに起動信号を生
成し、Ｄ個の該記憶回路ブロックのいずれかに対し、逐
次一定の順序で巡回的に該起動信号を出力供給する起動
信号生成回路を設けることにより、復号処理の動作期間
中の各々の該動作単位時間において該記憶回路ブロック
の必ず一つに該起動信号の出力供給がなされること、か
つ、該起動信号の出力供給を受ける該記憶回路ブロック
には、所定の動作単位時間間隔で周期的に該起動信号の
出力供給がなされること。

【００９２】（ｃ）上記（ｂ）において、該起動信号の
出力を受けた当該記憶回路ブロックは、これを構成する
該記憶回路（または該記憶素子）のうち所定の記憶回路
（または記憶素子）の記憶内容を復号結果として出力
し、これと同時に該記憶回路（または該記憶素子）の全
ての記憶内容を所定の初期値に設定する機能を有するこ
と。

【００９３】上記（ａ）（ｂ）（ｃ）の特徴を有する生
き残りパス系列記憶回路。

【００９４】〔２〕 前記〔１〕の生き残りパス系列記
憶回路において、各々の該記憶回路ブロックに対して、
当該記憶回路ブロック内の複数の所定の記憶回路（また
は記憶素子）の記憶内容を参照し、該記憶内容が一致す
るか否かを検出する一致検出回路（または一致検出素
子）を有すること、かつ、該一致検出回路（または該一
致検出素子）からの記憶内容一致の出力によって、当該
記憶回路ブロックを構成する一部または全部の記憶回路
（または記憶素子）への同期クロック信号の供給を遮断
する、または、それの動作単位時間ごとの記憶内容更新
動作を停止する機能を有することを特徴とする生き残り
パス系列記憶回路。

【００９５】〔３〕 前記〔１〕の生き残りパス系列記
憶回路において、各々の該記憶回路ブロックに対して、
当該記憶回路ブロック内の複数所定の記憶回路（または
記憶素子）の記憶内容を参照し、該記憶内容が一致する
か否かを検出する一致検出回路（または一致検出素子）
を有すること、かつ、該一致検出回路（または該一致検
出素子）の出力信号を、当該記憶回路ブロックに対する
該起動信号の供給によって、該復号結果とともに出力す
る機能を有することを特徴とする生き残りパス系列記憶
回路。

【００９６】〔４〕 ビタビ・アルゴリズムによる最尤
系列推定を行う復号回路の生き残りパス系列記憶回路で
あって、 （ａ）復号処理の動作単位時間ごとに、パスメトリック
演算比較回路から所定数の信号線からなるＮ個（Ｎは所
定の整数）の生き残りパス系列選択信号を入力し、該生
き残りパス系列選択信号の各々の内容をＴ動作単位時間
（Ｔは１以上の所定の整数）にわたり記憶保持した後
に、この内容を出力するＮ個の信号遅延回路（または遅
延素子）を有すること。

【００９７】（ｂ）該生き残りパス系列記憶回路におい
て、各々の生き残りパス系列履歴情報を記憶するＤ個
（Ｄは所定の整数）の記憶回路（または記憶素子）は、
該動作単位時間ごとにその記憶内容の更新処理を駆動す
るための同期クロック信号を、それぞれ同一のクロック
信号制御回路（またはクロック信号制御素子）を介して
供給出力されるものであること。かつ、このＤ個の記憶
回路（または記憶素子）への入力信号を選択出力する選
択回路（または選択素子）は、所定の記憶回路（または
記憶素子）から出力される複数の記憶内容を入力し、同
一の該信号遅延回路（または遅延素子）から出力される
生き残りパス系列選択信号を選択指示信号として、該記
憶内容の一つを選択出力するものであること。

【００９８】（ｃ）各々の該クロック信号制御回路（ま
たは該クロック信号制御素子）は、そのクロック信号制
御回路（またはクロック信号制御素子）からの同期クロ
ック信号が供給される当該の記憶回路（または記憶素
子）の内容出力が、各復号動作時刻からＴ単位動作時間
後までの復号処理時間において参照されるか否かを判定
する判定回路（または判定素子）をそれぞれ有して、該
クロック信号制御回路（または該クロック信号制御素
子）は、この当該の判定回路（または判定素子）からの
判定出力を受け、上記判定において当該の記憶回路（ま
たは記憶素子）の参照がない場合には、この記憶回路
（または記憶素子）の当該の復号動作時刻に対する記憶
内容更新処理を駆動するための同期クロック信号の供給
出力を停止するものであること。

【００９９】（ｄ）該判定回路（または判定素子）は、
各復号動作時刻においてパスメトリック演算比較回路か
ら入力される所定の該生き残りパス系列選択信号、また
は、各復号動作時刻において該信号遅延回路（または遅
延素子）内に記憶される所定の記憶内容を参照すること
により、上記（ｃ）における判定を行うものであるこ
と。

【０１００】上記（ａ）（ｂ）（ｃ）（ｄ）の特徴を有
する生き残りパス系列記憶回路。

【０１０１】〔５〕 ビタビ・アルゴリズムによる最尤
系列推定を行う復号回路であって、この復号回路の平均
消費電力または積算消費電力が、この復号回路へ入力さ
れる復号入力信号系列の違いにより変化し、所定の復号
処理期間中に、この復号入力信号系列として、零入力信
号系列を連続して与え復号した場合の平均消費電力また
は積算消費電力が、この復号入力信号系列に規定された
所定の拘束条件を満たす任意の無雑音入力信号系列を与
え復号した場合の平均消費電力または積算消費電力に比
して、大となることを特徴とする最尤復号回路または最
尤復号装置。

【０１０２】〔６〕 復号入力信号系列を所望の数だけ
蓄積する生き残りパス系列記憶回路を用いて、ビタビ・
アルゴリズムによる最尤系列推定を行う復号回路におい
て、前記生き残りパス系列記憶回路は、復号処理期間中
に、この復号入力信号系列として、零入力信号系列を連
続して与えこれを復号出力する期間と、この復号入力信
号系列に規定された所定の拘束条件を満たす任意の無雑
音入力信号系列を与え復号出力を得る期間とで、異なる
状態を示す信号出力手段を備え、各復号処理時刻におい
て前記信号出力手段から出力される信号を、前記生き残
りパス系列記憶回路から対応して出力される復号結果の
信頼性の有無を示すフラグ信号、または、該復号結果が
誤りであるか否かを示すフラグ信号、または、該復号結
果が該生き残りパス系列記憶回路内において唯一確定し
た生き残りパス系列情報による復号結果であるか否かを
示すフラグ信号、として外部に出力することを特徴とす
る最尤復号回路または最尤復号装置。

【０１０３】〔７〕 前記〔１〕〜〔４〕の生き残りパ
ス系列記憶回路、または〔５〕〜〔６〕の最尤復号回路
または最尤復号装置を搭載したことを特徴とする情報記
憶再生装置。

【０１０４】〔８〕 前記〔１〕〜〔４〕の生き残りパ
ス系列記憶回路、または〔５〕〜〔６〕の最尤復号回路
または最尤復号装置を搭載したことを特徴とする情報受
信装置または情報通信伝送装置。

【０１０５】

〔９〕 前記〔１〕〜〔４〕の生き残りパ
ス系列記憶回路、または〔５〕〜〔６〕の最尤復号回路
または最尤復号装置を搭載したことを特徴とする信号処
理装置または情報処理装置。

【０１０６】〔１０〕 前記〔１〕〜〔４〕の生き残り
パス系列記憶回路、または〔５〕〜〔６〕の最尤復号回
路または最尤復号装置を搭載したことを特徴とする集積
回路。

【０１０７】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【０１０８】たとえば、情報処理装置としては、磁気デ
ィスク装置、光ディスク装置、光磁気ディスク装置、モ
デム、等に限らず、最尤復号操作を伴う信号処理系を備
えた情報処理装置に広く適用することが可能である。

【０１０９】

【発明の効果】本発明の復号装置によれば、最尤復号回
路または最尤復号装置等における比較的大規模な生き残
りパス系列記憶回路（パスメモリ）の消費電力を低減す
ることができる、という効果が得られる。

【０１１０】本発明の復号装置によれば、低消費電力が
要請される比較的小型の情報処理機器に搭載されて最尤
復号による高信頼度を実現することが可能になるという
効果が得られる。

【０１１１】本発明の復号装置によれば、搭載対象機器
の多様な制御や運用ができる、という効果が得られる。

【０１１２】本発明の復号装置によれば、半導体集積回
路等への回路実装における設計の柔軟性および実装の集
積度、歩留りの向上を実現することができる、という効
果が得られる。

【０１１３】本発明の情報処理装置によれば、搭載した
最尤復号回路または最尤復号装置等における比較的大規
模な生き残りパス系列記憶回路（パスメモリ）の消費電
力を低減して、装置全体の消費電力の低減を実現するこ
とができる、という効果が得られる。

【０１１４】本発明の情報処理装置によれば、低消費電
力で、最尤復号による高信頼度の情報処理機器を容易に
実現することができる、という効果が得られる。

【０１１５】本発明の情報処理装置によれば、搭載した
復号回路から得られる情報に基づいて多様な制御や運用
ができる、という効果が得られる。

【０１１６】本発明の情報処理装置によれば、最尤復号
動作を行う復号回路の半導体集積回路等への回路実装に
おける設計の柔軟性および実装の集積度の向上を実現す
ることができる、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の復号回路の第１の実施の形態であるビ
タビ復号器（最尤シーケンス検出器）のパスメモリ部の
構成の一例を示す概念図である。

【図２】本発明の復号回路の第２の実施の形態であるビ
ダビ復号器（最尤シーケンス検出器）におけるパスメモ
リ部の構成の一例を示す概念図である。

【図３】本発明の復号回路の第３の実施の形態であるビ
ダビ復号器（最尤シーケンス検出器）におけるパスメモ
リ部の構成の一例を示す概念図である。

【図４】本発明の復号回路の第１の実施の形態であるビ
タビ復号器（最尤シーケンス検出器）を集積回路化する
際のレイアウトの一例を示す概念図である。

【図５】本発明の情報処理装置の一例である情報記憶再
生装置の再生信号処理系に本発明の復号回路を最尤シー
ケンス検出器として組み込んだ場合の一例を示すブロッ
ク図である。

【図６】本発明の情報処理装置の一例であるモデム等の
情報伝送通信装置の受信系に本発明の復号回路を誤り訂
正復号器として組み込んだ場合の一例を示すブロック図
である。

【図７】本発明の情報処理装置の一例である磁気ディス
ク装置の構成の一例を示す一部破断斜視図である。

【図８】本発明の情報処理装置の一例である光ディスク
装置あるいは光磁気ディスク装置の構成の一例を示す概
念図である。

【図９】一般的な情報伝送系および記録再生系における
情報系列の流れの一例を示す概念図である。

【図１０】ＥＰＲ４チャネルモデルの一例を示す概念図
である。

【図１１】受信信号系列と送信系列および情報伝送系上
の記憶要素内の状態との対応関係の一例を示したマルコ
フ状態遷移図である。

【図１２】２進符号送信系列のＥＰＲ４チャネルの状態
遷移パス系列の時間的推移の一例を示すトレリス線図で
ある。

【図１３】図１２に例示されたトレリス線図上の一時刻
ｎにおける状態遷移過程を抜き出し示した説明図であ
る。

【図１４】本発明者が考えた一般的なビタビ復号器の構
成の一例を示すブロック図である。

【図１５】図１２に例示されたトレリス線図上の時刻ｎ
における状態Ｓｋ（ｎ）への遷移の一例を説明する説明
図である。

【図１６】ビタビ・アルゴリズムによる最尤シーケンス
検出（ビタビ復号）方法の、本発明者らによる実現方法
の一例を具体的に説明するための概念図である。

【図１７】ビタビ復号処理での生き残りパス選択から復
号結果確定までの過程の一例を示す概念図である。

【図１８】図１４に例示された本発明者が考えた一般的
なビタビ復号器の構成から、パスメモリ部を抜き出して
例示した概念図である。

【図１９】図１４に例示された本発明者が考えた一般的
なビタビ復号器を集積回路化する場合のレイアウトの一
例を示す概念図である。

【符号の説明】

１０…情報伝送系、１１…符号器、１２…変調器、１３
…チャネル、１４…付加雑音、１５…受信信号処理回
路、１６…最尤シーケンス検出器、１６Ａ，１６Ｂ，１
６Ｃ…最尤シーケンス検出器、１７，１８，１９…記憶
要素、３０…自乗誤差演算回路、３１ａ〜３１ｈ…メト
リック記憶回路、３２…メトリック累積加算回路、３３
…比較器、３４…選択信号、３５…メトリック選択回
路、３５ａ〜３５ｈ…パス履歴記憶回路、３６…パス履
歴選択回路、３６ａ〜３６ｈ…パス履歴選択回路、４０
…ブランチメトリック演算部、４１…パスメトリック比
較選択部、４２…パスメモリ部、４２Ａ〜４２Ｃ…パス
メモリ部、４４…生き残りパス系列、４５…パスブラン
チ、５０ａ〜５０ｈ…選択信号、６０…記憶要素ブロッ
ク、６１ａ〜６１ｈ…記憶要素、６２ａ〜６２ｈ…パス
履歴選択回路、６３…起動信号（ポインタ）、６４…記
憶要素ブロック出力回路、６５…記憶要素ブロック出力
端、６６…論理和回路、６７…パスメモリ回路出力、６
８…起動信号（ポインタ）生成回路、６８ａ…記憶要
素、６９…パスメモリ起動信号、７０…状態一致回路、
７１…クロック遮断回路、７１ａ…状態保持記憶要素、
７１ｂ…クロック遮断信号、７１ｃ…クロック遮断素
子、７２…クロック信号、７３…記録アンプ、７４…復
号信頼度フラグ（信号出力手段）、７５…復号信頼度フ
ラグ出力回路、７６…復号信頼度フラグ出力端、７７ａ
〜７７ｈ…選択信号記憶要素、７８ａ〜７８ｈ…前時刻
選択信号、７９ａ〜７９ｈ…選択信号判定回路、８０ａ
〜８０ｈ…クロック遮断回路、８１ａ〜８１ｈ…パス履
歴記憶回路動作クロック信号、９０…記憶ブロック間接
続配線（記憶回路ブロックのうち特定の記憶回路ブロッ
ク間にのみ信号の授受を行う入出力端子または入出力信
号線）、１７０…記録符号、１７１…符号／変調器、１
７２…記録電流変換回路、１７３…記録アンプ、１７４
…記録ヘッド、１７５…記録媒体、１７６…再生ヘッ
ド、１７７…再生アンプ、１７８…可変利得アンプ、１
７９…低域通過フィルタ、１８０…アナログ／デジタル
変換器、１８１…波形等化器、１８２…タイミング抽出
／利得制御回路、１８３…サンプルタイミング信号、１
８４…利得制御信号、１８５…復調器、１８６…再生符
号、１８７…記録再生チャネル、１９０…伝送符号、１
９１…誤り訂正符号化器、１９２…変調器、１９３…送
信アンプ、１９４…送信系、１９５…伝送チャネル、１
９６…受信アンプ、１９７…復調／識別器、１９８…誤
り訂正復号器、１９９…受信符号、２００…受信系、３
００…磁気ディスク、３０１…スピンドル、３０２…ロ
ードアーム、３０３…ヘッド、３０４…アクチュエー
タ、３０４ａ…ピボット軸、３０５…ボイスコイルモー
タ、３０６…密閉筐体、４００…光ディスク、４１０…
光ヘッド、４１１…レーザビーム、４１２…半導体レー
ザ、４１３…レンズ、４１４…レンズ、４１５…ビーム
スプリッタ、４１６…光検出器、４１７…アクチュエー
タ、４２０…外部磁場発生器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三田 誠一 神奈川県小田原市国府津2880番地 株式 会社日立製作所 ストレージシステム事 業部内 (72)発明者 高師 輝実 神奈川県小田原市国府津2880番地 株式 会社日立製作所 ストレージシステム事 業部内 (56)参考文献 特開 平10−215190（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 13/00 G11B 20/00 H04L 1/00

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 ビタビ・アルゴリズムによる最尤系列推
   定を行う復号回路であって、所望期間の各時刻に対する
   最尤復号結果を更新し記憶する複数の記憶手段と、個々
   の前記記憶手段の前段にそれぞれ設けられ、複数の最尤
   復号系列に対する複数の選択信号に従って当該記憶手段
   または他の前記記憶手段からの最尤復号結果を当該記憶
   手段に再帰的に入力する複数の選択手段と、この記憶手
   段に記憶された前記最尤復号結果を最尤復号系列として
   出力する最尤系列出力手段とを含み、前記復号回路の平
   均消費電力または積算消費電力が、前記復号回路へ入力
   される復号入力信号系列の違いにより変化し、所定の復
   号処理期間中に、前記復号入力信号系列として、零入力
   信号系列を連続して与え復号した場合の平均消費電力ま
   たは積算消費電力が、前記復号入力信号系列に規定され
   た所定の拘束条件を満たす任意の無雑音入力信号系列を
   与え復号した場合の平均消費電力または積算消費電力に
   比して、大となることを特徴とする復号回路。
2. 【請求項２】 ビタビ・アルゴリズムによる最尤系列推
   定を行う復号回路であって、所望期間の各時刻に対する
   最尤復号結果を更新し記憶する複数の記憶手段と、個々
   の前記記憶手段の前段にそれぞれ設けられ、複数の最尤
   復号系列に対する複数の選択信号に従って当該記憶手段
   または他の前記記憶手段からの最尤復号結果を当該記憶
   手段に再帰的に入力する複数の選択手段と、この記憶手
   段に記憶された前記最尤復号結果を最尤復号系列として
   出力する最尤系列出力手段とを含み、前記最尤系列出力
   手段は、復号処理期間中に、復号入力信号系列として、
   零入力信号系列を連続して与えて復号出力を得る期間
   と、前記復号入力信号系列に規定された所定の拘束条件
   を満たす任意の無雑音入力信号系列を与えて復号出力を
   得る期間とで、異なる状態を示すことを特徴とする復号
   回路。
3. 【請求項３】 複数の最尤復号系列に対する複数の選択
   信号を入力し、あらかじめ決められた所望期間の前記選
   択信号の選択信号系列によって、最尤復号系列を出力す
   る復号回路であって、前記所望期間の各時刻に対する最
   尤復号結果を更新し記憶する複数の記憶手段と、個々の
   前記記憶手段の前段にそれぞれ設けられ、前記選択信号
   に従って当該記憶手段または他の前記記憶手段からの最
   尤復号結果を当該記憶手段に再帰的に入力する複数の選
   択手段と、この記憶手段に記憶された前記最尤復号結果
   を最尤復号系列として出力する最尤系列出力手段とから
   構成され、前記各々の記憶手段の最尤復号結果が前記選
   択手段を介して当該記憶手段にのみ接続された復号回
   路。
4. 【請求項４】 複数の最尤復号系列に対する複数の選択
   信号を入力し、あらかじめ決められた所望期間の前記選
   択信号の選択信号系列によって、最尤復号系列を出力す
   る復号回路であって、前記所望期間の各時刻に対する最尤復号結果を更新し記
   憶する複数の記憶回路と、個々の前記記憶回路の前段に
   それぞれ設けられ、前記選択信号に従って当該記憶回路
   または他の前記記憶回路からの最尤復号結果を当該記憶
   回路に再帰的に入力する複数の選択手段と、この記憶回
   路に記憶された前記最尤復号結果を最尤復号系列として
   出力する最尤系列出力手段とから構成され、前記各々の
   記憶回路の最尤復号結果が前記選択手段を介して当該記
   憶回路にのみ接続され、 前記各最尤復号系列を記憶する前記各記憶回路のデータ
   入力信号或いはデータ出力信号が常に同一である期間が
   存在する復号回路。
5. 【請求項５】 複数の最尤復号系列に対する複数の選択
   信号を入力し、あらかじめ決められた所望期間の前記選
   択信号の選択信号系列によって、最尤復号系列を出力す
   る復号回路であって、前記所望期間の各時刻に対する最尤復号結果を更新し記
   憶する複数の記憶回路と、個々の前記記憶回路の前段に
   それぞれ設けられ、前記選択信号に従って当該記憶回路
   または他の前記記憶回路からの最尤復号結果を当該記憶
   回路に再帰的に入力する複数の選択手段と、この記憶回
   路に記憶された前記最尤復号結果を最尤復号系列として
   出力する最尤系列出力手段とから構成され、前記各々の
   記憶回路の最尤復号結果が前記選択手段を介して当該記
   憶回路にのみ接続され、 前記各最尤復号系列を記憶する前記各記憶回路のクロッ
   ク信号が停止する期間が存在する復号回路。
6. 【請求項６】 複数の最尤復号系列に対する複数の選択
   信号を入力し、あらかじめ決められた所望期間の前記選
   択信号の選択信号系列によって、最尤復号系列を出力す
   る復号回路であって、前記所望期間の各時刻に対する最尤復号結果を更新し記
   憶する複数の記憶回路 と、個々の前記記憶回路の前段に
   それぞれ設けられ、前記選択信号に従って当該記憶回路
   または他の前記記憶回路からの最尤復号結果を当該記憶
   回路に再帰的に入力する複数の選択手段と、この記憶回
   路に記憶された前記最尤復号結果を最尤復号系列として
   出力する最尤系列出力手段とから構成され、前記各々の
   記憶回路の最尤復号結果が前記選択手段を介して当該記
   憶回路にのみ接続され、 同一時刻で前記各最尤復号系列を記憶する前記各記憶回
   路の内容を比較し、最尤復号結果に対する信頼度フラグ
   を生成する復号回路。
7. 【請求項７】 複数の最尤復号系列に対する複数の選択
   信号を入力し、あらかじめ決められた所望期間の前記選
   択信号の選択信号系列によって、最尤復号系列を出力す
   る復号回路であって、前記所望期間の各時刻に対する最
   尤復号結果を更新し記憶する複数の記憶手段と、個々の
   前記記憶手段の前段にそれぞれ設けられ、前記選択信号
   に従って当該記憶手段または他の前記記憶手段からの最
   尤復号結果を当該記憶手段に再帰的に入力する複数の選
   択手段と、これら記憶手段に対する最尤復号結果がすべ
   て同一の条件である場合にのみ当該記憶手段を動作させ
   る制御手段と、前記各記憶手段に記憶された最尤復号結
   果を最尤復号系列として出力する最尤系列出力手段とか
   ら構成された復号回路。
8. 【請求項８】 データを出力するデータ記録手段と、こ
   のデータ記録手段によって前記データを記憶する記憶手
   段と、この記憶手段から前記データを再生するデータ再
   生手段とを設けた情報処理装置であって、 前記データ再生手段は、所望期間の各時刻に対する最尤
   復号結果を更新し記憶する複数の記憶手段と、個々の前
   記記憶手段の前段にそれぞれ設けられ、複数の最尤復号
   系列に対する複数の選択信号に従って当該記憶手段また
   は他の前記記憶手段からの最尤復号結果を当該記憶手段
   に再帰的に入力する複数の選択手段とを含み、複数の最
   尤復号系列から選択された最尤復号系列を再生データと
   して出力する最尤復号判定手段を備え、平均消費電力が
   前記選択された最尤復号系列に対応して異なる情報処理
   装置。
9. 【請求項９】 データを記録するデータ記録手段と、こ
   の記録手段によって前記データを記憶する記憶手段と、
   この記憶手段から前記データを再生するデータ再生手段
   とを設けた情報処理装置であって、 前記データ再生手段は、所望期間の各時刻に対する最尤
   復号結果を更新し記憶する複数の記憶手段と、個々の前
   記記憶手段の前段にそれぞれ設けられ、複数の最尤復号
   系列に対する複数の選択信号に従って当該記憶手段また
   は他の前記記憶手段からの最尤復号結果を当該記憶手段
   に再帰的に入力する複数の選択手段とを含み、複数の最
   尤復号系列から選択された最尤復号系列を出力する最尤
   復号判定手段と、前記複数の最尤復号系列の各時刻ごと
   の最尤復号結果の一致を検出する検出手段とを備えた情
   報処理装置。
10. 【請求項１０】 データを記録するデータ記録手段と、
    この記録手段によって前記データを記憶する記憶手段
    と、この記憶手段から前記データを再生するデータ再生
    手段とを設けた情報処理装置であって、 前記データ再生手段は、所望期間の各時刻に対する最尤
    復号結果を更新し記憶する複数の記憶手段と、個々の前
    記記憶手段の前段にそれぞれ設けられ、複数の最尤復号
    系列に対する複数の選択信号に従って当該記憶手段また
    は他の前記記憶手段からの最尤復号結果を当該記憶手段
    に再帰的に入力する複数の選択手段とを含み、複数の最
    尤復号系列から選択された最尤復号系列を再生データと
    して出力するとともに、前記再生データの状態を示すデ
    ータフラグを出力する情報処理装置。