KR970016963A - 메모리 장치의 어드레스 발생회로 - Google Patents

메모리 장치의 어드레스 발생회로 Download PDF

Info

Publication number
KR970016963A
KR970016963A KR1019950030013A KR19950030013A KR970016963A KR 970016963 A KR970016963 A KR 970016963A KR 1019950030013 A KR1019950030013 A KR 1019950030013A KR 19950030013 A KR19950030013 A KR 19950030013A KR 970016963 A KR970016963 A KR 970016963A
Authority
KR
South Korea
Prior art keywords
value
state
outputting
output signal
address
Prior art date
Application number
KR1019950030013A
Other languages
English (en)
Other versions
KR0149808B1 (ko
Inventor
김상봉
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950030013A priority Critical patent/KR0149808B1/ko
Publication of KR970016963A publication Critical patent/KR970016963A/ko
Application granted granted Critical
Publication of KR0149808B1 publication Critical patent/KR0149808B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

본 발명은 메모리 장치의 어드레스 발생회로를 공개한다. 그 회로는 메모리 장치, 필요한 데이타수와 메모리 열의 수에서 현재 열 어드레스를 뺀 제1값을 비교하여 상기 필요한 데이타수가 메모리 장치의 하나의 행에 존재하면 제1상태의 값을 출력하고, 두개 이상의 행에 존재하면 제2상태의 값을 출력하기 위한 판단수단, 제2값 계산수단, 제1값 및 상기 제2값을 선택적으로 출력하기 위한 제1선택수단, 판단수단의 제1상태의 출력신호에 응답하여 상기 필요한 데이타수를 출력하고, 판단수단의 제2상태의 출력신호에 응답하여 상기 제1선택수단의 출력신호를 출력하기 위한 제2선택수단, 소정수를 계수하기 위한 계수수단, 계수수단의 계수값이 제2선택수단의 출력값보다 작으면 제2상태의 신호를 출력하고 제1선택수단이 제1값을 선택하도록 하고, 크면 제1상태의 신호를 출력하고 제1선택수단이 제2값을 선택하도록 하기 위한 비교수단, 및 비교수단의 제2상태의 출력신호에 응답하여 어드레스를 발생하고, 제1상태의 출력신호에 응답하여 어드레스의 발생을 종료하기 하는 어드레스 발생수단으로 구성되어 메모리 영역을 효율적으로 사용할 수 있고, 어드레스 발생시 시간지연을 줄일 수 있다.

Description

메모리 장치의 어드레스 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 메모리 장치의 어드레스 발생회로를 나타내는 것이다.

Claims (4)

  1. 행과 열 어드레스에 의해서 선택되는 메모리 장치; 필요한 데이타수가 메모리열의 수에서 현재 열 어드레스를 뺀 제1값을 비교하여 상기 필요한 데이타수가 상기 메모리 장치의 하나의 행에 존재하면 제1상태의 값을 출력하고, 두개 이상의 행에 존재하면 제2상태의 값을 출력하기 위한 판단수단; 상기 필요한 데이타수로부터 상기 제1값을 뺀 제2값을 출력하기 위한 제2값 계산수단; 상기 제1값 및 상기 제2값을 선택적으로 출력하기 위한 제1선택수단; 상기 판단수단의 제1상태의 출력신호에 응답하여 상기 필요한 데이타수를 출력하고, 상기 판단수단의 제2상태의 출력신호에 응답하여 상기 제1선택수단의 출력신호를 출력하기 위한 제2선택수단; 소정수를 계수하기 위한 계수수단; 상기 계수수단의 계수값이 상기 제2선택수단의 출력신호의 값보다 작으면 제2상태의 신호를 출력하고 상기 제1선택수단이 제1값을 선택하도록 하고, 크면 제1상태의 신호를 출력하고 상기 제1선택수단이 제2값을 선택하도록 하기 위한 비교수단; 및 상기 비교수단의 제2상태의 출력신호에 응답하여 어드레스를 발생하고 상기 비교수단의 제1상태의 출력신호에 응답하여 어드레스의 발생을 종료하게 하는 어드레스 발생수단을 구비한 것을 특징으로 하는 메모리 장치의 어드레스 발생회로.
  2. 제1항에 있어서, 상기 제2값 계산수단은 상기 필요한 데이타수로부터 상기 제1값을 뺀값을 출력하기 위한 감산기; 및 소정의 클럭신호에 응답하여 상기 감산기의 출력신호를 저장하고 출력하기 위한 레지스터를 구비한 것을 특징으로 하는 메모리 장치의 어드레스 발생회로.
  3. 제1항에 있어서, 상기 판단수단은 상기 제1값을 계산하기 위한 제1값 계산수단; 및 상기 필요한 데이타수와 상기 제1값을 비교하기 위한 비교기를 구비한 것을 특징으로 하는 메모리 장치의 어드레스 발생회로.
  4. 제3항에 있어서, 상기 제1값 계산수단은 상기 메모리열의 수로부터 상기 현재 열 어드레스 값을 뺀 값을 출력하기 위한 감산기; 및 소정의 클럭신호에 응답하여 상기 감산기의 출력신호를 저장하고 출력하기 위한 레지스터를 구비한 것을 특징으로 하는 메모리 장치의 어드레스 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950030013A 1995-09-14 1995-09-14 메모리 장치의 어드레스 발생회로 KR0149808B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030013A KR0149808B1 (ko) 1995-09-14 1995-09-14 메모리 장치의 어드레스 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030013A KR0149808B1 (ko) 1995-09-14 1995-09-14 메모리 장치의 어드레스 발생회로

Publications (2)

Publication Number Publication Date
KR970016963A true KR970016963A (ko) 1997-04-28
KR0149808B1 KR0149808B1 (ko) 1998-10-15

Family

ID=19426800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030013A KR0149808B1 (ko) 1995-09-14 1995-09-14 메모리 장치의 어드레스 발생회로

Country Status (1)

Country Link
KR (1) KR0149808B1 (ko)

Also Published As

Publication number Publication date
KR0149808B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR930010985A (ko) 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR920010639A (ko) 강유전성 메모리용 감지증폭기 및 그 감지방법
KR890007284A (ko) 메시지 fifo 버퍼 제어기
KR890015157A (ko) 고속 디지탈 신호처리 프로세서
KR950001777A (ko) 반도체 기억 장치
KR980006247A (ko) 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR890016677A (ko) 반도체메모리
KR900003863A (ko) 디지탈 오디오기기의 뮤트회로
KR910015999A (ko) 반도체 메모리장치
KR950034206A (ko) 화상 신호 처리 장치
KR970063964A (ko) 비터비디코더의 생존메모리관리방법 및 그에 따른 생존메모리장치
KR970012754A (ko) 반도체 메모리 및 그 기입 방법
KR960032487A (ko) 반도체 기억장치
KR970017654A (ko) 복수의 클럭 사이클에서 동일한 액세스 타이밍을 가진 반도체 기억 장치
KR920020323A (ko) 중앙연산처리장치
KR970016963A (ko) 메모리 장치의 어드레스 발생회로
KR900017291A (ko) 지연 회로
KR940006347A (ko) 파형형성회로
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
KR940006351A (ko) 데이타 신장 장치
KR100188027B1 (ko) 어드레스 발생회로
KR970051264A (ko) 반도체 메모리 장치의 어드레스 발생회로
KR960006008A (ko) 병렬 테스트 회로를 포함한 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050506

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee