KR890016677A - 반도체메모리 - Google Patents

반도체메모리 Download PDF

Info

Publication number
KR890016677A
KR890016677A KR1019890005152A KR890005152A KR890016677A KR 890016677 A KR890016677 A KR 890016677A KR 1019890005152 A KR1019890005152 A KR 1019890005152A KR 890005152 A KR890005152 A KR 890005152A KR 890016677 A KR890016677 A KR 890016677A
Authority
KR
South Korea
Prior art keywords
refresh
signal
timer
semiconductor memory
memory
Prior art date
Application number
KR1019890005152A
Other languages
English (en)
Inventor
마키지 고바야시
미츠오 이소베
타츠야 이나츠키
히사시 우에노
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890016677A publication Critical patent/KR890016677A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 제 1 실시예에 따른 반도체메모리의 특징부분에 대한 구성을 나타낸 블럭도. 제 2 도는 제 1 도에 도시된 본 발명의 제 1 실시예에 따른 반도체메모리의 작용을 설명하기 위한 타임챠트. 제 3 도는 본 발명의 제 2 실시예에 따른 반도체메모리의 특징부분에 대한 구성을 나타낸 블럭도.

Claims (3)

  1. 다이나믹형 메모리셀을 갖춘 반도체메모리에 있어서, 상기 다이나믹형 메모리셀의 리프레쉬가 필요한지 여부를 판단하는 수단이 구비되어, 이 리프레쉬필요여부판단수단에 의해 라프레쉬가 필요하다고 판단되는 경우에 한해 외부로 부터 리프레쉬요구신호를 받아 리프레쉬동작을 실행하도록 된 것을 특징으로 하는 반도체메모리.
  2. 제 1 항에 있어서, 상기 리프레쉬의 필요성을 판단하는 수단은 소정의 주기로 신호를 발생시키는 타이머(7)와, 이 타이머(7)의 출력신호에 의해 셋트되어 이 셋트상에서만 상기 리프레쉬요구신호를 받아서 상기 리프레쉬동작을 실행하기 위한 리프레쉬실행신호를 발생시키는 한편 상기 리프레쉬동작의 실행에 의해 리셋트되는 플립플롭으로 구성된 것을 특징으로 하는 반도체메모리.
  3. 제 1 항에 있어서, 상기 리프레쉬의 필요성을 판단하는 수단은 소정의 주기로 신호를 발생시키는 타이머(7)와, 상기 리프레쉬동작이 실행되지 않을 때의 상기 타이머(7)의 출력신호수를 리프레쉬필요횟수로서 기억하게 되는 리프레쉬필요횟수기억부(9) 및, 상기 리프레쉬요구신호를 받아서 상기 리프레쉬동작을 실행하기 위한 리프레쉬실행신호를 상기 리프레쉬필요횟수기억부(9)에 기억된 리프레쉬기억횟수와 같은 수만큼 출력하게 되는 리프레쉬실행판단부(10)로 구성된 것을 특징으로 하는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890005152A 1988-04-19 1989-04-19 반도체메모리 KR890016677A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-96147 1988-04-19
JP63096147A JPH01267896A (ja) 1988-04-19 1988-04-19 半導体メモリ

Publications (1)

Publication Number Publication Date
KR890016677A true KR890016677A (ko) 1989-11-29

Family

ID=14157269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890005152A KR890016677A (ko) 1988-04-19 1989-04-19 반도체메모리

Country Status (5)

Country Link
US (1) US5027327A (ko)
EP (1) EP0338528B1 (ko)
JP (1) JPH01267896A (ko)
KR (1) KR890016677A (ko)
DE (1) DE68923899T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778991B2 (ja) * 1988-07-26 1995-08-23 株式会社東芝 半導体メモリ
JP2898016B2 (ja) * 1989-06-23 1999-05-31 新日本製鐵株式会社 メモリ装置
US5193165A (en) * 1989-12-13 1993-03-09 International Business Machines Corporation Memory card refresh buffer
JPH04141886A (ja) * 1990-10-01 1992-05-15 Nec Corp マイクロコンピュータ
EP0457310B1 (en) * 1990-05-15 1998-01-07 Seiko Epson Corporation Memory card
JP3225531B2 (ja) * 1990-05-15 2001-11-05 セイコーエプソン株式会社 メモリカード
EP0547758B1 (en) * 1991-12-18 1999-01-20 Sun Microsystems, Inc. Optional refresh
JP3426693B2 (ja) * 1994-03-07 2003-07-14 株式会社日立製作所 半導体記憶装置
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
JP3165585B2 (ja) * 1994-05-13 2001-05-14 シャープ株式会社 情報処理装置
US6025741A (en) * 1996-12-23 2000-02-15 International Business Machines Corporation Conditional restore for execution unit
US7930471B2 (en) 2004-11-24 2011-04-19 Qualcomm Incorporated Method and system for minimizing impact of refresh operations on volatile memory performance
JP4664126B2 (ja) 2005-06-14 2011-04-06 富士通セミコンダクター株式会社 半導体メモリ
JP4934118B2 (ja) * 2008-09-05 2012-05-16 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2015032325A (ja) * 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
FR3094830A1 (fr) * 2019-04-08 2020-10-09 Proton World International N.V. Circuit d'alimentation d'une mémoire volatile

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292676A (en) * 1978-11-15 1981-09-29 Lockheed Electronics Co., Inc. Refresh cycle minimizer in a dynamic semiconductor memory
JPS5888894A (ja) * 1981-11-19 1983-05-27 Hitachi Ltd リフレツシユ・アクセス競合製御回路
JPS58182193A (ja) * 1982-04-19 1983-10-25 Toshiba Corp リフレツシユ制御装置
EP0116774B1 (en) * 1982-12-27 1991-07-24 Kabushiki Kaisha Toshiba Semiconductor memory device with a refresh mechanism
US4672583A (en) * 1983-06-15 1987-06-09 Nec Corporation Dynamic random access memory device provided with test circuit for internal refresh circuit
US4625301A (en) * 1983-11-30 1986-11-25 Tandy Corporation Dynamic memory refresh circuit
EP0164735A3 (en) * 1984-06-11 1988-11-09 Nec Corporation A microprocessor having a dynamic memory refresh circuit

Also Published As

Publication number Publication date
DE68923899D1 (de) 1995-09-28
DE68923899T2 (de) 1996-03-14
JPH01267896A (ja) 1989-10-25
EP0338528B1 (en) 1995-08-23
EP0338528A3 (en) 1991-11-13
US5027327A (en) 1991-06-25
EP0338528A2 (en) 1989-10-25

Similar Documents

Publication Publication Date Title
KR890016677A (ko) 반도체메모리
KR900002306A (ko) 리프레쉬 제어회로
KR880011801A (ko) 반도체 기억장치
KR890008830A (ko) 가상형 스태틱 반도체기억장치
KR850000125A (ko) Mos 기억장치
KR840002107A (ko) 검사 벡터 인덱싱 방법 및 장치
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
KR950001777A (ko) 반도체 기억 장치
KR920007186A (ko) 테스트모드기능 내장 다이내믹 랜덤 액세스 메모리장치
KR960005605A (ko) 반도체 기억장치
KR870008314A (ko) 반도체 기억장치
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR880008149A (ko) 단일 칩 프로세서
KR930014041A (ko) 선택적 재생
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR880006585A (ko) 차량용 제어장치
KR970076822A (ko) 반도체 기억 장치
KR900017291A (ko) 지연 회로
KR840003159A (ko) 인버어터 제어회로
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
KR940022552A (ko) 다이나믹형 반도체 메모리
KR970076879A (ko) 동적 메모리 장치의 테스트 회로
KR880008331A (ko) 다이나믹 램
FR2264427A1 (ko)
KR890015130A (ko) 마이크로 프로세서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL