KR940022552A - 다이나믹형 반도체 메모리 - Google Patents

다이나믹형 반도체 메모리 Download PDF

Info

Publication number
KR940022552A
KR940022552A KR1019940004659A KR19940004659A KR940022552A KR 940022552 A KR940022552 A KR 940022552A KR 1019940004659 A KR1019940004659 A KR 1019940004659A KR 19940004659 A KR19940004659 A KR 19940004659A KR 940022552 A KR940022552 A KR 940022552A
Authority
KR
South Korea
Prior art keywords
signal
semiconductor memory
entry
dynamic semiconductor
special function
Prior art date
Application number
KR1019940004659A
Other languages
English (en)
Other versions
KR0167869B1 (ko
Inventor
다카시 오사와
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR940022552A publication Critical patent/KR940022552A/ko
Application granted granted Critical
Publication of KR0167869B1 publication Critical patent/KR0167869B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 복수종류의 특수기능모드를 탑재한 DRAM에 있어서, 종래부터 표준화되어 있는 WCBR의 엔트리방식과 모순됨이 없이 각 모드로 구별하여 간단하게 엔트리할 수 있고, 사용자에게 받아들여지기 쉬운 엔트리방식을 실현하기 위한 것이다.
상기 목적을 달성하기 위한 본 발명은, 복수 종류의 특수기능모드를 탑재한 DRAM에 있어서, WCBR사이클이 개시된 후에 /RAS신호가 액티브상태인 때에 /WE 신호가 액티브로 되는 회수를 카운트하는 카운터회로와, 그 카운트결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 엔트리회로를 내장한 것을 특징으로 한다.

Description

다이나믹형 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 16도는 본 발명에서 사용되는 카운터회로의 일례를 나타낸 회로도,
제 18도는 제1실시예에 관한 엔트리회로의 일례를 나타낸 회로도.

Claims (15)

  1. 복수 종류의 특수기능모드를 탑재한 다이나믹형 반도체 메모리에 있어서, /CAS 신호와, /WE 신호를 /RAS신호보다도 먼저 액티브로 하는 WCBR사이클이 개시된 후에 /RAS 신호가 액티브상태인 때에 /WE신호가 액티브로 되는 회수를 카운트하고, 카운트결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 엔트리 회로(180)를 내장한 것을 특징으로 하는 다이나믹형 반도체 메모리.
  2. 복수 종류의 특수기능모드를 탑재한 다이나믹형 반도체 메모리에 있어서, /CAS 신호와, /WE 신호를 /RAS신호보다도 먼저 액티브로 하는 WCBR사이클이 개시된 후에 /CAS 신호가 액티브상태인 때에 /CAS신호가 액티브로 되는 회수를 카운트하고, 카운트결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 엔트리 회로를 내장한 것을 특징으로 하는 다이나믹형 반도체 메모리.
  3. 복수 종류의 특수기능모드를 탑재한 다이나믹형 반도체 메모리에 있어서, /CAS 신호와, /WE 신호를 /RAS신호보다도 먼저 액티브로 하는 WCBR사이클이 개시된 후에 /RAS 신호가 액티브상태인 때에 /CAS신호가 액티브로 되는 회수를 카운트하고, 카운트결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 엔트리 회로를 내장한 것을 특징으로 하는 다이나믹형 반도체 메모리.
  4. 제1항에 있어서, 상기 엔트리회로는 상기 /WE 신호의 카운트의 2회 째 이후의 최종회 때에 /WE신호가 액티브로 되는 타이밍에서의 어드레스 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  5. 제2항에 있어서,상기 엔트리회로는 상기 /RAS 신호의 카운트의 2회 째 이후의 최종회 때에 /RAS신호가 액티브로 되는 타이밍에서의 어드레스 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  6. 제3항에 있어서,상기 엔트리회로는 상기 /CAS 신호의 카운트의 2회 째 이후의 최종회 때에 /CAS신호가 액티브로 되는 타이밍에서의 어드레스 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  7. 제1항에 있어서,상기 엔트리회로는 상기 /WE 신호의 카운트의 2회 째 이후의 최종회 때에 /WE신호가 액티브로 되는 타이밍에서의 I/O 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  8. 제2항에 있어서,상기 엔트리회로는 상기 /RAS 신호의 카운트의 2회 째 이후의 최종회 때에 /RAS신호가 액티브로 되는 타이밍에서의 I/O 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  9. 제3항에 있어서,상기 엔트리회로는 상기 /CAS 신호의 카운트의 2회 째 이후의 최종회 때에 /CAS신호가 액티브로 되는 타이밍에서의 I/O 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  10. 제1항에 있어서, 상기 엔트리회로는 상기 /WE신호가 2회 이상 액티브로 되는 회수를 최종회까지 카운트한 후에 /RAS신호가 비액티브상태로 되돌아오는 타이밍에서의 어드레스 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  11. 제2항에 있어서, 상기 엔트리회로는 상기 /RAS신호가 2회 이상 액티브로 되는 회수를 최종회까지 카운트한 후에 /CAS신호가 비액티브상태로 되돌아오는 타이밍에서의 어드레스 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  12. 제3항에 있어서, 상기 엔트리회로는 상기 /CAS신호가 2회 이상 액티브로 되는 회수를 최종회까지 카운트한 후에 /RAS신호가 비액티브상태로 되돌아오는 타이밍에서의 어드레스 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  13. 제1항에 있어서, 상기 엔트리회로는 상기 /WE신호가 2회 이상 액티브로 되는 회수를 최종회까지 카운트한 후에 /RAS신호가 비액티브상태로 되돌아오는 타이밍에서의 I/O 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  14. 제2항에 있어서, 상기 엔트리회로는 상기 /RAS신호가 2회 이상 액티브로 되는 회수를 최종회까지 카운트한 후에 /CAS신호가 비액티브상태로 되돌아오는 타이밍에서의 I/O 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
  15. 제3항에 있어서, 상기 엔트리회로는 상기 /CAS신호가 2회 이상 액티브로 되는 회수를 최종회까지 카운트한 후에 /RAS신호가 비액티브상태로 되돌아오는 타이밍에서의 I/O 입력을 참조하고, 참조결과에 따라 복수의 특수기능모드로 구별하여 엔트리하는 것을 특징으로 하는 다이나믹형 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940004659A 1993-03-10 1994-03-10 다이나믹형 반도체 메모리 KR0167869B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-49700 1993-03-10
JP5049700A JP2914843B2 (ja) 1993-03-10 1993-03-10 ダイナミック型半導体メモリ

Publications (2)

Publication Number Publication Date
KR940022552A true KR940022552A (ko) 1994-10-21
KR0167869B1 KR0167869B1 (ko) 1999-02-01

Family

ID=12838464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004659A KR0167869B1 (ko) 1993-03-10 1994-03-10 다이나믹형 반도체 메모리

Country Status (6)

Country Link
US (1) US5521873A (ko)
EP (1) EP0615249B1 (ko)
JP (1) JP2914843B2 (ko)
KR (1) KR0167869B1 (ko)
DE (1) DE69409146T2 (ko)
TW (1) TW279983B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08180700A (ja) * 1994-12-28 1996-07-12 Nec Corp 半導体記憶装置とその試験方法
KR100232897B1 (ko) * 1996-12-31 1999-12-01 김영환 클럭 인에이블 신호의 제어를 통한 디램 상태 자동설정장치 및 그 구현방법
JP3737437B2 (ja) * 2001-02-01 2006-01-18 Ｎｅｃエレクトロニクス株式会社 半導体メモリ及びその動作モードのエントリー方法
JP2003045200A (ja) 2001-08-02 2003-02-14 Mitsubishi Electric Corp 半導体モジュールおよびそれに用いる半導体記憶装置
JP2007018710A (ja) * 2006-09-05 2007-01-25 Fujitsu Ltd 半導体装置及びその試験方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ｒａｍ
FR2623652A1 (fr) * 1987-11-20 1989-05-26 Philips Nv Unite de memoire statique a plusieurs modes de test et ordinateur muni de telles unites
KR920007805Y1 (ko) * 1991-02-09 1992-10-19 조규섭 볍씨 침종겸용 최아장치

Also Published As

Publication number Publication date
EP0615249A2 (en) 1994-09-14
JP2914843B2 (ja) 1999-07-05
DE69409146T2 (de) 1998-08-20
TW279983B (ko) 1996-07-01
EP0615249B1 (en) 1998-03-25
US5521873A (en) 1996-05-28
EP0615249A3 (en) 1995-08-23
DE69409146D1 (de) 1998-04-30
KR0167869B1 (ko) 1999-02-01
JPH06267297A (ja) 1994-09-22

Similar Documents

Publication Publication Date Title
KR840003893A (ko) 다이나믹형 mos 랜덤 액세스 메모리
KR900002306A (ko) 리프레쉬 제어회로
KR910019047A (ko) 캐쉬메모리 내장반도체 기억장치
KR890012385A (ko) 반도체 집적회로
KR870003430A (ko) 반도체 집적 회로장치
JPS5619586A (en) Semiconductor memory unit
KR950020094A (ko) 마이크로 컴퓨터
KR880008149A (ko) 단일 칩 프로세서
KR950001777A (ko) 반도체 기억 장치
KR900006860A (ko) 메모리 시스템
KR920002393A (ko) 자동차용 입력인터페이스
KR940022552A (ko) 다이나믹형 반도체 메모리
KR920020493A (ko) 반도체 기억장치
KR940022567A (ko) 반도체 집적회로
KR920001516A (ko) 데이터 기억장치
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
KR910013276A (ko) 반도체 집적 회로 장치
KR970076878A (ko) 동적 메모리 장치의 테스트 회로
KR980004943A (ko) 컬럼 어드레스 버퍼 래치 인에이블 방법 및 그 장치
JPS56115964A (en) Tester
KR960038980A (ko) 반도체 메모리장치
KR890012450A (ko) 논리회로
KR960002351A (ko) 리프레쉬 모드 감지기를 포함하는 리프레쉬 장치
KR970002614A (ko) 프로그램 카운터 데이타를 이용한 오동작 방지회로
KR950021501A (ko) 반도체 소자의 기판전위 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080813

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee