KR100232897B1 - 클럭 인에이블 신호의 제어를 통한 디램 상태 자동설정장치 및 그 구현방법 - Google Patents

클럭 인에이블 신호의 제어를 통한 디램 상태 자동설정장치 및 그 구현방법 Download PDF

Info

Publication number
KR100232897B1
KR100232897B1 KR1019960080254A KR19960080254A KR100232897B1 KR 100232897 B1 KR100232897 B1 KR 100232897B1 KR 1019960080254 A KR1019960080254 A KR 1019960080254A KR 19960080254 A KR19960080254 A KR 19960080254A KR 100232897 B1 KR100232897 B1 KR 100232897B1
Authority
KR
South Korea
Prior art keywords
signal
output
dram
clock enable
state
Prior art date
Application number
KR1019960080254A
Other languages
English (en)
Other versions
KR19980060887A (ko
Inventor
이명돈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960080254A priority Critical patent/KR100232897B1/ko
Priority to TW086117627A priority patent/TW414893B/zh
Priority to US08/980,454 priority patent/US5881018A/en
Priority to DE19755161A priority patent/DE19755161B4/de
Priority to JP9347930A priority patent/JPH10199238A/ja
Publication of KR19980060887A publication Critical patent/KR19980060887A/ko
Application granted granted Critical
Publication of KR100232897B1 publication Critical patent/KR100232897B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)

Abstract

본 발명은 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치 및 그 구현 방법에 관한 것으로, 디램 동작시 변경되는 특정 모드를 복수의 신호를 제어하여 실행했던 기존의 불편했던 점을 감안하여, 디램에 입력되는 클럭 인에이블 신호를 제어하고, 이 제어된 클럭 인에이블 신호를 분석하여 디램의 모드를 자동으로 설정하여 변경되도록 하므로써, 디램을 제어하는 유저에게 편리함을 제공하는 잇점이 있다.

Description

클럭 인에이블 신호의 제어를 통한 디램 상태 자동설정장치 및 그 구현방법
본 발명은 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치 및 그 구현 방법에 관한 것으로, 디램에 입력되는 클럭 인에이블 신호를 제어하고, 이 제어된 클럭 인에이블 신호를 분석하여 디램의 모드를 자동으로 설정하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치 및 그 구현 방법에 관한 것이다.
일반적으로 S-디램 및 디램에서의 제어방식은 메인 프로세서(MPU)에서 칩 셀렉트 신호(/CS), 라스신호(/RAS), 카스신호(/CAS), 라이트 인에이블 신호(/WE) 및 클럭 인에이블 신호(CKE)의 일괄적인 제어 신호의 처리에 따라 S-디램 및 디램이 동작을 하고 있다.
그 일예를 들면, 상기 클럭 인에이블 신호의 상태에 따라 디램의 동작 모드가 변경되는데, 이 클럭 인에이블 신호는 평상시 ‘하이’ 상태를 유지하다가 어떠한 모드 변경을 행할 시 ‘로우’로 천이된다.
그러나 상기 신호만 변경된다하여 모드가 변경되는 것이 아니고 상기 다른 신호들과 조합된 상태에서 모드가 변경이 된다.
보편적으로는 상기 클럭 인에이블 신호가 ‘로우’ 상태가 되면 파워절감모드로 모드 변경되고, 이 파워절감보드가 행해지면 셀프 리프레쉬도 수행된다.
그리고 상기 클럭 인에이블 신호의 ‘로우’ 상태에 의해 수행되는 또 하나의 모드는 클럭 서스팬드(suspend) 모드로 이는 ‘로우’ 상태의 클럭 인에이블 신호와 카스신호 및 라스신호의 조합이 이루어져야 만 한다
따라서 상기와 같은 제어를 할 경우 상기 각 신호입력단자인 핀들의 설정 레벨을 숙지하고 있어야 하는 불편함이 있고, 아울러 기능 변경시 마다 각 신호 입력 핀들의 레벨 설정을 바꾸어 주어야 하는 번거로움이 있다.
본 발명은 상기에 기술한 바와 같은 종래 불편한점을 감안하여, 외부에서 인가되는 클럭 인에이블 신호를 제어하고, 이 제어된 클럭 인에이블 신호를 판단하여 디램 내에서 자동으로 다른 신호들의 레벨을 제어하도록 하므로써, 디램의 동작 상태가 자동으로 설정되도록 하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해, 클럭 인에이블 신호의 로우값을 조정하여 상기 로우값이 연속적으로 몇개 입력되는 가에 따라 디램 상태를 자동으로 제어하게 한 것이다.
제1도는 본 발명에 의한 디램 상태 자동설정장치의 개략 블럭도.
제2도는 제1도의 주파수 증폭부를 상세하게 나타내는 블럭도.
제3도는 제1도의 클럭 인에이블 검출부 및 제어부를 상세하게 나타내는 블럭도.
제4도는 제1도의 상태설정 신호 출력부를 상세하게 나타내는 블럭도.
제5도는 본 발명의 디램 상태 자동설정장치 동작시 각 동작 상태를 나타내는 동작 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 주파수 증폭부 11 : 주파수 체배기
12 : 래치 2 : 클럭 인에이블 검출부 및 제어부
21,22 : 플립플롭 23 : S-OUT 신호 출력단
24 : 래치 25 : CK-EN 신호 출력단
3 : 상태 설정 신호 출력부 31 : 먹스
INV : 인버터 NOR : 노아 게이트
EX-OR : 익스클루시브 오아 게이트 NAND : 낸드 게이트
상기와 같이 동작되도록 하는 본 발명의 디램 상태 자동설정장치는, 외부에서 입력되는 주 클럭을 복수배 증폭시켜 내부 클럭 신호로 출력하며, 클럭 인에이블 신호 검출 및 제어부에서 출력되는 주파수 증폭부 인에이블 신호(FD-EN)에 의해 제어를 받는 주파수 증폭부와; 외부에서 인가되는 클럭 인에이블 신호(CKE)를 검출하고 이 CKE의 검출된 신호와 상기 주파수 증폭부에서 출력되는 내부 블럭 신호를 조합하여 각 부를 제어하는 제어신호를 생성하며, 디램 상태설정 신호(S-OUT)를 출력하는 클럭 인에이블 검출부 및 제어부; 및 상기 클럭 인에이블 검출부 및 제어부에서 출력되는 각 제어신호의 상태에 따라 디램 셀 내부로 인가될 명령 신호를 출력하는 상태설정 신호 출력부를 포함하는 것을 특징으로 한다.
또한, 상기와 같이 동작되도록 하는 본 발명의 디램 상태 자동설정 구현 방법은 디램 내부에 인가되는 클럭 인에이블 신호의 연속되는 로우 값 갯수의 종류에 따라 각기 다른 모드의 디램 상태가 실행되도록 규정짓고; 상기 규정된 값에 따라 클럭 인에이블 신호의 로우 값 갯수를 실행시키고자 하는 모드에 대응하는 갯수가 되도록 제어하여 디램으로 인가하며; 디램 내부에서는 상기 입력되는 클럭 인에이블 신호의 로우 값 갯수를 카운팅 하고; 상기 카운팅된 로우값 갯수에 따라 디램 내부적으로 디램 셀을 선택하는데 필요로 되는 명령신호들의 상태를 자동으로 설정해주므로써, 클럭 인에이블 신호의 상태에 따라 디램의 상태가 자동으로 설정되도록 하는 것을 특징으로 한다.
상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제1도는 본 발명에 의해 구현된 디램 상태 자동설정장치의 개략적인 블럭도로, 외부에서 입력되는 주 클럭(CLK)을 ×8배 증폭시켜 내부 클럭 신호(XSCLK)로 출력하며, 클럭 인에이블 신호 검출 및 제어부(2)에서 출력되는 주파수 증폭부 인에이블 신호(Frequency Detection Enable : 이하 FD-EN 신호라 칭한다)에 의해 제어를 받는 주파수 증폭부(1)와; 외부에서 인가되는 클럭 인에이블 신호(Clock Enable : 이하 CKE 신호라 칭한다)를 검출하고, 이 CKE의 검출된 신호와 상기 주파수 증폭부(1)에서 출력되는 내부 클럭 신호를 조합하여 각 부를 제어하는 제어신호를 생성하며, 디램 상태설정 신호(STATUS OUT : 이하 S-OUT 신호라 칭한다)를 출력하는 클럭 인에이블 검출부 및 제어부(2); 및 상기 클럭 인에이블 검출부 및 제어부(2)에서 출력되는 각 제어신호의 상태에 따라 디램 셀 내부로 인가될 명령 신호를 출력하는 상태설정 신호 출력부(3)를 포함한다.
상기 주파수 증폭부(1)는 제2도와 같이 구현할 수 있는 바, 외부에서 입력되는 클럭(CLK)과, FD-EN 신호를 노아 연산하는 노아-게이트(NOR1)와; 상기 노아 게이트(NOR1)에서 출력되는 신호의 주파수를 체배하는 복수개의 주파수 체배기(11)와; 상기 복수의 주파수 체배기(11)를 통해 8배 체배된 내부 클럭 신호를 저장하는 래치(12)로 이루어지며; 상기 래치(12)는 상기 클럭 인에이블 검출부 및 제어부(2)에서 입력되는 FD-EN 신호의 상태에 따라 상기 저장된 내부 클럭 신호를 출력한다.
이때 상기 FD-EN 신호는 ‘하이’ 액티브 신호로 ‘하이’ 상태일 때에만 상기 래치(12)가 동작되도록 한다.
상기 클럭 인에이블 검출부 및 제어부(2)는 제3도와 같이 구현할 수 있는 바, 일측 단자로는 상기 내부 클럭 신호를 입력받고, 타측 단자로는 인버터(INV1)를 통해 반전된 내부 블럭 신호를 인가받는 제 1 플립플롭(21)과; 상기 제 1 플립플롭(21)에서 출력되는 두 출력신호를 각각 입력받는 제 2 플립플롭(22)과; 상기 각각의 플립플롭(21, 22)에서 출력된 신호를 조합하여 S-OUT 신호로 출력하는 S-OUT 신호 출력단(23)과; 일측 단자로는 상기 내부 클럭신호를 입력받고, 타측 단자로는 CKE 신호를 입력받아 익스클루시브 오아 연산을 행하여 리셋 신호를 출력하는 익스클루시브 오아 게이트(EX-OR1)와; 상기 익스클루시브 오아 게이트(EX-OR)에서 출력된 신호를 일측 단자로 입력받고, 타측 단자로는 복수의 인버터(INV2, INV3)를 거쳐 소정 시간 동안 지연된 CKE 신호를 입력받아 래치 시킨 후, 클럭 인에이블 래치 신호(Clock Enable Latch Out 이하 CK-EN 신호라 칭한다)로 출력하는 래치(24); 및 상기 리셋 신호와 클럭 인에이블 신호와, 상기 래치(24)에서 출력된 신호들을 조합하여 FD-EN 신호를 출력하는 FD-EN 신호 출력단(25)으로 이루어진다.
이때 각 플립플롭(21, 22)은 상기 익스클루시브 오아 게이트(EX-OR1)를 통해 입력되는 리셋 신호가 ‘로우’ 상태일때 동작하여, 일측 단자로 입력되는 내부 클럭 신호를 카운팅한다.
그리고 상기 플립플롭은 본 발명에서는 RS 플립플롭을 사용하였다.
상기 S-OUT 신호 출력단(23)은 제 1 플립플롭(21)에서 출력된 신호와 인버터(INV4)를 거친 제 2 플립플롭(22)의 출력신호(Q1)를 낸드 연산하는 낸드 게이트(NAND1)와; 상기 낸드 게이트(NAND1)에서 출력된 신호와 제 1 플립플롭(22)에서 출력(Q0)된 신호를 노아 연산하는 노아 게이트(NOR2); 및 상기 노아 게이트(NOR2)에서 출력된 신호를 반전시켜 최종 S-OUT 신호로 출력하는 인버터(INV5)로 이루어진다.
상기 FD-EN 신호 출력단(25)은 상기 CKE 신호를 일측으로 입력받고, 타측으로는 상기 래치(24)에서 출력된 CK-EN 신호를 입력받아 익스클루시브 오아 연산을 행하는 익스클루시브 오아 게이트(EX-OR2)와; 상기 익스클루시브 오아 게이트(EX-OR2)의 출력을 반전시키는 인버터(INV6)와; 일측 단자로는 상기 리셋 신호를 입력받고, 타측 단자로는 상기 인버터(INV6)의 출력을 입력받아 낸드 연산하여, FD-EN 신호로 출력하는 낸드 게이트(NAND2)로 이루어진다.
한편, 상기 상태설정 신호 출력부(3)는 제4와 같이 구현할 수 있는 바, 복수의 일측 단자(I0∼ I3)로는 외부에서 입력되는 명령(/CS, /RAS, /CAS, /WE)을 입력받고, 복수의 타측단자(/I0∼ /I3)로는 복수개의 인버터(INV7 ∼ INV10)를 통한 상기 S-OUT 신호를 입력받으며, 이의 출력(OUT1 ∼ OUT4)은 인버터(INV11)를 통한 상기 CK-EN 신호의 상태에 따라 외부 신호 출력 및 내부에서 설정된 신호를 출력하는 먹스(31)로 이루어진다.
이때 상기 먹스(31)의 출력에서 외부 입력 명령(/CS, /RAS, /CAS, /WE)을 출력단자(OUT1 ∼ OTU4)로 출력할 경우는 상기 CK-EN 신호가 ‘하이’ 상태로 입력될 경우이고, 반대로 CK-EN 신호가 ‘로우’ 상태일 때에는 내부에서 설정된 신호(/ICS, /IRAS, /ICAS, /IWE)가 출력된다.
참고로 상기 본 발명에 의해 생성된 각 신호들의 상태 및 역할에 대해 설명하면 다음과 같다.
1) 클럭 신호(CLK) : 시스템 주 클럭
2) 클럭 인에이블 신호(CKE) : 메인 프로세서 또는 디램 외부로 부터 입력되어지는 디램 상태 설정용 외부 신호로써, 본 발명에서는 이의 로우 상태를 제어하여 로우 상태가 몇번인지에 따라 디램의 모드가 변경되도록 한다.
즉, 상기에서 잠시 언급한 바 있는 CKE 신호의 ‘로우’ 상태에 따라 변경되는 디램의 3가지 모드(파워절감모드, 셀프 리프레쉬 모드, 클럭 서스팬드 모드)를 클럭의 ‘로우’ 상태가 몇번인가에 따라 내부적으로 자동 변경 설정되도록 한 것이다.
이때 본 발명에서는 ‘로우’ 상태가 연속적으로 3번이 입력되면 클럭 서스팬드 모드 라고 규정하고, 2번 입력되면 파워절감모드로 규정하고, 1번 입력되면 셀프 리프레쉬 모드라고 규정지었다.
물론 이와 같은 규정은 사용되는 디램의 종류 또는 메인 프로세서, 사용 환경에 따라 제어 프로그램을 변경하여 사용하면 되므로 쉽게 변경할 수 있으며, 상기 파워절감모드에서는 파워절감모드가 수행되면 셀프 리프레쉬 모드는 자동으로 실행되기 때문에 별도로 구분하지 않아도 무난하다.
3) 내부 클럭 신호(×8CLK) : 상기 클적의 8배 체배된 클럭으로, 내부 상태를 결정하는 상기 제 1 , 제 2 플립플롭의 클럭으로 사용되며, 상기 CKE 신호에 동기되어 출력된다.
또한 상기 CKE 신호와 익스클루시브 오아 연산되어 리셋신호를 생성하고, FD-EN 신호 및 CK-EN 신호 생성에도 사용된다.
4) 리셋신호(RESET : R) : 상기 각 플립플롭의 동작을 제어하는 신호로, ‘로우’ 상태일때 플립플롭이 동작되도록 한다.
그리고, ‘로우’ 상태일 경우 상기 FD-EN 신호를 인에이블 시키며, ‘하이’ 상태일 경우 디스에이블 시킨다.
5) 각 플립플롭의 출력 신호(Q0, Q1) : 각 플립플롭의 출력신호로, 외부에서 입력되어진 CKE 신호의 로우 갯수만큼 발생된 내부 클럭 신호의 갯수를 카운팅한 신호이다.
6) 디램 상태설정 신호(S-OUT) : 상기 각 플립플롭의 출력상태의 조합에 따른 디램 상태설정 출력 신호이다.
7) 클럭 인에이블 래치 신호(CK-EN) : CKE 신호 및 내부 클럭 신호의 익스클루시브 연산에 의해 생성된 신호로, 상기 먹스(31)의 출력 선택 신호로 사용된다.
즉, ‘하이’ 상태이면 외부에서 입력된 명령을 먹스(31)의 출력으로 내보내고, ‘로우’ 상태이면 내부에서 설정된 신호(/ICS, /IRAS, /ICAS, /IWE)를 먹스(31)의 출력으로 내보낸다.
8) 주파수 증폭부 인에이블 신호(FD-EN) : 리셋신호와 CKE 신호 및 CK-EN 신호의 조합에 의해 생성된 신호로, ‘하이’ 상태일때 주파수 증폭부의 동작이 이루어지도록 하고, 반대로 ‘로우’ 일때에는 동작되지 않도록 제어한다.
이상과 같이 구성된 본 발명의 디램 상태 자동설정장치의 동작을 제5도의 타이밍도를 참조하여 상세히 설명하면 하기와 같다.
외부에서 주 클럭(CLK) 신호(제5(a)도)가 입력되면, 상기 클럭 신호(제5(a)도)를 FD-EN 신호(제5(a)도)와 노아 연산(NOR1)하고, 이 연산된 신호를 복수개의 주파수 체배기(11)를 통해 8배 체배시켜 내부 클럭 신호(제5(c)도)로 생성한다.
상기 생성된 내부 클럭 신호(제5(a)도)는 클럭 인에이블 검출부 및 제어부(2) 내의 제 1 플립플롭(21)으로 입력되고, 각각의 플립플롭(21, 22)을 거쳐 S-OUT 신호 출력부(23)로 입력되어 연산된 다음 S-OUT 신호(제5도 (g))로 출력된다.
이때 상기 내부 클럭 신호(제5(c)도)의 제 1 플립플롭(21)의 출력은 FD- EN 신호(제5도 (i))가 ‘하이’ 일때 출력된다.
그리고 상기 내부 클럭 신호(제5(c)도)는 CKE 신호(제5(b)도)와 익스클루시브 오아 게이트(EX-OR)를 통해 연산된 후, 각 플립플롭(21, 22)의 리셋 단자로 입력되며, ‘로우’ 상태일 경우에 상기 각 플립플롭(21, 22)에서 내부 클럭 신호(제5(c)도)의 로우 갯수를 카운팅 하도록 한다.
카운팅 결과 로우 갯수가 도면에 도시된 바와 같이 연속적으로 3번이 입력되면 각 플립플롭(21, 22)의 출력(Q1, Q2)이 연속적으로 이어서 ‘하이’ 상태로 뜨게 된다.
이처럼 하이 상태의 값이 출력되면 상기 S-OUT 신호 출력부(23)에서는 S-OUT 신호가 ‘하이’ 상태에서 ‘로우’ 상태로 천이되어 출력된다.
이에따라 디램 내부적으로 현재 클럭 서스팬드 모드가 설정되었음을 알 수 있게 된다.
이에 따라 먹스(31)에서 출력되는 값을 선택하는 CK-EN 신호(제5도 (h))는 래치(24)를 통해 ‘로우’ 상태로 출력되어 내부에서 설정된 값(/ICS, /IRAS, /ICAS, /IWE)이 셀 어레이로 입력되도록 한다.
이때 먹스(31)에서 출력되는 값은 클럭 서스팬드 모드이므로, ‘0001’의 값이 출력된다.
이와 같은 과정을 통해 디램의 상태를 자동으로 설정하게 되는데, 나머지 모드에 대한 동작도 상기와 같은 형태로 수행된다.
도면(제5도)에서 보면 CKE 신호(제5(b)도)의 형태가 ‘로우’ 값이 입력되는 부분이 첫번째 주기에서는 3번, 두번째 주기에서는 2번, 세번째 주기에서는 1번으로 나타나고 있으며, S-OUT 신호(제5도 (g))는 각 플립플롭(21, 22)의 출력(제5도 (e), (f))이 연속적으로 ‘하이’ 상태가 될때 클럭 서스팬드 모드임을 나타내기 위해 ‘로우’ 상태로 천이된다.
그리고 나머지 모드에서는 그대로 ‘하이’ 상태를 유지한다.
이에 따른 내부 설정된 신호(/ICS, /IRAS, /ICAS, /IWE)의 출력은 클럭 서스팬드 모드일때에는 ‘0001’, 그리고 나머지 모드에서는 ‘0111’ 값을 출력하는 바, 이의 출력은 상기에서도 언급한 바와 같이, 먹스(31)의 셀렉트 단자(SEL)로 입력되는 CK-EN 신호(제5도 (h))의 상태에 따라 출력한다.
이와 같은 내부설정 값의 규정 역시 유저에 따라 그 값은 얼마든지 변경할 수 있음은 물론이다.
이상에서 상세히 설명한 바와 같이 본 발명은 디램 동작시 변경되는 특정 모드를 복수의 신호를 제어하여 실행했던 기존의 불편했던 점을 감안하여, 외부 클럭 인에이블 신호의 제어만을 통해 자동적으로 변경될 수 있도록 하므로써, 디램을 제어하는 유저에게 편리함을 제공하는 잇점이 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (12)

  1. 외부에서 입력되는 주 클럭을 복수배 증폭시켜 내부 클럭 신호로 출력하며, 클럭 인에이블 신호 검출 및 제어부에서 출력되는 주파수 증폭부 인에이블 신호(FD-EN)에 의해 제어를 받는 주파수 증폭부와; 외부에서 인가되는 클럭 인에이블 신호(CKE)를 검출하고, 이 CKE의 검출된 신호와 상기 주파수 증폭부에서 출력되는 내부 클럭 신호를 조합하여 각 부를 제어하는 제어신호를 생성하며, 디램 상태설정 신호(S-OUT)를 출력하는 클럭 인에이블 검출부 및 제어부; 및 상기 클럭 인에이블 검출부 및 제어부에서 출력되는 각 제어신호의 상태에 따라 디램 셀 내부로 인가될 명령 신호를 출력하는 상태설정 신호 출력부를 포함하는 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정 장치.
  2. 청구항 1에 있어서, 상기 주파수 증폭부는 외부에서 입력되는 클럭(CLK)과, FD-EN 신호를 노아 연산하는 논리 소자와; 상기 논리 소자에서 출력되는 신호의 주파수를 체배하는 복수개의 주파수 체배기와; 상기 복수의 주파수 체배기를 통해 복수배 체배된 내부 클럭 신호를 저장하는 래치를 포함하는 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치.
  3. 청구항 2에 있어서, 상기 래치는 상기 클럭 인에이블 검출부 및 제어부에서 입력되는 FD-EN 신호의 상태에 따라 상기 저장된 내부 클럭 신호를 출력하는 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치.
  4. 청구항 1에 있어서, 상기 외부에서 인가되는 클럭 인에이블 신호(CKE)는 펄스 값 중 연속되는 ‘로우’ 상태 값의 갯수에 따라 각각 디램 내에서 수행되는 모드를 선택 지정하도록 규정된 신호인 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치.
  5. 청구항 1에 있어서, 상기 클럭 인에이블 검출부 및 제어부는 일측 단자로는 상기 내부 클럭 신호를 입력받고, 타측 단자로는 반전소자를 통해 반전된 내부 클럭 신호를 인가받는 제 1 플립플롭과; 상기 제 1 플립플롭에서 출력되는 두 출력신호를 각각 입력받는 제 2 플립플롭과; 상기 각각의 플립플롭에서 출력된 신호를 조합하여 S-OUT 신호로 출력하는 S-OUT 신호 출력단과; 일측 단자로는 상기 내부 클럭신호를 입력받고, 타측 단자로는 CKE 신호를 입력받아 익스클루시브 오아 연산을 행하여 리셋 신호를 출력하는 논리 소자와; 상기 논리 소자에서 출력된 신호를 일측 단자로 입력받고, 타측 단자로는 복수의 인버터를 거쳐 소정 시간 동안 지연된 CKE 신호를 입력받아 래치 시킨 후, 클럭 인에이블 래치 신호(CK-EN)로 출력하는 제 1 래치; 및 상기 리셋 신호와 클럭 인에이블 신호와, 상기 제 1 래치에서 출력된 신호들을 조합하여 FD-EN 신호를 출력하는 FD-EN 신호 출력단을 포함하는 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치.
  6. 청구항 5에 있어서, 상기 S-OUT 신호 출력단은 상기 제 1 플립플롭에서 출력된 신호와 인버터를 거친 상기 제 2 플립플롭의 출력신호를 낸드 연산하는 논리 소자와; 상기 논리 소자에서 출력된 신호와 제 1 플립플롭에서 출력된 신호를 노아연산하는 논리 소자; 및 상기 논리 소자에서 출력된 신호를 반전시켜 최종 S-OUT 신호로 출력하는 반전 소자를 포함하는 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치.
  7. 청구항 5에 있어서, 상기 FD-EN 신호 출력단은 상기 CKE 신호를 일측으로 입력받고, 타측으로는 상기 제 1 래치에서 출력된 CK-EN 신호를 입력받아 익스클루시브 오아 연산을 행하는 논리 소자와; 상기 논리 소자의 출력을 반전시키는 반전 소자와; 일측 단자로는 상기 리셋 신호를 입력받고, 타측 단자로는 상기 반전 소자의 출력을 입력받아 낸드 연산하여, FD-EN 신호로 출력하는 논리 소자를 포함하는 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치.
  8. 청구항 1에 있어서, 상기 상태설정 신호 출력부 복수의 일측 단자로는 외부에서 입력되는 명령을 입력받고, 복수의 타측단자로는 복수개의 인버터를 통한 상기 S-OUT 신호를 입력받으며, 이의 출력은 반전 소자를 통한 상기 CK-EN 신호의 상태에 따라 외부 신호 출력 및 내부에서 설정된 신호를 출력하는 먹스를 포함하는 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치.
  9. 청구항 8에 있어서, 상기 먹스의 출력은 CK-EN 신호가 ‘하이’ 상태일때 외부에서 입력되는 명령을 출력하고, ‘로우’ 상태일때 내부에서 설정된 명령을 출력하는 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정장치.
  10. 디램 내부에 인가되는 클럭 인에이블 신호의 연속되는 로우 값 갯수의 종류에 따라 각기 다른 모드의 디램 상태가 실행되도록 규정짓고; 상기 규정된 값에 따라 클럭 인에이블 신호의 로우 값 갯수를 실행시키고자 하는 모드에 대응하는 갯수가 되도록 제어하여 디램으로 인가하며; 디램 내부에서는 상기 입력되는 클럭 인에이블 신호의 로우 값 갯수를 카운팅하고; 상기 카운팅된 로우값 갯수에 따라 디램 내부적으로 디램 셀을 선택하는데 필요로 되는 명령신호들의 상태를 자동으로 설정해주므로써, 클럭 인에이블 신호의 상태에 따라 디램의 상태가 자동으로 설정되도록 하는 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정 구현 방법.
  11. 청구항 10에 있어서, 상기 클럭 인에이블 신호의 로우 값 갯수에 따른 디램 상태의 규정은, 로우 값이 연속적으로 3번 입력되면, 클럭 서스팬드 모드 실행 명령이라 규정짓고; 로우 값이 연속적으로 2번 입력되면, 파워다운모드 실행 명령이라 규정짓고, 로우 값이 1번 입력되면, 셀프 리프레쉬 모드 실행 명령이라 규정지은 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정 구현 방법.
  12. 청구항 10 또는 청구항 11에 있어서, 상기 클럭 인에이블 신호의 로우 값이 연속적으로 3번 입력되면 디램의 상태를 결정하는 상태 설정신호가 인에이블 되어, 각 디램 셀을 선택하는 신호들 값을 제어해 클럭 서스팬드 모드가 실행되도록 하는 것을 특징으로 하는 클럭 인에이블 신호(CKE)의 제어를 통한 디램 상태 자동설정 구현 방법.
KR1019960080254A 1996-12-31 1996-12-31 클럭 인에이블 신호의 제어를 통한 디램 상태 자동설정장치 및 그 구현방법 KR100232897B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960080254A KR100232897B1 (ko) 1996-12-31 1996-12-31 클럭 인에이블 신호의 제어를 통한 디램 상태 자동설정장치 및 그 구현방법
TW086117627A TW414893B (en) 1996-12-31 1997-11-25 Device and method for automatically setting status of dynamic random access memory through control of clock enable signal
US08/980,454 US5881018A (en) 1996-12-31 1997-11-28 Device and method for automatically setting status of dynamic random access memory through control of clock enable signal
DE19755161A DE19755161B4 (de) 1996-12-31 1997-12-11 Vorrichtung zum automatischen Einstellen des Status eines dynamischen Direktzugriffspeichers
JP9347930A JPH10199238A (ja) 1996-12-31 1997-12-17 クロックイネーブル信号の制御を介したディラム状態自動設定装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080254A KR100232897B1 (ko) 1996-12-31 1996-12-31 클럭 인에이블 신호의 제어를 통한 디램 상태 자동설정장치 및 그 구현방법

Publications (2)

Publication Number Publication Date
KR19980060887A KR19980060887A (ko) 1998-10-07
KR100232897B1 true KR100232897B1 (ko) 1999-12-01

Family

ID=19493506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080254A KR100232897B1 (ko) 1996-12-31 1996-12-31 클럭 인에이블 신호의 제어를 통한 디램 상태 자동설정장치 및 그 구현방법

Country Status (5)

Country Link
US (1) US5881018A (ko)
JP (1) JPH10199238A (ko)
KR (1) KR100232897B1 (ko)
DE (1) DE19755161B4 (ko)
TW (1) TW414893B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7885133B2 (en) * 2005-10-20 2011-02-08 Panasonic Corporation Memory control device
TWI381644B (zh) * 2008-11-28 2013-01-01 Inventec Corp 時脈偵測電路與時脈供應裝置
US10873324B2 (en) * 2018-07-03 2020-12-22 Arm Limited Pulse stretcher circuitry

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001675B1 (ko) * 1988-05-27 1991-03-18 삼성전자 주식회사 이중음 다중주파수 및 고저음 발생회로
JP2914843B2 (ja) * 1993-03-10 1999-07-05 株式会社東芝 ダイナミック型半導体メモリ
JP3140251B2 (ja) * 1993-04-28 2001-03-05 セイコーインスツルメンツ株式会社 電気的に書換え可能な不揮発性メモリ
KR960014169B1 (ko) * 1994-05-17 1996-10-14 금성일렉트론 주식회사 메모리의 데이타 입출력 상태 검출 회로
KR0127236B1 (ko) * 1994-05-17 1998-04-02 문정환 메모리 칩의 정보 이용 회로

Also Published As

Publication number Publication date
TW414893B (en) 2000-12-11
DE19755161B4 (de) 2010-02-18
KR19980060887A (ko) 1998-10-07
US5881018A (en) 1999-03-09
JPH10199238A (ja) 1998-07-31
DE19755161A1 (de) 1998-07-02

Similar Documents

Publication Publication Date Title
KR0184914B1 (ko) 동기형 반도체 기억장치
US6570801B2 (en) Semiconductor memory having refresh function
JP3566429B2 (ja) 同期型半導体記憶装置
US5828619A (en) Semiconductor memory device
US6230245B1 (en) Method and apparatus for generating a variable sequence of memory device command signals
US6212113B1 (en) Semiconductor memory device input circuit
US6002615A (en) Clock shift circuit and synchronous semiconductor memory device using the same
JP2004259343A (ja) 半導体記憶装置
US6466492B2 (en) Synchronous semiconductor memory device and method for controlling mask data input circuit
US6320818B1 (en) Semiconductor storage device, and method for generating timing of signal for activating internal circuit thereof
KR19980060891A (ko) 전력 절감용 반도체 메모리 소자 및 그 구현 방법
KR100232897B1 (ko) 클럭 인에이블 신호의 제어를 통한 디램 상태 자동설정장치 및 그 구현방법
JP2907081B2 (ja) 半導体記憶装置
US6208583B1 (en) Synchronous semiconductor memory having an improved reading margin and an improved timing control in a test mode
US6577550B2 (en) Control circuit and semiconductor memory device
JP4757582B2 (ja) データ転送動作終了検知回路及びこれを備える半導体記憶装置
US20030081487A1 (en) Semiconductor memory device
KR20060135227A (ko) 메모리 장치의 커맨드 버퍼 제어 방법
EP0615249B1 (en) Semiconductor dynamic random access memory
JPH1092175A (ja) シンクロナスｄｒａｍのｃａｓ信号発生器
KR100800384B1 (ko) 반도체 메모리 장치 및 이에 따른 셀프 리프레쉬 방법
JP2002269981A (ja) 半導体メモリ装置
JPH02310888A (ja) スタティックランダムアクセスメモリ
KR100817317B1 (ko) 하나의 오실레이터를 구비한 메모리 장치 및 리프레쉬 제어방법
KR0172233B1 (ko) 분배형 리프레쉬 모드 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee