JP2004259343A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2004259343A JP2004259343A JP2003047167A JP2003047167A JP2004259343A JP 2004259343 A JP2004259343 A JP 2004259343A JP 2003047167 A JP2003047167 A JP 2003047167A JP 2003047167 A JP2003047167 A JP 2003047167A JP 2004259343 A JP2004259343 A JP 2004259343A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- self
- space
- cycle
- spaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40622—Partial refresh of memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4067—Refresh in standby or low power modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【課題】外部からモードレジスタ等で設定をする必要はなく、自動的に部分的なセルフリフレッシュ動作を実行することによりセルフリフレッシュ電流を低減した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、メモリ空間１〜４が所定数に分割されたメモリ２３と、各メモリ空間についてリフレッシュの要否を示す情報を格納するレジスタ１５と、レジスタ１５を参照し、リフレッシュが不要なメモリ空間のアドレスを除いてアドレスをカウントアップすることによりリフレッシュするメモリ空間のアドレスを発生させるロウアドレスカウンタ１７と、レジスタ１５を参照し、リフレッシュが必要なメモリ空間の数に応じて周期が可変となるリフレッシュ周期を発生させるリフレッシュ周期発生回路１９とを備えた。
【選択図】 図１
【解決手段】半導体記憶装置は、メモリ空間１〜４が所定数に分割されたメモリ２３と、各メモリ空間についてリフレッシュの要否を示す情報を格納するレジスタ１５と、レジスタ１５を参照し、リフレッシュが不要なメモリ空間のアドレスを除いてアドレスをカウントアップすることによりリフレッシュするメモリ空間のアドレスを発生させるロウアドレスカウンタ１７と、レジスタ１５を参照し、リフレッシュが必要なメモリ空間の数に応じて周期が可変となるリフレッシュ周期を発生させるリフレッシュ周期発生回路１９とを備えた。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置に関し、特に、セルフリフレッシュ動作を実施する半導体記憶装置に関する。
【０００２】
【従来の技術】
近年、半導体記憶装置（ＤＲＡＭ）が携帯情報端末に用いられるようになってきた。携帯情報端末においては、バッテリーから電源電圧を供給するので、連続して長時間の使用を可能とするため、少しでも消費電力を低減することが求められる。
【０００３】
従来のＤＲＡＭでは、セルフリフレッシュモードに入ると、情報が書き込まれていないメモリセルも含めて強制的に全てのロウアドレスのリフレッシュ動作が実行されるため、不要なセルフリフレッシュ電流（Ｉｃｃ６）が流れてしまう。
【０００４】
そのような問題に対して、最近、市場に出回り始めた低消費電力ＤＲＡＭにおいては、モードレジスタの設定によりセルフリフレッシュ動作を実行するメモリ空間を指定して部分的なセルフリフレッシュ動作を実行することで、この不要なセルフリフレッシュ電流（Ｉｃｃ６）を低減している。
【０００５】
また、リフレッシュが必要な空間のスタートアドレスとエンドアドレスを内部レジスタに保持し、そのアドレスのみにリフレッシュ動作を実施し、さらにリフレッシュが必要な空間の大きさに応じて周期を可変とすることでリフレッシュ電流（Ｉｃｃ６）を低減するものもある（例えば特許文献１参照）。また、半導体記憶装置のリフレッシュ動作の制御に関するものとして特許文献２、３に開示のものがある。
【０００６】
【特許文献１】
特開２００１−３３８４８９号公報
【特許文献２】
特開昭６０−１７５２９４号公報
【特許文献３】
特開平３−６６０９２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、低消費電力ＤＲＡＭにおいて、部分的なセルフリフレッシュ動作を実行するためには、外部からモードレジスタの設定を行なう必要があり、処理が煩雑となる。
【０００８】
また、特許文献１では、リフレッシュ不要な空間に関してスタートアドレスとエンドアドレスの情報しか内部レジスタに格納しないため、例えば、リフレッシュ不要な空間のアドレスが不連続な場合には電流低減効果が小さいという問題がある。
【０００９】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、外部からモードレジスタ等で設定をする必要はなく、自動的に部分的なセルフリフレッシュ動作を実行することによりセルフリフレッシュ電流を低減した半導体記憶装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る半導体記憶装置は、リフレッシュが必要なメモリであってメモリ空間が所定数に分割されたメモリと、各メモリ空間に対するリフレッシュの要否を示す情報を格納するレジスタと、レジスタを参照し、リフレッシュが不要なメモリ空間のアドレスを除いてアドレスをカウントアップすることにより、リフレッシュするメモリ空間のアドレスを発生させるアドレスカウンタと、レジスタを参照し、リフレッシュが必要なメモリ空間の数に応じて周期が可変となるリフレッシュ周期を発生させる周期発生回路とを備えた。
【００１１】
【発明の実施の形態】
以下添付の図面を参照して、本発明に係る半導体記憶装置の実施の形態を詳細に説明する。
【００１２】
実施の形態１．
図１に本発明に係る半導体記憶装置の構成を示す。半導体記憶装置は、コマンド・アドレス検出部１１と、リフレッシュ要否判定部１３と、内部レジスタ１５と、セルフリフレッシュ用ロウアドレスカウンタ１７と、セルフリフレッシュ周期発生回路１９と、セルフリフレッシュイネーブル信号発生回路２１と、メモリ２３とを備える。
【００１３】
本実施形態では、メモリ２３のメモリ空間はバンクアドレスＢＡ［１］、ＢＡ［０］により区別されるバンクＡ〜Ｄで構成される空間１０１〜１０４に分割されている。ここでは、バンクＡはＢＡ［１］＝０、ＢＡ［０］＝０の空間であり、バンクＢはＢＡ［１］＝０、ＢＡ［０］＝１の空間であり、バンクＣはＢＡ［１］＝１、ＢＡ［０］＝０の空間であり、バンクＤはＢＡ［１］＝１、ＢＡ［０］＝１の空間である。バンクＡ〜Ｄは共通のロウアドレスＲＡ［０］〜ＲＡ［Ｎ］を有する。さらに、メモリ空間１０１〜１０４のそれぞれは、４つのバンクを縮退した４つの空間１〜４に分割されている。ここで、空間ｎは、空間ｎＡ、空間ｎＢ、空間ｎＣ及び空間ｎＤ（ｎ＝１，２，３，４）を総称したものである。
【００１４】
空間１〜４のそれぞれはロウアドレスの上位２ビットにより区別される。すなわち、ロウアドレス（ＲＡ）をＮビットとしたとき、各空間１〜４はロウアドレスの上位２ビットＲＡ［Ｎ］、ＲＡ［Ｎ−１］により特定される。ここでは、空間１は、ＲＡ［Ｎ］＝０、ＲＡ［Ｎ−１］＝０となる空間である。空間２はＲＡ［Ｎ］＝０、ＲＡ［Ｎ−１］＝１の空間であり、空間３はＲＡ［Ｎ］＝１、ＲＡ［Ｎ−１］＝０の空間であり、空間４はＲＡ［Ｎ］＝１、ＲＡ［Ｎ−１］＝１の空間である。空間内ではロウアドレスのうちの上位３ビット以下のアドレスによりワード線が特定される。
【００１５】
各バンクＡ〜Ｄ間において、同じロウアドレスの空間は同時にリフレッシュされる。一つのロウアドレス（ＲＡ［０］〜ＲＡ［Ｎ］）が決定されると、全てのバンクＡ〜Ｄにおいて、そのロウアドレス（ＲＡ［０］〜ＲＡ［Ｎ］）のワード線に接続する全てのメモリセルが同時にリフレッシュされる。従って、バンクＡの空間１Ａ内の、あるロウアドレスのワード線に接続する全てのメモリセルがリフレッシュされる際には、バンクＢの空間１Ｂ、バンクＣの空間１Ｃ及びバンクＤの空間１Ｄ内の、前記あるロウアドレスに等しいロウアドレスのワード線に接続する全てのメモリセルが同時にリフレッシュされる。
【００１６】
半導体記憶装置は、そのコマンド端子又はアドレス端子を介して外部から信号を入力する。コマンド・アドレス検出部１１はその信号をデコードし、デコードの結果として得られたコマンドに従い半導体記憶装置内部の動作を制御する。半導体記憶装置が受信するコマンドとしては、セルフリフレッシュ開始、リード、ライト等のコマンドがある。なお、図１にはセルフリフレッシュ動作に関係した回路のみを示している。
【００１７】
内部レジスタ１１は空間１〜４毎に各空間がセルフリフレッシュが必要か否かを示す情報を格納する。内部レジスタ１１は半導体記憶装置のパワーオン時にリセットされる。内部レジスタ１１は空間１〜４毎に対応するレジスタを有しており、リフレッシュを要する空間に対して「Ｈ（Ｈｉｇｈ）」の値を格納する。
【００１８】
セルフリフレッシュ周期発生回路１９はセルフリフレッシュの実行タイミングであるセルフリフレッシュ周期を示すタイミングパルスを発生させる。セルフリフレッシュ用ロウアドレスカウンタ１７は、セルフリフレッシュ周期発生回路１９からのタイミングパルスを受け、そのタイミングでセルフリフレッシュする領域を指定するロウアドレスを発生させる。
【００１９】
セルフリフレッシュイネーブル信号発生回路２１は、セルフリフレッシュ周期発生回路１９によるタイミングパルスを受け、所定の遅延時間経過後にリフレッシュイネーブルのパルス信号を発生する。メモリ２３はリフレッシュイネーブルのパルス信号を受けると、セルフリフレッシュ用ロウアドレスカウンタ１７により生成されたアドレスのワード線に対してリフレッシュ動作を行なう。セルフリフレッシュイネーブル信号発生回路２１における所定の遅延時間は、メモリ２３が新たなロウアドレスの発生前にセルフリフレッシュされることのないよう、少なくとも、セルフリフレッシュ用ロウアドレスカウンタ１７がタイミングパルスを受けてからアドレスのカウントアップを確実に終了するまでに必要な時間に設定される。
【００２０】
以下、半導体記憶装置におけるリフレッシュ要否判定部１３、セルフリフレッシュ周期発生回路１９及びセルフリフレッシュ用ロウアドレスカウンタ１７の動作について詳細に説明する。
【００２１】
リフレッシュ要否判定部１３は、内部レジスタ１５をパワーオン時にリセット後、アドレス・コマンド検出部１１でデコードしたコマンドから、該当する各空間にアクセスがあったか否かを判断することで、各空間に対するセルフリフレッシュの要否を判定する。すなわち、リフレッシュ要否判定部１３は、パワーオン時のリセット後にその空間に未だアクセスがなければ、その空間に対してリフレッシュを実行する必要はなく、一方、その空間にアクセスがあればリフレッシュを実行する必要があると判定する。例えば、該当する空間にＡＣＴコマンドが入力された場合に、または、該当する空間にＡＣＴコマンドが入力され、かつＷＲＩＴＥコマンドが入力された場合にアクセスがあったとして、その空間に対するセルフリフレッシュが必要であると判断できる。内部レジスタ１５は各空間に対するリフレッシュ要否判定部１３の判定結果を保持する。
【００２２】
図２は、上位２ビットが「１１」のメモリ空間すなわち空間４に関する、リフレッシュ要否判定部１３と内部レジスタ１５の構成を示した図である。半導体装置のパワーオン時に発生したＲＥＳＥＴ信号により内部レジスタ１５がリセットされ、その出力が「Ｌ（Ｌｏｗ）」になる。その後、空間４に対してＡＣＴ信号及びＷＲＩＴＥ信号が入力されると、内部レジスタ１５がセットされて「Ｈ（Ｈｉｇｈ）」を出力する。
【００２３】
セルフリフレッシュ周期発生回路１９はセルフリフレッシュの実行タイミングであるセルフリフレッシュ周期を発生させる。セルフリフレッシュ周期発生回路１９は、内部レジスタ１５を参照してセルフリフレッシュ周期を決めるタイミングパルスの発生周期を変更する。図３にセルフリフレッシュ周期発生回路１９の構成の一例を示す。セルフリフレッシュ周期発生回路１９はリフレッシュ空間数判定部３１を有する。内部レジスタ１５は空間毎にセルフリフレッシュの要否を示す情報を格納するレジスタ１５ａ〜１５ｄを有している。リフレッシュ空間数判定部３１は内部レジスタ１５内のレジスタ１５ａ〜１５ｄを参照し、リフレッシュする必要のある空間の数を決定する。そして、リフレッシュする必要のある空間の数に応じたイネーブル信号をアクティブにする。
【００２４】
そのイネーブル信号に応じてインバータ回路３３〜３６が選択される。すなわち、リフレッシュが必要な空間の数が１つであるときは、インバータ回路３３、３４、３５、３６が選択される。リフレッシュが必要な空間の数が２つであるときは、インバータ回路３３、３４、３５が選択される。リフレッシュが必要な空間の数が３つであるときは、インバータ回路３３、３４が選択される。リフレッシュが必要な空間の数が１つであるときは、インバータ回路３３のみが選択される。選択されるインバータ回路の数に応じてタイミングパルスの発生周期が異なる。
【００２５】
例えば、リフレッシュ必要な空間の数が２であるとき、２空間Ｅｎａｂｌｅ信号がアクティブにされる。これにより、インバータ回路３３、３４、２５が選択され、２つの空間をリフレッシュする際のリフレッシュ周期でタイミングパルスが出力される。
【００２６】
インバータ回路３３〜３６は偶数段のインバータを含んでいる。各インバータ回路の遅延量は、例えば、１つの空間のみをリフレッシュする必要がある場合のタイミングパルス発生周期を１２Ｐとすると、インバータ回路３３の遅延量は３Ｐに、インバータ回路３４の遅延量は１Ｐに、インバータ回路３５の遅延量は２Ｐに、インバータ回路３６の遅延量は６Ｐになるように調整される。これにより、タイミングパルスの発生周期は、２つの空間をリフレッシュする場合は６Ｐ、３つの空間の場合は４Ｐ、４つ全ての空間の場合は３Ｐとなる。これにより、リフレッシュする空間の数に関わらず、同一の空間がリフレッシュされる周期は常に一定（１２Ｐ）となる。
【００２７】
図４は、セルフリフレッシュ用ロウアドレスカウンタ１７の構成を示した図である。セルフリフレッシュ用ロウアドレスカウンタ１７は内部レジスタ１５を参照して、リフレッシュの必要のない空間のアドレスを飛ばしてカウントアップを行ない、リフレッシュ用ロウアドレスを生成する。
【００２８】
セルフリフレッシュ用ロウアドレスカウンタ１７は、リフレッシュの要否を判断する回路ブロック４０と、ロウアドレスのカウントアップを行なう回路４６〜５０とを含む。
【００２９】
回路４６〜４９はそれぞれＪＫフリップフロップを含み、ロウアドレスの各ビットの値をそれぞれ出力する。回路４６〜５０は全体としてタイミングパルスの入力タイミング毎にロウアドレスをカウントアップする。
【００３０】
回路ブロック４０は、ロウアドレスの上位２ビットＲＡ［Ｎ］、ＲＡ［Ｎ−１］を入力し、その上位２ビットに対応する空間の内部レジスタの値がリフレッシュを必要とすることを示す場合にワンショットパルスを出力する。そのパルスは遅延回路４１、４３、４５を介して後段の回路４９、５０に伝達される。
【００３１】
インバータ回路４１はロウアドレス信号の切り替わりのタイミングを調整する。インバータ回路４３、４５はＪＫフリップフロップのＪ、Ｋ入力の入力タイミングと、タイミングパルスのセットアップ・ホールドタイミングをそれぞれ調整する。
【００３２】
セルフリフレッシュ周期発生回路１９からのタイミングパルスの入力タイミング毎に回路４６〜５０によりロウアドレスＲＡ全体がカウントアップされる。そのとき、内部レジスタ１５が参照され、そのロウアドレスの上位２ビットに対応する空間がセルフリフレッシュの必要がないと判定されると、回路ブロック４０からワンショットパルスが出力され、それにより上位２ビットのアドレスＲＡ［Ｎ］、ＲＡ［Ｎ−１］のみカウントアップされる。このカウントアップにより、セルフリフレッシュの必要のない空間のロウアドレスがスキップされ、ロウアドレスの上位２ビットは次の空間を指定することになる。なお、メモリ空間に対するセルフリフレッシュの要否の判定すなわち回路ブロック４０からワンショットパルスの生成は、セルフリフレッシュ周期発生回路１９から出力されるタイミングパルスの発生周期よりも短い周期で行なわれる。
【００３３】
以上の動作を図５を用いて具体的に説明する。なお、図５はセルフリフレッシュ用ロウアドレスカウンタ１７上のノードの波形を示した図である。以下では、ロウアドレス（ＲＡ［０：Ｎ］）が「１１…１１」から「００…００」へカウントアップする際の動作例を説明する。また、空間１Ａ〜１Ｄ（上位２ビットＲＡ［Ｎ］、ＲＡ［Ｎ−１］が「００」）に対するリフレッシュ動作が不要であるとする。この場合、空間１用の内部レジスタ１５ａが「Ｌ」を格納している。
【００３４】
ノードａにおいてセルフリフレッシュ周期発生回路１９からのタイミングパルスが立ち下がると、セルフリフレッシュ用ロウアドレスカウンタ１７の出力は、「１１…１１」（すなわち、ＲＡ［０］〜ＲＡ［Ｎ−２］＝１、ＲＡ［Ｎ−１］＝１、ＲＡ［Ｎ］＝１）から、「００…００」（すなわち、ＲＡ［０］〜ＲＡ［Ｎ−２］＝０、ＲＡ［Ｎ−１］＝０、ＲＡ［Ｎ］＝０）にカウントアップされる。このとき、ＲＡ［Ｎ−１］＝０、ＲＡ［Ｎ］＝０であるため、回路ブロック４０において、ノードｂにワンショットパルスが発生する。空間１用内部レジスタ１５ａの出力は「Ｌ」となるので、ノードｂのワンショットパルスが後段のノードｃ、ｄに伝達される。
【００３５】
ノードｂのワンショットパルスはインバータ回路４１、４３、４５により、それぞれ所定時間遅延された後、ノードｃ、ｄに伝達する。これにより、ノードｅ、ｆには、セルフリフレッシュ周期発生回路１９からのタイミングパルスと回路ブロック４０で発生させたパルスとのＯＲ演算結果が伝達されるため、回路４９、５０がトリガされ、上位２ビットＲＡ［Ｎ−１］、ＲＡ［Ｎ］だけがカウントアップされる。図５の例では、ＲＡ［Ｎ−１］＝１、ＲＡ［Ｎ］＝０となり、ＲＡ［０］〜ＲＡ［Ｎ−２］は０のままである。
【００３６】
以上のように、セルフリフレッシュ用ロウアドレスカウンタ１７は、リフレッシュの要否の情報を格納する内部レジスタ１５を参照し、リフレッシュが不要な空間１Ａ〜１Ｄに対するアドレスを生成せず、次の空間２Ａ〜２Ｄ（ＲＡ［Ｎ−１］＝１、ＲＡ［Ｎ］＝０）に対するアドレスを生成する。
【００３７】
仮に、メモリ空間２Ａ〜２Ｄ（ＲＡ［Ｎ−１］＝１、ＲＡ［Ｎ］＝０）についてもリフレッシュが不要の場合は、同様のシーケンスにより空間２用内部レジスタ１５ｂが参照され、ノードｅ、ｆにワンショットタイミングパルスが発生し、ＲＡ［Ｎ−１］、ＲＡ［Ｎ］がさらにカウントアップされ、ＲＡ［Ｎ−１］＝０、ＲＡ［Ｎ］＝１となる。
【００３８】
以上のように、セルフリフレッシュ用ロウアドレスカウンタ１７は、セルフリフレッシュ周期発生回路１９から出力されるタイミングパルスの発生周期よりも短い周期で、リフレッシュが不要な空間のアドレスをスキップしてアドレスを生成する。これにより、不要なリフレッシュ動作を排除でき、リフレッシュ電流（Ｉｃｃ６）の低減が可能となる。
【００３９】
また、セルフリフレッシュ用ロウアドレスカウンタ１７は、リフレッシュの要否の情報を格納する内部レジスタ１５を参照することで、リフレッシュが不要な空間に対するアドレスを生成しない。それにより、セルフリフレッシュ周期発生回路１９はタイミングパルスの発生周期を延ばすことができ、リフレッシュ電流（Ｉｃｃ６）の低減が可能となる。
【００４０】
また、特許文献１では、リフレッシュ不要な空間に関してスタートアドレスとエンドアドレスの情報しか内部レジスタに格納しないため、例えば、リフレッシュ不要な空間のアドレスが不連続な場合には電流低減効果が小さいという問題があった。これに対し、本発明では、分割したメモリ空間の単位であればアドレスが不連続であっても、リフレッシュ電流を低減できる。すなわち、ランダムアクセスが実施されている場合のリフレッシュ電流をより低減できるという効果がある。
【００４１】
実施の形態２．
図６に本実施形態の半導体記憶装置の構成を示す。本実施形態の半導体記憶装置の構成、動作は基本的に実施の形態１のものと同じであるが、本実施形態の内部レジスタ１５は外部コマンド入力によりリセットできる点が実施の形態１のものと異なる。すなわち、実施の形態１では、セルフリフレッシュの要否の情報を格納する内部レジスタ１５をパワーオン時にのみリセットするようにしたのに対し、本実施形態では、セルフリフレッシュの要否の情報を格納する内部レジスタ１６を外部コマンド入力により所望のタイミングでリセットできる。
【００４２】
内部レジスタ１５をリセットするコマンド（以下「リセットコマンド」という。）を事前に設定しておく。コマンド・アドレス検出部１１はリセットコマンドを検出した場合に、内部レジスタ１６をリセットするための制御信号を内部レジスタ１６に送信する。内部レジスタ１６はこの制御信号を受けてリセットされる。なお、内部レジスタ１６は全体としてリセットされてもよいし、各空間毎にリセットされてもよい。
【００４３】
標準のＤＲＡＭの場合、ＭＲＳ（モードレジスタセット）シーケンスで内部レジスタをセットするため、ＭＲＳシーケンスの空きアドレスを利用すれば、上記のような外部コマンド入力による内部レジスタ１６のリセット機能を容易に実現できる。
【００４４】
実施の形態１の場合、各空間に一度でもアクセスがあると、それ以後は、そのデータのリフレッシュ動作が不要となっても、パワーをオフにしない限り内部レジスタがリセットされないため、リフレッシュ動作が不要な空間に対してもリフレッシュが行なわれてしまい、リフレッシュ電流（Ｉｃｃ６）の低減効率が低くなるという問題があった。これに対し、本実施形態では、外部コマンド入力により内部レジスタ１６をリセットすることが可能であるので、電源を落とさずに随時内部レジスタ１６のリセットが可能となり、リフレッシュ動作が必要な空間に対してのみリフレッシュが行なわれるため、リフレッシュ電流（Ｉｃｃ６）の低減効率を実施の形態１の場合よりもさらに上昇させることができる。
【００４５】
【発明の効果】
本発明の半導体記憶装置によれば、セルフリフレッシュ動作が必要なメモリ空間に対してのみセルフリフレッシュ動作を行なうため、セルフリフレッシュ電流（Ｉｃｃ６）の低減が可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体記憶装置の構成図（実施の形態１）
【図２】リフレッシュ要否判定部と内部レジスタの部分的な構成を示した図
【図３】セルフリフレッシュ周期発生回路の構成図
【図４】セルフリフレッシュ用ロウアドレスカウンタの構成を示した図
【図５】セルフリフレッシュ用ロウアドレスカウンタの各ノードの波形を示した図
【図６】本発明に係る半導体記憶装置の別の構成図（実施の形態２）
【符号の説明】
１１ コマンド・アドレス検出部、 １３ リフレッシュ要否判定部、 １５内部レジスタ、 １７ セルフリフレッシュ用ロウアドレスカウンタ、 １９セルフリフレッシュ周期発生回路、 ２１ セルフリフレッシュイネーブル信号発生回路、 ２３ メモリ、 １０１〜１０４ メモリ空間
【発明の属する技術分野】
本発明は、半導体記憶装置に関し、特に、セルフリフレッシュ動作を実施する半導体記憶装置に関する。
【０００２】
【従来の技術】
近年、半導体記憶装置（ＤＲＡＭ）が携帯情報端末に用いられるようになってきた。携帯情報端末においては、バッテリーから電源電圧を供給するので、連続して長時間の使用を可能とするため、少しでも消費電力を低減することが求められる。
【０００３】
従来のＤＲＡＭでは、セルフリフレッシュモードに入ると、情報が書き込まれていないメモリセルも含めて強制的に全てのロウアドレスのリフレッシュ動作が実行されるため、不要なセルフリフレッシュ電流（Ｉｃｃ６）が流れてしまう。
【０００４】
そのような問題に対して、最近、市場に出回り始めた低消費電力ＤＲＡＭにおいては、モードレジスタの設定によりセルフリフレッシュ動作を実行するメモリ空間を指定して部分的なセルフリフレッシュ動作を実行することで、この不要なセルフリフレッシュ電流（Ｉｃｃ６）を低減している。
【０００５】
また、リフレッシュが必要な空間のスタートアドレスとエンドアドレスを内部レジスタに保持し、そのアドレスのみにリフレッシュ動作を実施し、さらにリフレッシュが必要な空間の大きさに応じて周期を可変とすることでリフレッシュ電流（Ｉｃｃ６）を低減するものもある（例えば特許文献１参照）。また、半導体記憶装置のリフレッシュ動作の制御に関するものとして特許文献２、３に開示のものがある。
【０００６】
【特許文献１】
特開２００１−３３８４８９号公報
【特許文献２】
特開昭６０−１７５２９４号公報
【特許文献３】
特開平３−６６０９２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、低消費電力ＤＲＡＭにおいて、部分的なセルフリフレッシュ動作を実行するためには、外部からモードレジスタの設定を行なう必要があり、処理が煩雑となる。
【０００８】
また、特許文献１では、リフレッシュ不要な空間に関してスタートアドレスとエンドアドレスの情報しか内部レジスタに格納しないため、例えば、リフレッシュ不要な空間のアドレスが不連続な場合には電流低減効果が小さいという問題がある。
【０００９】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、外部からモードレジスタ等で設定をする必要はなく、自動的に部分的なセルフリフレッシュ動作を実行することによりセルフリフレッシュ電流を低減した半導体記憶装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る半導体記憶装置は、リフレッシュが必要なメモリであってメモリ空間が所定数に分割されたメモリと、各メモリ空間に対するリフレッシュの要否を示す情報を格納するレジスタと、レジスタを参照し、リフレッシュが不要なメモリ空間のアドレスを除いてアドレスをカウントアップすることにより、リフレッシュするメモリ空間のアドレスを発生させるアドレスカウンタと、レジスタを参照し、リフレッシュが必要なメモリ空間の数に応じて周期が可変となるリフレッシュ周期を発生させる周期発生回路とを備えた。
【００１１】
【発明の実施の形態】
以下添付の図面を参照して、本発明に係る半導体記憶装置の実施の形態を詳細に説明する。
【００１２】
実施の形態１．
図１に本発明に係る半導体記憶装置の構成を示す。半導体記憶装置は、コマンド・アドレス検出部１１と、リフレッシュ要否判定部１３と、内部レジスタ１５と、セルフリフレッシュ用ロウアドレスカウンタ１７と、セルフリフレッシュ周期発生回路１９と、セルフリフレッシュイネーブル信号発生回路２１と、メモリ２３とを備える。
【００１３】
本実施形態では、メモリ２３のメモリ空間はバンクアドレスＢＡ［１］、ＢＡ［０］により区別されるバンクＡ〜Ｄで構成される空間１０１〜１０４に分割されている。ここでは、バンクＡはＢＡ［１］＝０、ＢＡ［０］＝０の空間であり、バンクＢはＢＡ［１］＝０、ＢＡ［０］＝１の空間であり、バンクＣはＢＡ［１］＝１、ＢＡ［０］＝０の空間であり、バンクＤはＢＡ［１］＝１、ＢＡ［０］＝１の空間である。バンクＡ〜Ｄは共通のロウアドレスＲＡ［０］〜ＲＡ［Ｎ］を有する。さらに、メモリ空間１０１〜１０４のそれぞれは、４つのバンクを縮退した４つの空間１〜４に分割されている。ここで、空間ｎは、空間ｎＡ、空間ｎＢ、空間ｎＣ及び空間ｎＤ（ｎ＝１，２，３，４）を総称したものである。
【００１４】
空間１〜４のそれぞれはロウアドレスの上位２ビットにより区別される。すなわち、ロウアドレス（ＲＡ）をＮビットとしたとき、各空間１〜４はロウアドレスの上位２ビットＲＡ［Ｎ］、ＲＡ［Ｎ−１］により特定される。ここでは、空間１は、ＲＡ［Ｎ］＝０、ＲＡ［Ｎ−１］＝０となる空間である。空間２はＲＡ［Ｎ］＝０、ＲＡ［Ｎ−１］＝１の空間であり、空間３はＲＡ［Ｎ］＝１、ＲＡ［Ｎ−１］＝０の空間であり、空間４はＲＡ［Ｎ］＝１、ＲＡ［Ｎ−１］＝１の空間である。空間内ではロウアドレスのうちの上位３ビット以下のアドレスによりワード線が特定される。
【００１５】
各バンクＡ〜Ｄ間において、同じロウアドレスの空間は同時にリフレッシュされる。一つのロウアドレス（ＲＡ［０］〜ＲＡ［Ｎ］）が決定されると、全てのバンクＡ〜Ｄにおいて、そのロウアドレス（ＲＡ［０］〜ＲＡ［Ｎ］）のワード線に接続する全てのメモリセルが同時にリフレッシュされる。従って、バンクＡの空間１Ａ内の、あるロウアドレスのワード線に接続する全てのメモリセルがリフレッシュされる際には、バンクＢの空間１Ｂ、バンクＣの空間１Ｃ及びバンクＤの空間１Ｄ内の、前記あるロウアドレスに等しいロウアドレスのワード線に接続する全てのメモリセルが同時にリフレッシュされる。
【００１６】
半導体記憶装置は、そのコマンド端子又はアドレス端子を介して外部から信号を入力する。コマンド・アドレス検出部１１はその信号をデコードし、デコードの結果として得られたコマンドに従い半導体記憶装置内部の動作を制御する。半導体記憶装置が受信するコマンドとしては、セルフリフレッシュ開始、リード、ライト等のコマンドがある。なお、図１にはセルフリフレッシュ動作に関係した回路のみを示している。
【００１７】
内部レジスタ１１は空間１〜４毎に各空間がセルフリフレッシュが必要か否かを示す情報を格納する。内部レジスタ１１は半導体記憶装置のパワーオン時にリセットされる。内部レジスタ１１は空間１〜４毎に対応するレジスタを有しており、リフレッシュを要する空間に対して「Ｈ（Ｈｉｇｈ）」の値を格納する。
【００１８】
セルフリフレッシュ周期発生回路１９はセルフリフレッシュの実行タイミングであるセルフリフレッシュ周期を示すタイミングパルスを発生させる。セルフリフレッシュ用ロウアドレスカウンタ１７は、セルフリフレッシュ周期発生回路１９からのタイミングパルスを受け、そのタイミングでセルフリフレッシュする領域を指定するロウアドレスを発生させる。
【００１９】
セルフリフレッシュイネーブル信号発生回路２１は、セルフリフレッシュ周期発生回路１９によるタイミングパルスを受け、所定の遅延時間経過後にリフレッシュイネーブルのパルス信号を発生する。メモリ２３はリフレッシュイネーブルのパルス信号を受けると、セルフリフレッシュ用ロウアドレスカウンタ１７により生成されたアドレスのワード線に対してリフレッシュ動作を行なう。セルフリフレッシュイネーブル信号発生回路２１における所定の遅延時間は、メモリ２３が新たなロウアドレスの発生前にセルフリフレッシュされることのないよう、少なくとも、セルフリフレッシュ用ロウアドレスカウンタ１７がタイミングパルスを受けてからアドレスのカウントアップを確実に終了するまでに必要な時間に設定される。
【００２０】
以下、半導体記憶装置におけるリフレッシュ要否判定部１３、セルフリフレッシュ周期発生回路１９及びセルフリフレッシュ用ロウアドレスカウンタ１７の動作について詳細に説明する。
【００２１】
リフレッシュ要否判定部１３は、内部レジスタ１５をパワーオン時にリセット後、アドレス・コマンド検出部１１でデコードしたコマンドから、該当する各空間にアクセスがあったか否かを判断することで、各空間に対するセルフリフレッシュの要否を判定する。すなわち、リフレッシュ要否判定部１３は、パワーオン時のリセット後にその空間に未だアクセスがなければ、その空間に対してリフレッシュを実行する必要はなく、一方、その空間にアクセスがあればリフレッシュを実行する必要があると判定する。例えば、該当する空間にＡＣＴコマンドが入力された場合に、または、該当する空間にＡＣＴコマンドが入力され、かつＷＲＩＴＥコマンドが入力された場合にアクセスがあったとして、その空間に対するセルフリフレッシュが必要であると判断できる。内部レジスタ１５は各空間に対するリフレッシュ要否判定部１３の判定結果を保持する。
【００２２】
図２は、上位２ビットが「１１」のメモリ空間すなわち空間４に関する、リフレッシュ要否判定部１３と内部レジスタ１５の構成を示した図である。半導体装置のパワーオン時に発生したＲＥＳＥＴ信号により内部レジスタ１５がリセットされ、その出力が「Ｌ（Ｌｏｗ）」になる。その後、空間４に対してＡＣＴ信号及びＷＲＩＴＥ信号が入力されると、内部レジスタ１５がセットされて「Ｈ（Ｈｉｇｈ）」を出力する。
【００２３】
セルフリフレッシュ周期発生回路１９はセルフリフレッシュの実行タイミングであるセルフリフレッシュ周期を発生させる。セルフリフレッシュ周期発生回路１９は、内部レジスタ１５を参照してセルフリフレッシュ周期を決めるタイミングパルスの発生周期を変更する。図３にセルフリフレッシュ周期発生回路１９の構成の一例を示す。セルフリフレッシュ周期発生回路１９はリフレッシュ空間数判定部３１を有する。内部レジスタ１５は空間毎にセルフリフレッシュの要否を示す情報を格納するレジスタ１５ａ〜１５ｄを有している。リフレッシュ空間数判定部３１は内部レジスタ１５内のレジスタ１５ａ〜１５ｄを参照し、リフレッシュする必要のある空間の数を決定する。そして、リフレッシュする必要のある空間の数に応じたイネーブル信号をアクティブにする。
【００２４】
そのイネーブル信号に応じてインバータ回路３３〜３６が選択される。すなわち、リフレッシュが必要な空間の数が１つであるときは、インバータ回路３３、３４、３５、３６が選択される。リフレッシュが必要な空間の数が２つであるときは、インバータ回路３３、３４、３５が選択される。リフレッシュが必要な空間の数が３つであるときは、インバータ回路３３、３４が選択される。リフレッシュが必要な空間の数が１つであるときは、インバータ回路３３のみが選択される。選択されるインバータ回路の数に応じてタイミングパルスの発生周期が異なる。
【００２５】
例えば、リフレッシュ必要な空間の数が２であるとき、２空間Ｅｎａｂｌｅ信号がアクティブにされる。これにより、インバータ回路３３、３４、２５が選択され、２つの空間をリフレッシュする際のリフレッシュ周期でタイミングパルスが出力される。
【００２６】
インバータ回路３３〜３６は偶数段のインバータを含んでいる。各インバータ回路の遅延量は、例えば、１つの空間のみをリフレッシュする必要がある場合のタイミングパルス発生周期を１２Ｐとすると、インバータ回路３３の遅延量は３Ｐに、インバータ回路３４の遅延量は１Ｐに、インバータ回路３５の遅延量は２Ｐに、インバータ回路３６の遅延量は６Ｐになるように調整される。これにより、タイミングパルスの発生周期は、２つの空間をリフレッシュする場合は６Ｐ、３つの空間の場合は４Ｐ、４つ全ての空間の場合は３Ｐとなる。これにより、リフレッシュする空間の数に関わらず、同一の空間がリフレッシュされる周期は常に一定（１２Ｐ）となる。
【００２７】
図４は、セルフリフレッシュ用ロウアドレスカウンタ１７の構成を示した図である。セルフリフレッシュ用ロウアドレスカウンタ１７は内部レジスタ１５を参照して、リフレッシュの必要のない空間のアドレスを飛ばしてカウントアップを行ない、リフレッシュ用ロウアドレスを生成する。
【００２８】
セルフリフレッシュ用ロウアドレスカウンタ１７は、リフレッシュの要否を判断する回路ブロック４０と、ロウアドレスのカウントアップを行なう回路４６〜５０とを含む。
【００２９】
回路４６〜４９はそれぞれＪＫフリップフロップを含み、ロウアドレスの各ビットの値をそれぞれ出力する。回路４６〜５０は全体としてタイミングパルスの入力タイミング毎にロウアドレスをカウントアップする。
【００３０】
回路ブロック４０は、ロウアドレスの上位２ビットＲＡ［Ｎ］、ＲＡ［Ｎ−１］を入力し、その上位２ビットに対応する空間の内部レジスタの値がリフレッシュを必要とすることを示す場合にワンショットパルスを出力する。そのパルスは遅延回路４１、４３、４５を介して後段の回路４９、５０に伝達される。
【００３１】
インバータ回路４１はロウアドレス信号の切り替わりのタイミングを調整する。インバータ回路４３、４５はＪＫフリップフロップのＪ、Ｋ入力の入力タイミングと、タイミングパルスのセットアップ・ホールドタイミングをそれぞれ調整する。
【００３２】
セルフリフレッシュ周期発生回路１９からのタイミングパルスの入力タイミング毎に回路４６〜５０によりロウアドレスＲＡ全体がカウントアップされる。そのとき、内部レジスタ１５が参照され、そのロウアドレスの上位２ビットに対応する空間がセルフリフレッシュの必要がないと判定されると、回路ブロック４０からワンショットパルスが出力され、それにより上位２ビットのアドレスＲＡ［Ｎ］、ＲＡ［Ｎ−１］のみカウントアップされる。このカウントアップにより、セルフリフレッシュの必要のない空間のロウアドレスがスキップされ、ロウアドレスの上位２ビットは次の空間を指定することになる。なお、メモリ空間に対するセルフリフレッシュの要否の判定すなわち回路ブロック４０からワンショットパルスの生成は、セルフリフレッシュ周期発生回路１９から出力されるタイミングパルスの発生周期よりも短い周期で行なわれる。
【００３３】
以上の動作を図５を用いて具体的に説明する。なお、図５はセルフリフレッシュ用ロウアドレスカウンタ１７上のノードの波形を示した図である。以下では、ロウアドレス（ＲＡ［０：Ｎ］）が「１１…１１」から「００…００」へカウントアップする際の動作例を説明する。また、空間１Ａ〜１Ｄ（上位２ビットＲＡ［Ｎ］、ＲＡ［Ｎ−１］が「００」）に対するリフレッシュ動作が不要であるとする。この場合、空間１用の内部レジスタ１５ａが「Ｌ」を格納している。
【００３４】
ノードａにおいてセルフリフレッシュ周期発生回路１９からのタイミングパルスが立ち下がると、セルフリフレッシュ用ロウアドレスカウンタ１７の出力は、「１１…１１」（すなわち、ＲＡ［０］〜ＲＡ［Ｎ−２］＝１、ＲＡ［Ｎ−１］＝１、ＲＡ［Ｎ］＝１）から、「００…００」（すなわち、ＲＡ［０］〜ＲＡ［Ｎ−２］＝０、ＲＡ［Ｎ−１］＝０、ＲＡ［Ｎ］＝０）にカウントアップされる。このとき、ＲＡ［Ｎ−１］＝０、ＲＡ［Ｎ］＝０であるため、回路ブロック４０において、ノードｂにワンショットパルスが発生する。空間１用内部レジスタ１５ａの出力は「Ｌ」となるので、ノードｂのワンショットパルスが後段のノードｃ、ｄに伝達される。
【００３５】
ノードｂのワンショットパルスはインバータ回路４１、４３、４５により、それぞれ所定時間遅延された後、ノードｃ、ｄに伝達する。これにより、ノードｅ、ｆには、セルフリフレッシュ周期発生回路１９からのタイミングパルスと回路ブロック４０で発生させたパルスとのＯＲ演算結果が伝達されるため、回路４９、５０がトリガされ、上位２ビットＲＡ［Ｎ−１］、ＲＡ［Ｎ］だけがカウントアップされる。図５の例では、ＲＡ［Ｎ−１］＝１、ＲＡ［Ｎ］＝０となり、ＲＡ［０］〜ＲＡ［Ｎ−２］は０のままである。
【００３６】
以上のように、セルフリフレッシュ用ロウアドレスカウンタ１７は、リフレッシュの要否の情報を格納する内部レジスタ１５を参照し、リフレッシュが不要な空間１Ａ〜１Ｄに対するアドレスを生成せず、次の空間２Ａ〜２Ｄ（ＲＡ［Ｎ−１］＝１、ＲＡ［Ｎ］＝０）に対するアドレスを生成する。
【００３７】
仮に、メモリ空間２Ａ〜２Ｄ（ＲＡ［Ｎ−１］＝１、ＲＡ［Ｎ］＝０）についてもリフレッシュが不要の場合は、同様のシーケンスにより空間２用内部レジスタ１５ｂが参照され、ノードｅ、ｆにワンショットタイミングパルスが発生し、ＲＡ［Ｎ−１］、ＲＡ［Ｎ］がさらにカウントアップされ、ＲＡ［Ｎ−１］＝０、ＲＡ［Ｎ］＝１となる。
【００３８】
以上のように、セルフリフレッシュ用ロウアドレスカウンタ１７は、セルフリフレッシュ周期発生回路１９から出力されるタイミングパルスの発生周期よりも短い周期で、リフレッシュが不要な空間のアドレスをスキップしてアドレスを生成する。これにより、不要なリフレッシュ動作を排除でき、リフレッシュ電流（Ｉｃｃ６）の低減が可能となる。
【００３９】
また、セルフリフレッシュ用ロウアドレスカウンタ１７は、リフレッシュの要否の情報を格納する内部レジスタ１５を参照することで、リフレッシュが不要な空間に対するアドレスを生成しない。それにより、セルフリフレッシュ周期発生回路１９はタイミングパルスの発生周期を延ばすことができ、リフレッシュ電流（Ｉｃｃ６）の低減が可能となる。
【００４０】
また、特許文献１では、リフレッシュ不要な空間に関してスタートアドレスとエンドアドレスの情報しか内部レジスタに格納しないため、例えば、リフレッシュ不要な空間のアドレスが不連続な場合には電流低減効果が小さいという問題があった。これに対し、本発明では、分割したメモリ空間の単位であればアドレスが不連続であっても、リフレッシュ電流を低減できる。すなわち、ランダムアクセスが実施されている場合のリフレッシュ電流をより低減できるという効果がある。
【００４１】
実施の形態２．
図６に本実施形態の半導体記憶装置の構成を示す。本実施形態の半導体記憶装置の構成、動作は基本的に実施の形態１のものと同じであるが、本実施形態の内部レジスタ１５は外部コマンド入力によりリセットできる点が実施の形態１のものと異なる。すなわち、実施の形態１では、セルフリフレッシュの要否の情報を格納する内部レジスタ１５をパワーオン時にのみリセットするようにしたのに対し、本実施形態では、セルフリフレッシュの要否の情報を格納する内部レジスタ１６を外部コマンド入力により所望のタイミングでリセットできる。
【００４２】
内部レジスタ１５をリセットするコマンド（以下「リセットコマンド」という。）を事前に設定しておく。コマンド・アドレス検出部１１はリセットコマンドを検出した場合に、内部レジスタ１６をリセットするための制御信号を内部レジスタ１６に送信する。内部レジスタ１６はこの制御信号を受けてリセットされる。なお、内部レジスタ１６は全体としてリセットされてもよいし、各空間毎にリセットされてもよい。
【００４３】
標準のＤＲＡＭの場合、ＭＲＳ（モードレジスタセット）シーケンスで内部レジスタをセットするため、ＭＲＳシーケンスの空きアドレスを利用すれば、上記のような外部コマンド入力による内部レジスタ１６のリセット機能を容易に実現できる。
【００４４】
実施の形態１の場合、各空間に一度でもアクセスがあると、それ以後は、そのデータのリフレッシュ動作が不要となっても、パワーをオフにしない限り内部レジスタがリセットされないため、リフレッシュ動作が不要な空間に対してもリフレッシュが行なわれてしまい、リフレッシュ電流（Ｉｃｃ６）の低減効率が低くなるという問題があった。これに対し、本実施形態では、外部コマンド入力により内部レジスタ１６をリセットすることが可能であるので、電源を落とさずに随時内部レジスタ１６のリセットが可能となり、リフレッシュ動作が必要な空間に対してのみリフレッシュが行なわれるため、リフレッシュ電流（Ｉｃｃ６）の低減効率を実施の形態１の場合よりもさらに上昇させることができる。
【００４５】
【発明の効果】
本発明の半導体記憶装置によれば、セルフリフレッシュ動作が必要なメモリ空間に対してのみセルフリフレッシュ動作を行なうため、セルフリフレッシュ電流（Ｉｃｃ６）の低減が可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体記憶装置の構成図（実施の形態１）
【図２】リフレッシュ要否判定部と内部レジスタの部分的な構成を示した図
【図３】セルフリフレッシュ周期発生回路の構成図
【図４】セルフリフレッシュ用ロウアドレスカウンタの構成を示した図
【図５】セルフリフレッシュ用ロウアドレスカウンタの各ノードの波形を示した図
【図６】本発明に係る半導体記憶装置の別の構成図（実施の形態２）
【符号の説明】
１１ コマンド・アドレス検出部、 １３ リフレッシュ要否判定部、 １５内部レジスタ、 １７ セルフリフレッシュ用ロウアドレスカウンタ、 １９セルフリフレッシュ周期発生回路、 ２１ セルフリフレッシュイネーブル信号発生回路、 ２３ メモリ、 １０１〜１０４ メモリ空間
Claims (3)
- リフレッシュが必要なメモリであって、メモリ空間が所定数に分割されたメモリと、
前記各メモリ空間についてリフレッシュの要否を示す情報を格納するレジスタと、
前記レジスタを参照し、リフレッシュが不要なメモリ空間のアドレスを除いてアドレスをカウントアップすることにより、リフレッシュするメモリ空間のアドレスを発生させるアドレスカウンタと、
前記レジスタを参照し、リフレッシュが必要なメモリ空間の数に応じて周期が可変となるリフレッシュ周期を発生させる周期発生回路と
を備えたことを特徴とする半導体記憶装置。 - 前記内部レジスタを外部からリセット可能にしたことを特徴とする請求項１記載の半導体記憶装置。
- 前記周期発生回路は、同一空間をリフレッシュする周期がリフレッシュが必要な空間の数に関わらず一定となるようにリフレッシュ周期を変化させることを特徴とする請求項１記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003047167A JP2004259343A (ja) | 2003-02-25 | 2003-02-25 | 半導体記憶装置 |
| US10/697,097 US6819618B2 (en) | 2003-02-25 | 2003-10-31 | Semiconductor memory device capable of executing refresh operation according to refresh space |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003047167A JP2004259343A (ja) | 2003-02-25 | 2003-02-25 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004259343A true JP2004259343A (ja) | 2004-09-16 |
Family
ID=32866562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003047167A Pending JP2004259343A (ja) | 2003-02-25 | 2003-02-25 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6819618B2 (ja) |
| JP (1) | JP2004259343A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008152841A (ja) * | 2006-12-15 | 2008-07-03 | Fujitsu Ltd | 半導体メモリ、半導体メモリの動作方法、メモリコントローラおよびシステム |
| KR100858881B1 (ko) | 2007-03-02 | 2008-09-17 | 주식회사 하이닉스반도체 | 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치. |
| US7486584B2 (en) | 2006-08-22 | 2009-02-03 | Elpida Memory, Inc. | Semiconductor memory device and refresh control method thereof |
| KR100885011B1 (ko) | 2006-09-29 | 2009-02-20 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 기억 장치 및 메모리 시스템 |
| JP2010534897A (ja) * | 2007-07-26 | 2010-11-11 | クゥアルコム・インコーポレイテッド | 有効データインジケータの使用によってダイナミックｒａｍ電力消費を減らすシステムおよび方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956782B2 (en) * | 2003-09-30 | 2005-10-18 | Infineon Technologies Ag | Selective bank refresh |
| KR100653688B1 (ko) * | 2004-04-29 | 2006-12-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템 |
| US7020038B2 (en) * | 2004-05-05 | 2006-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Efficient refresh operation for semiconductor memory devices |
| US7342841B2 (en) * | 2004-12-21 | 2008-03-11 | Intel Corporation | Method, apparatus, and system for active refresh management |
| JP2008165847A (ja) * | 2006-12-26 | 2008-07-17 | Elpida Memory Inc | 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法 |
| US7882302B2 (en) * | 2007-12-04 | 2011-02-01 | International Business Machines Corporation | Method and system for implementing prioritized refresh of DRAM based cache |
| US8108609B2 (en) * | 2007-12-04 | 2012-01-31 | International Business Machines Corporation | Structure for implementing dynamic refresh protocols for DRAM based cache |
| US20090144507A1 (en) * | 2007-12-04 | 2009-06-04 | International Business Machines Corporation | APPARATUS AND METHOD FOR IMPLEMENTING REFRESHLESS SINGLE TRANSISTOR CELL eDRAM FOR HIGH PERFORMANCE MEMORY APPLICATIONS |
| US7962695B2 (en) * | 2007-12-04 | 2011-06-14 | International Business Machines Corporation | Method and system for integrating SRAM and DRAM architecture in set associative cache |
| US8024513B2 (en) * | 2007-12-04 | 2011-09-20 | International Business Machines Corporation | Method and system for implementing dynamic refresh protocols for DRAM based cache |
| US20090144504A1 (en) * | 2007-12-04 | 2009-06-04 | International Business Machines Corporation | STRUCTURE FOR IMPLEMENTING REFRESHLESS SINGLE TRANSISTOR CELL eDRAM FOR HIGH PERFORMANCE MEMORY APPLICATIONS |
| US7551505B1 (en) * | 2007-12-05 | 2009-06-23 | Qimonda North America Corp. | Memory refresh method and apparatus |
| JP2013257640A (ja) * | 2012-06-11 | 2013-12-26 | Fujitsu Ltd | コンフィグレーション制御装置、コンフィグレーション制御方法及びコンフィグレーション制御プログラム |
| KR102194003B1 (ko) * | 2014-02-25 | 2020-12-22 | 삼성전자주식회사 | 메모리 모듈 및 이를 포함하는 메모리 시스템 |
| KR102373544B1 (ko) | 2015-11-06 | 2022-03-11 | 삼성전자주식회사 | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
| US10468087B2 (en) * | 2016-07-28 | 2019-11-05 | Micron Technology, Inc. | Apparatuses and methods for operations in a self-refresh state |
| KR20180049314A (ko) * | 2016-10-31 | 2018-05-11 | 에스케이하이닉스 주식회사 | 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60175294A (ja) | 1984-02-21 | 1985-09-09 | Fuji Xerox Co Ltd | ダイナミツクメモリのリフレツシユ制御方法および装置 |
| US4701843A (en) * | 1985-04-01 | 1987-10-20 | Ncr Corporation | Refresh system for a page addressable memory |
| JPH0366092A (ja) | 1989-08-04 | 1991-03-20 | Fujitsu Ltd | 半導体メモリ装置 |
| JP2001338489A (ja) | 2000-05-24 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置 |
-
2003
- 2003-02-25 JP JP2003047167A patent/JP2004259343A/ja active Pending
- 2003-10-31 US US10/697,097 patent/US6819618B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7486584B2 (en) | 2006-08-22 | 2009-02-03 | Elpida Memory, Inc. | Semiconductor memory device and refresh control method thereof |
| KR100885011B1 (ko) | 2006-09-29 | 2009-02-20 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 기억 장치 및 메모리 시스템 |
| JP2008152841A (ja) * | 2006-12-15 | 2008-07-03 | Fujitsu Ltd | 半導体メモリ、半導体メモリの動作方法、メモリコントローラおよびシステム |
| KR100895656B1 (ko) * | 2006-12-15 | 2009-05-07 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 메모리, 반도체 메모리의 동작 방법, 메모리컨트롤러 및 시스템 |
| US7746718B2 (en) | 2006-12-15 | 2010-06-29 | Fujitsu Semiconductor Limited | Semiconductor memory, operating method of semiconductor memory, memory controller, and system |
| KR100858881B1 (ko) | 2007-03-02 | 2008-09-17 | 주식회사 하이닉스반도체 | 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치. |
| JP2010534897A (ja) * | 2007-07-26 | 2010-11-11 | クゥアルコム・インコーポレイテッド | 有効データインジケータの使用によってダイナミックｒａｍ電力消費を減らすシステムおよび方法 |
| JP2014197446A (ja) * | 2007-07-26 | 2014-10-16 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 有効データインジケータの使用によってダイナミックｒａｍ電力消費を減らすシステムおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040165465A1 (en) | 2004-08-26 |
| US6819618B2 (en) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004259343A (ja) | 半導体記憶装置 | |
| US7379369B2 (en) | Semiconductor device | |
| US6950364B2 (en) | Self-refresh apparatus and method | |
| US7006401B2 (en) | Semiconductor storage device and refresh control method thereof | |
| US7196956B2 (en) | Semiconductor memory device changing refresh interval depending on temperature | |
| US7710809B2 (en) | Self refresh operation of semiconductor memory device | |
| JP2010170596A (ja) | 半導体記憶装置 | |
| US8116161B2 (en) | System and method for refreshing a DRAM device | |
| JP2004134026A (ja) | 半導体記憶装置及びその制御方法 | |
| JP2012038399A (ja) | 半導体装置 | |
| JP2000298982A5 (ja) | ||
| KR0142795B1 (ko) | 디램 리프레쉬 회로 | |
| JP2003007054A (ja) | 半導体記憶装置 | |
| JP2006515453A (ja) | 低電力・高レイテンシモードおよび高電力・低ライトレイテンシモードならびに／あるいは独立して選択可能なライトレイテンシを備える記憶装置および方法 | |
| JP2007310959A (ja) | 半導体メモリおよび半導体メモリの動作方法 | |
| US8107310B2 (en) | Semiconductor memory device and method for operating the same | |
| JP2010170612A (ja) | 半導体記憶装置 | |
| WO1996028825A1 (fr) | Memoire a semi-conducteur | |
| US7145814B2 (en) | RAS time control circuit and method for use in DRAM using external clock | |
| JP2546161B2 (ja) | ダイナミック型メモリ装置 | |
| JP2009151903A (ja) | 半導体記憶装置 | |
| JPH0793971A (ja) | ダイナミック型半導体記憶装置 | |
| JP2004185686A (ja) | 半導体記憶装置 | |
| JP2005196952A (ja) | ダイナミック半導体記憶装置及びこの装置の節電モード動作方法 | |
| JP2006099877A (ja) | 同期型半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060207 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |