KR970002614A - 프로그램 카운터 데이타를 이용한 오동작 방지회로 - Google Patents

프로그램 카운터 데이타를 이용한 오동작 방지회로 Download PDF

Info

Publication number
KR970002614A
KR970002614A KR1019950016001A KR19950016001A KR970002614A KR 970002614 A KR970002614 A KR 970002614A KR 1019950016001 A KR1019950016001 A KR 1019950016001A KR 19950016001 A KR19950016001 A KR 19950016001A KR 970002614 A KR970002614 A KR 970002614A
Authority
KR
South Korea
Prior art keywords
memory address
program memory
malfunction
circuit
comparator
Prior art date
Application number
KR1019950016001A
Other languages
English (en)
Other versions
KR0158491B1 (ko
Inventor
임우택
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950016001A priority Critical patent/KR0158491B1/ko
Publication of KR970002614A publication Critical patent/KR970002614A/ko
Application granted granted Critical
Publication of KR0158491B1 publication Critical patent/KR0158491B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리 장치의 오동작을 방지하기 위한 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
디바이더 및 카운터가 필요없는 오동작 방지 회로를 제공함에 있다.
3. 발명의 해결방법의 요지
최대 프로그램 어드레스 데이타와 현재 동작중인 프로그램 메모리 어드레스 데이타를 비교하여 상기 동작중인 프로그램 메모리 어드레스 데이타가 상기 최대 프로그램 어드레스 데이타보다 크면 오동작이 되므로 이때에 바로 시스템 전체에 리셋을 걸어주어 오동작에서 시스템이 벗어날 수 있는 회로를 가지는 것을 요지로 한다.
4. 발명의 중요한 용도
반도체 메모리 소자에 적합하게 사용된다.

Description

프로그램 카운터 데이타를 이용한 오동작 방지회로.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 따른 프로그램 카운터 데이타를 이용한 오동작 방지회로의 블럭도.

Claims (4)

  1. 반도체 메모리 장치의 오동작을 방지하기 위한 회로에 있어서; 동작중인 프로그램 메모리 어드레스를 증가시키는 수단인 중앙처리장치와; 상기 프로그램 메모리 어드레스를 전송하는 수단인 프로그램 어드레스 전송라인과; 최대 프로그램 메모리 어드레스 데이타를 저장하는 수단인 레지스터와; 상기 전송라인과 레지스터의 데이타를 비교하여 리셋신호를 출력하는 수단인 비교기로 구성된 것을 특징으로 하는 반도체 메모리 장치의 오동작 방지 회로.
  2. 제1항에 있어서; 상기 레지스터와 비교기는 반도체 집적회로에 의하여 형성되는 것을 특징으로 하는 반도체 메모리 장치의 오동작 방지 회로.
  3. 제1항에 있어서; 상기 비교기는 16비트로 이루어짐을 특징으로 하는 반도체 메모리 장치의 오동작 방지 회로.
  4. 제1항에 있어서; 상기 비교기는 상기 동작중인 프로그램 메모리 어드레스와 상기 최대 프로그램 메모리 어드레스를 비교하여 상기 동작중인 프로그램 메모리 어드레스의 신호가 클 경우 인에이블 신호와 함께 논리곱을 하여 전체 시스템에 리셋신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치의 오동작 방지 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950016001A 1995-06-16 1995-06-16 프로그램 카운터 데이타를 이용한 오동작 방지회로 KR0158491B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016001A KR0158491B1 (ko) 1995-06-16 1995-06-16 프로그램 카운터 데이타를 이용한 오동작 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016001A KR0158491B1 (ko) 1995-06-16 1995-06-16 프로그램 카운터 데이타를 이용한 오동작 방지회로

Publications (2)

Publication Number Publication Date
KR970002614A true KR970002614A (ko) 1997-01-28
KR0158491B1 KR0158491B1 (ko) 1998-12-15

Family

ID=19417296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016001A KR0158491B1 (ko) 1995-06-16 1995-06-16 프로그램 카운터 데이타를 이용한 오동작 방지회로

Country Status (1)

Country Link
KR (1) KR0158491B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403339B1 (ko) * 2001-06-30 2003-10-30 주식회사 하이닉스반도체 프로그램 카운터 컨트롤 프로세서
KR100455230B1 (ko) * 1995-09-11 2005-04-06 미쓰이 가가쿠 가부시키가이샤 수지조성물의제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455230B1 (ko) * 1995-09-11 2005-04-06 미쓰이 가가쿠 가부시키가이샤 수지조성물의제조방법
KR100403339B1 (ko) * 2001-06-30 2003-10-30 주식회사 하이닉스반도체 프로그램 카운터 컨트롤 프로세서

Also Published As

Publication number Publication date
KR0158491B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR860006743A (ko) 데이타 처리 시스템
KR900702686A (ko) 컴퓨터 데이타 및 소프트웨어의 보호를 위한 시스템과 방법
KR920001518A (ko) 반도체 집적회로
KR960025719A (ko) 깊이와 폭을 조정가능한 선입선출 버퍼
KR970049625A (ko) 주변장치 선택 시스템
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
KR960035290A (ko) 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치
KR940022567A (ko) 반도체 집적회로
KR970002614A (ko) 프로그램 카운터 데이타를 이용한 오동작 방지회로
KR940006014A (ko) 비교기를 갖는 타이머 회로
KR970701397A (ko) Ic 카드 제어 회로 및 ic 카드 제어 시스템(ic card control circuit and ic card control system)
KR970055599A (ko) 전송 데이타 정형 장치
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR970007627A (ko) 컨트롤 시스템에 있어서 오동작 방지회로
KR900002311A (ko) 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치
KR920020303A (ko) 데이타 처리 장치용 다기능 입출력 인터페이스 장치
KR980005036A (ko) 테스트모드 활성화회로
KR850006090A (ko) 데이터 전송 시스템
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR970016898A (ko) 데이터 처리기 및 억세스 방법
KR970012785A (ko) 병렬 테스트 회로
KR930003557A (ko) 반도체 집적 회로 장치의 데이타 출력 회로
KR930018393A (ko) 데이터 전송장치와 프로세서 엘리먼트
KR970076878A (ko) 동적 메모리 장치의 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee