KR970049625A - 주변장치 선택 시스템 - Google Patents

주변장치 선택 시스템 Download PDF

Info

Publication number
KR970049625A
KR970049625A KR1019960057252A KR19960057252A KR970049625A KR 970049625 A KR970049625 A KR 970049625A KR 1019960057252 A KR1019960057252 A KR 1019960057252A KR 19960057252 A KR19960057252 A KR 19960057252A KR 970049625 A KR970049625 A KR 970049625A
Authority
KR
South Korea
Prior art keywords
signal
selection
address
peripheral
cpu
Prior art date
Application number
KR1019960057252A
Other languages
English (en)
Other versions
KR100196091B1 (ko
Inventor
아츠오 후쿠다
야스오 마스오
Original Assignee
이마이 기요스케
마츠시다 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이마이 기요스케, 마츠시다 덴코 가부시키가이샤 filed Critical 이마이 기요스케
Publication of KR970049625A publication Critical patent/KR970049625A/ko
Application granted granted Critical
Publication of KR100196091B1 publication Critical patent/KR100196091B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

장치주소가 주변장치에 자동으로 설정된다. 복수의 주변장치(1)가 신호라인(3)을 통하여 CPU장치에 접속된다. CPU장치는 주변장치를 개별적으로 선택함으로써 각각의 주변장치(1)를 액세스한다. 신호라인(3)에는 주변장치의 버스접속으로 주소를 전송하기 위한 제1신호라인(31)과 주변장치(1)의 종속 접속에 의해 기입명령신호를 전송하기 위한 제2신호라인(32)이 제공된다. 기입명령신호는 주변장치(1)가 접속되는 순서로 순차 전송되며, 기입명령신호가 수신된 주변장치(1)만이 장치주소를 수신하여 랫치회로(11a)로 보유한다.

Description

주변장치 선택 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현하는 주변장치 선택 시스템을 나타내는 블록도.
제2a 내지 2d도는 본 발명을 구현하는 주변장치 선택 시스템내에서 CPU장치의 다양한 인터페이스 회로를 나타내는 블록도.
제3도는 본 발명의 제1실시예 따르는 주변장치의 인터페이스 회로를 나타내는 회로도.
제4a 내지 제4h도는 본 발명의 제1실시예에 따르는 주변장치 선택 시스템의 동작을 나타내는 신호파형을 도시하는 도.

Claims (20)

  1. CPU장치와 복수의 주변장치를 갖는 주변장치 선택 시스템에 있어서, CPU장치와 복수의 주변장치를 접속시키는 제1신호라인;과 CPU장치와 복수의 주변장치를 종속접속시키는 제2신호라인;과 선택신호와 기입주소를 제1신호라인에 전송하고 각각의 주변장치에 대한 주소를 설정하기 위해 기입명령신호를 제2신호라인에 전송하기 위해, 그리고 주변장치를 개별적으로 선택하기 위해 제1신호라인에 호출주소를 전송하기 위해 CPU장치에 제공된 제1인터페이스 수단;과 장치 주소로서 CPU장치로 부터 제1신호라인을 통하여 선택신호와 함께 전송된 기입주소를 저장하는 주소설정수단, 제2신호라인을 통하여 전송된 기입명령신호를 CPU장치로부터 다음 스테이지 주변장치로 선택신호가 수신될때마다 전송하는 신호전송수단, 선택신호가 후속 스테이지의 주변장치로의 기입명령신호의 전송에 응답하여 수신되는 것을 금지하는 게이트 수단,과 제1신호라인을 통하여 CPU장치로부터 전송된 호출주소와 주소설정수단에 설정된 장치주소와 비교하여 이들 주소가 상호 일치할 때 CPU장치로부터의 액세스를 허용하는 액세스 허용수단으로 구성되고, 각각의 주변장치에 제공된 제2인터페이스 수단으로 이루어지는 것을 특징으로 하는 주변장치 선택 시스템.
  2. CPU장치와 복수의 주변장치를 갖는 주변장치 선택 시스템내의 상기 주변장치에 있어서, CPU장치와 복수의 주변장치를 접속하기 위한 제1신호라인을 통하여 CPU장치로부터 전송된 기입주소, 호출주소 및 선택신호를 입력하기 위한 버스접속단자;CPU장치와 복수의 주변장치를 종속으로 접속하기 위해 제2신호라인을 통하여 CPU장치로부터 전송된 기입명령신호를 입력하기 위한 입력단자와, 기입명령신호에 의거하여 임의의 신호를 기입명령신호로서 후속 스테이지의 주변장치에 출력하기 위한 출력단자를 갖는 한쌍의 종속접속단자; 장치 주소로서 CPU장치로 부터 제1신호라인을 통하여 선택신호와 함께 전송된 기입주소를 저장하는 주소설정수단, 제2신호라인을 통하여 전송된 기입명령신호를 CPU장치로부터 다음 스테이지 주변장치로 선택신호가 수신될때맏마 전송하는 신호전송수단, 선택신호가 후속 스테이지의 주변장치로의 기입명령신호의 전송에 응답하여 수신되는 것을 금지하는 게이트 수단,과 제1신호라인을 통하여 CPU장치로부터 전송된 호출주소와 주소설정수단에 설정된 장치주소와 비교하여 이들 주소가 상호 일치할 때 CPU장치로부터의 액세스를 허용하는 액세스 허용수단으로 구성되고, 각각의 주변장치에 제공된 제2인터페이스 수단으로 이루어지는 것을 특징으로 하는 주변장치.
  3. 제2항에 있어서, 제1신호라인은 호출주소 및 기입주소를 전송하는 개별라인으로 이루어지고, 주소설정수단 및 신호전송수단은 선택신호가 입력되었을 때 기입주소 및 기입명령신호를 랫칭하는 랫치회로로 이루어지고, 게이트 수단은 랫치회로에서 랫칭된 기입명령신호의 수신시 선택신호가 랫치회로에 입력되는 것을 금지하는 게이트 회로로 이루어지는 것을 특징으로 하는 주변장치.
  4. 제2항에 있어서, 제1신호라인은 호출주소 및 기입주소를 전송하는 공통라인으로 이루어지고, 주소설정수단 및 신호전송수단은 선택신호가 입력되었을 때 기입주소 및 기입명령신호를 랫칭하는 랫치회로로 이루어지고, 게이트 수단은 랫치회로에서 랫칭된 기입명령신호의 수신시 선택신호가 랫치회로에 입력되는 것을 금지하는 게이트 회로로 이루어지는 것을 특징으로 하는 주변장치.
  5. 제2항에 있어서, 주소설정수단은 선택신호가 입력되었을 때 기입주소를 랫칭하는 제1랫치회로로 이루어지고, 신호전송수단은 기입명령신호를 랫칭하고 선택신호가 입력되었을 때 기입명령신호로서 랫칭된 신호를 후속 스테이지의 주변장치에 출력하는 제2랫치회로로 이루어지고, 게이트수단은 제2랫치회로에서 랫칭된 기입명령신호 수신시 선택신호가 제1 및 제2 랫칭회로에 입력되는 것을 금지시키는 게이트회로로 이루어지는 것을 특징으로 하는 주변장치.
  6. 제2항에 있어서, 제1신호라인은 호출주소를 병렬데이타로서 전송하는 병렬 전송라인과 기입주소를 직렬 데이터로서 전송하는 직렬전송라인으로 이루어지고, 주소설정수단은 직렬전송라인으로부터 입력된 직렬데이타의 기입주소를 병렬데이타로 변환하는 직렬-병렬 컨버터회로와, 선택신호가 입력되었을 때 직렬-병렬 컨버터 회로로부터 출력된 병렬데이타의 기입주소를 랫칭하는 제1랫치회호로 이루어지고, 신호전송수단은 선택신호가 입력되었을 때 CPU로부터 전송된 기입명령신호를 랫칭하는 제2랫치회로로 이루어지고, 게이트 수단은 제2랫치회로에서 랫칭된 기입명령신호의 수신시 선택신호가 제1 및 제2랫치회로로 입력되는 것을 금지시키는 게이트 회로로 이루어지는 것을 특징으로 하는 주변장치.
  7. CPU장치와 복수의 주변장치를 갖는 주변장치 선택 시스템에 있어서, CPU장치와 복수의 주변장치를 접속하기 위한 제1신호라인;과 CPU장치와 복수의 주변장치를 종속 접속하기 위한 제2신호라인;과 선택신호와 동기화된 펄스신호와 선택신호를 제1신호라인에 전송하고 그리고 각각의 주변장치에 대한 주소를 설정하기 위해 기입명령신호를 제2신호라인에 전송하고 주변장치를 개별적으로 선택하기 위해 호출주소를 제1신호라인에 전송하기 위해 CPU장치에 제공된 제1인터페이스 수단;과 CPU장치로부터 전송된 펄스신호를 계수하는 카운터와, 장치주소로서 카운터의 출력값을 랫칭하고 CPU장치로부터 전송된 기입명령 신호를 랫칭하여, 선택신호가 입력되었을 때 기업명령신호로써 랫칭된 신호를 후속 스테이지의 주변장치에 출력하는 랫치회로와, 기입명령신호가 랫치회로에서 기입명령신호의 랫칭으로 후속 스테이지의 주변장치에 전송되었을 때 랫치회로에서 랫칭된 기입명령신호의 수신시 선택신호가 랫치회로에 입력되는 것을 금지시키는 게이트회로와, CPU장치로부터 전송된 호출주소와 랫치회로에 설정된 장치주소를 비교하여 이들 주소가 상호 일치할 때 CPU장치로부터의 액세스를 허용하는 액세스 수단으로 구성되는 제2인터페이스 수단으로 이루어지는 것을 특징으로 하는 주변장치 선택 시스템.
  8. CPU장치와 복수의 주변장치를 갖는 주변장치 선택 시스템의 상기 주변장치에 있어서, CPU장치와 복수의 주변장치를 접속하는 제1신호라인을 통하여 CPU장치로부터 전송된 선택신호와 동기화된 펄스신호, 선택신호 및 호출주소를 입력하기 위한 버스접속단자;와 CPU장치와 복수의 주변장치를 종속 접속하기 위핸 제2신호라인을 통하여 CPU장치로부터 전송된 기입명령신호를 입력하기 위한 입력단자와, 기입명령신호에 의거하여 임의 신호를 기입명령신호로써 후속 스테이지의 주변장치에 출력하기 위한 출력단자를 갖는 종속접속단자 쌍;과 CPU장치로부터 전송된 펄스신호를 계수하는 카운터;와 장치주소로서 카운터의 출력값을 랫칭하고 CPU장치로부터 전송된 기입명령신호를 랫칭하여, 선택신호가 입력되었을 때 기입명령신호로써 후속스테이지의 주변장치에 랫칭된 신호를 출력하는 랫치회로;와 랫치회로에서 기입명령신호의 랫칭으로 기입명령신호가 후속 스테이지의 주변장치에 전송되었을 때 랫치회로에서 랫칭된 기입명령신호의 수신시 선택신호가 랫치회로로 입력되는 것을 금지시키는 게이트회로;와 CPU장치로부터 전송된 호출주소와 랫치회로에 설정된 장치주소를 비교하여 이들 주소가 상호 일치할 때 CPU장치로부터 액세스를 허용하는 액세스 허용수단으로 이루어지는 것을 특징으로 하는 주변장치.
  9. CPU장치와 복수의 주변장치를 갖는 주변장치 선택 시스템의 상기 주변장치에 있어서, CPU장치와 복수의 주변장치를 접속하는 제1신호라인을 통하여 CPU장치로부터 전송된 선택신호와 호출신호 및 기입주소를 입력하기 위한 버스접속단자와 CPU장치와 복수의 주변장치를 종속 접속하기 위해 제2신호라인을 통하여 CPU장치로부터 전송된 기입명령신호를 입력하기 위한 입력단자와, 기입명령신호에 의거하여 임의 신호를 기입명령신호로써 후속 스테이지의 주변장치에 출력하기 위한 출력단자를 갖는 종속접속단자 쌍과 선택신호가 입력되었을때 장치주소로서 기입주소를 랫칭하는 제1랫치회로와 CPU장치로부터 전송된 기입명령신호를 랫칭하여, 선택신호가 입력되었을 때 기입명령시호로써 후속스테이지의 주변장치에 랫칭된 신호를 출력하는 제2랫치회로와 제2랫치회로에 입력된 기입명령신호의 수신시 선택신호가 제1랫치회로로 입력되는 것을 금지시키는 게이트회로; 와 CPU장치로부터 전송된 호출주소와 랫치회로에 랫칭된 장치주소를 비교하여 이들 주소가 상호 일치할 때 CPU장치로부터의 액세스를 허용하는 액세스 허용수단으로 이루어지는 것을 특징으로 하는 주변장치.
  10. CPU장치와 복수의 주변장치를 갖는 주변장치 선택 시스템에 있어서, CPU장치와 복수의 주변장치를 접속하는 제1신호라인; CPU장치와 복수의 주변장치를 종속 접속하는 제2신호라인; 각각의 주변장치에 대한 주소를 설정하기 위해 선택신호를 제1신호라인에 전송하고, 각각의 주변장치에 대한 주소를 설정하고 주변장치를 개별적으로 선택하기 위해 주소를 제2신호라인에 전송하기 위해 CPU장치에 제공된 제1인터페이스 수단; 과 선택신호가 CPU장치로부터 입력될 때마다 장치주소로써 CPU장치로부터 전송된 주소를 랫칭하는 랫치회로와, 어떠한 장치주소도 랫치회로에서 설정되지 않았을 때 CPU장치로부터 전송된 주소를 주소로써 후속스테이지의 주변장치에 대한 특정값과의 감산 또는 가산함으로써 획득된 값을 출력하고,CPU장치로부터 전송된 주소를 장치주소가 설정되었을 때 주소로써 후속스테이지의 주변장치에 출력하는 연산회로와, 제2신호라인을 통하여 CPU장치로부터 전송된 주소와 랫치회로에서 설정된 장치주소를 비교하여 이들 주소가 상호 일치할 때 CPU장치로부터의 액세스를 허용하는 액세스 허용수단으로 구성되며, 각각의 주변장치에 제공된 제2인터페이스 수단으로 이루어지는 것을 특징으로 하는 주변장치 선택 시스템.
  11. CPU장치와 복수의 주변장치를 갖는 주변장치 선택 시스템의 주변장치 있어서, CPU장치와 복수의 주변장치를 접속하기 위해 제1신호라인을 통하여 CPU장치로부터 전송된 선택신호를 입력하기 위한 버스접속단자; 와 CPU장치와 복수의 주변장치를 종속으로 접속하기 위해 제2신호라인을 통하여 CPU장치로부터 전송된 주소를 입력하는 입력단자와, 주소로써 후속 스테이지의 주변장치에 대한 주소에 의거한 임의의 신호를 출력하는 출력단자를 갖는 종속접속단자; 와 CPU장치로부터 전송된 선택신호가 입력될 때마다 장치주소로써 CPU장치로부터 전송된 주소를 랫칭하는 랫치회로;와 어떠한 장치주소도 랫치회로에서 설정되지 않았을 때 CPU장치로부터 전송된 주소를 주소로써 후속스테이지의 주변장치에 대한 특정값과의 감산 또는 가산함으로써 획득된 값을 출력하고, CPU장치로부터 전송된 주소를 장치주소가 설정되었을 때 주소로써 후속스테이지의 주변장치에 출력하는 연산회로;와 제2신호라인을 통하여 CPU장치로부터 전송된 주소와 랫치회로에서 설정된 장치주소를 비교하여 이들 주소가 상호 일치할 때 CPU장치로부터의 액세스를 허용하는 액세스 허용수단으로 이루어지는 것을 특징으로 하는 주변장치.
  12. CPU장치와 복수의 주변장치를 갖는 주변장치 선택 시스템에 있어서, CPU장치와 복수의 주변장치를 접속하는 제1신호라인; 과 CPU장치와 복수의 주변장치를 종속 접속하는 제2신호라인; 과 주변장치의 선택동작을 초기화하기 위해 제1신호라인에 재설정트 신호를 전송하고, 주변장치에 대응하는 다수의 선택신호가 제1신호라인에 선택되어지도록 선택신호를 전송하여 주변장치를 개별적으로 선택하기 위해 제2신호라인에 선택명령신호를 전송하기 위해 CPU장치에 전송된 제1인터페이스 수단; 과 선택명령신호가 제2신호라인을 통하여 CPU장치측으로부터 입력되는 동안 CPU장치로부터 전송된 선택신호의 수신시 선택명령신호를 제2신호라인을 통하여 후속스테이지의 주변장치에 전송하는 신호전송수단과, 선택명령신호를 후속 스테이지의 주변장치에 전송하기 이전에 선택신호에 의해 CPU장치로 부터의 액세스를 허용하고, 선택명령신호 전송후 선택신호가 입력되었을 때 CPU장치로 부터의 액세스를 금지시키는 액세스 허용수단과, 선택명령신호를 후속 스테이지의 주변장치에 전송한 후 선택신호가 입력되었을 때 선택신호가 수신되는 것을 금지시키는 게이트 수단과, 신호전송수단, 액세스 허용수단 및 게이트 수단을 재설정트 신호에 의해 초기 상태로 재설정팅시키는 재설정은 수단으로 구성되고, 각각의 주변장치에 제공된 제2인터페이스 수단으로 이루어지는 것을 특징으로 하는 주변장치 선택 시스템.
  13. CPU장치와 복수의 주변장치를 갖는 주변장치 선택 시스템의 상기 주변장치에 있어서, CPU장치와 복수의 주변장치를 접속하는 제1신호라인을 통하여 CPU장치로부터 전송된 선택신호와 재설정 신호를 입력하기 위한 버스접속단자; 와 CPU장치와 복수의 주변장치를 종속 접속하기 위해 제2신호라인을 통하여 CPU장치로부터 전송된 선택명령신호를 입력하기 위한 입력단자와, 선택명령신호에 의거하여 임의의 신호를 선택명령신호로써 후속 스테이지의 주변장치에 출력하기 위한 출력단자를 갖는 종속접속단자 쌍; 과 선택명령신호가 제2신호라인을 통하여 CPU장치측으로부터 입력되는 동안 CPU장치로부터 전송된 선택신호의 수신시 선택명령신호를 제2신호라인을 통하여 후속스테이지의 주변장치에 전송하는 신호전송수단과; 선택명령신호를 후속 스테이지의 주변장치에 전송하기 이전에 선택신호에 의해 CPU장치로 부터의 액세스를 허용하고, 선택명령신호 전송후 선택신호가 입력되었을 때 CPU장치로 부터의 액세스를 금지시키는 액세스 허용수단과; 선택명령신호를 후속 스테이지의 주변장치에 전송한 후 선택신호가 입력되었을 때 선택신호가 수신되는 것을 금지시키는 게이트 수단과; 신호전송수단, 액세스 허용수단 및 게이트 수단을 재설정 신호에 의해 초기 상태로 재설정시키는 재설정수단으로 구성되고, 각각의 주변장치에 제공된 제2인터페이스 수단으로 이루어지는 것을 특징으로 하는 주변장치.
  14. 제13항에 있어서, 신호전송수단은 선택신호가 입력되었을 때 CPU장치로 부터 전송된 선택명령신호를 랫칭하는 제1랫칭회로로 이루어지고, 액세스 허용수단은 선택 명령신호가 입력되는 동안 선택신호의 입력시 자신의 반전 출력을 랫치하는 제2랫치회로와, 제2랫치회로로의 선택명령신호의 입력경로에 삽입되고 제2랫치 회로의 출력에 의해 개방 및 폐쇄되는 제1게이트 뢰로로 이루어지고, 게이트 수단은 제1 및 제2랫치회로의 출력의 조합에 대응한 논리값을 출력하는 논리회로와, 제1 및 제2랫치회로로의 선택신호의 입력경로에 삽입되고 선택명령신호가 제1랫치회로에 의해 출력되고 CPU장치로부터의 어떠한 액세스도 제2랫치회로에 의해 허용되지 않을 때 논리회로의 출력에 의거하여 선택신호가 통과하는 것을 금지하는 제2게이트회로로 이루어지는 것을 특징으로 하는 주변장치.
  15. 제13항에 있어서, 신호전송수단은 선택신호가 입력되었을 때 CPU장치로부터 전송된 선택명령신호를 랫칭하는 제1랫치회로로 이루어지고, 액세스 허용수단은 선택신호가 입력되었을 때 제1랫치회로의 출력을 랫칭하는 제2랫치회로와, 제1 및 제2랫치회로의 출력의 조합에 대응하는 논리값을 출력하는 논리회로로 이루어지고, 게이트 수단은 제2랫치회로로의 선택신호의 입력경로에 삽입되고 선택명령신호가 제1랫치회로로부터 출력되었을 때 선택신호가 제2랫치회로를 통과할 수 있게 하는 것을 특징으로 하는 주변장치.
  16. 마더보드에 제공된 복수의 장착슬롯에 착탈가능하게 장착된 복수의 주변장치가 신호라인을 통하여 CPU장치에 접속되고 CPU장치는 주변장치를 개별적으로 선택함으로써 각각의 주변장치를 액세스하는 주변장치 선택 시스템의 마더보드에 있어서, 장착슬롯에 장착된 주변장치와 CPU장치를 종속으로 접속하는 종속접속신호라인과, 종속접속신호라인이 CPU장치 측으로부터 각각의 장착장치에 장착되 주변장치를 통과함이 없이 후속 스테이지측에 접속되는 상태 사이에서 선택하기 위해, 각각의 장착장치에 제공된 경로선택수단으로 이루어지는 것을 특징으로 하는 마더보드.
  17. 제16항에 있어서, 경로선택수단은 어떠한 주변장치도 상기 경로선택수단에 대응하여 장치장착슬롯에 장착되지 않았을 때 임의의 주변장치를 통과함이 없이 종속 접속신호라인을 CPU장치 측으로부터 후속 스테이지 측으로 접속하기 위해 턴 온되는 기계식 스위치인 것을 특징으로 하는 마더보드.
  18. 제16항에 있어서, 경로선택수단은 CPU장치 측의 종속접속 신호라인과 소정 신호라인중의 하나를 경로선택수단에 대응하여 장치장측슬롯에 장착된 주변장치로부터 후속 스테이지 측의 종속접속 신호라인에 교대방식으로 접속시키며, 주변장치가 장치장착슬롯에 장착되었을 때 주변장치로부터의 스위칭신호의 수신시 소정신호라인을 주변장치로부터 스테이지 측상의 종속접속 신호라인에 접속하는 선택기인 것을 특징으로 하는 마더보드.
  19. 제18항에 있어서, 선택기는 주변장치로부터의 소정신호를 스위칭 신호가 입력되었을 때 통과시키는 제1게이트와, CPU장치로부터의 종속접속신호를 스위칭 신호의 반전 값이 입력되었을 때 통과시키는 제2게이트와, 두 게이트의 출력값의 논리합을 후속 스테이지측의 종속접속 신호라인에 전송하는 논리회로로 이루어지는 것을 특징으로 하는 마더보드.
  20. CPU장치와 복수의 주변장치를 갖는 주변장치 선택 시스템에 있어서, 복수의 주변장치가 착탈가능하게 장착된 복수의 장착슬롯과, CPU장치와 복수의 주변장치를 접속하는 제1신호라인과, CPU장치와 복수의 주변장치를 종속 접속하는 제2신호라인으로 구성되는 마더보드; 와 선택신호와 기입주소를 제1신호라인에 전송하고 각각의 주변장치에 대한 주소를 설정하기 위해 기입명령신호를 제2신호라인에 전송하며, 주변장치를 개별적으로 선택하기 위해 호출주소를 제1신호라인에 전송하기 위해 CPU장치에 제공된 제1인터페이스 수단; 과 장치주소로써 CPU장치로부터 제1신호라인을 통하여 선택신호와 함께 전송된 기입주소를 저장하는 주소설정수단과, 제1신호라인을 통과하여 CPU장치로부터 전송된 호출주소와 주소설정수단에 설정된 장치주소를 비교하여 이들 주소가 상호 일치할 때 CPU장치로부터의 액세스를 허용하는 액세스 허용수단으로 구성되며 각각의 장치에 제공된 제2인터페이스 수단; 과 제2신호라인을 통하여 전송된 기입명령신호를 선택신호가 수신될 때마다 순차적으로 CPU장치로부터 후속 스테이지의 주변장치로 전송하기 위해, 마더 보드상의 각각의 장착슬롯에 대해 제공된 신호전송수단; 과 기입명령신호를 후속 스테이지의 주변장치로 전송시 선택신호가 수신되는 것을 금지시키기 위해, 마더보드상의 각각의 장착슬롯에 대해 제공된 게이트 수단으로 이루어지는 것을 특징으로 하는 주변장치 선택 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960057252A 1995-12-25 1996-11-26 주변장치 선택 시스템 KR100196091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-337581 1995-12-25
JP7337581A JPH09179810A (ja) 1995-12-25 1995-12-25 ユニット選択装置

Publications (2)

Publication Number Publication Date
KR970049625A true KR970049625A (ko) 1997-07-29
KR100196091B1 KR100196091B1 (ko) 1999-06-15

Family

ID=18310003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057252A KR100196091B1 (ko) 1995-12-25 1996-11-26 주변장치 선택 시스템

Country Status (5)

Country Link
US (1) US5862405A (ko)
JP (1) JPH09179810A (ko)
KR (1) KR100196091B1 (ko)
CN (1) CN1108574C (ko)
DE (1) DE19649676A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403602B1 (ko) * 2002-01-07 2003-10-30 삼성전자주식회사 포트 설정 방법 및 이를 이용한 작업 처리 방법
KR101484704B1 (ko) * 2013-05-22 2015-01-20 백대현 비디오 신호 입력 선택을 위한 자동 절환 방법 및 이를 가진 미디어 플레이어

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0854609A3 (en) * 1997-01-21 1999-12-22 Nittan Company, Limited Transmitting system
US6076110A (en) * 1997-11-25 2000-06-13 International Business Machines Corporation System and method for server virtual device name negotiation
WO2000004428A1 (de) * 1998-07-15 2000-01-27 OCé PRINTING SYSTEMS GMBH Verfahren und einrichtung zur konfiguration eines rechnergestützten systems
DE19923047A1 (de) * 1999-05-20 2000-11-23 Rieter Ingolstadt Spinnerei Verfahren und Vorrichtung zur Steuerung einer Komponente einer eine Vielzahl gleichartiger Arbeitstellen nebeneinander aufweisenden Textilmaschine
JP4467727B2 (ja) * 2000-07-24 2010-05-26 キヤノン株式会社 電子機器の接続方法およびその電子機器およびその動作処理プログラムを記憶した記憶媒体
JP3916953B2 (ja) * 2001-12-28 2007-05-23 日本テキサス・インスツルメンツ株式会社 可変時分割多重伝送システム
JP4204226B2 (ja) * 2001-12-28 2009-01-07 日本テキサス・インスツルメンツ株式会社 デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス
WO2003060737A1 (en) * 2001-12-28 2003-07-24 Koninklijke Philips Electronics N.V. Communication system
DE10204172A1 (de) * 2002-02-01 2003-08-07 Heidenhain Gmbh Dr Johannes Verfahren zur Überprüfung einer Schnittstelle
CA2522140C (en) * 2004-10-26 2007-08-28 Matsushita Electric Works, Ltd. Operation switch wiring mechanism
CN100362487C (zh) * 2004-10-29 2008-01-16 华为技术有限公司 一种数字系统的译码正确性的检测方法和系统
EP1667374B1 (en) * 2004-12-03 2011-09-21 Sony Corporation Apparatus connection interface, apparatus control system and method of controlling apparatus control system
CN100389412C (zh) * 2004-12-04 2008-05-21 鸿富锦精密工业（深圳）有限公司 自动辨别多个串连装置位置的方法
CN100383771C (zh) * 2004-12-04 2008-04-23 鸿富锦精密工业（深圳）有限公司 动态分配集成电路总线上的设备地址的系统及方法
US7376777B2 (en) * 2005-09-23 2008-05-20 Freescale Semiconductor, Inc. Performing an N-bit write access to an M×N-bit-only peripheral
US7484019B2 (en) * 2005-12-09 2009-01-27 Delta Electronics, Inc. Expansion system that automatically allows or blocks data from the PLC host using a clamping and decoding circuit to output clamping value
DE102007004779A1 (de) * 2007-01-31 2008-08-07 Oerlikon Textile Gmbh & Co. Kg Kreuzspulen herstellende Textilmaschine sowie Komponente
CN101610192B (zh) * 2008-06-18 2012-06-27 华为技术有限公司 一种通信从机、总线级连方法及系统
TW201012130A (en) * 2008-09-08 2010-03-16 Brainchild Electronic Co Ltd Remote communication method of a network and system thereof
DE102012214798A1 (de) * 2012-08-21 2014-02-27 BSH Bosch und Siemens Hausgeräte GmbH Verfahren zum Betreiben eines Hausgeräts, Hausgerät und Elektronikbaugruppe
CN105527919A (zh) * 2016-01-26 2016-04-27 上海海得控制系统股份有限公司 一种plc控制器的并行总线背板
CN107977332A (zh) * 2017-11-13 2018-05-01 浪潮金融信息技术有限公司 自助终端的输入输出控制板
CN109697035B (zh) * 2018-12-24 2022-03-29 深圳市明微电子股份有限公司 级联设备的地址数据的写入方法、写入设备及存储介质
CN110032537B (zh) * 2019-03-27 2021-04-09 深圳市明微电子股份有限公司 地址写入方法、地址写入装置及计算机可读存储介质
IT201900016340A1 (it) * 2019-09-16 2021-03-16 Lgl Electronics Spa Apparato per l'alimentazione di filato da una pluralita' di pile di alimentatori di filato ad una macchina tessile

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951186B2 (ja) * 1979-10-19 1984-12-12 日本電信電話株式会社 制御装置
US4360870A (en) * 1980-07-30 1982-11-23 International Business Machines Corporation Programmable I/O device identification
US4373181A (en) * 1980-07-30 1983-02-08 Chisholm Douglas R Dynamic device address assignment mechanism for a data processing system
US5222218A (en) * 1990-06-27 1993-06-22 Zilog, Inc. System with devices connected in sequence to receive information in a predetermined order
JP2547654B2 (ja) * 1990-06-29 1996-10-23 三洋電機株式会社 データ処理装置
US5204669A (en) * 1990-08-30 1993-04-20 Datacard Corporation Automatic station identification where function modules automatically initialize
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5551053A (en) * 1994-02-28 1996-08-27 Eaton Corporation System and Method for assigning addresses to I/O devices in a control network and for verifying the assigned address of the devices
DE4422523A1 (de) * 1994-06-28 1996-01-04 Schlafhorst & Co W Codierung von mehreren gleichgearteten Arbeitsstellen an einer Textilmaschine
DE4429433C1 (de) * 1994-08-19 1995-10-26 Siemens Ag Adreßzuordnungsverfahren
DE4441752A1 (de) * 1994-11-23 1996-05-30 Siemens Ag Anordnung mit einer Master-Einheit und mehreren Slave-Einheiten
US5802389A (en) * 1994-12-29 1998-09-01 Siemens Energy & Automation, Inc. Expansion module address method and apparatus for a programmable logic controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403602B1 (ko) * 2002-01-07 2003-10-30 삼성전자주식회사 포트 설정 방법 및 이를 이용한 작업 처리 방법
KR101484704B1 (ko) * 2013-05-22 2015-01-20 백대현 비디오 신호 입력 선택을 위한 자동 절환 방법 및 이를 가진 미디어 플레이어

Also Published As

Publication number Publication date
KR100196091B1 (ko) 1999-06-15
CN1157961A (zh) 1997-08-27
CN1108574C (zh) 2003-05-14
DE19649676A1 (de) 1997-06-26
US5862405A (en) 1999-01-19
JPH09179810A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
KR970049625A (ko) 주변장치 선택 시스템
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US10318447B2 (en) Universal SPI (Serial Peripheral Interface)
US5619722A (en) Addressable communication port expander
US4257099A (en) Communication bus coupler
EP0694237B1 (en) Data transfer system
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR19980036007A (ko) 비교기
US6108301A (en) Circuit, architecture and method for redundant data communications links
US4241419A (en) Asynchronous digital data transmission system
US5950233A (en) Interleaved burst address counter with reduced delay between rising clock edge and burst address transfer to memory
KR960035285A (ko) 시리얼 억세스 메모리 제어 회로
US5970014A (en) Semiconductor memory device having two or more memory blocks
RU2084950C1 (ru) Устройство для модификации адреса в цифровой сети
US5633834A (en) Synchronization device for output stages, particularly for electronic memories
KR960025029A (ko) 아비터를 이용한 다중노드 공통 버스 송신 정합 장치
KR100214327B1 (ko) 인터럽트 발생회로와 방법
KR970002614A (ko) 프로그램 카운터 데이타를 이용한 오동작 방지회로
SU868745A1 (ru) Устройство дл сопр жени
KR960004802B1 (ko) 교실망에서 학생용 컴퓨터간의 송수신 통제방법
JP2005045567A (ja) 端末装置および通信システム
KR0122879Y1 (ko) 캐스케이드에서의 직렬데이타 송수신 장치
KR920000824B1 (ko) 양방향 입출력 버퍼회로
KR970056274A (ko) 가상토큰버스 통신망의 매체접근 제어장치 및 그 방법
Gottschalk Simple serial data link

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100210

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee