CN100362487C - 一种数字系统的译码正确性的检测方法和系统 - Google Patents
一种数字系统的译码正确性的检测方法和系统 Download PDFInfo
- Publication number
- CN100362487C CN100362487C CNB2004100902596A CN200410090259A CN100362487C CN 100362487 C CN100362487 C CN 100362487C CN B2004100902596 A CNB2004100902596 A CN B2004100902596A CN 200410090259 A CN200410090259 A CN 200410090259A CN 100362487 C CN100362487 C CN 100362487C
- Authority
- CN
- China
- Prior art keywords
- chip selection
- state information
- central processing
- selection state
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004891 communication Methods 0.000 claims abstract description 35
- 230000002093 peripheral effect Effects 0.000 claims description 87
- 230000003993 interaction Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- FHQAWINGVCDTTG-UHFFFAOYSA-N 4-chloro-3-sulfamoylbenzoic acid Chemical compound NS(=O)(=O)C1=CC(C(O)=O)=CC=C1Cl FHQAWINGVCDTTG-UHFFFAOYSA-N 0.000 description 7
- 239000000872 buffer Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 102100027557 Calcipressin-1 Human genes 0.000 description 4
- 101100247605 Homo sapiens RCAN1 gene Proteins 0.000 description 4
- 101150064416 csp1 gene Proteins 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 101100441251 Arabidopsis thaliana CSP2 gene Proteins 0.000 description 3
- 101000976900 Homo sapiens Mitogen-activated protein kinase 14 Proteins 0.000 description 3
- 102100023482 Mitogen-activated protein kinase 14 Human genes 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- -1 CSPB2 Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
一种涉及电通讯技术的数字系统的译码正确性的检测方法和系统，本发明所采用的方法为：在采用中央处理器的数字系统中，采集中央处理器访问外设的地址空间时由地址译码器所输出的外设的片选状态信息，作为待测片选状态信息，再将所述的待测片选状态信息与中央处理器内的对应的预设片选状态信息自动比较，判断地址译码器的译码正确性；所述的待测片选状态信息与预设片选状态信息在设定的设备中进行比较，对于待测片选状态信息和预设片选状态信息，通过相对独立于所述地址译码器涉及的数据总线或地址总线的线路输至所述的设备，本发明效率高而且可靠性强。
Description
技术领域
本发明涉及电通讯技术，尤其涉及一种数字系统的译码正确性的检测方法和系统。
背景技术
在采用中央处理器，如中央处理单元CPU的系统中，CPU要与多个外设交换数据，每个外设又可能要与CPU交换几种信息，一个外设接口中通常包含若干个端口，在同一时刻，CPU只能与某一个端口交换信息，所以，外设端口不能长期与CPU相连，只有被CPU选中的外设才能接收数据总线上的数据，或将外部信息送到数据总线上去，在实际电路中，往往依靠地址译码电路或地址译码器实现这一功能——使CPU在同一时刻只选中某一个外设端口，而地址译码器也增加了译码出错的风险。例如：CPU访问一个外设，译码电路可能同时选中了两个外设，造成了总线冲突，轻则使传输的数据有误，重则可能引起大电流，烧毁芯片等，因此，对地址译码器的地址译码的正确性检测是很有必要的。
在现有的这种地址译码的正确性检测中，一般采用示波器与外设片选信号的测试点接触，人工检测外设的片选状态信息，如图1所示的数字系统，包括中央处理器1和可编程器件2，中央处理器1可采用CPU最小系统，可编程器件2中包含地址译码器3，CPU访问某外设的地址空间时，通过地址译码器3译码，使该外设被选通。其原理为，CPU访问外设0的地址空间时，CPU执行特定代码，通过地址线访问外设0的地址空间，测试人员用示波器探头测试该被选中的外设及其相关的缓冲器的片选状态信息CS0是否有效，然后用示波器逐次测试其它所有的外设1～外设n的相应的片选状态信息CS1～片选状态信息CSn是否无效，人工记录并分析结果，判断地址译码器的译码正确性；依此类推，再控制CPU访问下一个外设，直到所有的外设都测试完，并作出相应的分析结果。
现就实际操作举例如下，如图2所示，设定该数字系统具有6个外设，其中外设PA1与外设PA2挂在缓冲器Buffer A下，外设PB1与外设PB2挂在缓冲器Buffer B下；外设P1和外设P2直接挂接在CPU总线上，该系统通过地址译码器3产生8个片选状态信息CS，其中包括6个外设的片选状态信息CSPA1、CSPA2、CSPB1、CSPB2、CSP1、CSP2与2个缓冲器的片选状态信息CSBA、CSBB。如表1所示，反映了外设地址分配表。
| 外设(缓冲器) | 地址空间 | 片选名 | 备注 |
| PA1 | 0x0000～0x1FFF | CSPA1 | CSBA应选通 |
| PA2 | 0x2000～0x2FFF | CSPA2 | CSBA应选通 |
| PB1 | 0x3000～0x3FFF | CSPB1 | CSBB应选通 |
| PB2 | 0x4000～0x7FFF | CSPB2 | CSBB应选通 |
| P1 | 0x8000～0x9FFF | CSP1 | |
| P2 | 0xA000～0xFFFF | CSP2 | |
| Buffer A | 缓冲器没有存储区，其映射的地址空间范围为下挂的外设地址并集。 | CSBA | |
| Buffer B | CSBB |
表1
如表2所示，显示CPU访问外设的地址空间时，所对应的所有外设的片选状态信息。
| 外设 | 地址空间 | 所有外设的片选状态信息 |
| PA1 | 0x0000～0x1FFF | CSPA1、CSBA(其它应无效) |
| PA2 | 0x2000～0x2FFF | CSPA2、CSBA(其它应无效) |
| PB1 | 0x3000~0x3FFF | CSPB1、CSBB(其它应无效) |
| PB2 | 0x4000~0x7FFF | CSPB2、CSBB(其它应无效) |
| P1 | 0x8000~0x9FFF | CSP1(其它应无效) |
| P2 | 0xA000~0xFFFF | CSP2(其它应无效) |
表2
如果译码电路正确，那么当CPU访问外设PA1的地址空间0x0000～0x1FFF时，CSPA1与CSBA应有效，其它无效；而CPU访问外设P1的地址空间0x8000～0x9FFF时)，CSP1有效，其它无效。
由于采用人工检测，这种方法测试时间长，工作效率低，而且，人工操作可靠性低。
发明内容
本发明的目的在于提供一种效率高且可靠性强的数字系统的译码正确性的检测方法和系统，以克服现有技术的不足。
本发明所采用的方法为：这种数字系统的译码正确性的检测方法采用如下步骤：
1)采集地址译码器所输出的外设的片选状态信息，作为待测片选状态信息，所述的片选状态信息是当中央处理器访问外设的地址空间时由地址译码器输出；
2)将所述的待测片选状态信息与中央处理器内的对应的预设片选状态信息自动比较，判断地址译码器的译码正确性。
所述的步骤2)中，所述的待测片选状态信息与预设片选状态信息在设定的设备中进行比较，对于待测片选状态信息和预设片选状态信息，通过相对独立于所述地址译码器涉及的数据总线或地址总线的线路传输至所述的设备；
所述的步骤1)中，所述的待测片选状态信息由所述数字系统中与所述地址译码器相关的可编程器件采集，所述的步骤2)中，进一步包括：所述的可编程器件将采集到的待测片选状态信息反馈至中央处理器，由中央处理器对待测片选状态信息和预设片选状态信息相比较；
所述的步骤1)中，所述的待测片选状态信息由相对独立于所述数字系统的另一中央处理设备采集，所述的步骤2)中，进一步包括：所述的中央处理设备通过其中的通讯模块与所述的中央处理器信息交互，由中央处理设备或中央处理器对待测片选状态信息和预设片选状态信息相比较；
所述的步骤2)中，所述的待测片选状态信息与预设片选状态信息不一致时，检查出待测片选状态信息所反映的相关的译码错误信息；
所述的步骤1)中，所述的中央处理器访问特定外设的所有地址空间，所有外设的片选状态信息作为待测片选状态信息；
所述的步骤1)中，所述的中央处理器访问所有外设或所有未被检测的外设的所有地址空间，特定外设的片选状态信息作为待测片选状态信息；
所述的中央处理器为中央处理单元CPU或数字信号处理器DSP。
这种实现上述方法的数字系统的译码正确性的检测系统，包括采用中央处理器的数字系统，所述的数字系统至少含有中央处理器、包含地址译码器的可编程器件，所述的可编程器件中还设置有记录单元和回读通讯单元，所述的记录单元采集并保存由地址译码器输出的待测片选状态信息；所述的回读通讯单元向中央处理器反馈待测片选状态信息；所述的中央处理器将所述待测片选状态信息与中央处理器内对应的预设片选信息进行自动比较，判断地址译码器的译码正确性。
所述的记录单元可对其中保存的信息复位；所述的可编程器件为现场可编程门阵列器件或复杂可编程逻辑器件。
另一种实现上述方法的数字系统的译码正确性的检测系统，包括采用中央处理器的数字系统，所述的数字系统至少含有中央处理器和地址译码器，其特征在于：还包括另一相对独立于所述数字系统的中央处理设备，所述的中央处理设备包括中央处理单元CPU、记录模块和通讯模块；其中，所述的记录模块采集并保存由地址译码器输出的待测片选状态信息；所述的中央处理单元CPU向所述的通讯模块发送指令，所述的通讯模块将所述的记录模块中的待测片选状态信息传输至中央处理器；所述的中央处理器将所述待测片选状态信息与中央处理器内对应的预设片选状态信息进行自动比较，判断地址译码器的译码正确性。
还提供一种实现权利要求1所述方法的数字系统的译码正确性的检测系统，包括采用中央处理器的数字系统，所述的数字系统至少含有中央处理器和地址译码器，还包括另一相对独立于所述数字系统的中央处理设备，所述的中央处理设备包括中央处理单元CPU、记录模块和通讯模块；其中，所述的记录模块采集并保存由地址译码器输出的待测片选状态信息；所述的中央处理器通过通讯模块向中央处理设备中的中央处理单元CPU传递相应的预设片选状态信息；所述的中央处理单元CPU对所述的待测片选状态信息和所述的预设片选状态信息自动比较，判断地址译码器的译码正确性。
所述的记录模块为现场可编程门阵列器件FPGA。
本发明的有益效果为：在本发明中，通过可编程器件或中央处理设备采集地址译码器所输出的待测片选状态信息，再将所述的待测片选状态信息与中央处理器内的对应的预设片选状态信息自动比较，判断地址译码器的译码正确性，显然，通过这种方法可实现自动的信息采集，并通过相应的自动比较，判断出地址译码器的译码正确性，大大提高了工作效率，在系统内部通过设定程式的运行完成信息采集、比较等，能极大地提高工作可靠性，所以说，本发明效率高而且可靠性强；况且，对于待测片选状态信息或预设片选状态信息，通过相对独立于所述地址译码器涉及的数据总线或地址总线的线路输至所述用于检测的设备，这样可以保证判断结果的可靠性和公正性，进一步提高本发明的实用性、可靠性和可行性。
附图说明
图1为现有技术应用结构原理图；
图2为数字系统挂设外设举例如意图；
图3为实施例1结构原理示意图；
图4为实施例2结构原理示意图；
图5为实施例1控制流程示意图；
图6为实施例2控制流程示意图；
图7为实施例3控制流程示意图。
具体实施方式
下面根据附图和实施例对本发明作进一步详细说明：
实施例1
根据图3和图5，本发明包括采用中央处理器1的数字系统，在本实施例中，中央处理器1可采用中央处理单元CPU、数字信号处理器DSP或其它智能设备，其基本原理是一致的，如图3所示，该数字系统含有中央处理器1、与包含地址译码器3的可编程器件2，可编程器件2可采用现场可编程门阵列器件FPGA、复杂可编程逻辑器件CPLD或其它的编程器件，所述可编程器件2中还设置有记录单元21和回读通讯单元22；其中，记录单元21采集并保存由地址译码器3输出的待测片选状态信息，且可对其中保存的信息复位；回读通讯单元22通过其逻辑I/O接口向中央处理器1反馈信息。
如图3所示，在本实施例中，通过采集中央处理器1访问特定外设的所有地址空间时由地址译码器3所输出的所有外设的片选状态信息，作为待测片选状态信息，该待测片选状态信息由数字系统中与所述地址译码器3相关的可编程器件2中的记录单元21采集，可编程器件2中的记录单元21将采集到的待测片选状态信息通过可编程器件2中的回读通讯单元22反馈至中央处理器1，由中央处理器1对待测片选状态信息和预设片选状态信息相比较，判断地址译码器3的译码正确性。
其具体的控制流程如下：
A1、如图3和图5所示，记录单元21启动复位指令，将其中所保存的片选状态信息清零复位。
A2、如图3和图5所示，中央处理器1执行设定的访问外设的程式，中央处理器1访问特定外设的所有地址空间，在访问过程中，记录单元21采集、记录保存所有外设的片选状态信息，作为待测片选状态信息。
A3、如图3和图5所示，回读通讯单元22通过其逻辑I/O接口将待测片选状态信息反馈至中央处理器1。
A4、如图3和图5所示，中央处理器1可调用存储器中所保存的预设片选状态信息，将所收到的待测片选状态信息与对应的预设片选状态信息相比较。
A5、其比较结果有如下两种：
A51、待测片选状态信息与对应的预设片选状态信息一致，表示地址译码器3对该特定外设译码正确，中央处理器1产生相应的寻址正确信息，继续如下步骤A6。
A52、待测片选状态信息与对应的预设片选状态信息不一致，中央处理器1检查出待测片选状态信息所反映的相关的译码错误信息，并产生相应的故障分析信息，继续如下步骤A6。
A6、如图5所示，中央处理器1根据步骤A2所述的设定程式，重复步骤A2-步骤A5，中央处理器1依次访问其它外设的所有地址空间。
A7、如图5所示，检测完所有外设的地址空间后，中央处理器1将步骤A5所产生的寻址正确信息或故障分析信息输出，可输出至显示屏、打印机或其它显示媒介。
在本实施例中，待测片选状态信息与预设片选状态信息在中央处理器1中进行比较，中央处理器1被作为进行比较的设备，被采集到的待测片选状态信息通过回读通讯单元22的逻辑I/O接口传输至中央处理器1，这种传输线路相对独立于地址译码器3涉及的数据总线或地址总线。
至于本实施例还可采用另一控制流程，其具体的控制流程与上述步骤A1至步骤A7的区别在于：
在步骤A2中，中央处理器1执行设定的访问外设的程式，中央处理器1访问所有外设或所有未被检测的外设的所有地址空间，在访问过程中，记录单元21采集、记录保存特定外设的片选状态信息，作为待测片选状态信息；
相应地，在步骤A6中，中央处理器1根据步骤A2所述的设定程式，重复步骤A2-步骤A5，记录单元21依次采集、记录保存其它特定外设的片选状态信息。
至于其它部分的控制流程与前述步骤A1至步骤A7所述相同或相似，此处不再赘述。
实施例2
根据图4和图6，本发明包括采用中央处理器1的数字系统，在本实施例中，中央处理器1可采用中央处理单元CPU、数字信号处理器DSP或其它智能设备，其基本原理是一致的，如图4所示，该数字系统含有中央处理器1和地址译码器3，还包括另一相对独立于所述数字系统的中央处理设备4，如图4所示，中央处理设备4包括中央处理单元CPU43、记录模块41和通讯模块42，记录模块41采集并保存由地址译码器3输出的待测片选状态信息，中央处理单元CPU43控制记录模块41和通讯模块42，并通过通讯模块42与中央处理器1进行信息交互，通讯模块42用于有关信息、数据的传输，记录模块41可采用现场可编程门阵列器件FPGA，或采用其它电路实现。
如图4所示，在本实施例中，通过采集中央处理器1访问特定外设的所有地址空间时由地址译码器3所输出的所有外设的片选状态信息，作为待测片选状态信息，该待测片选状态信息由中央处理设备4中的记录模块41采集，记录模块41将采集到的待测片选状态信息通过通讯模块42传输至中央处理器1，由中央处理器1对待测片选状态信息和预设片选状态信息相比较，判断地址译码器3的译码正确性。
其具体的控制流程如下：
B1、如图4和图6所示，中央处理单元CPU43向记录模块41发出复位指令，将其中所保存的片选状态信息清零复位。
B2、如图4和图6所示，中央处理器1执行设定的访问外设的程式，中央处理器1访问特定外设的所有地址空间，在访问过程中，中央处理设备4中的记录模块41采集、记录保存所有外设的片选状态信息，作为待测片选状态信息。
B3、如图4和图6所示，中央处理设备4中的中央处理单元CPU43向通讯模块42发出传输指令，通过通讯模块42将记录模块41中的待测片选状态信息传输至中央处理器1。
B4、如图4和图6所示，中央处理器1可调用存储器中所保存的预设片选状态信息，将所收到的待测片选状态信息与对应的预设片选状态信息相比较。
B5、其比较结果有如下两种：
B51、待测片选状态信息与对应的预设片选状态信息一致，表示地址译码器3对该特定外设译码正确，中央处理器1产生相应的寻址正确信息，继续如下步骤B6。
B52、待测片选状态信息与对应的预设片选状态信息不一致，中央处理器1检查出待测片选状态信息所反映的相关的译码错误信息，且产生相应的故障分析信息，继续如下步骤B6。
B6、如图6所示，中央处理器1根据步骤B2所述的设定程式，重复步骤B2-步骤B5，中央处理器1依次访问其它外设的所有地址空间。
B7、如图6所示，检测完所有外设的地址空间后，中央处理器1将步骤B5所产生的寻址正确信息或故障分析信息输出，可输出至显示屏、打印机或其它显示媒介。
在本实施例中，待测片选状态信息与预设片选状态信息在中央处理器1中进行比较，中央处理器1被作为进行比较的设备，被采集到的待测片选状态信息通过通讯模块42传输至中央处理器1，该传输线路相对独立于地址译码器3涉及的数据总线或地址总线。
至于本实施例还可采用另一控制流程，其具体的控制流程与上述步骤B1至步骤B7的区别在于：
在步骤B2中，中央处理器1执行设定的访问外设的程式，中央处理器1访问所有外设或所有未被检测的外设的所有地址空间，在访问过程中，中央处理设备4中的记录模块41采集、记录保存特定外设的片选状态信息，作为待测片选状态信息；
相应地，在步骤B6中，中央处理器1根据步骤B2所述的设定程式，重复步骤B2-步骤B5，中央处理设备4中的记录模块41依次采集、记录保存其它特定外设的片选状态信息。
至于其它部分的控制流程与前述步骤B1至步骤B7所述相同或相似，此处不再赘述。
实施例3
根据图4和图7，本实施例的电路结构与实施例2所述相同，本实施例与实施例2所述不同之处在于有关的控制流程，在本实施例中，通过采集中央处理器1访问特定外设的所有地址空间时由地址译码器3所输出的所有外设的片选状态信息，作为待测片选状态信息，该待测片选状态信息由中央处理设备4中的记录模块41采集，中央处理器1通过通讯模块42向中央处理设备4中的中央处理单元CPU43传递相应的预设片选状态信息，由中央处理单元CPU43对待测片选状态信息和预设片选状态信息相比较，判断地址译码器3的译码正确性。
本实施例具体的控制流程如下：
C1、如图4和图7所示，中央处理单元CPU43向记录模块41发出复位指令，将其中所保存的片选状态信息清零复位。
C2、如图4和图7所示，中央处理器1执行设定的访问外设的程式，中央处理器1访问特定外设的所有地址空间，在访问过程中，中央处理设备4中的记录模块41采集、记录保存所有外设的片选状态信息，作为待测片选状态信息。
C3、如图4和图7所示，中央处理设备4中的中央处理单元CPU43向通讯模块42发出指令，与中央处理器1进行了必要的信息交互后，中央处理器1通过通讯模块42将相应的预设片选状态信息传递至中央处理单元CPU43。
C4、如图4和图7所示，中央处理单元CPU43根据所收到的预设片选状态信息与记录模块41中的待测片选状态信息，将待测片选状态信息与预设片选状态信息相比较。
C5、其比较结果有如下两种：
C51、待测片选状态信息与对应的预设片选状态信息一致，表示地址译码器3对该特定外设译码正确，中央处理单元CPU43产生相应的寻址正确信息并将其上报中央处理器1，继续如下步骤C6。
C52、待测片选状态信息与对应的预设片选状态信息不一致，中央处理单元CPU43检查出待测片选状态信息所反映的相关的译码错误信息，且产生相应的故障分析信息并将其上报中央处理器1，继续如下步骤C6。
C6、如图7所示，中央处理器1根据步骤C2所述的设定程式，重复步骤C2-步骤C5，中央处理器1依次访问其它外设的所有地址空间。
C7、如图7所示，检测完所有外设的地址空间后，中央处理器1将收到的寻址正确信息或故障分析信息输出，可输出至显示屏、打印机或其它显示媒介。
在上述步骤C51和步骤C52中，中央处理单元CPU43也可不必将寻址正确信息和故障分析信息上报中央处理器1，而直接输出这些信息。
在本实施例中，待测片选状态信息与预设片选状态信息在中央处理设备4中进行比较，中央处理设备4被作为进行比较的设备，中央处理器1中的预设片选状态信息通过通讯模块42传输至中央处理单元CPU43，该传输线路相对独立于地址译码器3涉及的数据总线或地址总线。
至于本实施例还可采用另一控制流程，其具体的控制流程与上述步骤C1至步骤C7的区别在于：
在步骤C2中，中央处理器1执行设定的访问外设的程式，中央处理器1访问所有外设或所有未被检测的外设的所有地址空间，在访问过程中，中央处理设备4中的记录模块41采集、记录保存特定外设的片选状态信息，作为待测片选状态信息；
相应地，在步骤C6中，中央处理器1根据步骤C2所述的设定程式，重复步骤C2-步骤C5，中央处理设备4中的记录模块41依次采集、记录保存其它特定外设的片选状态信息。
至于其它部分的控制流程与前述步骤C1至步骤C7所述相同或相似，此处不再赘述。
Claims (15)
1.一种数字系统的译码正确性的检测方法，其特征在于：它采用如下步骤：
1)采集地址译码器所输出的外设的片选状态信息，作为待测片选状态信息，所述的片选状态信息是当中央处理器访问外设的地址空间时由地址译码器输出；
2)将所述的待测片选状态信息与中央处理器内的对应的预设片选状态信息自动比较，判断地址译码器的译码正确性。
2.根据权利要求1所述的数字系统的译码正确性的检测方法，其特征在于：所述的步骤2)中，所述的待测片选状态信息与预设片选状态信息在设定的设备中进行比较，对于待测片选状态信息和预设片选状态信息，通过相对独立于所述地址译码器涉及的数据总线或地址总线的线路传输至所述设备。
3.根据权利要求2所述的数字系统的译码正确性的检测方法，其特征在于：所述的步骤1)中，所述的待测片选状态信息由所述数字系统中与所述地址译码器相关的可编程器件采集，所述的步骤2)中，进一步包括：所述的可编程器件将采集到的待测片选状态信息反馈至中央处理器，由中央处理器对待测片选状态信息和预设片选状态信息相比较。
4.根据权利要求2所述的数字系统的译码正确性的检测方法，其特征在于：所述的步骤1)中，所述的待测片选状态信息由相对独立于所述数字系统的另一中央处理设备采集，所述的步骤2)中，进一步包括：所述的中央处理设备通过其中的通讯模块与所述的中央处理器进行信息交互，由中央处理设备或中央处理器对待测片选状态信息和预设片选状态信息相比较。
5.根据权利要求1-4任意一项所述的数字系统的译码正确性的检测方法，其特征在于：所述的步骤2)中，所述的待测片选状态信息与预设片选状态信息不一致时，检查出待测片选状态信息所反映的相关的译码错误信息。
6.根据权利要求1所述的数字系统的译码正确性的检测方法，其特征在于：所述的步骤1)中，所述的中央处理器访问特定外设的所有地址空间，所有外设的片选状态信息作为待测片选状态信息。
7.根据权利要求1所述的数字系统的译码正确性的检测方法，其特征在于：所述的步骤1)中，所述的中央处理器访问所有外设或所有未被检测的外设的所有地址空间，特定外设的片选状态信息作为待测片选状态信息。
8.根据权利要求1所述的数字系统的译码正确性的检测方法，其特征在于：所述的中央处理器为中央处理单元CPU或数字信号处理器DSP。
9.一种实现权利要求1所述方法的数字系统的译码正确性的检测系统，包括采用中央处理器(1)的数字系统，所述的数字系统至少含有中央处理器(1)、包含地址译码器(3)的可编程器件(2)，其特征在于：所述的可编程器件(2)中还设置有记录单元(21)和回读通讯单元(22)；
其中，所述的记录单元(21)采集并保存由地址译码器(3)输出的待测片选状态信息；
所述的回读通讯单元(22)向中央处理器(1)反馈待测片选状态信息；
所述的中央处理器(1)将所述待测片选状态信息与中央处理器(1)内对应的预设片选状态信息进行自动比较，判断地址译码器(3)的译码正确性。
10.根据权利要求9所述的数字系统的译码正确性的检测系统，其特征在于：所述的记录单元(21)可对其中保存的信息复位。
11.根据权利要求9所述的数字系统的译码正确性的检测系统，其特征在于：所述的可编程器件(2)为现场可编程门阵列器件或复杂可编程逻辑器件。
12.一种实现权利要求1所述方法的数字系统的译码正确性的检测系统，包括采用中央处理器(1)的数字系统，所述的数字系统至少含有中央处理器(1)和地址译码器(3)，其特征在于：还包括另一相对独立于所述数字系统的中央处理设备(4)，所述的中央处理设备(4)包括中央处理单元CPU(43)、记录模块(41)和通讯模块(42)；
其中，所述的记录模块(41)采集并保存由地址译码器(3)输出的待测片选状态信息；
所述的中央处理单元CPU(43)向所述的通讯模块(42)发送指令，所述的通讯模块(42)将所述的记录模块(41)中的待测片选状态信息传输至中央处理器(1)；
所述的中央处理器(1)将所述待测片选状态信息与中央处理器(1)内对应的预设片选状态信息进行自动比较，判断地址译码器(3)的译码正确性。
13.根据权利要求12所述的数字系统的译码正确性的检测系统，其特征在于：所述的记录模块(41)为现场可编程门阵列器件。
14.一种实现权利要求1所述方法的数字系统的译码正确性的检测系统，包括采用中央处理器(1)的数字系统，所述的数字系统至少含有中央处理器(1)和地址译码器(3)，其特征在于：还包括另一相对独立于所述数字系统的中央处理设备(4)，所述的中央处理设备(4)包括中央处理单元CPU(43)、记录模块(41)和通讯模块(42)；
其中，
所述的记录模块(41)采集并保存由地址译码器(3)输出的待测片选状态信息；
所述的中央处理器(1)通过通讯模块(42)向中央处理设备(4)中的中央处理单元CPU(43)传递相应的预设片选状态信息；
所述的中央处理单元CPU(43)对所述的待测片选状态信息和所述的预设片选状态信息自动比较，判断地址译码器(3)的译码正确性。
15.根据权利要求14所述的数字系统的译码正确性的检测系统，其特征在于：所述的记录模块(41)为现场可编程门阵列器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100902596A CN100362487C (zh) | 2004-10-29 | 2004-10-29 | 一种数字系统的译码正确性的检测方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100902596A CN100362487C (zh) | 2004-10-29 | 2004-10-29 | 一种数字系统的译码正确性的检测方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1766846A CN1766846A (zh) | 2006-05-03 |
| CN100362487C true CN100362487C (zh) | 2008-01-16 |
Family
ID=36742743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100902596A Expired - Fee Related CN100362487C (zh) | 2004-10-29 | 2004-10-29 | 一种数字系统的译码正确性的检测方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100362487C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103885843A (zh) * | 2013-03-01 | 2014-06-25 | 上海富欣智能交通控制有限公司 | Dsp与cpld之间安全并行总线的处理方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07225734A (ja) * | 1994-02-10 | 1995-08-22 | Fuji Electric Co Ltd | 中央処理装置の周辺デバイスを選択する選択用デコーダの監視方法及びその情報処理装置 |
| US5592613A (en) * | 1989-03-28 | 1997-01-07 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| CN1157961A (zh) * | 1995-12-25 | 1997-08-27 | 松下电工株式会社 | 外围设备选择系统 |
| JPH09319694A (ja) * | 1996-05-31 | 1997-12-12 | Matsushita Electric Ind Co Ltd | チップセレクト回路、チップセレクト方法及びマルチチップシステム |
-
2004
- 2004-10-29 CN CNB2004100902596A patent/CN100362487C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592613A (en) * | 1989-03-28 | 1997-01-07 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| JPH07225734A (ja) * | 1994-02-10 | 1995-08-22 | Fuji Electric Co Ltd | 中央処理装置の周辺デバイスを選択する選択用デコーダの監視方法及びその情報処理装置 |
| CN1157961A (zh) * | 1995-12-25 | 1997-08-27 | 松下电工株式会社 | 外围设备选择系统 |
| JPH09319694A (ja) * | 1996-05-31 | 1997-12-12 | Matsushita Electric Ind Co Ltd | チップセレクト回路、チップセレクト方法及びマルチチップシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1766846A (zh) | 2006-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7882395B2 (en) | Debug device for embedded systems and method thereof | |
| US20110302459A1 (en) | System and method for testing hard disk ports | |
| CN110865909B (zh) | 一种基于fpga的emmc接口测试设备与方法 | |
| TWI759719B (zh) | 快閃記憶體控制器及用於快閃記憶體控制器的方法 | |
| CN111078492A (zh) | 一种SoC内部总线的状态监控系统及方法 | |
| CN105446837B (zh) | 检测iic接口器件是否连接的方法、装置以及系统 | |
| CN114325316A (zh) | 一种板卡的测试方法、装置、电子设备及存储介质 | |
| US6269458B1 (en) | Computer system and method for diagnosing and isolating faults | |
| US8015448B2 (en) | System and method for conducting BIST operations | |
| CN100362487C (zh) | 一种数字系统的译码正确性的检测方法和系统 | |
| CN202404912U (zh) | 智能卡芯片存储器的神经网络测试模块及测试系统 | |
| CN102591762A (zh) | 一种自诊断plc存储芯片的方法、自诊断plc | |
| CN116148629A (zh) | 一种芯片测试方法、装置和系统 | |
| CN111596199B (zh) | 一种测试芯片、集成电路测试方法及系统和检测设备 | |
| CN113160875B (zh) | 芯片测试系统和测试方法 | |
| CN112373419B (zh) | 一种车载多媒体下线配置功能自动测试系统及方法 | |
| US8387067B2 (en) | Method for tracking and/or verifying message passing in a simulation environment | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| US20050125583A1 (en) | Detecting method for PCI system | |
| US11836059B1 (en) | System and method for testing non-volatile memory express storage devices | |
| US20240176757A1 (en) | Automatic test equipment architecture providing odd sector size support | |
| CN116991651B (zh) | 一种错误注入方法、片上系统、计算机设备及存储介质 | |
| EP0556138A1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| CN118555192A (zh) | 一种通信链路的故障定位方法以及装置、设备、介质 | |
| CN108319530A (zh) | 计算机硬件的诊断方法、装置、终端及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180427 Address after: London, England Patentee after: GW partnership Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd. Effective date of registration: 20180427 Address after: California, USA Patentee after: Global innovation polymerization LLC Address before: London, England Patentee before: GW partnership Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080116 Termination date: 20211029 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |