CN110865909B - 一种基于fpga的emmc接口测试设备与方法 - Google Patents

一种基于fpga的emmc接口测试设备与方法 Download PDF

Info

Publication number
CN110865909B
CN110865909B CN201910899273.7A CN201910899273A CN110865909B CN 110865909 B CN110865909 B CN 110865909B CN 201910899273 A CN201910899273 A CN 201910899273A CN 110865909 B CN110865909 B CN 110865909B
Authority
CN
China
Prior art keywords
data
module
command
response
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910899273.7A
Other languages
English (en)
Other versions
CN110865909A (zh
Inventor
黄世凯
周敏心
李靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN201910899273.7A priority Critical patent/CN110865909B/zh
Publication of CN110865909A publication Critical patent/CN110865909A/zh
Application granted granted Critical
Publication of CN110865909B publication Critical patent/CN110865909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种基于FPGA的EMMC接口测试设备与方法，测试设备为通过FPGA逻辑搭建出的一张通用eMMC flash，该eMMC flash包括命令解析模块、命令响应模块、flash信息模块以及读写数据测试模块；所述命令解析模块分别连接所述命令响应模块和读写数据测试模块，所述命令响应模块还连接flash信息模块；本发明通过flash信息模块的OCR寄存器、CID寄存器、CSD寄存器和RCA寄存器可自定义各种测试参数，包括容量大小等，通用性佳，灵活性好，测试成本低。

Description

一种基于FPGA的EMMC接口测试设备与方法
技术领域
本发明涉及一种EMMC接口测试设备与方法。
背景技术
eMMC(Embedded Multi Media Card)采用统一的MMC标准接口，把高密度NANDFlash以及MMC Controller封装在一颗芯片中。针对Flash的特性，产品内部已经包含了Flash管理技术，包括错误探测和纠正，flash平均擦写，坏块管理，掉电保护等技术。eMMC的推出主要针对移动产品，它的目的是简化存储器的设计，设计厂商不需要因为存储器供应商的不同而重新设计。
当前的SOC(System On Chip)处理器大都会带有一个EMMC HOST控制器，用于读写flash的内容，一般flash是作为程序存储器。在EMMC HOST控制器不做为SOC的程序存储器时，SOC厂商在出厂前的FT(final test)中对这个接口的测试方法是接上一块flash，使SOC初始化并识别这张卡并读写一串数据，数据如果读写正确，那么EMMC接口就是正常的。
这个测试方法的缺点在于要购买flash用于测试，如果遇到容量不满足，还得重新采购，如果该款flash厂家停产，更换flash型号可能需要重新设计硬件，这样的测试成本昂贵，而且不够灵活。
发明内容
本发明要解决的技术问题，在于提供一种基于FPGA的EMMC接口测试设备与方法，使用FPGA逻辑搭建出一张通用eMMC flash，它可以根据测试的需求自定义测试参数，通用性佳，灵活性好，测试成本低。
本发明测试设备是这样实现的：一种基于FPGA的EMMC接口测试设备，为通过FPGA逻辑搭建出的一张通用eMMC flash，该eMMC flash包括命令解析模块、命令响应模块、flash信息模块以及读写数据测试模块；所述命令解析模块分别连接所述命令响应模块和读写数据测试模块，所述命令响应模块还连接flash信息模块；
所述命令解析模块，接收SOC发送一系列的命令进行初始化，根据命令的格式进行解析，解析后的数据传递给所述读写数据测试模块和所述命令响应模块，然后从所述命令响应模块得到一个响应数据返回至SOC；
所述命令响应模块，在初始化时接收所述命令解析模块的数据，并返回一响应数据给所述所述命令解析模块；
所述flash信息模块，存有OCR寄存器、CID寄存器、CSD寄存器和RCA寄存器，供自定义测试参数，并通过相应的命令才能被访问；
所述读写数据测试模块，接收所述命令解析模块的数据并判断是否为读写命令，如果是，则开始读写数据进行读写测试，同时存储一串预定义的数据用作数据比较和数据发送。
进一步的，本发明测试设备还包括串口模块，所述串口模块连接所述命令解析模块；
所述串口模块从所述命令解析模块接收命令的类型、参数和响应的数据后，将其转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据。
进一步的，所述命令响应模块在返回响应数据时，是根据命令的内容选择对应的应答类型，每一个应答类型的格式相同但内容不同，所述响应数据根据需要选择是否由所述flash信息模块中读取数据，最后通过cmd线发送给SOC。
本发明测试方法是这样实现的：一种基于FPGA的EMMC接口测试方法，使用所述的eMMC flash进行测试，测试时将所述eMMC flash与EMMC接口通过管脚对应连接；并包括下述过程：
初始化过程：接收SOC发送过来的一连串命令进行初始化；所述命令解析模块接收到命令后，对命令的解析后传递给所述命令响应模块，所述命令响应模块根据命令决定是否直接形成响应数据，或者读写所述flash信息模块的数据组成一响应数据，然后将响应数据传给所述命令解析模块，由所述命令解析模块最后将响应数据返回给SOC；
读数据测试过程：所述命令解析模块在接收SOC的读数据命令时，向所述读写测试模块请求一串预定义的数据传发给SOC，SOC将收到的数据与自身预定义的数据进行比较，得到读数据的测试结果；
写数据测试过程：所述命令解析模块在接收SOC的写数据命令时，所述读写测试模块同时接收一串写测试数据，将该串写测试数据与自身预定义的数据进行比较，得到写数据的测试结果。
进一步的，本发明方法还包括：
图形化展示过程：在测试的过程中，通过串口模块接收所述CMD处理模块发送过来的命令的类型，参数和响应的数据后，转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据。
在初始化过程之前还包括：
配置过程：对所述flash信息模块的OCR寄存器、CID寄存器、CSD寄存器和RCA寄存器进行配置，定制出满足测试要求的测试参数。
进一步的，本发明方法还包括：
信号显示过程：在测试的过程中，通过FPGA设计软件自带的逻辑分析仪显示FPGA内部的逻辑信号。
本发明具有如下优点：通过FPGA逻辑搭建的通用eMMC flash，通过flash信息模块的OCR寄存器、CID寄存器、CSD寄存器和RCA寄存器进可自定义各种测试参数，包括容量大小等，而且不需要实体的flash参与测试，增加了测试的灵活性。另外，除了正常测试，还可以在图形界面上实时观察EMMC接口的信号，同时通过FPGA设计软件自带的逻辑分析仪显示FPGA内部的逻辑信号，有利于分析问题。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明EMMC接口测试设备与SOC连接状态的结构示意图。
图2为本发明EMMC接口测试设备的内部电路模块的结构示意图。
图3为本发明读写数据测试模块进行多block写操作的过程示意图。
图4为本发明读写数据测试模块进行多block读操作的示意图。
具体实施方式
请参阅图1和图2所示，本发明测试设备是基于FPGA的EMMC接口测试设备，其为通过FPGA逻辑搭建出的一张通用eMMC flash，测试时，将基于FPGA的eMMC flash与SOC的EMMC接口通过管脚连接，SOC通过初始化过程可以识别到该eMMC flash的各种信息，包括容量大小，识别出flash后即可进行数据读写测试，读测试的流程是SOC发送读数据命令给这块通用flash，flash将预定义的数据传发给SOC，SOC将收到的数据与自身预定义数据比较得结果。读操作正确后开始进行写操作，SOC发送写命令给flash，同时将测试数据传给flash，flash将收到的数据与自身预定义的数据进行比较，结果返回给SOC。
主要如图2所示，硬件结构上，该eMMC flash包括命令解析模块、命令响应模块、flash信息模块以及读写数据测试模块，还包括串口模块；所述命令解析模块分别连接所述命令响应模块和读写数据测试模块，所述命令响应模块还连接flash信息模块；所述串口模块连接所述命令解析模块；
所述命令解析模块，接收SOC发送一系列的命令进行初始化，根据命令的格式进行解析，解析后的数据传递给所述读写数据测试模块和所述命令响应模块，然后从所述命令响应模块得到一个响应数据返回至SOC；
所述命令响应模块，在初始化时接收所述命令解析模块的数据，并返回一响应数据给所述所述命令解析模块；所述命令响应模块在返回响应数据时，是根据命令的内容选择对应的应答类型，所述命令响应模块包括下述6种eMMC应答类型：
R1(响应设备状态)
R1b(响应设备状态)
R2(响应CID或CSD)
R3(响应OCR)
R4(响应RCA和寄存器地址数据)
R5(响应RCA)。
每一个应答类型的格式相同(48bit的数据)但内容不同，所述响应数据根据需要包括由所述flash信息模块中读取到的数据，并通过cmd线发送给SOC。
所述flash信息模块，存有OCR(Operation conditions register)寄存器、CID(Card Identification number)寄存器、CSDCard Specific Data)寄存器和RCA(RelativeDevice Address register)寄存器，这些寄存器的内容包含卡的容量，支持的速率级别，支持的数据位宽和厂家信息等参数，这些可以需求自定义，但需要遵循协议规范，自定义后的测试参数，需通过相应的命令才能被访问；
所述读写数据测试模块，接收所述命令解析模块的数据并判断是否为读写命令，如果是，则开始读写数据进行读写测试，同时存储一串预定义的数据用作数据比较和数据发送。所述读写数据测试模块支持单block读写和多block读写，两者测试方法大体一致，差别在于单block读写只传输一个block的数据，多block传输两个以上的block数据，如图3所示，为该模块多block写操作的示意图，由Host(即SOC的EMMC Host)发送写数据命令到card(即eMMC flash)，card响应后，host开始在DAT线传输数据，数据传输完成后card处理数据，处理完成后解除busy状态，开始下一个数据传输，直到stop命令的到来。如图4所示，为该模块多block读操作的示意图，Host发送读数据命令到card，card响应后,card开始在DAT线传输数据，数据传输完成后开始下一个数据传输，直到stop命令的到来。
所述串口模块从所述命令解析模块接收命令的类型、参数和响应的数据后，将其转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据，具有很好的直观性，利于用户观察每个操作的结果。
基于上述测试设备，本发明还提供一基于FPGA的EMMC接口测试方法，使用所述的eMMC flash进行测试，测试时将所述eMMC flash与EMMC接口通过管脚对应连接；并包括下述过程：
初始化过程：通过emmc_cmd管脚接收SOC发送过来的一连串命令进行初始化；所述命令解析模块通过emmc_cmd管脚接收到命令后，对命令的解析后传递给所述命令响应模块，所述命令响应模块根据命令决定是否直接形成响应数据，或者读写所述flash信息模块的数据组成一响应数据，然后将响应数据传给所述命令解析模块，由所述命令解析模块最后将响应数据通过emmc_cmd管脚返回给SOC；
读数据测试过程：所述命令解析模块在接收SOC的读数据命令时，向所述读写测试模块请求一串预定义的数据传发给SOC，SOC将收到的数据与自身预定义的数据进行比较，得到读数据的测试结果；
写数据测试过程：所述命令解析模块在接收SOC的写数据命令时，所述读写测试模块同时接收一串写测试数据，将该串写测试数据与自身预定义的数据进行比较，得到写数据的测试结果，测试结果通过管脚test_status[7:0]进行反馈。
图形化展示过程：在测试的过程中，通过串口模块接收所述CMD处理模块发送过来的命令的类型、参数和响应的数据后，转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据，具有很好的直观性，利于用户观察每个操作的结果。
信号显示过程：在测试的过程中，通过FPGA设计软件自带的逻辑分析仪显示FPGA内部的逻辑信号。供用户观察每个操作的过程和结果，这样做的好处在于能更好的分析测试失败的原因。
其中，在初始化过程之前还包括：
配置过程：对所述flash信息模块的OCR寄存器、CID寄存器、CSD寄存器和RCA寄存器进行配置，定制出满足测试要求的测试参数。
本发明具有如下优点：通过FPGA逻辑搭建的通用eMMC flash，通过flash信息模块的OCR寄存器、CID寄存器、CSD寄存器和RCA寄存器进可自定义各种测试参数，包括容量大小等，而且不需要实体的flash参与测试，增加了测试的灵活性。另外，除了正常测试，还可以在图形界面上实时观察EMMC接口的信号，同时通过FPGA设计软件自带的逻辑分析仪显示FPGA内部的逻辑信号，有利于分析问题。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (5)

1.一种基于FPGA的EMMC接口测试设备，其特征在于：为通过FPGA逻辑搭建出的一张通用eMMC flash，该eMMC flash包括命令解析模块、命令响应模块、flash信息模块、读写数据测试模块以及串口模块；所述命令解析模块分别连接所述命令响应模块和读写数据测试模块，所述命令响应模块还连接flash信息模块，所述串口模块连接所述命令解析模块；
所述命令解析模块，接收SOC发送一系列的命令进行初始化，根据命令的格式进行解析，解析后的数据传递给所述读写数据测试模块和所述命令响应模块，然后从所述命令响应模块得到一个响应数据返回至SOC；
所述命令响应模块，在初始化时接收所述命令解析模块的数据，并返回一响应数据给所述命令解析模块；
所述flash信息模块，存有OCR寄存器、CID寄存器、CSD寄存器和RCA寄存器，供自定义测试参数，并通过相应的命令才能被访问；
所述读写数据测试模块，接收所述命令解析模块的数据并判断是否为读写命令，如果是，则开始读写数据进行读写测试，同时存储一串预定义的数据用作数据比较和数据发送；
所述串口模块从所述命令解析模块接收命令的类型、参数和响应的数据后，将其转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据。
2.根据权利要求1所述的一种基于FPGA的EMMC接口测试设备，其特征在于：所述命令响应模块在返回响应数据时，是根据命令的内容选择对应的应答类型，每一个应答类型的格式相同但内容不同，所述响应数据根据需要选择是否由所述flash信息模块中读取数据，最后通过cmd线发送给SOC。
3.一种基于FPGA的EMMC接口测试方法，其特征在于：使用如权利要求1所述的eMMCflash进行测试，测试时将所述eMMC flash与EMMC接口通过管脚对应连接；并包括下述过程：
初始化过程：接收SOC发送过来的一连串命令进行初始化；所述命令解析模块接收到命令后，对命令的解析后传递给所述命令响应模块，所述命令响应模块根据命令决定是否直接形成响应数据，或者读写所述flash信息模块的数据组成一响应数据，然后将响应数据传给所述命令解析模块，由所述命令解析模块最后将响应数据返回给SOC；
读数据测试过程：所述命令解析模块在接收SOC的读数据命令时，向读写测试模块请求一串预定义的数据传发给SOC，SOC将收到的数据与自身预定义的数据进行比较，得到读数据的测试结果；
写数据测试过程：所述命令解析模块在接收SOC的写数据命令时，读写测试模块同时接收一串写测试数据，将该串写测试数据与自身预定义的数据进行比较，得到写数据的测试结果；
图形化展示过程：在测试的过程中，通过串口模块接收CMD处理模块发送过来的命令的类型，参数和响应的数据后，转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型，参数和响应数据。
4.根据权利要求3所述的一种基于FPGA的EMMC接口测试方法，其特征在于：在初始化过程之前还包括：
配置过程：对所述flash信息模块的OCR寄存器、CID寄存器、CSD寄存器和RCA寄存器进行配置，定制出满足测试要求的测试参数。
5.根据权利要求3所述的一种基于FPGA的EMMC接口测试方法，其特征在于：还包括：
信号显示过程：在测试的过程中，通过FPGA设计软件自带的逻辑分析仪显示FPGA内部的逻辑信号。
CN201910899273.7A 2019-09-23 2019-09-23 一种基于fpga的emmc接口测试设备与方法 Active CN110865909B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910899273.7A CN110865909B (zh) 2019-09-23 2019-09-23 一种基于fpga的emmc接口测试设备与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910899273.7A CN110865909B (zh) 2019-09-23 2019-09-23 一种基于fpga的emmc接口测试设备与方法

Publications (2)

Publication Number Publication Date
CN110865909A CN110865909A (zh) 2020-03-06
CN110865909B true CN110865909B (zh) 2023-08-04

Family

ID=69652309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910899273.7A Active CN110865909B (zh) 2019-09-23 2019-09-23 一种基于fpga的emmc接口测试设备与方法

Country Status (1)

Country Link
CN (1) CN110865909B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111581146A (zh) * 2020-05-19 2020-08-25 成都傅立叶电子科技有限公司 FPGA模拟eMMC接口与ARM芯片高速通信的方法
CN113297023A (zh) * 2021-06-23 2021-08-24 东莞市小精灵教育软件有限公司 一种emmc验证方法、系统及存储介质
US11816361B2 (en) 2022-04-02 2023-11-14 Changxin Memory Technologies, Inc. Circuit and method for transmitting data to memory array, and storage apparatus
CN116935944A (zh) * 2022-04-02 2023-10-24 长鑫存储技术有限公司 检测电路、方法及存储装置
US11625198B1 (en) 2022-04-02 2023-04-11 Changxin Memory Technologies, Inc. Detection circuit, detection method and memory device
US11837304B2 (en) 2022-04-02 2023-12-05 Changxin Memory Technologies, Inc. Detection circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090127689A (ko) * 2008-06-09 2009-12-14 삼성전자주식회사 메모리 테스트 디바이스 및 메모리 테스트 방법
CN205670293U (zh) * 2016-05-25 2016-11-02 北京润科通用技术有限公司 一种数据存储系统
CN106802870A (zh) * 2016-12-29 2017-06-06 杭州朔天科技有限公司 一种高效的嵌入式系统芯片Nor‑Flash控制器及控制方法
CN107239374A (zh) * 2017-06-06 2017-10-10 烽火通信科技股份有限公司 基于fpga实现ddr接口自动化读写测试的装置及方法
CN110109791A (zh) * 2019-05-16 2019-08-09 深圳市时创意电子有限公司 一种验证eMMC数据稳定性和可靠性的测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090127689A (ko) * 2008-06-09 2009-12-14 삼성전자주식회사 메모리 테스트 디바이스 및 메모리 테스트 방법
CN205670293U (zh) * 2016-05-25 2016-11-02 北京润科通用技术有限公司 一种数据存储系统
CN106802870A (zh) * 2016-12-29 2017-06-06 杭州朔天科技有限公司 一种高效的嵌入式系统芯片Nor‑Flash控制器及控制方法
CN107239374A (zh) * 2017-06-06 2017-10-10 烽火通信科技股份有限公司 基于fpga实现ddr接口自动化读写测试的装置及方法
CN110109791A (zh) * 2019-05-16 2019-08-09 深圳市时创意电子有限公司 一种验证eMMC数据稳定性和可靠性的测试方法

Also Published As

Publication number Publication date
CN110865909A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN110865909B (zh) 一种基于fpga的emmc接口测试设备与方法
US7007127B2 (en) Method and related apparatus for controlling transmission interface between an external device and a computer system
US8886513B2 (en) Embedded bus emulation
US8132062B2 (en) Non-volatile memory system with self test capability
US7200698B1 (en) Disk drive and method for data transfer initiated by optional disk-drive commands on a serial interface that only supports standard disk-drive commands
EP0456923B1 (en) Display system
CN101311906B (zh) Sata接口测试装置及测试方法
CN102270167A (zh) 主板多硬盘端口测试系统与方法
KR100921852B1 (ko) 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템
CN110737552B (zh) 一种基于fpga的sfc接口测试设备与方法
CN117012258B (zh) 一种存储芯片状态数据的分析装置、方法及介质
CN101739322B (zh) 嵌入式系统的测试装置及方法
CN101620580A (zh) 计算机系统及其控制方法
CN112447230A (zh) 显示装置、电子系统以及控制方法
US20170116146A1 (en) Control method and control device for a mobile terminal
CN113204456A (zh) 一种服务器vpp接口的测试方法、治具、装置及设备
CN110764956B (zh) 一种基于fpga的sd或mmc接口测试装置和方法
CN110780189B (zh) 一种基于fpga的sdio接口测试设备与方法
CN112373419B (zh) 一种车载多媒体下线配置功能自动测试系统及方法
CN115454903A (zh) 一种接口拔插自动化操控装置及方法
CN114490206A (zh) 一种接口性能测试方法及系统
CN108226741B (zh) 一种dma自测试电路
CN112596983A (zh) 一种服务器内连接器的监测方法
CN113138317B (zh) 一种用于usb线缆的高效集成测试方法和测试仪
CN212933592U (zh) 一种自动切换驾驶员卡信息的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant after: Ruixin Microelectronics Co.,Ltd.

Address before: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant before: FUZHOU ROCKCHIP ELECTRONICS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant