CN106802870A - 一种高效的嵌入式系统芯片Nor‑Flash控制器及控制方法 - Google Patents

Abstract

本发明公开了一种高效的嵌入式系统芯片Nor‑Flash控制器，包括寄存器单元，总线接口单元，高速缓存，Flash接口单元和多路复用器，用户通过寄存器单元对Flash进行读写操作；总线接口单元采样AMBA总线的读、写请求以及有效的地址信号和数据信号，返回读写请求对应的数据以及响应；高速缓存，用来存储来自处理器读写命令的有效地址和数据；Flash接口单元，将总线的读写请求转换成对Flash的有效读写时序，产生读写时序对应的地址、数据和控制信号，并向寄存器单元返回当前读写Flash的执行状态；多路复用器，产生Flash端口控制信号。

Description

一种高效的嵌入式系统芯片Nor-Flash控制器及控制方法

技术领域

本发明属于计算机科学领域，具体是一种高效的嵌入式系统芯片Nor-Flash控制器及其控制方法。

背景技术

随着微控制器芯片(MCU)应用市场的推广，片上存储器越来越被广泛运用于嵌入式系统。嵌入式Flash能够多次编程且掉电数据不丢失，具有较高片内执行能力以及高可靠性，成为重要的指令、数据存储器，在消费电子和工业控制领域应用得到极大拓展。

Flash按照内部结构和性能不同主要分为NOR和NAND两类。存储容量和成本方面，NAND flash结构有极高的单元密度，单元尺寸更小，可以实现高密度存储，适合大量数据存储；NOR flash容量小，适用于存储少量数据或指令代码。数据存储接口方面，NAND flash适合大批量数据擦写；NOR flash有足够的地址引脚，可以对存储区域内每一个字节进行访问。相比于NOR flash，NAND flash在坏块处理方面故障率更高，导致成本代价高；NANDflash数据总线和地址总线接口复用，接口复杂，对于flash控制器面积和能耗要求更高；此外NAND flash不支持数据的随机地址的存取。因此在高速数字逻辑设计芯片中，更多使用NOR flash进行片内数据和代码存储。

NOR flash可以很好适应低频下片上存储数字设计，然而随着性能要求和系统频率的提高，NOR flash慢慢成为设计的瓶颈所在。NOR Flash有特定的端口读写时序，随着频率的提高，在诸多应用领域片上NOR Flash擦写速度相比于处理器较慢，从而影响芯片整体的性能。因此设计高效的NOR Flash控制器，从而提高微控制器芯片(MCU)整体的性能已成为人们关注的焦点。

中国专利（申请号：201420771613.0，专利名称：多通道Flash控制器），该专利提出了一种多通道并行阵列操作的思想，提高Flash读写速度的同时，具有较好的拓展性。然而其设计思想并没有解决Flash端口特定读写时序所导致的设计瓶颈，针对某一个特定通道的读写，Flash仍然制约着性能的提高。

中国专利（申请号：201410415763.2，专利名称：一种FLASH的控制方法和控制器），该专利提出了高速缓存来存储来自高速处理器对Flash的擦、写、读等命令。高速缓存可以一定程度释放Flash对处理器的占用，提高整体性能。但该设计对Flash的读写操作只能通过特定的流程进行，在灵活性上有一定的欠缺。

目前Flash控制器主要致力于转换Flash接口为标准的SRAM接口，在提高Flash存取速度的同时，使Flash有较好的可测性和灵活性。

技术内容

为了解决上述技术问题，本发明提出了一种高效的嵌入式系统芯片Nor-Flash控制器及其控制方法，采用通用化的软硬件设计架构，减少了数据存取过程中对处理器的占用，同时提供处理器控制接口，从而提高设计的效率和灵活性。具体技术方案如下：

一种高效的嵌入式系统芯片Nor-Flash控制器，包括寄存器单元，总线接口单元，高速缓存，Flash接口单元和多路复用器，用户通过寄存器单元对Flash进行读写操作；总线接口单元采样AMBA总线的读、写请求以及有效的地址信号和数据信号，返回读写请求对应的数据以及响应；高速缓存，用来存储来自处理器读写命令的有效地址和数据；Flash接口单元，将总线的读写请求转换成对Flash的有效读写时序，产生读写时序对应的地址、数据和控制信号，并向寄存器单元返回当前读写Flash的执行状态；多路复用器，产生Flash端口控制信号。

进一步的，所述寄存器单元保存用户对Flash的操作状态以及当前Flash读写状态反馈。

进一步的，处理器可通过寄存器单元的CDC寄存器配合多路复用器直接访问Flash。

进一步的，所述总线接口单元对于写请求，将有效的地址和数据信息储存于高速缓存中；对于读请求，接收从Flash返回的有效数据信息以及Flash接口单元返回的读请求的反馈信号。

进一步的，当处理器对Flash有连续的擦写操作，通过高速缓存单元存储擦写操作的地址和数据信息；当处理器对Flash有连续的读操作，则通过高速缓存单元预存储当前地址所在的扇区的数据。

进一步的，所述Flash接口单元执行Flash擦写操作时，有效的地址和数据信息从高速缓存获得；执行Flash读操作时，从总线接口单元获得有效的读请求地址和数据信息，并产生读请求的响应信号。

7一种高效的嵌入式系统芯片Nor-Flash控制方法，包括擦除操作、写操作和读操作，

对Nor-Flash进行擦除操作时，Flash接口单元采样经过总线接口单元转换后的处理器写请求与有效的地址信号，同时检查寄存器单元存储的当前的操作类型，产生满足Flash片擦和扇区擦除的有效时序；

对Nor-Flash进行写操作时，Flash接口单元采样经过总线接口单元转换后的处理器写请求与有效的地址信号和数据信号，产生Flash目标地址的写操作时序；Nor-Flash可以对片内任意地址进行写操作。

对Nor-Flash进行读操作时，Flash接口单元采样经过总线接口单元转换后的处理读请求与有效的地址信号，产生对Flash目标地址的读操作时序，同时返回Flash目标地址的数据信息和当前读操作的反馈信号。

进一步的，擦除操作时，若是整片擦除操作，Flash忽略地址信号；若是扇区擦除操作，Flash接口单元接收处理器写请求有效地址信号，匹配并产生有效地址所属扇区的基地址，输出给Flash。

进一步的，写操作时，当处理器连续发起多次对Flash不同地址的写操作时，Flash无法及时响应，将写操作目标地址和数据存储在高速缓存中，并在寄存器单元状态位中显示当前的Flash工作状态；Flash接口单元从高速缓存获得写操作目标地址和数据，产生的有效写时序，直至完成所有写操作。

进一步的，读操作时，当检测到当前的读操作地址是一个新的扇区地址时，Flash接口单元读取Flash新扇区的数据送入高速缓存；对同一扇区的读操作，数据直接从高速缓存返回。

附图说明

图1位本发明实施例一中闪存存取数据的两种模式；

图2为本发明实施例一中Flash控制器框架结构示意图；

图3为本发明实施例二中Flash控制流程图。

具体实施方式

下面结合附图说明和具体实施案例多本发明做进一步的阐述。

本发明实例一提供Nor-Flash存取数据的两种不同方式。如图1所示，选择模式信号选择0模式时，Flash接口单元接收来自处理器的读写请求以及有效的地址和数据信号，同时采样由Nor-Flash返回的反馈信号，以确定当前的操作是否完成。最终该单元产生成对Nor-Flash有效的擦，读或者写请求有效时序。选择模式信号选择1模式时，处理器配置CDC(CPU Direct Control)寄存器，从而产生对Nor-Flash有效的读写请求。Nor-Flash端口对读写过程有特定的时序要求，处理器需配合软件方案通过CDC(CPU Direct Control)寄存器可以满足该时序要求，产生有效的Flash读写操作，该方式可以提高测试和应用的灵活性。

本发明实例二提供Nor-Flash控制器的结构与控制方法。如图2所示，控制器主要包括寄存单元10，总线接口单元20，高速缓存30，Flash接口单元40和多路复用器50。以此原理图说明Flash控制器各单元的功能与之间的联系。

寄存器单元10，用户通过寄存器单元10对Flash进行读写操作。寄存器单元10保存用户对Flash的操作状态以及当前Flash读写状态反馈。与此同时，处理器可通过寄存器单元的CDC(CPU Direct Control)寄存器配合多路复用器50直接访问Flash。

总线接口单元20，采样AMBA总线的读、写请求以及有效的地址信号和数据信号。对于写请求，将有效的地址和数据信息储存于高速缓存30中，以减少Flash在连续擦写过程中对处理器的占用；对于读请求，接收从Flash返回的有效数据信息以及Flash接口单元40返回的读请求的反馈信号。

高速缓存30，用来存储来自处理器读写命令的有效地址和数据。相比于处理器和数字逻辑而言，Flash的读写有特定的时序且速度较慢。若有连续的读写操作，则Flash对性能的影响尤为明显。当处理器对Flash有连续的擦写操作，则通过高速缓存单元30存储擦写操作的地址和数据信息，以减少Flash在连续擦写过程中对处理器的占用时间；当处理器对Flash有连续的读操作，则通过高速缓存单元30预存储当前地址所在的扇区的数据。运用高速缓存单元30可以有效提高整体性能。

Flash接口单元40，将总线的读写请求转换成对Flash的有效读写时序，产生读写时序对应的地址，数据和控制信号，并向寄存器单元10返回当前读写Flash的执行状态。执行Flash擦写操作时，有效的地址和数据信息从高速缓存30获得；执行Flash读操作时，从总线接口单元20获得有效的读请求地址和数据信息，并产生读请求的响应信号。

多路复用器50，产生Flash端口控制信号。Flash端口信号来源有两个：一是Flash接口单元40产生的有效读写控制信号；二是软件架构下，处理器通过寄存器单元10产生的Flash有效的读写控制信号。多路复用器可选择二者之一产生Flash端口控制信号，使其测试和应用具备更大的灵活性。

本发明实例三提供Nor-Flash控制器访问Flash的流程。

闪存Nor-Flash在读写之前必须进行擦除操作，而擦除可以一次性整片擦除，也可以以扇区为单位进行。

对Nor-Flash进行擦除操作时，Flash接口单元40采样经过总线接口单元20转换后的处理器写请求与有效的地址信号，同时检查寄存器单元10存储的当前的操作类型，产生满足Flash片擦和扇区擦除的有效时序。若是整片擦除操作，Flash忽略地址信号；若是扇区擦除操作，Flash接口单元接收处理器写请求有效地址信号，匹配并产生有效地址所属扇区的基地址，输出给Flash。当处理器连续发起多次对Flash的不同扇区擦除操作时，Flash无法及时响应，将擦除的目标扇区地址信号存储在高速缓存30中，并在寄存器单元10状态位中显示当前的Flash工作状态。Flash接口单元40从高速缓存30获得目标擦除扇区的地址信号，产生有效的擦时序，直至完成所有的扇区擦除。

对Nor-Flash进行写操作时，Flash接口单元40采样经过总线接口单元20转换后的处理器写请求与有效的地址信号和数据信号，产生Flash目标地址的写操作时序。Nor-Flash可以对片内任意地址进行写操作。当处理器连续发起多次对Flash不同地址的写操作时，Flash无法及时响应，将写操作目标地址和数据存储在高速缓存30中，并在寄存器单元10状态位中显示当前的Flash工作状态。Flash接口单元40从高速缓存30获得写操作目标地址和数据，产生的有效写时序，直至完成所有写操作。

对Nor-Flash进行读操作时，Flash接口单元40采样经过总线接口单元20转换后的处理读请求与有效的地址信号，产生对Flash目标地址的读操作时序，同时返回Flash目标地址的数据信息和当前读操作的反馈信号。当检测到当前的读操作地址是一个新的扇区地址时，Flash接口单元40读取Flash新扇区的数据送入高速缓存30；对同一扇区的读操作，数据直接从高速缓存30返回。

Claims (10)

1.一种高效的嵌入式系统芯片Nor-Flash控制器，包括寄存器单元（10），总线接口单元（20），高速缓存（30），Flash接口单元（40）和多路复用器（50），其特征在于：用户通过寄存器单元（10）对Flash进行读写操作；总线接口单元（20）采样AMBA总线的读、写请求以及有效的地址信号和数据信号，返回读写请求对应的数据以及响应；高速缓存（30），用来存储来自处理器读写命令的有效地址和数据；Flash接口单元（40），将总线的读写请求转换成对Flash的有效读写时序，产生读写时序对应的地址、数据和控制信号，并向寄存器单元（10）返回当前读写Flash的执行状态；多路复用器（50），产生Flash端口控制信号。

2.如权利要求1所述的高效的嵌入式系统芯片Nor-Flash控制器，其特征在于：所述寄存器单元（10）保存用户对Flash的操作状态以及当前Flash读写状态反馈。

3.如权利要求1所述的高效的嵌入式系统芯片Nor-Flash控制器，其特征在于：处理器可通过寄存器单元（10）的CDC寄存器配合多路复用器（50）直接访问Flash。

4.如权利要求1所述的高效的嵌入式系统芯片Nor-Flash控制器，其特征在于：所述总线接口单元（20）对于写请求，将有效的地址和数据信息储存于高速缓存（30）中；对于读请求，接收从Flash返回的有效数据信息以及Flash接口单元（40）返回的读请求的反馈信号。

5.如权利要求1所述的高效的嵌入式系统芯片Nor-Flash控制器，其特征在于：当处理器对Flash有连续的擦写操作，通过高速缓存单元（30）存储擦写操作的地址和数据信息；当处理器对Flash有连续的读操作，则通过高速缓存单元（30）预存储当前地址所在的扇区的数据。

6.如权利要求1所述的高效的嵌入式系统芯片Nor-Flash控制器，其特征在于：所述Flash接口单元（40）执行Flash擦写操作时，有效的地址和数据信息从高速缓存（30）获得；执行Flash读操作时，从总线接口单元（20）获得有效的读请求地址和数据信息，并产生读请求的响应信号。

7.一种高效的嵌入式系统芯片Nor-Flash控制方法，包括擦除操作、写操作和读操作，其特征在于：

对Nor-Flash进行擦除操作时，Flash接口单元（40）采样经过总线接口单元（20）转换后的处理器写请求与有效的地址信号，同时检查寄存器单元（10）存储的当前的操作类型，产生满足Flash片擦和扇区擦除的有效时序；

对Nor-Flash进行写操作时，Flash接口单元（40）采样经过总线接口单元（20）转换后的处理器写请求与有效的地址信号和数据信号，产生Flash目标地址的写操作时序；Nor-Flash可以对片内任意地址进行写操作；

对Nor-Flash进行读操作时，Flash接口单元（40）采样经过总线接口单元（20）转换后的处理读请求与有效的地址信号，产生对Flash目标地址的读操作时序，同时返回Flash目标地址的数据信息和当前读操作的反馈信号。

8.如权利要求7所述的高效的嵌入式系统芯片Nor-Flash控制方法，其特征在于：擦除操作时，若是整片擦除操作，Flash忽略地址信号；若是扇区擦除操作，Flash接口单元接收处理器写请求有效地址信号，匹配并产生有效地址所属扇区的基地址，输出给Flash。

9.如权利要求7所述的高效的嵌入式系统芯片Nor-Flash控制方法，其特征在于：写操作时，当处理器连续发起多次对Flash不同地址的写操作时，Flash无法及时响应，将写操作目标地址和数据存储在高速缓存（30）中，并在寄存器单元（10）状态位中显示当前的Flash工作状态；Flash接口单元（40）从高速缓存（30）获得写操作目标地址和数据，产生的有效写时序，直至完成所有写操作。

10.如权利要求7所述的高效的嵌入式系统芯片Nor-Flash控制方法，其特征在于：读操作时，当检测到当前的读操作地址是一个新的扇区地址时，Flash接口单元（40）读取Flash新扇区的数据送入高速缓存（30）；对同一扇区的读操作，数据直接从高速缓存（30）返回。