CN105653478A - 串行闪存控制器、串行闪存控制方法及串行闪存控制系统 - Google Patents

串行闪存控制器、串行闪存控制方法及串行闪存控制系统 Download PDF

Info

Publication number
CN105653478A
CN105653478A CN201511008008.3A CN201511008008A CN105653478A CN 105653478 A CN105653478 A CN 105653478A CN 201511008008 A CN201511008008 A CN 201511008008A CN 105653478 A CN105653478 A CN 105653478A
Authority
CN
China
Prior art keywords
original place
read operation
processor
flash
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511008008.3A
Other languages
English (en)
Other versions
CN105653478B (zh
Inventor
黄谆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Microelectronics (shanghai) Co Ltd
Original Assignee
Analog Microelectronics (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Microelectronics (shanghai) Co Ltd filed Critical Analog Microelectronics (shanghai) Co Ltd
Priority to CN201511008008.3A priority Critical patent/CN105653478B/zh
Publication of CN105653478A publication Critical patent/CN105653478A/zh
Application granted granted Critical
Publication of CN105653478B publication Critical patent/CN105653478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及一种串行闪存控制器、串行闪存控制方法及串行闪存控制系统。该串行闪存控制器包括：原地执行单元接收由处理器通过总线发送的读操作，并将读操作编译成对闪存芯片进行的读命令后发送给闪存控制器；闪存控制器将接收的读命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；原地执行单元接收数据后将数据通过总线返回给处理器，完成处理器的读操作。本发明通过使用外部串行闪存代替内部嵌入式闪存，支持直接从外部的串行闪存中执行程序，具有非常好的灵活性。同时对片上系统的工艺也没有特殊的要求，大大降低了成本。

Description

串行闪存控制器、串行闪存控制方法及串行闪存控制系统
技术领域
本发明涉及串行闪存，特别涉及一种串行闪存控制器、串行闪存控制方法及串行闪存控制系统。
背景技术
原地执行(executioninplace)是指直接从闪存等长期存储设备中直接执行程序。相较于将程序复制进RAM后再执行，原地执行可以大大降低对系统内存总量的需求，因此在嵌入式系统中广泛采用。
目前常见的原地执行方式是从片上系统(SoC)内部的嵌入式闪存(embeddedflashmemory)中直接执行程序。另有一种较为少见的原地执行方式是从外部的并行闪存芯片(parallelflashmemory)中直接执行程序。这两种方式都有一定的局限性。
采用嵌入式闪存作为原地执行的存储设备，需要特殊的片上系统(SoC)工艺支持，对成本有一定的提升。同时，在同一系列的片上系统(SoC)产品中，嵌入式闪存的大小通常只有几种固定选择，无法适应不同的应用需求。而并行闪存芯片管脚太多，不但本身尺寸较大，也增加了片上系统(SoC)的管脚总数，对减小产品体积不利，目前已比较少见。
发明内容
本发明的目的是解决上述技术问题，本发明提出了一种串行闪存控制，支持直接从外部的串行闪存中执行程序。
为实现上述目的，第一方面，本发明提供了一种串行闪存控制器，该串行闪存控制器包括：原地执行单元和闪存控制单元；
原地执行单元接收由处理器通过总线发送的读操作，并将读操作编译成对闪存芯片进行的读命令后发送给闪存控制器；
闪存控制器将接收的读命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；
原地执行单元接收数据后将数据通过总线返回给处理器，完成处理器的读操作。
优选地，串行闪存控制器还包括原地执行缓存单元；
原地执行缓存单元，用于缓存从闪存芯片读取的数据；原地执行单元在接收到由处理器通过总线发送的读操作后，先根据总线上的读操作地址查询原地执行缓存单元；如果缓存命中，则原地执行缓存单元中的数据将返回给处理器。
优选地，原地执行缓存单元还用于：
当缓存没有命中时，原地执行单元将读操作翻译成对闪存芯片进行的读命令。
优选地，原地执行缓存单元设计额外接口，额外接口与处理器连接。
优选地，串行闪存控制器还包括：地址转换单元；
地址转换单元用于将闪存芯片中不同地址的程序映射到相同的位置。
优选地，闪存控制器设置控制接口，处理器通过控制接口直接访问闪存芯片，并对其进行读操作、写操作和擦除操作；控制接口和与原地执行单元连接的接口同时运行，闪存控制器自动完成两个接口的仲裁。
第二方面，本发明提供了一种串行控制方法，该串行控制方法包括以下步骤：
接收由处理器通过总线发送的读操作，并将读操作翻译成对闪存芯片进行的读命令后发送给闪存控制器；
由闪存控制器将接收的对闪存芯片进行读操作命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；
接收数据后将数据通过总线返回给处理器，完成处理器的读操作。
优选地，接收由处理器通过总线发送的读操作步骤后包括；
根据总线上的读操作地址查询原地执行缓存单元；如果缓存命中，则将原地执行缓存单元中的数据返回给处理器。
优选地，接收由处理器通过总线发送的读操作命令步骤后包括；
当缓存没有命中时，原地执行单元将读操作转换对闪存芯片进行读操作命令。
第三方面，本发明提供了一种串行闪存控制系统，该串行闪存控制系统包括处理器和闪存芯片；其中，还包括上述的串行闪存控制器；
处理器通过总线发送读操作命令；
原地执行单元接收由处理器通过总线发送的读操作命令，并将读操作翻译成对闪存芯片进行的读操作后发送给闪存控制器；
闪存控制器将接收的对闪存芯片进行读命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；
原地执行单元接收数据后将数据通过总线返回给处理器，完成处理器的读操作。
本发明通过使用外部串行闪存代替内部嵌入式闪存，支持直接从外部的串行闪存中执行程序，具有非常好的灵活性。同时对片上系统(SOC)的工艺也没有特殊的要求，大大降低了成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种串行闪存控制系统的结构示意图；
图2为本发明图1中串行闪存控制器的一种结构示意图；
图3为本发明图1中串行闪存控制器的另一种结构示意图；
图4为本发明实施例提供的一种串行闪存控制方法的一种流程图；
图5为本发明实施例提供的一种串行闪存控制方法的另一种流程图。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明实施例提供的一种串行闪存控制系统的结构示意图。如图1所示，串行闪存控制系统包括处理器1、闪存芯片3和串行闪存控制器2；处理器1通过总线向串行闪存控制器2发送操作指令，来控制串行闪存控制器2的运行。
处理器1通过总线发送读操作命令；串行闪存控制器2接收由处理器1通过总线发送的读操作；并将读操作翻译成对闪存芯片3进行的读命令；闪存芯片3根据读命令读取数据；串行闪存控制器2接收闪存芯片3读取的数据，并数据通过总线返回给处理器1，完成读操作。
串行闪存控制器2提供了一个类似RAM或ROM总线接口，并通过总线接入系统总线，从处理器角度看，串行闪存控制器等同于一个ROM，可以直接执行其中的指令。
串行闪存控制器2的缓存单元也有额外的控制接口。在不需要原地执行的时候，可以当做普通的静态随机存储器(SRAM)供处理器使用。
需要说明的是，串行闪存控制器2使用外部闪存代替内部嵌入式闪存，支持从几十K字节到几十M字节的闪存空间，具有非常好的灵活性；同时对SOC工艺没有特殊的要求，大大减低了成本；体积上，串行闪存一般只有4到7个管脚，面积也较小，和并行闪存相比体积大大减小；和嵌入式闪存相比，也并不会占用太多额外体积；使用缓存机制降低读取指令的延迟，性能上接近内部嵌入式闪存；支持地址转换，可以灵活的安装或卸载程序；串行闪存控制器具有额外的控制接口，处理器可以直接读或写闪存，因此原地执行的闪存和系统的数据闪存可以共用一块芯片，在很多场合进一步降低了系统的成本和体积；控制器可以和处理器共用SRAM，提高了系统灵活性。
图2为本发明实施例提供的一种串行闪存控制器的结构示意图。如图2所示，串行闪存控制器2包括：原地执行单元21和闪存控制器23；其中，
原地执行单元21接收由处理器1通过总线发送的读操作，并将读操作编译成对闪存芯片3进行的读命令后发送给闪存控制器23；闪存控制器23将接收的读命令发送至闪存芯片3，以及在闪存芯片3根据读命令读取数据之后接收数据，并发送给原地执行单元21；原地执行单元21接收数据后将数据通过总线返回给处理器1，完成处理器1的读操作。
需要说明的是，闪存控制器23设置有串行接口，通过串行接口将接收的读命令发送至闪存芯片3，也通过该串行接口接收由闪存芯片3根据读命令读取的数据。
需要说明的是，大多数的微控制器(MCU)不具备内存管理单元(MMU)，应用程序的载入地址在编译时就需要确定。载入地址相同的应用程序，可以采用非原地执行的方式，可以在不同的时间执行；但是采用原地执行的方式，则是不能实现的。
图2中的串行闪存控制器还可以包括地址转换单元22，地址转换单元22用于将闪存中不同地址的程序映射到相同的位置，执行原地执行；具体地，如果载入地址相同的应用程序，如果采用非原地执行的方式，可以在不同时间执行。如果采用原地执行的方式，可以将不同的物理地址通过映射到相同的虚拟地址，则不会出现不能实现的问题。因此，串行闪存控制器提供一个可选的地址转换单元22(AddressTranslation)，可以将闪存芯片3中不同地址的程序映射到相同的位置，也就是将物理地址通过映射到相同的虚拟地址，实现原地执行。
优选地，闪存控制器23可以由原地执行单元21(XIP)控制外，还设置一个额外的控制接口，通过这个控制接口，处理器1可以直接访问内存芯片3，进行读操作、写操作、擦除等操作。这个接口可以和原地执行单元21提供的接口同时工作，闪存控制器23自动完成两个接口的仲裁。
图3为本发明图1中串行闪存控制器2的另一种结构示意图。图3相比图2只是在结构上增加了原地执行缓存单元24。如图3所示，串行闪存控制器2包括：原地执行单元21、原地执行缓存单元24和闪存控制器23；其中，
原地执行单元21在接收到由处理器1通过总线发送的读操作命令后，先根据总线上的读操作地址查询原地执行缓存单元24；如果缓存命中，则原地执行缓存单元24中的数据将返回给处理器；如果缓存没有命中，则原地执行单元21将接收的读操作编译成对闪存芯片3进行的读命令后发送给闪存控制器23；闪存控制器23将接收的读命令发送至闪存芯片3，以及在闪存芯片3根据读命令读取数据之后接收数据，并发送给原地执行单元21；原地执行单元21接收数据后将数据通过总线返回给处理器1，同时通过缓存算法将读取的数据存储到原地执行缓存单元24，完成处理器1的读操作。
需要说明的是，闪存控制器23设置有串行接口，通过串行接口将接收的读命令发送至闪存芯片3，也通过该串行接口接收由闪存芯片3根据读命令读取的数据。
需要说明的是，如果需要读取的数据已经在存储在原地执行缓存单元24中，就是缓存命中了。此时，数据可以直接从原地执行缓存单元24中读取，不需要读取闪存芯片3。因为原地执行缓存单元24的读取速度远远快于闪存芯片3，所以命中的概率越高，性能越好。
需要说明的是，大多数的微控制器(MCU)不具备内存管理单元(MMU)，应用程序的载入地址在编译时就需要确定。载入地址相同的应用程序，可以采用非原地执行的方式，可以在不同的时间执行；但是采用原地执行的方式，则是不能实现的。
图3中的串行闪存控制器2还可以包括地址转换单元22，地址转换单元22用于将闪存芯片3中不同地址的程序映射到相同的位置，执行原地执行；具体地，如果载入地址相同的应用程序，如果采用非原地执行的方式，可以在不同时间执行。如果采用原地执行的方式，可以将不同的物理地址通过映射到相同的虚拟地址，则不会出现不能实现的问题。因此，串行闪存控制器2提供一个可选的地址转换单元22(AddressTranslation)，可以将闪存芯片3中不同地址的程序映射到相同的位置，也就是将物理地址通过映射到相同的虚拟地址，实现原地执行。
优选地，闪存控制器23可以由原地执行单元21(XIP)控制外，还设置一个额外的控制接口，通过这个控制接口，处理器可以直接访问内存芯片3，进行读操作、写操作、擦除等操作。这个接口可以和原地执行单元提供的接口同时工作，闪存控制器23自动完成两个接口的仲裁。
需要说明的是，图2中的串行闪存控制器的原地执行缓存单元24也有额外的接口接入总线，在不需要原地执行时，可以当作普通的静态存储器(SRAM)。
图4为本发明实施例提供的一种串行闪存控制方法的一种流程图。如图4所示，串行闪存执行方法的步骤包括：
步骤S10：接收由处理器通过总线发送的读操作，并将读操作翻译成对闪存芯片进行的读命令后发送给闪存控制器；
步骤S11：由闪存控制器将接收的对闪存芯片进行读操作命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；
步骤S12：接收数据后将数据通过总线返回给处理器，完成处理器的读操作。
图5为本发明实施例提供的一种串行闪存控制方法的另一种流程图。如图5所示，串行闪存执行方法的步骤包括：
步骤S20：根据总线上的读操作地址查询原地执行缓存单元；如果缓存命中，则原地执行缓存单元中数据返回给处理器；
步骤S21：接收由处理器通过总线发送的读操作，并将读操作翻译成对闪存芯片进行的读命令后发送给闪存控制器；
步骤S22：由闪存控制器将接收的对闪存芯片进行读操作命令发送至闪存芯片，以及在闪存芯片根据读命令读取数据之后接收数据，并发送给原地执行单元；
步骤S23：将接收的数据根据缓存算法存储在原地执行缓存单元，同时将数据通过总线返回给处理器，完成处理器的读操作。
需要说明的是，在处理器通过总线发送读操作时，串行闪存控制器首先通过原地执行单元根据总线上的读操作地址查询原地执行缓存单元，并判断缓存是否命中，如果缓存命中，则直接执行步骤S20和步骤S23，不需要执行步骤S21和S22。
本发明通过使用外部串行闪存代替内部嵌入式闪存，支持直接从外部的串行闪存中执行程序，具有非常好的灵活性。同时对片上系统(SOC)的工艺也没有特殊的要求，大大降低了成本。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种串行闪存控制器(2)，其特征在于，包括：原地执行单元(21)和闪存控制器(23)；
所述原地执行单元(21)接收由处理器(1)通过总线发送的读操作，并将所述读操作编译成对闪存芯片(3)进行的读命令后发送给所述闪存控制器(23)；
所述闪存控制器(23)将接收的所述读命令发送至闪存芯片(3)，以及在所述闪存芯片(3)根据所述读命令读取数据之后接收所述数据，并发送给所述原地执行单元(21)；
所述原地执行单元(21)接收所述数据后将所述数据通过所述总线返回给所述处理器(1)，完成所述处理器(1)的读操作。
2.根据权利要求1所述的控制器，其特征在于，所述串行闪存控制器(2)还包括原地执行缓存单元(24)；
所述原地执行单元(21)在接收到由处理器(1)通过总线发送的读操作后，先根据所述总线上的读操作地址查询所述原地执行缓存单元(24)；如果缓存命中，则所述原地执行缓存单元(24)中的数据将返回给所述处理器(1)；
所述原地执行单元用于根据缓存算法将所述数据存储在所述原地址缓存单元。
3.根据权利要求2所述的控制器，其特征在于，所述原地执行缓存单元(24)还用于：
当所述缓存没有命中时，所述原地执行单元(21)将所述读操作翻译成对所述闪存芯片(3)进行的读命令。
4.根据权利要求2所述的控制器，其特征在于，所述原地执行缓存单元(24)设计额外接口，所述额外接口与所述处理器(1)连接。
5.根据权利要求1或2所述的控制器，其特征在于，所述串行闪存控制器(2)还包括：地址转换单元(22)；
所述地址转换单元(22)用于将所述闪存芯片(3)中不同地址的程序映射到相同的位置。
6.根据权利要求1或2所述的控制器，其特征在于，所述闪存控制器(23)设置控制接口，所述处理器(1)通过所述控制接口直接访问所述闪存芯片(3)，并对其进行读操作、写操作和擦除操作；所述控制接口和与所述原地执行单元(21)连接的接口同时运行，所述闪存控制器(23)自动完成两个接口的仲裁。
7.一种串行闪存控制方法，其特征在于，包括以下步骤：
接收由处理器通过总线发送的读操作，并将所述读操作翻译成对闪存芯片进行的读命令后发送给闪存控制器；
由闪存控制器将接收的所述对闪存芯片进行读操作命令发送至闪存芯片，以及在所述闪存芯片根据所述读命令读取数据之后接收所述数据，并发送给所述原地执行单元；
接收所述数据后将所述数据通过所述总线返回给所述处理器，完成所述处理器的读操作。
8.根据权利要求7所述的方法，其特征在于，所述接收由处理器通过总线发送的读操作步骤后包括；
根据所述总线上的读操作地址查询所述原地执行缓存单元；如果缓存命中，则将所述原地执行缓存单元中的数据返回给所述处理器；
根据缓存算法将所述数据存储在原地执行缓存单元。
9.根据权利要求7所述的方法，其特征在于，所述接收由处理器通过总线发送的读操作命令步骤后包括；
当所述缓存没有命中时，所述原地执行单元将所述读操作转换对闪存芯片进行读操作命令。
10.一种串行闪存控制系统，包括处理器(1)和闪存芯片(3)，其特征在于，还包括如权利要求1所述的串行闪存控制器(2)；
所述处理器(1)通过总线发送读操作命令；
所述原地执行单元(21)接收由处理器通过总线发送的读操作命令，并将所述读操作翻译成对闪存芯片(3)进行的读操作后发送给所述闪存控制器(23)；
所述闪存控制器(23)将接收的所述对闪存芯片(3)进行读命令发送至闪存芯片(3)，以及在所述闪存芯片(3)根据所述读命令读取数据之后接收所述数据，并发送给所述原地执行单元(21)；
所述原地执行单元(21)接收所述数据后将所述数据通过所述总线返回给所述处理器(1)，完成所述处理器(1)的读操作。
CN201511008008.3A 2015-12-29 2015-12-29 串行闪存控制器、串行闪存控制方法及串行闪存控制系统 Active CN105653478B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511008008.3A CN105653478B (zh) 2015-12-29 2015-12-29 串行闪存控制器、串行闪存控制方法及串行闪存控制系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511008008.3A CN105653478B (zh) 2015-12-29 2015-12-29 串行闪存控制器、串行闪存控制方法及串行闪存控制系统

Publications (2)

Publication Number Publication Date
CN105653478A true CN105653478A (zh) 2016-06-08
CN105653478B CN105653478B (zh) 2019-07-26

Family

ID=56478265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511008008.3A Active CN105653478B (zh) 2015-12-29 2015-12-29 串行闪存控制器、串行闪存控制方法及串行闪存控制系统

Country Status (1)

Country Link
CN (1) CN105653478B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106802870A (zh) * 2016-12-29 2017-06-06 杭州朔天科技有限公司 一种高效的嵌入式系统芯片Nor‑Flash控制器及控制方法
CN107870775A (zh) * 2016-09-26 2018-04-03 深圳市中兴微电子技术有限公司 一种处理器及BootLoader程序的更新方法
CN113010236A (zh) * 2021-02-26 2021-06-22 山东英信计算机技术有限公司 一种程序执行方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86103675A (zh) * 1985-06-28 1986-12-24 惠普公司 虚拟存储系统中的直接输入/输出
CN1114259A (zh) * 1994-06-23 1996-01-03 国家建筑材料工业局南京玻璃纤维研究设计院 阀座用抗蠕变复合材料及其生产工艺
CN1975670A (zh) * 2005-11-15 2007-06-06 三星电子株式会社 使用引导代码引导微处理器系统的方法和装置
CN101017461A (zh) * 2006-02-07 2007-08-15 国际商业机器公司 统一cpu操作和io操作的存储器访问的方法和系统
CN101154206A (zh) * 2006-09-28 2008-04-02 英飞凌科技股份公司 耦合设备、处理器装置、数据处理装置、传输数据的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86103675A (zh) * 1985-06-28 1986-12-24 惠普公司 虚拟存储系统中的直接输入/输出
CN1114259A (zh) * 1994-06-23 1996-01-03 国家建筑材料工业局南京玻璃纤维研究设计院 阀座用抗蠕变复合材料及其生产工艺
CN1975670A (zh) * 2005-11-15 2007-06-06 三星电子株式会社 使用引导代码引导微处理器系统的方法和装置
CN101017461A (zh) * 2006-02-07 2007-08-15 国际商业机器公司 统一cpu操作和io操作的存储器访问的方法和系统
CN101154206A (zh) * 2006-09-28 2008-04-02 英飞凌科技股份公司 耦合设备、处理器装置、数据处理装置、传输数据的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107870775A (zh) * 2016-09-26 2018-04-03 深圳市中兴微电子技术有限公司 一种处理器及BootLoader程序的更新方法
CN106802870A (zh) * 2016-12-29 2017-06-06 杭州朔天科技有限公司 一种高效的嵌入式系统芯片Nor‑Flash控制器及控制方法
CN106802870B (zh) * 2016-12-29 2020-01-31 杭州朔天科技有限公司 一种高效的嵌入式系统芯片Nor-Flash控制器及控制方法
CN113010236A (zh) * 2021-02-26 2021-06-22 山东英信计算机技术有限公司 一种程序执行方法、装置、设备及存储介质
CN113010236B (zh) * 2021-02-26 2024-01-19 山东英信计算机技术有限公司 一种程序执行方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN105653478B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
US20190339869A1 (en) Techniques to configure a solid state drive to operate in a storage mode or a memory mode
US20190243558A1 (en) Two-level system main memory
US20200183855A1 (en) Logical to physical mapping
US10915475B2 (en) Methods and apparatus for variable size logical page management based on hot and cold data
US9304938B2 (en) Storage device and data transferring method thereof
KR102584018B1 (ko) 압축된 데이터 백그라운드를 캐싱하는 장치, 시스템 및 방법
US10296224B2 (en) Apparatus, system and method for increasing the capacity of a storage device available to store user data
US11030093B2 (en) High efficiency garbage collection method, associated data storage device and controller thereof
US20160232103A1 (en) Block storage apertures to persistent memory
CN111459844B (zh) 数据储存装置及用于存取逻辑至物理地址映射表的方法
US10360155B1 (en) Multi-tier memory management
US8667234B2 (en) Data writing method, memory controller, and memory storage apparatus
US10324651B2 (en) Data transmission method, and storage controller and list management circuit using the same
JP2013530448A (ja) キャッシュストレージアダプタアーキテクチャ
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US20190138453A1 (en) Computer memory content movement
US20130179627A1 (en) Method for managing buffer memory, memory controllor, and memory storage device
CN111897743A (zh) 数据储存装置及逻辑至物理地址映射表的载入方法
US10776280B1 (en) Data storage device and method for updating logical-to-physical mapping table
CN105653478A (zh) 串行闪存控制器、串行闪存控制方法及串行闪存控制系统
CN111026678B (zh) 基于固态硬盘的缓存设计方法、装置及计算机设备
US20220066696A1 (en) Memory controller and method of operating the same
CN111078591A (zh) 部分命中缓存读命令的处理方法、装置及计算机设备
US20120017035A1 (en) Runtime reprogramming of a processor code space memory area
CN113253911B (zh) 存储系统和输入输出控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant