CN113010236B - 一种程序执行方法、装置、设备及存储介质 - Google Patents

一种程序执行方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN113010236B
CN113010236B CN202110218525.2A CN202110218525A CN113010236B CN 113010236 B CN113010236 B CN 113010236B CN 202110218525 A CN202110218525 A CN 202110218525A CN 113010236 B CN113010236 B CN 113010236B
Authority
CN
China
Prior art keywords
value
program
flash memory
register
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110218525.2A
Other languages
English (en)
Other versions
CN113010236A (zh
Inventor
王朝辉
刘同强
邹晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yingxin Computer Technology Co Ltd
Original Assignee
Shandong Yingxin Computer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yingxin Computer Technology Co Ltd filed Critical Shandong Yingxin Computer Technology Co Ltd
Priority to CN202110218525.2A priority Critical patent/CN113010236B/zh
Publication of CN113010236A publication Critical patent/CN113010236A/zh
Application granted granted Critical
Publication of CN113010236B publication Critical patent/CN113010236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/448Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482Procedural

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种程序执行方法、装置、设备及存储介质,该方法包括:在闪存中执行指定程序,并在执行所述指定程序的过程中,如果需要读取所述闪存的寄存器,则将指定信号的值由有效值更新为无效值,以指示对所述寄存器进行读取;在读取所述寄存器完成后将所述指定信号的值由无效值更新为有效值,以指示对所述闪存中相应的数据进行依次读取;其中,所述指定信号的默认值为有效值。可见本申请通过指定信号的值的设置,能够在读闪存及读寄存器的操作之间灵活转换,也即能够使得在进行芯片内执行时能够正常实现读闪存及读寄存器的操作。

Description

一种程序执行方法、装置、设备及存储介质
技术领域
本发明涉及软件管控技术领域,更具体地说,涉及一种程序执行方法、装置、设备及存储介质。
背景技术
NOR Flash(NOR闪存)是一种非易失闪存技术,其可以进行芯片内执行,这样应用程序可以直接在闪存内部运行,在内存内部运行即为在内存的芯片内执行,而芯片内执行(execute in place)是指应用程序可以直接在闪存中取值然后译码、执行等。在进行芯片内执行时通常使用XIP(execute in place,就地执行)实现,具体来说,如果需要读取闪存中的数据,则为了提高读取速度会省略读闪存命令,如图1所示,但是在读取闪存的寄存器时,则必须发出读寄存器命令,从而无法使用如图1所示的时序,因此无法在进行芯片内执行时正常实现读寄存器的操作。
发明内容
本发明的目的是提供一种程序执行方法、装置、设备及存储介质,能够通过指定信号的值的设置,在读闪存及读寄存器的操作之间灵活转换,也即能够使得在进行芯片内执行时能够正常实现读闪存及读寄存器的操作。。
为了实现上述目的,本发明提供如下技术方案:
一种程序执行方法,包括:
在闪存中执行指定程序,并在执行所述指定程序的过程中,如果需要读取所述闪存的寄存器,则将指定信号的值由有效值更新为无效值,以指示对所述寄存器进行读取;在读取所述寄存器完成后将所述指定信号的值由无效值更新为有效值,以指示对所述闪存中相应的数据进行依次读取;其中,所述指定信号的默认值为有效值。
优选的,还包括:
在所述闪存中执行所述指定程序预设时间段后,将所述指定程序搬移至内存中,并关闭信号更新功能,以指示所述指定信号的值保持为默认值。
优选的,将所述指定程序搬移至内存中之前,还包括:
判断当前对所述指定程序的执行效率要求是否达到预设效率值,如果是,则在所述闪存中执行所述指定程序预设时间段后,执行将所述指定程序搬移至所述内存中的步骤,否则,确定无需将所述指定程序搬移至所述内存中。
优选的,判断当前对所述指定程序的执行效率要求是否达到预设效率值,包括:
检测当前与对所述指定程序的执行效率要求对应的效率参数的值是否为预设参数值,如果是,则确定当前对所述指定程序的执行效率要求达到预设效率值,否则,确定当前对所述指定程序的执行效率要求未达到预设效率值。
一种程序执行装置,包括:
执行模块,用于:在闪存中执行指定程序;
第一更新模块,用于:在执行所述指定程序的过程中,如果需要读取所述闪存的寄存器,则将指定信号的值由有效值更新为无效值,以指示对所述寄存器进行读取;其中,所述指定信号的默认值为有效值;
第二更新模块,用于:在读取所述寄存器完成后将所述指定信号的值由无效值更新为有效值,以指示对所述闪存中相应的数据进行依次读取。
优选的,还包括:
功能控制模块,用于:在所述闪存中执行所述指定程序预设时间段后,将所述指定程序搬移至内存中,并关闭信号更新功能,以指示所述指定信号的值保持为默认值。
优选的,还包括:
判断模块,用于:将所述指定程序搬移至内存中之前,判断当前对所述指定程序的执行效率要求是否达到预设效率值,如果是,则在所述闪存中执行所述指定程序预设时间段后,执行将所述指定程序搬移至所述内存中的步骤,否则,确定无需将所述指定程序搬移至所述内存中。
优选的,判断模块包括:
检测单元,用于:检测当前与对所述指定程序的执行效率要求对应的效率参数的值是否为预设参数值,如果是,则确定当前对所述指定程序的执行效率要求达到预设效率值,否则,确定当前对所述指定程序的执行效率要求未达到预设效率值。
一种程序执行设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上任一项所述程序执行方法的步骤。
一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上任一项所述程序执行方法的步骤。
本发明提供了一种程序执行方法、装置、设备及存储介质,该方法包括:在闪存中执行指定程序,并在执行所述指定程序的过程中,如果需要读取所述闪存的寄存器,则将指定信号的值由有效值更新为无效值,以指示对所述寄存器进行读取;在读取所述寄存器完成后将所述指定信号的值由无效值更新为有效值,以指示对所述闪存中相应的数据进行依次读取;其中,所述指定信号的默认值为有效值。本申请在闪存中执行指定程序的过程中,默认指定信号的值为有效值,以对闪存中相应数据进行依次读取,而在需要读取寄存器时设置指定信号的值为无效值,以基于读寄存器命令实现寄存器的读取,并且读取寄存器完成后将指定信号的值恢复为有效值;可见本申请通过指定信号的值的设置,能够在读闪存及读寄存器的操作之间灵活转换,也即能够使得在进行芯片内执行时能够正常实现读闪存及读寄存器的操作。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为读闪存时的XIP时序图;
图2为本发明实施例提供的一种程序执行方法的流程图;
图3为本发明实施例提供的一种程序执行方法中AHB总线的读写时序图;
图4为本发明实施例提供的一种程序执行方法中读寄存器的时序图;
图5为本发明实施例提供的一种程序执行方法的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图2,其示出了本发明实施例提供的一种程序执行方法的流程图,可以包括:
S11:在闪存中执行指定程序,并在执行指定程序的过程中,如果需要读取闪存的寄存器,则将指定信号的值由有效值更新为无效值,以指示对寄存器进行读取;其中,指定信号的默认值为有效值;
S12:在读取寄存器完成后将指定信号的值由无效值更新为有效值,以指示对闪存中相应的数据进行依次读取。
本发明实施例提供的程序执行方法的执行主体可以为程序执行装置,而该装置可以设置于闪存控制器中,因此该程序执行方法的执行主体可以为用于对闪存实现管控的闪存控制器,以下以该程序执行方法的执行主体为闪存控制器进行具体说明。需要说明的是,指定程序可以为BMC的启动程序,还可以其他根据实际需要确定的应用程序;闪存控制器在实现读操作时具体可以为基于AHB(Advanced High-performance Bus,高级高性能总线)总线使用burst读操作实现的,在上一笔读操作的数据读出的同时,必须给出下一笔读操作的地址,以此类推,将多个读操作按照顺序依次不停的进行,形成读操作的流水线,如图3所示;而AHB总线的相位可以分为地址相位和数据相位,根据AHB总线协议规定地址相位没有办法阻止流水线的进行,因此本申请可以在数据相位设置指定信号,称之为ready信号,如果闪存控制器需要读取闪存,则可以按照XIP方式实现,因此可以设置ready信号为有效信号,使得对于闪存的读取能够按照流水线正常进行,如果闪存控制器需要读取闪存寄存器,则无法按照XIP方式实现,此时可以设置ready信号为无效信号,从而使得接收读寄存器命令、按照读寄存器命令实现相应的读取寄存器操作,并在读取完成后为了使得继续按照XIP方式实现闪存读取,可以将ready信号恢复为有效信号。其中,闪存控制器在读取闪存寄存器时,必须发出读寄存器命令,其时序如图4所示。
简单来说,本申请在闪存中执行指定程序的过程中,如果需要读取闪存,则设置ready信号的值为有效信号,以保证流水线正常进行,如果需要读取寄存器,则设置ready信号的值为无效信号,以基于读寄存器命令对闪存寄存器进行读取,并在读取完成后设置ready信号的值为无效信号,以避免流水线中不同读操作之间发生混乱;或者说,ready信号的不同值代表不同的读操作的模式,ready信号的值为有效信号时为读取闪存的模式,能够正常实现闪存读取,ready信号的值为无效信号时为读取寄存器的模式,能够实现闪存寄存器的读取。另外,有效信号可以为高电平(1),而无效信号可以为低电平(0)。举例来说,假设装入闪存的代码如下:
汇编代码1:0x0004 0xAAAA
读闪存寄存器操作:0x0008 0xBBBB
汇编代码2:0x000C 0xCCCC
上述代码中,冒号右边第一个十六进制数是编译后的bin文件地址,第二个为真正的数据;因为汇编代码都是按照流水线执行的,所以在执行汇编代码1的第二个阶段,即读出数据(0xAAAA)时,对闪存寄存器读操作的地址(0x0008)也要同时发出,这个同时在图3中表现为ready为高电平;而当执行到读闪存寄存器操作的时候,因为闪存控制器多发出了读寄存器命令和闪存的延时等待操作,因此会导致数据返回时序变长,闪存控制器不能立即释放ready信号,也即设置ready信号为低电平。
本申请在闪存中执行指定程序的过程中,默认指定信号的值为有效值,以对闪存中相应数据进行依次读取,而在需要读取寄存器时设置指定信号的值为无效值,以基于读寄存器命令实现寄存器的读取,并且读取寄存器完成后将指定信号的值恢复为有效值;可见本申请通过指定信号的值的设置,能够在读闪存及读寄存器的操作之间灵活转换,也即能够使得在进行芯片内执行时能够正常实现读闪存及读寄存器的操作。
本发明实施例提供的一种程序执行方法,还可以包括:
在闪存中执行指定程序预设时间段后,将指定程序搬移至内存中,并关闭信号更新功能,以指示指定信号的值保持为默认值。
本申请实施例还可以定义一个xip_read_register变量(即为信号更新功能),其用于开启通过设置指定信号的值读取寄存器的功能,具体来说,在闪存中执行指定程序至根据实际需要设定的时间段或者至根据实际需要设定的执行程度后,则可以将指定程序搬移至内存中,由于指定程序在被搬移至内存中之后,读操作无需严格按照流水线执行,因此通过设置指定信号的值读取寄存器的功能无需再使用,因此可以对xip_read_register变量置零,也即关闭信号更新功能,从而当在内存中读取寄存器的同时可以释放指定信号(也即设置指定信号的值为无效信号),这样读取寄存器所得数据虽然没有返回,依然可以读取闪存内的其他数据。,从而保证快速实现启动程序执行的同时,避免资源浪费。其中,内存具体可以为DDR(同DDR SDRAM,Double Data Rate Synchronous Dynamic Random AccessMemory,双倍速率同步动态随机存储器),当然根据实际需要进行的其他设定也均在本发明的保护范围之内。
本发明实施例提供的一种程序执行方法,将指定程序搬移至内存中之前,还可以包括:
判断当前对指定程序的执行效率要求是否达到预设效率值,如果是,则在闪存中执行指定程序预设时间段后,执行将指定程序搬移至内存中的步骤,否则,确定无需将指定程序搬移至内存中。
需要说明的是,在指定程序指定至一定时间或者一定程度后将其搬移至内存中执行,能够有效提高其执行效率,因此,本申请可以判断当前场景对执行效率的要求是否达到根据实际需要设定的效率值(预设效率值),如果判断结果为是,则说明当前场景对执行效率的要求较高,因此需要将指定程序搬移至内存中,否则不需要将指定程序搬移至内存中,从而能够使得对指定程序的执行满足当前场景需求,更加灵活高效。
本发明实施例提供的一种程序执行方法,判断当前对指定程序的执行效率要求是否达到预设效率值,可以包括:
检测当前与对指定程序的执行效率要求对应的效率参数的值是否为预设参数值,如果是,则确定当前对指定程序的执行效率要求达到预设效率值,否则,确定当前对指定程序的执行效率要求未达到预设效率值。
其中,判断当前场景对指定程序的执行效率要求是否高,可以是通过检测外界用户可设置其值的效率参数的值来实现的,如果该效率参数的值为预设参数值(如1),则确定当前对指定程序的执行效率的要求较高,否则,确定当前对指定程序的执行效率的要求不高,从而通过这种方式可供外界用户根据实际需要随时实现效率参数的值的设置,方便满足用户需求。
本申请实施例公开的技术方案可以应用于BMC(Baseboard ManagementController,基板管理控制器)的外设SPI(Serial Peripheral Interface,串行外设接口)控制器的芯片内执行的同时完成读取闪存及闪存寄存器的操作,也可以在搬移到内存后关闭相应功能以节省资源;当然还可以应用于各种带有SOC的系统以及其他系统设计。
本发明实施例还提供了一种程序执行装置,如图5所示,可以包括:
执行模块11,用于:在闪存中执行指定程序;
第一更新模块12,用于:在执行指定程序的过程中,如果需要读取闪存的寄存器,则将指定信号的值由有效值更新为无效值,以指示对寄存器进行读取;其中,指定信号的默认值为有效值;
第二更新模块13,用于:在读取寄存器完成后将指定信号的值由无效值更新为有效值,以指示对闪存中相应的数据进行依次读取。
本发明实施例提供的一种程序执行装置,还可以包括:
功能控制模块,用于:在闪存中执行指定程序预设时间段后,将指定程序搬移至内存中,并关闭信号更新功能,以指示指定信号的值保持为默认值。
本发明实施例提供的一种程序执行装置,还可以包括:
判断模块,用于:将指定程序搬移至内存中之前,判断当前对指定程序的执行效率要求是否达到预设效率值,如果是,则在闪存中执行指定程序预设时间段后,执行将指定程序搬移至内存中的步骤,否则,确定无需将指定程序搬移至内存中。
本发明实施例提供的一种程序执行装置,判断模块可以包括:
检测单元,用于:检测当前与对指定程序的执行效率要求对应的效率参数的值是否为预设参数值,如果是,则确定当前对指定程序的执行效率要求达到预设效率值,否则,确定当前对指定程序的执行效率要求未达到预设效率值。
一种程序执行设备,可以包括:
存储器,用于存储计算机程序;
处理器,用于执行计算机程序时实现如上任一项程序执行方法的步骤。
一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上任一项程序执行方法的步骤。
需要说明的是,本发明实施例提供的一种程序执行装置、设备及存储介质中相关部分的说明请参见本发明实施例提供的一种程序执行方法中对应部分的详细说明,在此不再赘述。另外本发明实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明,以免过多赘述。
对所公开的实施例的上述说明,使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种程序执行方法,其特征在于,包括:
在闪存中执行指定程序,并在执行所述指定程序的过程中,如果需要读取所述闪存的寄存器,则将指定信号的值由有效值更新为无效值,以指示对所述寄存器进行读取;在读取所述寄存器完成后将所述指定信号的值由无效值更新为有效值,以指示对所述闪存中相应的数据进行依次读取;其中,所述指定信号的默认值为有效值;
其中,还包括:
判断当前对所述指定程序的执行效率要求是否达到预设效率值,如果是,则在所述闪存中执行所述指定程序预设时间段后,将所述指定程序搬移至内存中,并关闭信号更新功能,以指示所述指定信号的值保持为默认值,否则,确定无需将所述指定程序搬移至所述内存中。
2.根据权利要求1所述的方法,其特征在于,判断当前对所述指定程序的执行效率要求是否达到预设效率值,包括:
检测当前与对所述指定程序的执行效率要求对应的效率参数的值是否为预设参数值,如果是,则确定当前对所述指定程序的执行效率要求达到预设效率值,否则,确定当前对所述指定程序的执行效率要求未达到预设效率值。
3.一种程序执行装置,其特征在于,包括:
执行模块,用于:在闪存中执行指定程序;
第一更新模块,用于:在执行所述指定程序的过程中,如果需要读取所述闪存的寄存器,则将指定信号的值由有效值更新为无效值,以指示对所述寄存器进行读取;其中,所述指定信号的默认值为有效值;
第二更新模块,用于:在读取所述寄存器完成后将所述指定信号的值由无效值更新为有效值,以指示对所述闪存中相应的数据进行依次读取;
其中,还包括:
功能控制模块,用于:在所述闪存中执行所述指定程序预设时间段后,将所述指定程序搬移至内存中,并关闭信号更新功能,以指示所述指定信号的值保持为默认值;
其中,还包括:
判断模块,用于:将所述指定程序搬移至内存中之前,判断当前对所述指定程序的执行效率要求是否达到预设效率值,如果是,则在所述闪存中执行所述指定程序预设时间段后,执行将所述指定程序搬移至所述内存中的步骤,否则,确定无需将所述指定程序搬移至所述内存中。
4.根据权利要求3所述的装置,其特征在于,判断模块包括:
检测单元,用于:检测当前与对所述指定程序的执行效率要求对应的效率参数的值是否为预设参数值,如果是,则确定当前对所述指定程序的执行效率要求达到预设效率值,否则,确定当前对所述指定程序的执行效率要求未达到预设效率值。
5.一种程序执行设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1或2所述程序执行方法的步骤。
6.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1或2所述程序执行方法的步骤。
CN202110218525.2A 2021-02-26 2021-02-26 一种程序执行方法、装置、设备及存储介质 Active CN113010236B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110218525.2A CN113010236B (zh) 2021-02-26 2021-02-26 一种程序执行方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110218525.2A CN113010236B (zh) 2021-02-26 2021-02-26 一种程序执行方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN113010236A CN113010236A (zh) 2021-06-22
CN113010236B true CN113010236B (zh) 2024-01-19

Family

ID=76386473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110218525.2A Active CN113010236B (zh) 2021-02-26 2021-02-26 一种程序执行方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN113010236B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114385255B (zh) * 2022-01-13 2023-11-21 深圳市捷诚技术服务有限公司 Pos机的控制方法、系统、装置以及计算可读介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122271A (zh) * 2011-03-01 2011-07-13 株洲南车时代电气股份有限公司 一种nand闪存控制器及其控制方法
CN103136136A (zh) * 2012-11-23 2013-06-05 香港应用科技研究院有限公司 用于闪存存储介质执行数据传输的方法和系统
CN103853608A (zh) * 2012-12-04 2014-06-11 天津中兴软件有限责任公司 一种双Boot切换的实现方法
CN105653478A (zh) * 2015-12-29 2016-06-08 致象尔微电子科技(上海)有限公司 串行闪存控制器、串行闪存控制方法及串行闪存控制系统
CN111863096A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种NOR flash存储器读数据的方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8433874B2 (en) * 2006-12-06 2013-04-30 Mosaid Technologies Incorporated Address assignment and type recognition of serially interconnected memory devices of mixed type
US10817200B2 (en) * 2017-10-26 2020-10-27 Silicon Laboratories Inc. Memory interface for a secure NOR flash memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122271A (zh) * 2011-03-01 2011-07-13 株洲南车时代电气股份有限公司 一种nand闪存控制器及其控制方法
CN103136136A (zh) * 2012-11-23 2013-06-05 香港应用科技研究院有限公司 用于闪存存储介质执行数据传输的方法和系统
CN103853608A (zh) * 2012-12-04 2014-06-11 天津中兴软件有限责任公司 一种双Boot切换的实现方法
CN105653478A (zh) * 2015-12-29 2016-06-08 致象尔微电子科技(上海)有限公司 串行闪存控制器、串行闪存控制方法及串行闪存控制系统
CN111863096A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种NOR flash存储器读数据的方法和装置

Also Published As

Publication number Publication date
CN113010236A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
TWI684868B (zh) 記憶體控制器及其操作方法以及記憶體系統之控制方法
US9645829B2 (en) Techniques to communicate with a controller for a non-volatile dual in-line memory module
CN110910921A (zh) 一种命令读写方法、装置及计算机存储介质
CN110941395B (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
US10970243B2 (en) Front end serial bus automatic bus park tri-state activation
CN109117205B (zh) 一种基于mcu和fpga的双芯片加载方法
US20120060023A1 (en) Methods for booting an operating system using non-volatile memory
WO2023056744A1 (zh) 一种带宽降速修复方法、装置、电子设备及存储介质
CN113010236B (zh) 一种程序执行方法、装置、设备及存储介质
CN112732616A (zh) 一种基于spi控制器的bmc启动方法、装置及设备
JP2009528633A (ja) マイクロコントローラベースのフラッシュメモリデジタルコントローラのためのファームウェアで拡張可能なコマンド
US20100153622A1 (en) Data Access Controller and Data Accessing Method
TWI467579B (zh) 電子裝置及其記憶體控制方法以及相關電腦可讀取儲存媒體
US20140025870A1 (en) Computer reprogramming method, data storage medium and motor vehicle computer
CN103890713A (zh) 用于管理处理系统内的寄存器信息的装置及方法
US8375238B2 (en) Memory system
CN104182264B (zh) 一种eMMC的开机优化方法及其装置
US6182207B1 (en) Microcontroller with register system for the indirect accessing of internal memory via auxiliary register
CN112235171B (zh) 总线冲突检测方法、装置、检测设备和存储介质
CN110515665B (zh) 一种处理器系统的启动方法、系统及装置
CN114138314A (zh) 一种cpu微码升级方法、系统及相关组件
EP2730993B1 (en) Reset method and network device
CN113961497A (zh) 通信电路系统、方法、芯片以及存储介质
CN112673364A (zh) 数据传输方法、数据传输装置、电子设备和存储介质
CN112199103B (zh) 一种设备升级方法及终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant