CN114138314A - 一种cpu微码升级方法、系统及相关组件 - Google Patents
一种cpu微码升级方法、系统及相关组件 Download PDFInfo
- Publication number
- CN114138314A CN114138314A CN202111278716.4A CN202111278716A CN114138314A CN 114138314 A CN114138314 A CN 114138314A CN 202111278716 A CN202111278716 A CN 202111278716A CN 114138314 A CN114138314 A CN 114138314A
- Authority
- CN
- China
- Prior art keywords
- cpu microcode
- upgraded
- bios
- microcode
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004590 computer program Methods 0.000 claims description 13
- 238000011084 recovery Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 description 8
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本申请公开了一种CPU微码升级方法、系统、电子设备及计算机可读存储介质，该CPU微码升级方法包括：当收到升级指令，从预设位置读取待升级CPU微码；将待升级CPU微码写入BIOS的FLASH芯片的暂存区；当接收到热重启指令，使能待升级CPU微码。本申请在对CPU微码进行升级时无需对BIOS ROM进行完整刷写，在刷写后，根据用户发送热重启指令，在系统进行热重启时载入新写入的CPU微码，完成CPU微码的快捷升级。
Description
技术领域
本申请涉及服务器领域，特别涉及一种CPU微码升级方法、系统及相关组件。
背景技术
当前在服务器应用场景中，想要升级CPU(Central Processing Unit，中央处理单元)微码就必须升级完整的BIOS(Basic Input Output System，基本输入输出系统)ROM(Read-Only Memory，只读存储器)，系统需进行冷重启，CPU在冷重启过程中载入新的CPU微码，整个更新过程更改范围比较大，系统恢复使用场景耗时较长，这样就会影响到用户的业务连续性，影响工作效率和服务器使用的稳定性。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本申请的目的是提供一种CPU微码升级方法、系统、电子设备及计算机可读存储介质，在对CPU微码进行升级时无需对BIOS ROM进行完整刷写，在刷写后，根据用户发送热重启指令，在系统进行热重启时载入新写入的CPU微码，完成CPU微码的快捷升级。
为解决上述技术问题，本申请提供了一种CPU微码升级方法，该CPU微码升级方法包括：
当收到升级指令，从预设位置读取待升级CPU微码；
将所述待升级CPU微码写入BIOS的FLASH芯片的暂存区；
当接收到热重启指令，使能所述待升级CPU微码。
可选的，所述预设位置为所述BIOS的ROM中的预设位置。
可选的，所述将所述待升级CPU微码写入BIOS的FLASH芯片的暂存区之前，该CPU微码升级方法还包括：
获取所述BIOS的SPI控制权，以控制所述BIOS屏蔽其他设备对所述FLASH芯片的读写操作。
可选的，所述将所述待升级CPU微码写入BIOS的FLASH芯片的暂存区之后，该CPU微码升级方法还包括：
控制所述BIOS接管所述SPI控制权。
可选的，所述当收到升级指令，从预设位置读取待升级CPU微码之后，所述将所述待升级CPU微码写入BIOS的FLASH芯片的暂存区之前，该CPU微码升级方法还包括：
控制ME进入Recovery模式；
相应的，所述将所述待升级CPU微码写入BIOS FLASH芯片的暂存区之后，该CPU微码升级方法还包括：
控制所述ME复位。
可选的，所述热重启指令为用户发送的热重启指令。
为解决上述技术问题，本申请还提供了一种CPU微码升级系统，该CPU微码升级系统包括：
读取模块，用于当收到升级指令，从预设位置读取待升级CPU微码；
写入模块，用于将所述待升级CPU微码写入BIOS的FLASH芯片的暂存区；
使能模块，用于当接收到热重启指令，使能所述待升级CPU微码。
可选的，所述预设位置为所述BIOS的ROM中的预设位置。
为解决上述技术问题，本申请还提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上文任意一项所述的CPU微码升级方法的步骤。
为解决上述技术问题，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任意一项所述的CPU微码升级方法的步骤。
本申请提供了一种CPU微码升级方法，该CPU微码升级方法包括：当收到升级指令，从预设位置读取待升级CPU微码；将待升级CPU微码写入BIOS的FLASH芯片的暂存区；当接收到热重启指令，使能待升级CPU微码。
在实际应用中，采用本申请的方案，首先将待升级CPU微码存储到预设位置，在需要升级时，直接从该位置获取到待升级CPU微码进行升级即可，无需对BIOS ROM进行完整刷写，将读取到的待升级CPU微码刷写入BIOS的FLASH芯片的暂存区，在刷写后，由用户发送热重启指令，在系统进行热重启时载入新写入的CPU微码，完成CPU微码的快捷升级。
本申请还提供了一种CPU微码升级系统、电子设备及计算机可读存储介质，具有和上述CPU微码相同的有益效果。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请所提供的一种CPU微码升级方法的步骤流程图；
图2为本申请所提供的一种CPU微码升级系统的结构示意图。
具体实施方式
本申请的核心是提供一种CPU微码升级方法、系统、电子设备及计算机可读存储介质，在对CPU微码进行升级时无需对BIOS ROM进行完整刷写，在刷写后，根据用户发送热重启指令，在系统进行热重启时载入新写入的CPU微码，完成CPU微码的快捷升级。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图1，图1为本申请所提供的一种CPU微码升级方法的步骤流程图，该CPU微码升级方法包括：
S101：当收到升级指令，从预设位置读取待升级CPU微码；
具体的，在执行本步骤之前，还包括用户根据需求在BIOS ROM的编译过程中，将CPU微码保存在固定的预设位置的操作，以便在后续升级过程中，BMC(BaseboardManagement Controller，基板管理控制器)在接收到升级指令后，可以直接定位到存有待升级CPU微码的位置，从中读取该待升级CPU微码，实现仅对CPU微码进行刷写的目的，避免对BIOS ROM进行完整刷写导致升级耗时较长的问题。
具体的，本实施例基于Intel seamless OOB基本原理，通过对编译过程中BIOSROM的特定操作，实现CPU微码打包在BIOS ROM的预设位置。
S102：将待升级CPU微码写入BIOS的FLASH芯片的暂存区；
作为一种可选的实施例，将待升级CPU微码写入BIOS的FLASH芯片的暂存区之前，该CPU微码升级方法还包括：
获取BIOS的SPI(Serial Peripheral Interface，串行外设接口)控制权，以控制BIOS屏蔽其他设备对FLASH芯片的读写操作。
作为一种可选的实施例，当收到升级指令，从预设位置读取待升级CPU微码之后，将待升级CPU微码写入BIOS的FLASH芯片的暂存区之前，该CPU微码升级方法还包括：
控制ME进入Recovery模式。
具体的，在写入操作之前，BMC还需要进行相关的配置，来完成刷写准备操作，以保证写入操作成功，然后将读取到的CPU微码写入到BIOS的FLASH芯片的暂存区。
上述刷写准备操作，包括但不限于BMC向ME发送命令，使能ME进入recovery模式，BMC向BIOS发送命令获取BIOS的SPI控制权，以使BIOS屏蔽其他设备对FLASH芯片的读写操作当等。
当写入操作完成后，即将待升级CPU微码写入BIOS的FLASH芯片的暂存区后，还应对上述修改过的配置进行调整，包括但不限于将SPI控制权交还给BIOS，触发ME Reset使ME恢复正常等。
S103：当接收到热重启指令，使能待升级CPU微码。
具体的，本实施例中，由用户自行决定热重启的时间，发送热重启指令，在系统进行热重启时，载入新写入的CPU微码，本实施例采用耗时较短的热重启来使能新的CPU微码，完成CPU微码的快捷升级，提高了服务器的使用效率和实用性。
可见，本实施例中首先将待升级CPU微码存储到预设位置，在需要升级时，直接从该位置获取到待升级CPU微码进行升级即可，无需对BIOS ROM进行完整刷写，将读取到的待升级CPU微码刷写入BIOS的FLASH芯片的暂存区，在刷写后，由用户发送热重启指令，在系统进行热重启时载入新写入的CPU微码，完成CPU微码的快捷升级。
请参照图2，图2为本申请所提供的一种CPU微码升级系统的结构示意图，该CPU微码升级系统包括：
读取模块1，用于当收到升级指令，从预设位置读取待升级CPU微码；
写入模块2，用于将待升级CPU微码写入BIOS的FLASH芯片的暂存区；
使能模块3，用于当接收到热重启指令，使能待升级CPU微码。
可见，本实施例中首先将待升级CPU微码存储到预设位置，在需要升级时，直接从该位置获取到待升级CPU微码进行升级即可，无需对BIOS ROM进行完整刷写，将读取到的待升级CPU微码刷写入BIOS的FLASH芯片的暂存区，在刷写后，由用户发送热重启指令，在系统进行热重启时载入新写入的CPU微码，完成CPU微码的快捷升级。
作为一种可选的实施例，预设位置为BIOS的ROM中的预设位置。
作为一种可选的实施例，该CPU微码升级系统还包括：
辅助处理模块，用于将待升级CPU微码写入BIOS的FLASH芯片的暂存区之前，获取BIOS的SPI控制权，以控制BIOS屏蔽其他设备对FLASH芯片的读写操作。
作为一种可选的实施例，辅助处理模块，还用于在将待升级CPU微码写入BIOS的FLASH芯片的暂存区之后，控制BIOS接管SPI控制权。
作为一种可选的实施例，辅助处理模块，还用于当收到升级指令，从预设位置读取待升级CPU微码之后，控制ME进入Recovery模式；还用于将待升级CPU微码写入BIOS FLASH芯片的暂存区之后，控制ME复位。
作为一种可选的实施例，热重启指令为用户发送的热重启指令。
另一方面，本申请还提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时实现如上文任意一个实施例所描述的CPU微码升级方法的步骤。
具体的，存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机可读指令，该内存储器为非易失性存储介质中的操作系统和计算机可读指令的运行提供环境。处理器执行存储器中保存的计算机程序时，可以实现以下步骤：当收到升级指令，从预设位置读取待升级CPU微码；将待升级CPU微码写入BIOS的FLASH芯片的暂存区；当接收到热重启指令，使能待升级CPU微码。
可见，本实施例中首先将待升级CPU微码存储到预设位置，在需要升级时，直接从该位置获取到待升级CPU微码进行升级即可，无需对BIOS ROM进行完整刷写，将读取到的待升级CPU微码刷写入BIOS的FLASH芯片的暂存区，在刷写后，由用户发送热重启指令，在系统进行热重启时载入新写入的CPU微码，完成CPU微码的快捷升级。
作为一种可选的实施例，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：设定预设位置为BIOS的ROM中的预设位置。
作为一种可选的实施例，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：获取BIOS的SPI控制权，以控制BIOS屏蔽其他设备对FLASH芯片的读写操作。
作为一种可选的实施例，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：控制BIOS接管SPI控制权。
作为一种可选的实施例，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：当收到升级指令，从预设位置读取待升级CPU微码之后，控制ME进入Recovery模式。
作为一种可选的实施例，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：将待升级CPU微码写入BIOS FLASH芯片的暂存区之后，控制ME复位。
另一方面，本申请还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上文任意一个实施例所描述的CPU微码升级方法的步骤。
本申请还提供了一种计算机可读存储介质，该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random AccessMemory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。该存储介质上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：当收到升级指令，从预设位置读取待升级CPU微码；将待升级CPU微码写入BIOS的FLASH芯片的暂存区；当接收到热重启指令，使能待升级CPU微码。
可见，本实施例中首先将待升级CPU微码存储到预设位置，在需要升级时，直接从该位置获取到待升级CPU微码进行升级即可，无需对BIOS ROM进行完整刷写，将读取到的待升级CPU微码刷写入BIOS的FLASH芯片的暂存区，在刷写后，由用户发送热重启指令，在系统进行热重启时载入新写入的CPU微码，完成CPU微码的快捷升级。
作为一种可选的实施例，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：设定预设位置为BIOS的ROM中的预设位置。
作为一种可选的实施例，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：获取BIOS的SPI控制权，以控制BIOS屏蔽其他设备对FLASH芯片的读写操作。
作为一种可选的实施例，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：控制BIOS接管SPI控制权。
作为一种可选的实施例，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：当收到升级指令，从预设位置读取待升级CPU微码之后，控制ME进入Recovery模式。
作为一种可选的实施例，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：将待升级CPU微码写入BIOS FLASH芯片的暂存区之后，控制ME复位。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种CPU微码升级方法，其特征在于，该CPU微码升级方法包括：
当收到升级指令，从预设位置读取待升级CPU微码；
将所述待升级CPU微码写入BIOS的FLASH芯片的暂存区；
当接收到热重启指令，使能所述待升级CPU微码。
2.根据权利要求1所述的CPU微码升级方法，其特征在于，所述预设位置为所述BIOS的ROM中的预设位置。
3.根据权利要求1所述的CPU微码升级方法，其特征在于，所述将所述待升级CPU微码写入BIOS的FLASH芯片的暂存区之前，该CPU微码升级方法还包括：
获取所述BIOS的SPI控制权，以控制所述BIOS屏蔽其他设备对所述FLASH芯片的读写操作。
4.根据权利要求1所述的CPU微码升级方法，其特征在于，所述将所述待升级CPU微码写入BIOS的FLASH芯片的暂存区之后，该CPU微码升级方法还包括：
控制所述BIOS接管所述SPI控制权。
5.根据权利要求1所述的CPU微码升级方法，其特征在于，所述当收到升级指令，从预设位置读取待升级CPU微码之后，所述将所述待升级CPU微码写入BIOS的FLASH芯片的暂存区之前，该CPU微码升级方法还包括：
控制ME进入Recovery模式；
相应的，所述将所述待升级CPU微码写入BIOS FLASH芯片的暂存区之后，该CPU微码升级方法还包括：
控制所述ME复位。
6.根据权利要求1所述的CPU微码升级方法，其特征在于，所述热重启指令为用户发送的热重启指令。
7.一种CPU微码升级系统，其特征在于，该CPU微码升级系统包括：
读取模块，用于当收到升级指令，从预设位置读取待升级CPU微码；
写入模块，用于将所述待升级CPU微码写入BIOS的FLASH芯片的暂存区；
使能模块，用于当接收到热重启指令，使能所述待升级CPU微码。
8.根据权利要求7所述的CPU微码升级系统，其特征在于，所述预设位置为所述BIOS的ROM中的预设位置。
9.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1-6任意一项所述的CPU微码升级方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1-6任意一项所述的CPU微码升级方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111278716.4A CN114138314A (zh) | 2021-10-31 | 2021-10-31 | 一种cpu微码升级方法、系统及相关组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111278716.4A CN114138314A (zh) | 2021-10-31 | 2021-10-31 | 一种cpu微码升级方法、系统及相关组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114138314A true CN114138314A (zh) | 2022-03-04 |
Family
ID=80391949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111278716.4A Withdrawn CN114138314A (zh) | 2021-10-31 | 2021-10-31 | 一种cpu微码升级方法、系统及相关组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114138314A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114428630A (zh) * | 2022-03-31 | 2022-05-03 | 浙江地芯引力科技有限公司 | 芯片算法升级方法、装置和芯片 |
-
2021
- 2021-10-31 CN CN202111278716.4A patent/CN114138314A/zh not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114428630A (zh) * | 2022-03-31 | 2022-05-03 | 浙江地芯引力科技有限公司 | 芯片算法升级方法、装置和芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9645829B2 (en) | Techniques to communicate with a controller for a non-volatile dual in-line memory module | |
| US10579300B2 (en) | Information handling system firmware persistent memory runtime reclaim | |
| CN111989656B (zh) | 可配置的恢复状态 | |
| JP2002244874A (ja) | 情報処理装置およびファームウェア更新方法 | |
| CN102270144A (zh) | 嵌入式网络设备及其更新固件的方法 | |
| JP2013520744A (ja) | 最小ブートイメージの生成方法及びその装置 | |
| CN110874237A (zh) | 软件升级方法、装置、终端以及可读存储介质 | |
| TWI676933B (zh) | 韌體更新方法 | |
| CN114020340B (zh) | 一种服务器系统及其数据处理方法 | |
| CN114020211B (zh) | 存储空间管理方法、装置、设备及存储介质 | |
| CN114138314A (zh) | 一种cpu微码升级方法、系统及相关组件 | |
| CN112667442B (zh) | 基于非易失内存器件启动系统的控制方法、装置及设备 | |
| JP6599725B2 (ja) | 情報処理装置およびログ管理方法、並びにコンピュータ・プログラム | |
| CN111026417A (zh) | 一种嵌入式设备的升级方法及嵌入式设备 | |
| CN116578327B (zh) | 一种程序更新方法、装置及电子设备和存储介质 | |
| JP2015060411A (ja) | 情報処理装置のファームウェア更新方法 | |
| CN113867807A (zh) | 一种缩短服务器上电时间的方法、装置、设备和存储介质 | |
| JP2010160558A (ja) | 情報処理装置、情報処理装置の動作方法及びそのプログラム | |
| CN110825421B (zh) | 一种固件升级方法、系统及可读存储介质 | |
| TWI678622B (zh) | 資料儲存裝置的開發系統以及產品化方法 | |
| JP6192089B2 (ja) | 情報処理装置、情報処理装置の制御方法及び制御プログラム | |
| CN111868698B (zh) | 空闲空间直通 | |
| KR100994723B1 (ko) | 시스템에서 초기 구동시간을 단축시키는 선택적 서스펜드 리쥼 방법 및 그 기록매체 | |
| TWI518594B (zh) | 計算機系統與計算機系統啓動方法 | |
| CN113703818B (zh) | 设备升级方法和装置、计算机设备和计算机可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220304 |
|
| WW01 | Invention patent application withdrawn after publication |