CN110968537B - 一种基于pcie ssd的fpga搜索匹配方法 - Google Patents

一种基于pcie ssd的fpga搜索匹配方法 Download PDF

Info

Publication number
CN110968537B
CN110968537B CN201811137152.0A CN201811137152A CN110968537B CN 110968537 B CN110968537 B CN 110968537B CN 201811137152 A CN201811137152 A CN 201811137152A CN 110968537 B CN110968537 B CN 110968537B
Authority
CN
China
Prior art keywords
fpga
pcie
server node
ssd
matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811137152.0A
Other languages
English (en)
Other versions
CN110968537A (zh
Inventor
肖飞
云飞龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fangyi Information Technology Shanghai Co ltd
Original Assignee
Fangyi Information Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fangyi Information Technology Shanghai Co ltd filed Critical Fangyi Information Technology Shanghai Co ltd
Priority to CN201811137152.0A priority Critical patent/CN110968537B/zh
Publication of CN110968537A publication Critical patent/CN110968537A/zh
Application granted granted Critical
Publication of CN110968537B publication Critical patent/CN110968537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs

Abstract

本发明提供了一种基于PCIE SSD的FPGA搜索匹配方法，以FPGA作为载体，内部集成了SSD控制器、PCIE接口和匹配计算模块，使PCIE SSD既支持文件库的普通读写，又支持快速搜索与输入文件相似的库文件。输入文件和库文件的匹配计算放在PCIE SSD内，库文件数据无需上传服务器节点，克服了服务器节点和FPGA之间的PCIE总线带宽的限制，而且无需额外增加GUP完成匹配计算，提高了性能，降低了成本。

Description

一种基于PCIE SSD的FPGA搜索匹配方法
技术领域
本发明涉及计算机和数据存储技术领域，尤其涉及一种基于PCIE SSD的FPGA搜索匹配方法。
背景技术
随着信息化的快速发展，库文件搜索的需求越来越多，对其响应速度的要求也越来越高。目前获取高性能的方法是把库文件缓存在服务器节点的内存中，用GPU(GraphicsProcess Unit)做并行的匹配计算。这种方法通过内存的超高带宽提高了搜索速度，通过GPU的并行计算能力提高了匹配速度，搜索库文件大小却直接受限于服务器节点的内存容量，大部分应用会采用基于服务器集群的分布式搜索。但是，当库文件较大时，这种方法会受到网络延迟和带宽限制而影响性能，而且库文件需要保存到节点的磁盘，库文件更新时，内存和磁盘需要同步更新。
PCIE SSD，即PCIE接口固态硬盘，带宽比内存低，但是容量大且可保存数据不丢失。近年来，随着PCIE SSD的普及，使用PCIE SSD加速搜索的应用越来越多。然而，现在大部分应用还是服务器节点软件把数据从PCIE SSD读到内存，再做搜索匹配，IO性能受限于PCIE SSD的带宽。也有单服务器节点插多块PCIE SSD以提高IO性能的方法，但最终还是会受限于服务器节点支持的最大PCIE总线。另外，目前的方法还是需要GPU加速匹配计算，增加了应用成本。
发明内容
本发明的目的在于提供一种基于PCIE SSD的FPGA搜索匹配方法，旨在FPGA实现的PCIE SSD内部嵌入搜索匹配模块，克服了服务器节点和FPGA之间的PCIE总线带宽的限制，且无需额外增加GUP，提高了性能，降低了成本。
为实现上述目的，本发明采用以下技术方案：
一种基于PCIE SSD的FPGA搜索匹配方法，其中，FPGA芯片上包括SSD控制器、PCIE接口和匹配计算模块；所述方法包括：
步骤A1：服务器节点通过PCIE接口向FPGA发送搜索模式SSD读写命令；
步骤A2：所述FPGA判断服务器节点发送命令是否为DDR SDRAM写命令：
若是，FPGA上的DMA模块根据命令中服务器节点的内存地址读取第一数据文件，写入DDR SDRAM中，转向步骤A8；若否，则转向步骤A3；
步骤A3：所述FPGA判断服务器节点发送命令是否为搜索模式库文件读命令：
若是，所述DMA模块向所述FPGA上的SSD控制器转发读命令，SSD控制器从FLASH阵列读取第二数据文件发送给所述DMA模块，所述DMA模块把第二数据文件写入DDR SDRAM中，转向步骤A8；若否，则转向步骤A4；
步骤A4：所述DMA模块向匹配计算模块转发服务器节点发送的匹配计算模块启动命令；
步骤A5：匹配计算模块启动相应的匹配计算单元；
步骤A6：所述匹配计算单元从DDR SDRAM中读取第一数据文件和第二数据文件，进行相似度计算以取得匹配结果；
步骤A7：计算完成后，将匹配结果发送至所述DMA模块，所述DMA模块将匹配结果通过PCIE接口上传至服务器节点；
步骤A8：任务结束。
在一种优选实施例中，执行所述步骤A8过程中，还包括A81：所述DMA模块向服务器节点发送中断请求。
优选地，所述SSD控制器，通过PCIE接口与服务器节点通信，负责管理和控制FLASH阵列，根据服务器节点发送的命令对FLASH阵列做读写操作。
优选地，所述DDR SDRAM缓存所述DMA模块转发的第一数据文件和第二数据文件，每个文件都预先分配各自独立的内存地址空间。
优选地，所述匹配计算模块由多个匹配计算单元组成，各单元之间并行处理数据。
优选地，所述FPGA内还集成了DDR控制器，负责管理所述DDR SDRAM。
更优选地，所述DMA模块分别连接所述SSD控制器、DDR控制器和匹配计算模块，用于转发所述服务器节点和所述SSD控制器之间的交互信息和数据；搜索模式下将所述服务器节点发送的第一数据文件和所述SSD控制器从所述FLASH阵列读出的第二数据文件转发给所述DDR控制器，并将所述匹配计算模块发送的匹配结果转发给服务器节点。
优选地，所述服务器节点发送的命令包括正常模式SSD读写命令、搜索模式SSD读写命令、搜索模式库文件读命令、DDR SDRAM写命令和匹配计算模块启动命令。
优选地，所述服务器节点通过PCIE接口与所述FPGA连接。
优选地，所述服务器节点通过上行PCIE接口与至少一个PCIE Swich模块连接，所述PCIE Swich模块通过若干个下行PCIe接口与至少一个所述FPGA分别连接。
与现有技术相比，本发明的技术方案具有以下有益效果：
1)在FPGA实现的PCIE SSD内部嵌入搜索匹配模块，使PCIE SSD既支持文件库的普通读写，又支持快速搜索与输入文件相似的库文件；
2)输入文件和库文件的匹配计算放在PCIE SSD内，库文件数据无需上传服务器节点，服务器节点搜索性能不会受限于PCIE总线的带宽，而且无需增加GPU，提高了性能，又降低了成本。
3)另外，一台服务器可以通过PCIE Switch连接多个PCIE SSD进行分布式搜索，扩展非常方便，增强了单节点处理能力，降低了服务器集群的规模，也减少了网络交换机的数量。
附图说明
图1是本发明的较佳的实施例中，一种基于PCIE SSD的FPGA搜索匹配方法的原理示意图，其中，实线箭头表示输入文件数据流，虚线箭头表示库文件数据流，点划线箭头表示搜索控制流；
图2是本发明的较佳的实施例中，一种基于PCIE SSD的FPGA搜索匹配方法应用于分布式搜索的结构示意图；
图3是本发明的较佳的实施例中，一种基于PCIE SSD的FPGA搜索匹配方法中，正常模式下FPGA工作流程图；
图4是本发明的较佳的实施例中，一种基于PCIE SSD的FPGA搜索匹配方法中，搜索模式下FPGA工作流程图。
具体实施方式
本发明提供一种基于PCIE SSD的FPGA搜索匹配方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例一：
请参阅图1，该图描述了FPGA内部功能模块的划分及控制、数据流在功能模块之间的流向。本发明实施例中，使用一片FPGA，服务器节点通过PCIE接口和FPGA通信；FPGA内集成了SSD控制器和匹配计算模块，既支持文件库的普通读写，又支持快速搜索与输入文件相似的库文件。所述SSD控制模器，通过PCIE接口与服务器节点通信，负责管理和控制FLASH阵列，根据服务器节点发送的命令对FLASH阵列做读写操作；所述匹配计算模块，负责将所述服务器节点发送的第一数据文件和所述SSD控制器从所述FLASH阵列读出的第二数据文件进行匹配计算以取得匹配结果，匹配计算模块由多个匹配计算单元组成，各单元之间并行处理数据。其中，FLASH阵列由若干个NAND FLASH构成。
所述FPGA内还集成了DDR控制器，负责管理DDR SDRAM，缓存所述服务器节点发送的第一数据文件和所述SSD控制器从所述FLASH阵列读出的第二数据文件，每个文件都预先分配各自独立的内存地址空间。
所述FPGA内还集成了直接内存读取模块DMA模块，DMA模块分别连接所述SSD控制器、DDR控制器和匹配计算模块。DMA模块实现PCIE TLP(Transaction Layer Package)协议层封装和解析，获取命令，分发和汇聚数据，上报中断。具体地，DMA模块转发所述服务器节点和所述SSD控制器之间的交互信息和数据；搜索模式下将所述服务器节点发送的第一数据文件和所述SSD控制器从所述FLASH阵列读出的第二数据文件转发给所述DDR控制器，并将所述匹配计算模块发送的匹配结果转发给服务器节点。
实施例二：
请参阅图2和图3，该图描述了搜索模式和正常模式下FPGA的工作流程图，该流程图描述了FPGA内部功能模块如何配合服务器节点软件工作的详细流程。
如图2所示，一种基于PCIE SSD的FPGA搜索匹配方法，包括：
步骤A1：服务器节点通过PCIE接口向FPGA发送搜索模式SSD读写命令；
步骤A2：所述FPGA判断服务器节点发送命令是否为DDR SDRAM写命令：
若是，FPGA上的DMA模块根据命令中服务器节点的内存地址读取第一数据文件，写入DDR SDRAM中，转向步骤A8；若否，则转向步骤A3；
步骤A3：所述FPGA判断服务器节点发送命令是否为搜索模式库文件读命令：
若是，所述DMA模块向所述FPGA上的SSD控制器转发读命令，SSD控制器从FLASH阵列读取第二数据文件发送给所述DMA模块，所述DMA模块把第二数据文件写入DDR SDRAM中，转向步骤A8；若否，则转向步骤A4；
步骤A4：所述DMA模块向匹配计算模块转发服务器节点发送的匹配计算模块启动命令；
步骤A5：匹配计算模块启动相应的匹配计算单元；
步骤A6：所述匹配计算单元从DDR SDRAM中读取第一数据文件和第二数据文件，进行相似度计算以取得匹配结果；
步骤A7：计算完成后，将匹配结果发送至所述DMA模块，所述DMA模块将匹配结果通过PCIE接口上传至服务器节点；
步骤A8：任务结束。
在一种优选实施例中，执行所述步骤A8过程中，还包括A81：所述DMA模块向服务器节点发送中断请求。
如图3所示，所述方法还包括：
步骤B1：服务器节点通过PCIE接口向FPGA发送正常模式SSD读写命令；
步骤B2：进入正常模式的SSD读写访问流程；
步骤B3：所述DMA模块向服务器节点发送中断请求。
实施例三：
本发明的实现步骤如下：
步骤一：定义服务器节点软件和FPGA之间的接口，需要支持的命令有正常模式SSD读写命令、搜索模式SSD读写命令、搜索模式库文件读命令、DDR SDRAM写命令和匹配计算模块启动命令。
步骤二：根据实际计算密度需求和SSD容量选择合适资源的FPGA、NAND FLASH、DDRSDRAM，按照图1所示，将FPGA内部功能模块划分为DMA模块、SSD控制模块、匹配计算模块及DDR控制模块，定义各模块之间的信号接口。
步骤三：根据图2、图3所示FPGA工作流程图编写各模块的寄存器级代码，做单元仿真。
步骤四：根据图1定义的FPGA内部结构在FPGA顶层例化、连接各个功能模块，编写FPGA顶层代码。
步骤五：根据图2、图3所示的FPGA工作流程图编写测试平台，完成系统验证。
步骤六：使用FPGA供应商综合工具生成烧录文件，上板配合服务器软件测试搜索功能。
实施例四：
请参阅图4，该图描述了一种基于PCIE SSD的FPGA搜索匹配方法应用于分布式搜索的结构示意图。本实施例在服务器节点和所述FPGA之间增加了PCIE Swich模块，所述PCIE Swich模块上可以设置一个上行PCIE接口，同时设置若干下行PCIE接口，实现多个所述FPGA可以同时连接在服务器节点上实现分布式搜索，从而使得服务器节点能够访问多于服务器节点本身包括的PCIE接口数量的所述FPGA，扩展了服务器节点所能访问的FPGA的数量，增强了单节点的处理能力降低了服务器集群的规模，也减少了网络交换机的数量。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (9)

1.一种基于PCIE SSD的FPGA搜索匹配方法，其特征在于：其中，FPGA芯片上包括DMA模块、SSD控制器、PCIE接口和匹配计算模块，所述SSD控制器，通过PCIE接口与服务器节点通信，负责管理和控制FLASH阵列，根据服务器节点发送的命令对FLASH阵列做读写操作，所述FPGA芯片还连接有DDR SDRAM；所述方法包括：
步骤A1：服务器节点通过PCIE接口向FPGA发送搜索模式SSD读写命令；
步骤A2：所述FPGA判断服务器节点发送命令是否为DDR SDRAM写命令：
若是，FPGA上的DMA模块根据命令中服务器节点的内存地址读取第一数据文件，写入DDR SDRAM中，转向步骤A8；若否，则转向步骤A3；
步骤A3：所述FPGA判断服务器节点发送命令是否为搜索模式库文件读命令：
若是，所述DMA模块向所述FPGA上的SSD控制器转发读命令，SSD控制器从FLASH阵列读取第二数据文件发送给所述DMA模块，所述第二数据文件无需上传服务器节点，所述DMA模块直接把第二数据文件转发至DDR SDRAM中，转向步骤A8；若否，则转向步骤A4；
步骤A4：所述DMA模块向匹配计算模块转发服务器节点发送的匹配计算模块启动命令；
步骤A5：匹配计算模块启动相应的匹配计算单元；
步骤A6：所述匹配计算单元从DDR SDRAM中读取第一数据文件和第二数据文件，进行相似度计算以取得匹配结果；
步骤A7：计算完成后，将匹配结果发送至所述DMA模块，所述DMA模块将匹配结果通过PCIE接口上传至服务器节点；
步骤A8：任务结束。
2.根据权利要求1所述的一种基于PCIE SSD的FPGA搜索匹配方法，其特征在于：执行所述步骤A8过程中，还包括A81：所述DMA模块向服务器节点发送中断请求。
3.根据权利要求1所述的一种基于PCIE SSD的FPGA搜索匹配方法，其特征在于：所述DDR SDRAM缓存所述DMA模块转发的第一数据文件和第二数据文件，每个文件都预先分配各自独立的内存地址空间。
4.根据权利要求1所述的一种基于PCIE SSD的FPGA搜索匹配方法，其特征在于：所述匹配计算模块由多个匹配计算单元组成，各单元之间并行处理数据。
5.根据权利要求1所述的一种基于PCIE SSD的FPGA搜索匹配方法，其特征在于：所述FPGA内还集成了DDR控制器，负责管理所述DDR SDRAM。
6.根据权利要求5所述的一种基于PCIE SSD的FPGA搜索匹配方法，其特征在于：所述DMA模块分别连接所述SSD控制器、DDR控制器和匹配计算模块，用于转发所述服务器节点和所述SSD控制器之间的交互信息和数据；搜索模式下将所述服务器节点发送的第一数据文件和所述SSD控制器从所述FLASH阵列读出的第二数据文件转发给所述DDR控制器，并将所述匹配计算模块发送的匹配结果转发给服务器节点。
7.根据权利要求1所述的一种基于PCIE SSD的FPGA搜索匹配方法，其特征在于：所述服务器节点发送的命令包括正常模式SSD读写命令、搜索模式SSD读写命令、搜索模式库文件读命令、DDR SDRAM写命令和匹配计算模块启动命令。
8.根据权利要求1所述的一种基于PCIE SSD的FPGA搜索匹配方法，其特征在于：所述服务器节点通过PCIE接口与所述FPGA连接。
9.根据权利要求1所述的一种基于PCIE SSD的FPGA搜索匹配方法，其特征在于：所述服务器节点通过上行PCIE接口与至少一个PCIE Swich模块连接，所述PCIE Swich模块通过若干个下行PCIe接口与至少一个所述FPGA分别连接。
CN201811137152.0A 2018-09-28 2018-09-28 一种基于pcie ssd的fpga搜索匹配方法 Active CN110968537B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811137152.0A CN110968537B (zh) 2018-09-28 2018-09-28 一种基于pcie ssd的fpga搜索匹配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811137152.0A CN110968537B (zh) 2018-09-28 2018-09-28 一种基于pcie ssd的fpga搜索匹配方法

Publications (2)

Publication Number Publication Date
CN110968537A CN110968537A (zh) 2020-04-07
CN110968537B true CN110968537B (zh) 2021-02-02

Family

ID=70027777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811137152.0A Active CN110968537B (zh) 2018-09-28 2018-09-28 一种基于pcie ssd的fpga搜索匹配方法

Country Status (1)

Country Link
CN (1) CN110968537B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442540A (zh) * 2008-12-30 2009-05-27 北京畅讯信通科技有限公司 基于现场可编程门阵列的高速模式匹配算法
CN102347902A (zh) * 2011-09-26 2012-02-08 北京星网锐捷网络技术有限公司 发送间隔调整方法、装置和网络设备
CN103281260A (zh) * 2013-05-20 2013-09-04 华为技术有限公司 支持PCIe的系统、设备及其资源分配方法
CN103999060A (zh) * 2011-12-23 2014-08-20 国际商业机器公司 固态存储管理
CN104952037A (zh) * 2014-03-27 2015-09-30 联科集团(中国)有限公司 图像文件缩放方法与系统
CN105677595A (zh) * 2016-01-21 2016-06-15 方一信息科技（上海）有限公司 一种同时实现计算加速和pciessd存储的fpga方法
CN108027713A (zh) * 2015-09-18 2018-05-11 阿里巴巴集团控股有限公司 用于固态驱动器控制器的重复数据删除

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442540A (zh) * 2008-12-30 2009-05-27 北京畅讯信通科技有限公司 基于现场可编程门阵列的高速模式匹配算法
CN102347902A (zh) * 2011-09-26 2012-02-08 北京星网锐捷网络技术有限公司 发送间隔调整方法、装置和网络设备
CN103999060A (zh) * 2011-12-23 2014-08-20 国际商业机器公司 固态存储管理
CN103281260A (zh) * 2013-05-20 2013-09-04 华为技术有限公司 支持PCIe的系统、设备及其资源分配方法
CN104952037A (zh) * 2014-03-27 2015-09-30 联科集团(中国)有限公司 图像文件缩放方法与系统
CN108027713A (zh) * 2015-09-18 2018-05-11 阿里巴巴集团控股有限公司 用于固态驱动器控制器的重复数据删除
CN105677595A (zh) * 2016-01-21 2016-06-15 方一信息科技（上海）有限公司 一种同时实现计算加速和pciessd存储的fpga方法

Also Published As

Publication number Publication date
CN110968537A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
JP4829365B1 (ja) データ記憶装置及びデータ書き込み方法
JP6224253B2 (ja) フラッシュメモリ内に記憶されたデータの推測的プリフェッチ
CN107621959B (zh) 电子装置及其软件训练方法、计算系统
US11513689B2 (en) Dedicated interface for coupling flash memory and dynamic random access memory
US9423977B2 (en) Lock-free communication storage request reordering
KR20140035776A (ko) 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법
US9569381B2 (en) Scheduler for memory
CN111782154B (zh) 数据搬移方法、装置及系统
US11803468B2 (en) Data storage system with write back cache
CN106802870A (zh) 一种高效的嵌入式系统芯片Nor‑Flash控制器及控制方法
CN112181293A (zh) 固态硬盘控制器、固态硬盘、存储系统及数据处理方法
CN109799959A (zh) 一种提高开放通道固态盘写并行性的方法
CN115495389A (zh) 存储控制器、计算存储装置以及计算存储装置的操作方法
CN113805791A (zh) 由存储设备向主机传送数据重定位信息以提高系统性能
US10534562B2 (en) Solid state drive
KR102634776B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110968537B (zh) 一种基于pcie ssd的fpga搜索匹配方法
JP6100927B2 (ja) 情報処理装置
CN107943413B (zh) 一种固态硬盘提升读性能的方法
US11853614B2 (en) Synchronous write method and device, storage system and electronic device
CN113485643B (zh) 用于数据存取的方法及数据写入的控制器
CN114201108B (zh) 包括映射高速缓存的控制器以及包括控制器的存储器系统
CN109445686B (zh) 一种存储磁盘以及存取数据的方法
CN114625307A (zh) 计算机可读存储介质、闪存芯片的数据读取方法及装置
KR20210018570A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A FPGA Search and Matching Method Based on PCIE SSD

Effective date of registration: 20230518

Granted publication date: 20210202

Pledgee: Jiangsu Bank Co.,Ltd. Shanghai Huinan Branch

Pledgor: FANGYI INFORMATION TECHNOLOGY (SHANGHAI) CO.,LTD.

Registration number: Y2023310000195