CN111581146A - FPGA模拟eMMC接口与ARM芯片高速通信的方法 - Google Patents
FPGA模拟eMMC接口与ARM芯片高速通信的方法 Download PDFInfo
- Publication number
- CN111581146A CN111581146A CN202010425551.8A CN202010425551A CN111581146A CN 111581146 A CN111581146 A CN 111581146A CN 202010425551 A CN202010425551 A CN 202010425551A CN 111581146 A CN111581146 A CN 111581146A
- Authority
- CN
- China
- Prior art keywords
- fpga
- data
- emmc
- pin
- emmc interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种FPGA模拟eMMC接口与ARM芯片高速通信的方法，包括以下步骤：FPGA模拟eMMC接口标准的高速通信数据线；FPGA模拟eMMC接口标准的数据收发；FPGA模拟eMMC接口标准的内部寄存器；FPGA模拟eMMC接口标准的数据传输。本发明在FPGA上模拟并实现ARM芯片具有的eMMC接口，实现普通ARM芯片与FPGA之间的高速通信的目的，可以弥补一般ARM芯片只能通过低速接口与FPGA进行直接通信的缺点，实现高速通信的能力，而不需要定制化的ARM、FPGA芯片，拓宽ARM、FPGA芯片可选择范围，简化设计难度、降低设计成本。
Description
技术领域
本发明涉及通信技术领域，特别是一种FPGA模拟eMMC接口与ARM芯片高速通信的方法。
背景技术
现场可编程逻辑器件FPGA，具有丰富的可配置的资源，可实现设计灵活复杂的逻辑、时序、算法处理等设计，其功能模块并发性好，数据吞吐率高；广泛应用于在高速数据处理，网络通信、各种电子仪器等领域。
eMMC是现在广泛使用的数据存储器，eMMC具有统一、高速的数据接口。不同厂家生产的各种产品之间，在不需要做专门的接口匹配情况下实现稳定的数据通信。降低了产品的开发难度以及时间和精力投入，减少了产品的开发周期。
ARM芯片具有较低功耗，较强的图形处理能力，灵活的人机输入接口。特别是搭载Android操作系统之后，具有简洁、直观、方便的人机交互界面，丰富的输入输出接口，广泛应用于移动便携式设备上。
FPGA主要是面向高性能的领域，其接口主要是高速的通用IO管脚，以及10Gbps级别的专用Serdes；而ARM芯片主要是面向低功耗领域的手持设备，其接口主要是低速接口(I2C、SPI、串口等)，高速接口主要是USB、eMMC、LCD等；由于FPGA与ARM发展方向不同，一般ARM芯片和FPGA只能通过低速接口(I2C、SPI、串口等，通信速率通常小于100Mbps)进行直接通信；在需要FPGA的复杂而灵活设计以及ARM低功耗优越的人机交互功能时，却缺乏高速通信接口。
发明内容
为解决现有技术中存在的问题，本发明的目的是提供一种FPGA模拟eMMC接口与ARM芯片高速通信的方法，实现普通ARM芯片与FPGA之间的高速通信的目的。
为实现上述目的，本发明采用的技术方案是：一种FPGA模拟eMMC接口与ARM芯片高速通信的方法，包括以下步骤：
步骤一、FPGA模拟eMMC接口标准的高速通信数据线；
步骤二、FPGA模拟eMMC接口标准的数据收发；
步骤三、FPGA模拟eMMC接口标准的内部寄存器；
步骤四、FPGA模拟eMMC接口标准的数据传输。
作为一种优选的实施方式，所述步骤一中，FPGA通过模拟eMMC设备的输入输出管脚接口实现物理连接，FPGA模拟的输入输出管脚包括钟CLK管脚、命令和状态CMD管脚，通信数据DAT0-7管脚和数据锁存信号DS管脚。
作为另一种优选的实施方式，所述步骤二具体包括：
FPGA通过时钟CLK管脚边沿采集命令和状态CMD管脚，接收eMMC控制器命令，按照eMMC协议要求，通过命令和状态CMD管脚向eMMC控制器回复状态，通过数据锁存信号DS管脚和通信数据DAT0-7管脚收发数据。
作为另一种优选的实施方式，所述步骤三具体包括：
FPGA在通过eMMC接口接收到寄存器读取时，进入到参数读取状态，通过参数地址，返回相应的参数数据。
作为另一种优选的实施方式，所述步骤四具体包括：
FPGA在通过eMMC接口接收到数据命令时，进入到数据读取、写入状态，通过通信数据DAT0-7管脚，以及数据锁存信号DS管脚读取或者写入数据；FPGA模拟eMMC接口部分与数据生产逻辑、数据接收逻辑通过FIFO的方式进行数据握手完成数据的交互。
本发明的有益效果是：
本发明在FPGA上模拟并实现ARM芯片具有的eMMC接口，实现普通ARM芯片与FPGA之间的高速通信的目的，可以弥补一般ARM芯片只能通过低速接口与FPGA进行直接通信的缺点，实现高速通信的能力，而不需要定制化的ARM、FPGA芯片，拓宽ARM、FPGA芯片可选择范围，简化设计难度、降低设计成本。
附图说明
图1为本发明实施例1中FPGA模拟eMMC接口功能的模块图；
图2为本发明实施例1中FPGA模拟eMMC接口功能的流程图；
图3为本发明实施例1中eMMC接口的通信管脚定义图；
图4为本发明实施例1中数据线DATA与锁存信号DS数据收发时的时序图。
具体实施方式
下面结合附图对本发明的实施例进行详细说明。
实施例1
如图1和图2所示，一种FPGA模拟eMMC接口与ARM芯片高速通信的方法，包括以下步骤：
1、FPGA模拟eMMC接口标准的高速通信数据线；eMMC通信管脚定如图3所示；通信数据是在时钟CLK管脚、命令和状态CMD管脚，通信数据DAT0-7管脚，以及数据锁存信号DS管脚相互配合下完成的。本实施例首先FPGA模拟eMMC设备的管脚接口，其接口定义如下:
2、FPGA模拟eMMC接口标准的数据收发；
FPGA通过时钟CLK管脚边沿采集命令和状态CMD管脚，接收eMMC控制器命令，按照eMMC协议要求，通过命令和状态CMD管脚向eMMC控制器回复状态，通过数据锁存信号DS管脚和通信数据DAT0-7管脚收发数据；以eMMC标准High Speed DDR发送为例，数据线DATA与锁存信号DS数据收发时的时序图如图4所示，命令接收脚本如下：
参数、数据交互脚本如下：
3、FPGA模拟eMMC接口标准的内部寄存器；
FPGA在通过eMMC接口接收到寄存器读取时，进入到参数读取状态，通过参数地址，返回相应的参数数据；内部是通过地址解析的方式完成的，命令解析脚本如下：
4、FPGA模拟eMMC接口标准的数据传输；
FPGA在通过eMMC接口接收到数据命令时，进入到数据读取、写入状态，通过通信数据DAT0-7管脚，以及数据锁存信号DS管脚读取或者写入数据；FPGA模拟eMMC接口部分与数据生产逻辑、数据接收逻辑通过FTF0的方式进行数据握手完成数据的交互。
实施例2
一种FPGA模拟eMMC接口与ARM芯片高速通信的方法，包括以下步骤：
1、FPGA模拟eMMC设备的输入输出管脚接口(输入CLK，输出DS，双向口DAT0-7、CMD)，实现物理连接；
2、FPGA模拟eMMC接口标准的数据收发，在时钟CLK上、下沿采集命令CDM以及数据DAT0-7，并控制数据锁存信号DS；
3、FPGA模拟eMMC接口标准的内部寄存器；FPGA接收CMD命令后进行解析；如果命令是配置以及读、写eMMC设备寄存器，则由CMD和DAT0-7返回相应的值和状态；
4、FPGA将用户逻辑需要发送的数据放入发送FIFO中，供接口读取。在FPGA接收到数据读取命令时，通过DAT0-7将数据发送至ARM端，完成数据发送的功能；在FPGA接收到数据写入命令时，通过DAT0-7将接收到ARM的数据。FPGA将接收到数据放入接收FIFO中，写入到用户逻辑中，完成数据接收功能。
以上所述实施例仅表达了本发明的具体实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (5)
1.一种FPGA模拟eMMC接口与ARM芯片高速通信的方法，其特征在于，包括以下步骤：
步骤一、FPGA模拟eMMC接口标准的高速通信数据线；
步骤二、FPGA模拟eMMC接口标准的数据收发；
步骤三、FPGA模拟eMMC接口标准的内部寄存器；
步骤四、FPGA模拟eMMC接口标准的数据传输。
2.根据权利要求1所述的FPGA模拟eMMC接口与ARM芯片高速通信的方法，其特征在于，所述步骤一中，FPGA通过模拟eMMC设备的输入输出管脚接口实现物理连接，FPGA模拟的输入输出管脚包括钟CLK管脚、命令和状态CMD管脚，通信数据DAT0-7管脚和数据锁存信号DS管脚。
3.根据权利要求2所述的FPGA模拟eMMC接口与ARM芯片高速通信的方法，其特征在于，所述步骤二具体包括：
FPGA通过时钟CLK管脚边沿采集命令和状态CMD管脚，接收eMMC控制器命令，按照eMMC协议要求，通过命令和状态CMD管脚向eMMC控制器回复状态，通过数据锁存信号DS管脚和通信数据DAT0-7管脚收发数据。
4.根据权利要求3所述的FPGA模拟eMMC接口与ARM芯片高速通信的方法，其特征在于，所述步骤三具体包括：
FPGA在通过eMMC接口接收到寄存器读取时，进入到参数读取状态，通过参数地址，返回相应的参数数据。
5.根据权利要求4所述的FPGA模拟eMMC接口与ARM芯片高速通信的方法，其特征在于，所述步骤四具体包括：
FPGA在通过eMMC接口接收到数据命令时，进入到数据读取、写入状态，通过通信数据DAT0-7管脚，以及数据锁存信号DS管脚读取或者写入数据；FPGA模拟eMMC接口部分与数据生产逻辑、数据接收逻辑通过FIFO的方式进行数据握手完成数据的交互。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010425551.8A CN111581146A (zh) | 2020-05-19 | 2020-05-19 | FPGA模拟eMMC接口与ARM芯片高速通信的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010425551.8A CN111581146A (zh) | 2020-05-19 | 2020-05-19 | FPGA模拟eMMC接口与ARM芯片高速通信的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111581146A true CN111581146A (zh) | 2020-08-25 |
Family
ID=72112335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010425551.8A Pending CN111581146A (zh) | 2020-05-19 | 2020-05-19 | FPGA模拟eMMC接口与ARM芯片高速通信的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111581146A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160162201A1 (en) * | 2014-12-08 | 2016-06-09 | Symbol Technologies, Inc. | Emmc functionality expander |
| CN110780189A (zh) * | 2019-09-23 | 2020-02-11 | 福州瑞芯微电子股份有限公司 | 一种基于fpga的sdio接口测试设备与方法 |
| CN110865909A (zh) * | 2019-09-23 | 2020-03-06 | 福州瑞芯微电子股份有限公司 | 一种基于fpga的emmc接口测试设备与方法 |
-
2020
- 2020-05-19 CN CN202010425551.8A patent/CN111581146A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160162201A1 (en) * | 2014-12-08 | 2016-06-09 | Symbol Technologies, Inc. | Emmc functionality expander |
| CN110780189A (zh) * | 2019-09-23 | 2020-02-11 | 福州瑞芯微电子股份有限公司 | 一种基于fpga的sdio接口测试设备与方法 |
| CN110865909A (zh) * | 2019-09-23 | 2020-03-06 | 福州瑞芯微电子股份有限公司 | 一种基于fpga的emmc接口测试设备与方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102023942B (zh) | Spi外设访问装置及方法 | |
| CN103714029A (zh) | 新型二线同步通信协议及应用 | |
| CN103677671A (zh) | 一种电口模块的数据读写方法和系统 | |
| CN110855996B (zh) | 一种基于fpga的图像编解码与网络传输的方法与装置 | |
| CN107436851B (zh) | 串行外设接口四线隔离系统及其控制方法 | |
| CN110134622B (zh) | 数据采集模块与数据传输模块的数据交互系统 | |
| CN203643598U (zh) | 雷达数据记录设备 | |
| CN106776467B (zh) | 用于命令接收系统的spi flash控制芯片 | |
| CN114244909B (zh) | 协议转换电路和相关设备 | |
| CN201378851Y (zh) | 一种ccd图像数据采集装置 | |
| CN101907683A (zh) | 数字基带芯片中i2c模块的自动测试电路结构及其方法 | |
| CN102693203A (zh) | 嵌入式usb主机 | |
| CN116954192A (zh) | 总线控制器的功能测试方法、系统、装置及可读存储介质 | |
| CN111581146A (zh) | FPGA模拟eMMC接口与ARM芯片高速通信的方法 | |
| CN216352286U (zh) | 一种i2c总线的检测装置 | |
| CN107329863B (zh) | 一种基于COMe的测量仪器通用硬件平台 | |
| CN214042313U (zh) | Rs-485协议转uart串口协议的转换装置 | |
| CN201556201U (zh) | 可配置串行通信装置 | |
| CN114660383A (zh) | 一种通用载荷管理器地检测试板卡 | |
| CN113970896A (zh) | 基于fpga芯片的控制装置及电子设备 | |
| CN114338837A (zh) | 一种基于zynq的hdlc通讯转换控制器 | |
| CN208190652U (zh) | 一种全双工通用同步异步串行收发器的主板 | |
| CN112350916A (zh) | 基于fpga的pcie低频光纤桥接系统及方法 | |
| CN207909123U (zh) | 一种can总线与pcie总线接口转换装置 | |
| CN112433969A (zh) | 基于mcu io和sja1000的can数据收发方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200825 |