CN208190652U - 一种全双工通用同步异步串行收发器的主板 - Google Patents
一种全双工通用同步异步串行收发器的主板 Download PDFInfo
- Publication number
- CN208190652U CN208190652U CN201820910645.2U CN201820910645U CN208190652U CN 208190652 U CN208190652 U CN 208190652U CN 201820910645 U CN201820910645 U CN 201820910645U CN 208190652 U CN208190652 U CN 208190652U
- Authority
- CN
- China
- Prior art keywords
- clock
- fifo
- baud rate
- output end
- mainboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型公开一种全双工通用同步异步串行收发器的主板，包括波特率生成模块、输出同步时钟控制SCL KO、输入时钟控制CSK KI、串口控制模块、发送FIFO、接收FIFO和配置寄存器，所述波特率生成模块的输出端分别与串口控制模块和输出同步时钟控制SCL KO的输入端连接；在所述主板上还加装有多路开关Mux，所述输入时钟控制CSK KI的输出端与多路开关Mux的输入端连接，所述波特率生成模块的输出端通过多路开关Mux与配置寄存器的控制端连接；所述配置寄存器分别与接收FIFO和发送FIFO连接。本实用新型通过寄存器的配置，实现IP工作在异步串行或同步串行，并能提供可选中断。
Description
〖技术领域〗
本实用新型涉及集成电路领域，具体涉及一种全双工通用同步异步串行收发器的主板。
〖背景技术〗
随看深亚微米CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)集成电路生产工艺的不断进步，目前可以把复杂的微控制器(MCU)内核集成在一块芯片上，同时留有足够的硅片面积用于实现复杂的存储器和外设逻辑。过去用于高端32位和64位CPU的设计方法和结构现在已经能够有效的用于低价8位微控制器系统。利用这些功能强大而且便宜的微控制器使得系统的集成度不断提高，同时也大大增强了微处理器数据处理及流程控制的能力。丰富的外设，使得单片机能够更方便的与外部进行联系，并可执行内部任务。
近年来，越来越多的微控制器运用到社会生活的各个领域，对国民经济的发展起到了必不可少的促进作用，如何解决与异步串行数据格式的外部设备之间进行全双工数据交换，是现阶段的主要问题。
〖实用新型内容〗
本实用新型旨在提供一种通过寄存器的配置，实现IP工作在异步串行或同步串行，并能提供可选中断的全双工通用同步异步串行的主板。
本实用新型采用的技术方案如下：一种全双工通用同步异步串行收发器的主板，包括：
用于产生在异步模式使用的收发波特率以及同步模式下做主机使用发送数据时产生波特率，并提供同步输出时钟的波特率生成模块；
用于根据IP配置，工作在同步模式下，输出同步时钟，异步模式下，不输出时钟的输出同步时钟控制SCL KO；
用于根据用于根据IP配置，工作在同步模式下，采用外部输入的时钟作为接收串转并时钟使用、工作异步模式下，采用内部波特率产生模块提供的时钟完成串转并的输入时钟控制SCL KI；
用于根据配置发送时，根据时钟将数据完成并转串功能，接收时，根据时钟完成将串转并功能的串口控制模块；
用于缓存上位机待发送数据的发送FIFO，所述串口控制模块从发送FIFO中取出并行数据，转换为串行数据发送出去；
用于将串口控制模块接收到的串行数据转换为并行数据后，存储在FIFO中，供上位机读取的接收FIFO；
用于配置主板，使其能收发、配置工作模式的配置寄存器；
所述波特率生成模块的输出端分别与串口控制模块和输出同步时钟控制SCL KO的输入端连接；在所述主板上还加装有多路开关Mux，所述输入时钟控制CSK KI的输出端与多路开关Mux的输入端连接，所述波特率生成模块的输出端通过多路开关Mux与配置寄存器的控制端连接；所述配置寄存器分别与接收FIFO和发送FIFO连接。
进一步的，所述配置寄存器包括接收移位寄存器和发送移位寄存器,所述波特率生成模块的输出端通过多路开关Mux分别与接收移位寄存器和发送移位寄存器的控制端连接。
进一步的，所述接收移位寄存器的输出端与接收FIFO的输入端连接，所述发送FIFO的输出端与发送移位寄存器的输入端连接。
进一步的，所述接收FIFO和发送FIFO通过线路与内部I/O总线连接。
本实用新型通过设计带有可选中断支持的全双工通用同步异步串行收发器的主板，通过设置相应的配置寄存器进行管理，可以方便的实现同步异步串行收发功能。
〖附图说明〗
本实用新型将通过例子并参照附图的方式说明，其中：
图1是本实用新型的结构框图。
〖具体实施方式〗
下面结合附图，对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
如图1所示，一种全双工通用同步异步串行收发器的主板，包括：
用于产生在异步模式使用的收发波特率以及同步模式下做主机使用发送数据时产生波特率，并提供同步输出时钟的波特率生成模块；
用于根据IP配置，工作在同步模式下，输出同步时钟、异步模式下，不输出时钟的输出同步时钟控制SCL KO；
用于根据用于根据IP配置，工作在同步模式下，则采用外部输入的时钟作为接收串转并时钟使用、工作异步模式下，则采用内部波特率产生模块提供的时钟完成串转并的输入时钟控制SCL KI；
用于根据配置发送时，根据时钟将数据完成并转串功能，接收时，根据时钟完成将串转并功能的串口控制模块；
用于缓存上位机待发送数据的发送FIFO，所述串口控制模块从发送FIFO中取出并行数据，转换为串行数据发送出去；
用于将串口控制模块接收到的串行数据转换为并行数据后，存储在FIFO中，供上位机读取的接收FIFO；
用于配置主板，使其能收发、配置工作模式的配置寄存器，所述配置寄存器包括接收移位寄存器和发送移位寄存器；
所述波特率生成模块的输出端分别与串口控制模块和输出同步时钟控制SCL KO的输入端连接；在所述主板上还加装有多路开关Mux，所述输入时钟控制CSK KI的输出端与多路开关Mux的输入端连接，所述波特率生成模块的输出端通过多路开关Mux分别与接收移位寄存器和发送移位寄存器的控制端连接；所述接收移位寄存器的输出端与接收FIFO的输入端连接，所述发送FIFO的输出端与发送移位寄存器的输入端连接；所述接收FIFO和发送FIFO通过线路与内部I/O总线连接。
在本实施例中，将全双工通用同步异步串行收发器的主板，通过异步总线接口与上位机CPU相连，即由CPU通过异步总线对IP进行控制，CPU首先配置全双工通用同步异步串行收发器的主板工作在异步还是同步模式下，再根据需要，是否开启中断、奇偶位校验等功能。
本实用新型工作时，当需要工作在异步串行方式时，通过CPU配置相应的工作模式寄存器，再根据双方波特率的选择，配置相应的分频寄存器，产生相应的波特率，以及是否需要使用奇偶校验，配置完成相应寄存器后，可以先使能收发使能位，再写发送数据进入待发送FIFO。或者先写发送数据FIFO，再使能收发使能。IP即能自动完成对发送缓存写入的数据，及将接收并解串的数据存入接收FIFO中，供上位机CPU读取。
本实用新型工作时，当需要工作在同步串行方式时，通过CPU配置相应的工作模式寄存器，再根据其是做主还是从，以及采用内部时钟收发还是采用外部设备发送来的时钟。若采用内部时钟，则还需要配置波特率寄存器，若采用外部时钟，则配置相应的控制寄存器。配置完成相应寄存器后，可以先使能收发使能位，再写发送数据进入待发送FIFO。或者先写发送数据FIFO，再使能收发使能。IP即能自动完成对发送缓存写入的数据，及将接收并解串的数据存入接收FIFO中，供上位机CPU读取。
以上实施例仅为充分公开而非限制本实用新型，凡基于本实用新型的创作主旨、未经创造性劳动的等效技术特征的替换，应当视为本申请揭露的范围。
Claims (4)
1.一种全双工通用同步异步串行收发器的主板，其特征在于，包括：
用于产生在异步模式使用的收发波特率以及同步模式下做主机使用发送数据时产生波特率，并提供同步输出时钟的波特率生成模块；
用于根据IP配置，工作在同步模式下，输出同步时钟，异步模式下，不输出时钟的输出同步时钟控制SCL KO；
用于根据用于根据IP配置，工作在同步模式下，采用外部输入的时钟作为接收串转并时钟使用、工作异步模式下，采用内部波特率产生模块提供的时钟完成串转并的输入时钟控制SCL KI；
用于根据配置发送时，根据时钟将数据完成并转串功能，接收时，根据时钟完成将串转并功能的串口控制模块；
用于缓存上位机待发送数据的发送FIFO，所述串口控制模块从发送FIFO中取出并行数据，转换为串行数据发送出去；
用于将串口控制模块接收到的串行数据转换为并行数据后，存储在FIFO中，供上位机读取的接收FIFO；
用于配置主板，使其能收发、配置工作模式的配置寄存器；
所述波特率生成模块的输出端分别与串口控制模块和输出同步时钟控制SCL KO的输入端连接；在所述主板上还加装有多路开关Mux，所述输入时钟控制CSK KI的输出端与多路开关Mux的输入端连接，所述波特率生成模块的输出端通过多路开关Mux与配置寄存器的控制端连接；所述配置寄存器分别与接收FIFO和发送FIFO连接。
2.如权利要求1所述的主板，其特征在于，所述配置寄存器包括接收移位寄存器和发送移位寄存器,所述波特率生成模块的输出端通过多路开关Mux分别与接收移位寄存器和发送移位寄存器的控制端连接。
3.如权利要求2所述的主板，其特征在于，所述接收移位寄存器的输出端与接收FIFO的输入端连接，所述发送FIFO的输出端与发送移位寄存器的输入端连接。
4.如权利要求3所述的主板，其特征在于，所述接收FIFO和发送FIFO通过线路与内部I/O总线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820910645.2U CN208190652U (zh) | 2018-06-12 | 2018-06-12 | 一种全双工通用同步异步串行收发器的主板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820910645.2U CN208190652U (zh) | 2018-06-12 | 2018-06-12 | 一种全双工通用同步异步串行收发器的主板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208190652U true CN208190652U (zh) | 2018-12-04 |
Family
ID=64429167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820910645.2U Active CN208190652U (zh) | 2018-06-12 | 2018-06-12 | 一种全双工通用同步异步串行收发器的主板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208190652U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109669894A (zh) * | 2018-12-21 | 2019-04-23 | 天津国芯科技有限公司 | 一种可减少芯片封装管脚的通用异步收发装置 |
-
2018
- 2018-06-12 CN CN201820910645.2U patent/CN208190652U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109669894A (zh) * | 2018-12-21 | 2019-04-23 | 天津国芯科技有限公司 | 一种可减少芯片封装管脚的通用异步收发装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10140242B2 (en) | General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network | |
| CN102023956B (zh) | 集成电路芯片中串行外设从器件接口结构及数据读写方法 | |
| CN105051706B (zh) | 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 | |
| CN105593830B (zh) | 用于测量电路的物理单元中的等待时间的方法、装置和系统 | |
| US8006008B2 (en) | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices | |
| CN101901202B (zh) | 一种ahb总线设备跨时钟域访问apb总线设备的电路 | |
| US8977882B2 (en) | System for data transfer between asynchronous clock domains | |
| JP2007535064A (ja) | 非同期／同期インタフェースを備える回路 | |
| CN104915303A (zh) | 基于PXIe总线的高速数字I/O系统 | |
| CN104156333A (zh) | 一种基于fpga的uart多接口扩展系统和方法 | |
| CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
| CN105892359A (zh) | 一种多dsp并行处理系统及其处理方法 | |
| CN107562672A (zh) | 一种提高矢量网络分析仪数据传输速率的系统及方法 | |
| CN109656856A (zh) | 利用fpga实现非复用总线与复用总线互联装置及方法 | |
| CN110362058A (zh) | 用于多个接口进行测试的系统 | |
| CN208190652U (zh) | 一种全双工通用同步异步串行收发器的主板 | |
| CN105786741A (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN204390227U (zh) | 计算设备扩展装置、以及可扩展的计算系统 | |
| CN112256615B (zh) | Usb转换接口装置 | |
| CN103914427A (zh) | 基于三根物理互连线的集成电路片上通讯方法及装置 | |
| CN109407574A (zh) | 一种多总线可选择输出控制装置及其方法 | |
| CN107704407A (zh) | 一种用于spi和uart之间数据处理的系统和方法 | |
| US8510485B2 (en) | Low power digital interface | |
| CN104598404A (zh) | 计算设备扩展方法和装置、以及可扩展的计算系统 | |
| CN207503207U (zh) | 用于多接口的综合测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 519000 3rd floor, R & D building, No.1, Baisha Road, east bank, Tangjiawan Town, Zhuhai City, Guangdong Province Patentee after: Zhuhai Tanyuxin Technology Co.,Ltd. Address before: 519000 3rd floor, R & D building, No.1, Baisha Road, east bank, Tangjiawan Town, Zhuhai City, Guangdong Province Patentee before: ZHUHAI ORBITA ELECTRONIC Co.,Ltd. |